CN111095799A - 具有电源抑制的发射器 - Google Patents

具有电源抑制的发射器 Download PDF

Info

Publication number
CN111095799A
CN111095799A CN201880056535.7A CN201880056535A CN111095799A CN 111095799 A CN111095799 A CN 111095799A CN 201880056535 A CN201880056535 A CN 201880056535A CN 111095799 A CN111095799 A CN 111095799A
Authority
CN
China
Prior art keywords
driver
power supply
circuit
output
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880056535.7A
Other languages
English (en)
Inventor
A·K·斯里瓦斯塔瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111095799A publication Critical patent/CN111095799A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

描述了一种装置，该装置包括：驱动器，包括推挽发射器；第一电路，用于感测电源的变化；以及第二电路，耦合至第一电路并且耦合至驱动器，该第二电路用于根据第一电路的输出来生成代码，其中，该代码被提供至驱动器以调整该驱动器的性能参数。

Description

具有电源抑制的发射器
优先权要求
本申请要求2017年9月29日提交的题为“TRANSMITTER WITH POWER SUPPLYREJECTION(具有电源抑制的发射器)”的美国专利申请第15/721,535号的优先权，并且该申请通过引用以整体被结合。
背景技术
电流模式的发射器一般对电源和工艺变化较不敏感。然而，电流模式的发射器比电压模式的发射器消耗更高的功耗。当与电流模式的发射器进行比较时，电压模式的发射器由于其简洁性和较低的功耗而有吸引力。然而，典型的电压模式的发射器遭受电源变化，电源变化直接影响发射器的输出电压摆幅和时序余裕。当电压模式的发射器用于高速操作(例如，用于兼容高速通用串行总线2(USB2)的发射器，但不限于如USB3、外围组件互连快速(PCIe)和
Figure BDA0002395302420000011
PHY之类的其他协议)时，这些挑战恶化。
附图说明
从以下给出的具体实施方式并从本公开的各实施例的附图将更全面地理解本公开的实施例，然而这些实施例不应当被视为将本公开限于特定实施例而是仅用于解释和理解。
图1图示出示出推挽驱动器和接收器的系统。
图2图示出示出系统的连接器处的眼图的绘图。
图3图示出根据本公开的一些实施例的用于根据电源上的噪声来调整推挽驱动器的电压摆幅的装置。
图4图示出根据本公开的一些实施例的图3的装置的示意性视图。
图5图示出根据本公开的一些实施例的图3的装置的校准逻辑。
图6图示出根据本公开的一些实施例的具有可调整的电压摆幅的推挽驱动器的示意性视图。
图7图示出根据本公开的一些实施例的图3的装置的校准逻辑的时序图。
图8图示出根据本公开的一些实施例的校准推挽驱动器的方法的流程图。
图9图示出根据一些实施例的具有推挽驱动器的智能设备或计算机系统或芯片上系统(SoC)，该推挽驱动器具有可调整的电压摆幅。
具体实施方式
一些实施例描述根据电源噪声或变化来校准驱动器(例如，发射器)的装置。在一些实施例中，使用感测电路来感测电源噪声或变化。例如，经滤波的电源用于对环形振荡器供电，环形振荡器的频率表示所感测的电源噪声。随着所感测的电源上的噪声变化，来自环形振荡器的输出时钟的频率也会变化。在一些实施例中，将来自振荡器的时钟与参考清洁时钟(clean clock)进行比较，并且作出关于时钟是快于还是慢于参考时钟的判定。在一些实施例中，基于该判定，生成用于调整驱动器输出的性能参数的数字代码。性能参数的一个示例是驱动器的输出端处的电压摆幅。在一些实施例中，使用查找表(LUT)来提供跨工艺变化的目标参考代码。在决定工艺带设计是处于典型、快速还是慢速时LUT是有用的。
各实施例存在许多技术效果。例如，驱动器架构的功耗降低，因为预加重电路可被消除。在一个示例中，对每个驱动器可以降低接近2mW(毫瓦)至4mW的功率，导致驱动器功率的大约50％的节省。各实施例的装置主要是数字解决方案，其对电源变化较不敏感并且易于可缩放至更加新的工艺技术节点。在一些实施例中，驱动器输出端的电压摆幅通过将参考电流调整至期望值来调整，而不影响发射器输出终端阻抗。各实施例的装置是可以用于其他高速发射器和其他电源敏感电路的通用设计。例如，由校准电路生成的数字代码可用于调整参数而不是电压摆幅。从各实施例和附图，其他技术效果将是显而易见的。
在下列描述中，讨论了众多细节，以提供对本公开的实施例的更透彻的解释。然而，将对本领域的技术人员显而易见的是，可以在没有这些特定细节的情况下实施本公开的实施例。在其他实例中，以框图形式，而不是详细地示出公知的结构和设备，以避免使本公开的实施例变得模糊。
注意，在实施例的对应附图中，信号用线来表示。一些线可以较粗，以指示更多成份信号路径，和/或在一个或多个末端处具有箭头，以指示主要信息流动方向。此类指示不旨在是限制性的。相反，线可以结合一个或多个示例性实施例使用，以促进对电路或逻辑单元的更加容易的理解。如由设计需要或偏好所规定，任何所表示的信号都可实际包括可在任何一个方向上行进的一个或多个信号，并可利用任何合适类型的信号方案来实现。
贯穿说明书及在权利要求书中，术语“连接的”意指所连接的物体之间的诸如电气、机械、或磁性连接之类的无需任何中介设备的直接连接。术语“耦合的”意指直接的或间接的连接，诸如所连接的物体之间的直接电气、机械、或磁性连接或者通过一个或多个无源或有源中介设备的间接连接。
术语“电路”或“模块”可指被布置成彼此协作以提供所期望的功能的一个或多个无源和/或有源组件。术语“信号”可指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一(a/an)”和“该”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。
术语“缩放”一般指将设计(示意图和布局)从一种工艺技术转换为另一种工艺技术，并随后在布局区域中被减小。术语“缩放”一般还指在同一技术节点内缩小布局和器件尺寸。术语“缩放”还可指相对于另一参数(例如，电源电平)对信号频率的调整(例如，减速或加速——即，分别为缩小或放大)。术语“缩放”还可指调整到(多个)电路的电源电压的大小(例如，电压缩放)。
术语“基本上”、“接近”、“近似”、“附近”以及“大约”一般指在目标值的+/-10％之内。除非以其他方式指定，否则使用序数词“第一”、“第二”及“第三”等对常见的对象的描述，仅指示相同对象的不同的实例正在被引用，而不旨在暗示如此所描述的对象在排序方面或以任何其他方式无论在时间上、在空间上必须按给定次序。
应当理解，如此使用的术语在适当情况下是可互换的，例如使得本文中所描述的本发明的实施例能够以不同于本文中所图示或以其他方式描述的那些取向的其他取向来操作。
出于本公开的目的，短语“A和/或B”和“A或B”意指(A)、(B)或(A和B)。出于本公开的目的，短语“A、B、和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。在说明书中和权利要求书中,术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”等如果出现，则用于描述的目的，且不一定用于描述永久的相对位置。
出于实施例的目的，各种电路、模块和逻辑块中的晶体管可以是隧穿FET(TFET)，或者各实施例的一些晶体管可包括金属氧化物半导体(MOS)晶体管，MOS晶体管包括漏极、源极、栅极和体端子。晶体管还可包括三栅极晶体管和FinFET晶体管、栅极全包围圆柱形晶体管、方形线或矩形带状晶体管、或者实现晶体管功能的其他器件，如碳纳米管或自旋电子器件。MOSFET对称的源极端子和漏极端子，即它们是相同的端子并且在此处被可互换地使用。另一方面，TFET器件具有非对称的源极端子和漏极端子。本领域技术人员将会领会，其他晶体管(例如，双极面结形晶体管——BJT PNP/NPN、BiCMOS、CMOS等)可用于一些晶体管而不背离本公开的范围。
图1图示出示出推挽驱动器和接收器的系统100。系统100包括多个推挽驱动器101i-n，其中‘n’是整数。推挽驱动器(例如，1011)由与n型下拉器件MNd串联地耦合的p型上拉器件MPd组成。输入数据DataIn(数据入)(或DIN)在p型上拉器件MPd和n型下拉器件MNd的栅极处被接收。推挽驱动器在第一电源(例如，VCC1p0指示1.0V电源)下进行操作。推挽驱动器的输出端耦合至传递晶体管Mdac，该传递晶体管Mdac与电阻器R串联。Mdac可在更高的电源(例如，VCC1p8指示1.8V电源)下操作，以控制需要导通多少Mdac的器件。一个推挽驱动器可生成第一输出DP，并且另一推挽驱动器可生成另一输出DP，并且由此可以获得差分输出。这些输出经由传输线102由接收器103(此处被建模为下拉终端RT)接收。
对电压模式的发射器(例如，推挽驱动器1011)的使用以更宽的电源变化为成本。电源变化直接影响连接器(例如，推挽驱动器1011的输出端连接传输线102)上的信号的电压摆幅Vsw。可将电压摆幅表达为：
Vsw＝VDD*RT/(RT+RPU)...(1)
其中，VDD为电源(例如，VCC1p0)，RT为接收器终端，并且RPU为上拉阻抗。
一般而言，上拉阻抗RPU和下拉阻抗RPD由阻抗补偿(RCOMP)电路(未示出)来校准。然而，用于此类校准的参考电压也从正是遭受电源变化的电源得到。对此类校准使用带隙基准将增加整个驱动器架构的功率成本和面积成本。
图2图示出示出系统的连接器处的眼图的绘图200。此处，x轴为时间(ns)并且y轴为电压(V)。眼由指示符201示出，而水平202和203图示出电压摆幅的上限和下限。绘图200示出跨多个工艺拐角节点形成的眼图。由于电源变化，电压摆幅改变并且可用完眼201的区域中的更多区域，这可能导致时序和其他规格故障。眼201的小的眼开口意指沿上拉和下拉阻抗路径的附加电路可进一步减小净空，这进而将减小眼高和眼宽。用于改善眼高和眼宽的一种方式是使用预加重电路。然而，预加重电路增加了到驱动器架构的功率(例如，4mW到8mW)。
图3图示出根据本公开的一些实施例的用于根据电源上的噪声(DC或AC)来调整推挽驱动器的电压摆幅的装置300。在一些实施例中，装置300包括低通滤波器(LPF)301、电源感测块或电路302、校准逻辑或电路303、以及高速驱动器(上拉/下拉支路)304。
在一些实施例中，LPF 301耦合至第一电源(例如，VCC_1p0，其是指1.0V电源)并且用于检测第一电源的DC(直流)变化。LPF 301的输出是VCC_Sense(VCC_感测)，其为第一电源的经滤波的版本。在该示例中，LPF的截止频率小于10MHz并且可以是固定的或可以被编程。在一些实施例中，LPF 301被移除以便感测第一电源的AC(交流)变化。在一个此类实施例中，第一电源直接耦合至电源感测块302。
在一些实施例中，电源感测块302感测经滤波的(或者在一种情况下，未经滤波的)VCC_Sense并将该电源的电压转换到数字域中。例如，可生成时钟(Sense_out(感测_出))，该时钟的频率改变表示VCC_Sense的改变。由此，VCC_Sense上的噪声或变化作为时钟频率的改变被捕捉。在一些实施例中，电源感测块302包括环形振荡器，该环形振荡器包括实质地模仿驱动器304的推挽驱动器架构的延迟级。例如，驱动器架构的大部分减去电流镜电路(稍后参考图4进行讨论)被用作环形振荡器的延迟级。返回参考图3，电源感测块302的输出是Sense_out，在校准逻辑303中将Sense_out与参考时钟(Ref_Clock(参考_时钟))进行比较。在一些实施例中，Ref_Clock是可以由晶体振荡器提供的清洁时钟。
在一些实施例中，校准逻辑303用于根据LUT和补偿代码来调整参考数字代码。在一些实施例中，补偿代码是用于调整驱动器304的(上拉和/或下拉)阻抗的阻抗补偿代码。阻抗补偿代码可由对照参考或目标阻抗来调整复制驱动器的阻抗的阻抗补偿电路(也被称为RCOMP)生成，并且一旦对于工艺、温度和电压(PVT)变化调整复制驱动器的该阻抗，则其可作为阻抗补偿代码被提供给驱动器304并且也被存储在LUT中。
在一些实施例中，校准逻辑303生成Sense_out的频率(F感测(FSense))与Ref_Clock(F参考(Freference))的频率的时域比N传感器(NSensor)。该时域比N传感器表示电源VCC_Sense相对于参考的变化。
F感测(V)＝1/6*(0.69*(Reff*Cg)
其中，Reff为电源感测块302中的环形振荡器拓扑中使用的复制驱动器的有效上拉或下拉阻抗，并且可以被表达为RCPR+RTran+R发射器(Rtransmitter)，并且其中，Cg是复制驱动器的输入电容。如稍后所描述，RCPR为推挽复制驱动器的上拉或下拉电阻，RTran(R传输)是耦合至驱动器的上拉器件和下拉器件的输出端的传递门的电阻，并且R发射器是与传递门串联地耦合的电阻器的电阻。
在一些实施例中，校准逻辑303生成数字代码NREF(N参考)，将该数字代码NREF与N传感器进行比较。在一些实施例中，基于该比较，校准逻辑303判定是否需要对驱动器进行校准。例如，当N传感器高于NREF特定的量(例如，预定的或可编程的)时，校准逻辑303确定需要校准，并且CalibEN(校准启用)被启用。在一些实施例中，该特定的量是根据频率带的并且被存储在LUT中。
例如，对于不同的频率带，使用针对特定的量的不同阈值水平。在一些实施例中，当需要校准时，校准逻辑303生成CalibUpdate(校准更新)信号和数字代码VswAdjust(Vsw调整)(例如，5个位，[4:0])，以调整驱动器304的电流源的参考电流。在一些实施例中，通过调整电流源的电路强度，由驱动器304生成的信号的输出电压摆幅被调整至期望或目标水平。在一些实施例中，对参考电流的调整不改变驱动器304的终端阻抗。在一些实施例中，有限状态机(FSM)用于控制校准逻辑303的操作。在一些实施例中，FSM在RCOMP电路的FSM生成阻抗补偿代码之后进行操作。
在一些实施例中，驱动器304是驱动器101的增强版本。在一些实施例中，驱动器304包括具有晶体管MPd、MNd和Mdac的推挽电路。在一些实施例中，电流镜网络被添加至驱动器304的输出端，以增加或减小由驱动器304驱动的信号强度而不影响其终端阻抗。在一些实施例中，电流镜的参考电流源的强度由来自校准逻辑303的数字代码VswAdjust调整并且在CalibUpdate被启用或断言(assert)时该强度被施加到电流源。在一些实施例中，电流镜网络在比驱动器304的推挽电路的电源更高的电源下操作。例如，电流镜网络在1.8V电源下操作。在一些实施例中，电流镜网络在较低电源(例如，1.0V电源)下工作。
图4图示出根据本公开的一些实施例的图3的装置的示意性视图400。指出，图4中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
在一些实施例中，电源感测块302包括被配置成用于形成环形振荡器的延迟级(例如，402a、402b、402c)。在一些实施例中，每个延迟级是对驱动器404a的复制。例如，延迟级402a包括如所示耦合在一起的具有阻抗Reffp的上拉晶体管、具有阻抗Reffn的下拉晶体管、具有阻抗Rtran的传输门晶体管、以及串联终端电阻器(或封装电阻器)R。在一些实施例中，VCC_Sense耦合至延迟级402a-c的Vcc1p0节点。在一些实施例中，Vcc1p8节点耦合至1.8V的固定电源电平。此处，节点名称和信号名称被互换地使用。例如，Vcc1p8可指节点Vcc1p8或者该节点上的电源Vcc1p8。输出时钟Clock_out(时钟_出)具有作为电源和工艺的函数的频率。延迟级的架构是使得其具有对温度的低敏感性的架构。
在一些实施例中，电源感测块302的环形振荡器由CalibEn信号门控。例如，当校准被启用时(例如，当CalibEn为高时)，电源感测块302被激活，这允许以振荡时钟Clock_out形式的对VCC_Sense的感测。同样地，当校准被禁用时(例如，当CalibEn为低时)，则电源块302被去激活并且Clock_out不再振荡。
尽管实施例图示出具有三个延迟级402a、402b和402c的环形振荡器，但是可使用其他数量的级。例如，可使用三个或五个延迟级，并且这些级以环的形式耦合在一起。
在一些实施例中，校准逻辑303包括比较器403a、滤波器403b、决策作出逻辑403c以及LUT 403d。在一些实施例中，比较器403a包括接收Clock_out的第一输入端和接收参考时钟(Ref Clock)的第二输入端。在一些实施例中，比较器403a是钟控比较器。在一些实施例中，比较器403a的输出由滤波器403b滤波。在一些实施例中，比较器403a的输出是Clock_out相对于参考时钟(Ref Clock)的比率。通过将Clock_out与理想的或接近理想的参考时钟(Ref Clock)进行比较，电源VCC_lp0的改变被确定。在一些实施例中，滤波器403a是数字滤波器。例如，滤波器403a是移位寄存器链。在一些实施例中，滤波器403a是模拟滤波器。
在一些实施例中，滤波器403b的输出由决策作出逻辑403c处理。决策作出逻辑403c的输出包括校准启用信号(CalibEN)、校准更新信号(CalibUpdate)以及电压摆幅调整代码(VswAdjust)。在一些实施例中，决策作出逻辑403c被实现为有限状态机(FSM)。在一些实施例中，FSM与如参考图5所描述的阻抗控制状态机组合地工作。
返回参考图4，在一些实施例中，驱动器304包括多个推挽电路。为了不使实施例模糊，描述一个推挽电路404a的架构。在一些实施例中，推挽电路404a像1011一样。在一些实施例中，推挽电路404a包括上拉p性晶体管MPd、下拉n型晶体管MNd、可编程传输器件Mdac(例如，由5位数模控制位控制的n型器件)、封装或驱动器串联阻抗R(例如，45欧姆)、以及电流镜电路404b。在一些实施例中，每个推挽电路具有对应的电流镜电路404b。在一些实施例中，多个推挽电路共享同一个电流镜电路404b。例如，彼此相邻的数量‘n’个推挽电路可以共享同一个电流镜电路404b。
在一些实施例中，电流镜电路404b包括如所示耦合在一起的第一参考电流源Is1、第二参考电流源Is2和电流镜器件MPcm。在一些实施例中，第一参考电流源Is1将电流Is2镜像某个因子(例如，因子1或更多)。例如，第一参考电流源Is1是其中其栅极端子耦合至晶体管MPcm的栅极端子、源极端子耦合至Vcc1p8、并且漏极端子耦合至输出节点DP/DM的p型晶体管。实施例不限于此种特定的电流镜电路，并且还可以使用可以具有使用数字代码的可变电流强度的其他此类电路。
在一些实施例中，基于由校准逻辑进行的时钟的比较，Is2被调整以调整节点DP/DM上的输出摆幅。由此，发射器阻抗改变不变。对DP/DM上的电压摆幅的调整可以被表达为：
Vsw(DP/DM)＝Vcc1p0*RT/(RT+RPU)+Is2[4:0]*(RT\\(RPu(or RPD)))；
其中，Is2是由VswAdjust(在该示例中具有5个位)数字地调整的电流，其中，RT是接收器的终端阻抗，RPU是驱动器404a的上拉阻抗，并且RPD是驱动器404a的下拉阻抗。
在一些实施例中，校准逻辑303将Clock_out与参考时钟(Ref Clock)进行比较，以基于预定的或LUT 403d中所存储的目标参考计数来生成参考代码。例如，LUT 403d针对不同的频率带可具有不同的计数值。取决于参考时钟(Ref Clock)周期内Clock_out的频率，特定的计数值被分配。根据一些实施例，该计数值随后用于生成由滤波器403b进行滤波的代码。决策作出逻辑403c随后使用滤波器403b的输出以生成用于调整驱动器304的参考电流Is2的VswAdjust代码。通过数字地调整参考电流Is2，节点DP/DM上的信号的电压摆幅被调整。
尽管各实施例图示出使用推挽发射器架构，但实施例不限于此。例如，各种实施例的方案对于其中上推器件和下拉器件两者是仅n型器件或仅p型器件的情况也是可适用的。在那些情况下，复制分支将具有类似架构。
图5图示出根据本公开的一些实施例的图3的装置的校准逻辑500(例如，303)。指出，图5中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
图5图示出校准逻辑500的功能示意图，该校准逻辑500包括计数器501、保存计数值的寄存器502、顺序器件503、用于将计数值与参考计数进行比较的逻辑504、以及组合逻辑505。在一些实施例中，计数器501对参考时钟(Ref Clock)内Clock_out中的脉冲数量进行计数并将该计数存储在寄存器502中。
此处，信号Upload(上载)用于在锁定时间期间锁存最终计数器值以进行比较。例如，当上载(Upload)被断言时，最终计数器值被锁存。所采样的时钟是用于对计数器值进行采样的采样时钟。这是低频率时钟并且用于在采样窗口之后锁存最终值。这个所采样的值用于比较目的。在一些实施例中，寄存器502的输出被采样并且将计数(Count)与参考计数(Ref count)进行比较。在一些实施例中，Ref(参考)计数是由Vref提供的固定代码(例如，8位计数代码)。在该示例中，Vref是数字域中充当参考电压的固定数字代码。由此，相较于传统模拟信号，Vref较不易受噪声影响。该参考代码是固定的并且是基于需要对什么值进行编程的可编程代码。本领域技术人员将会领会，模拟信号是任何连续的信号，对于该模拟信号，信号的随时间变化的特征(变量)是某个其他随时间变化的量的表示，即，对另一随时间变化的信号的模拟，而数字信号是作为一系列离散的值(量化的离散时间信号)的表示(例如，任意位流的表示或者数字化(被采样并被模数转换)的模拟信号的表示)的物理信号。
图6图示出根据本公开的一些实施例的具有可调整的电压摆幅的推挽驱动器的示意性视图600(例如，304)。指出，图6中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
此处，图示出驱动器304的差分版本，其中，驱动器包括用于在焊盘DP上驱动第一信号的DP部分601和用于在焊盘DM上驱动第二信号的DM部分602，其中，DM和DP一起形成差分信号。参考图4，此处在驱动器601的情况下，晶体管M1与晶体管MNd相同，晶体管M2与晶体管Mdac相同，并且晶体管M3与晶体管MPd相同。此处，输入信号DIN(D入)被示出为两个单独的分量，datap_pu(用于上拉晶体管M3)和datap_pd(用于下拉晶体管M1)。参考图4，此处在驱动器602的情况下，晶体管M4与晶体管MNd相同，晶体管M5与晶体管Mdac相同，并且晶体管M6与晶体管MPd相同。此处，输入信号DIN(D入)被示出为两个单独的分量，datam_pu(用于上拉晶体管M6)和datam_pd(用于下拉晶体管M4)。
在一些实施例中，电流镜电路404b包括如由电路603所示的一对差分电流驱动器。在一些实施例中，为了提供附加的预加重或预去加重，给晶体管M9和M10提供它们单独的电流源IREF_N。在一些实施例中，电流源Iref_N具有由VswAdjust控制的可调整的电流强度。在一些实施例中，晶体管M9由D_preeadd控制，并且晶体管M10由Db_preeadd(例如，D_preeadd的反转)控制。此处，D_preeadd和D_pree是由用于恰在数据转换之前启用电流源的逻辑生成的信号。在一些实施例中，D_preeadd与datap_pu定时或同步，datap_pu是实际传输数据。在一些实施例中，不使用并且禁用或移除附加的预加重或预去加重。例如，移除电流源IREF_N、晶体管M9和M10。
在一些实施例中，电流源Iref_P具有由VswAdjust控制的可调整的电流强度。在一些实施例中，晶体管M7由D_pree控制，并且晶体管M8由Db_pree(例如，D_pree的反转)控制。
在一个示例中，如果节点DP或DM处的输出摆幅与目标电压摆幅相差50mV，则输出摆幅可以如下被调整：
当驱动差分1时；
VDP＝(Vcc1p0+50mV)*(RT/RT+RPU)；
VDM＝Iref_P*RT||RPD；
VSW＝VDP-VDM；
其中，VDP是节点DP上的电压，VDM是节点DM上的电压，RT是接收器终端阻抗，RPU是驱动器601的上拉阻抗。在该示例中，在DM节点上，由于Vcc1p0的变化导致的输出摆幅中50mV的偏移通过由VswAdjust(例如，在电流源生成Iref_P时导通或断开晶体管的5位代码)调整Iref_P的电流强度来补偿。
类似地，当驱动差分0时；
VDP＝Iref_P*RT||RPD；
VDM＝(Vcc1p0+50mV)*(RT/RT+RPU)；
VSW＝VDM-VDP；
在该示例中，在DP节点上，由于Vcc1p0的变化导致的输出摆幅中50mV的偏移通过由VswAdjust(例如，在电流源生成Iref_P时导通或断开晶体管的5位代码)调整Iref_P的电流强度来补偿。
图7图示出根据本公开的一些实施例的图3的装置的校准逻辑的时序图700(例如，403c)。指出，图7中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
在一些实施例中，计数器(例如，计数器501)对参考时钟(Ref Clock)的一个时钟周期中Clock_out(与Vsense_clock相同)脉冲的数量进行计数，在此之后，锁定和比较窗口信号被断言。当锁定和比较窗口信号被断言时，将计数值与参考计数(例如，Vref[5:0])比较并且作出更新校准代码(例如，VswAdjust)的决定。在参考时钟(Ref Clock)的随后的下降沿上，提供覆写旧VswAdjust代码的新的VswAdjust代码。
图8图示出根据本公开的一些实施例的校准推挽驱动器的方法的流程图800。指出，图8中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
虽然参考图8的流程图中的框是以特定次序示出的，但是也可以修改动作的次序。因此，所图示出的各实施例能以不同的次序来执行，并且一些动作/框可并行地执行。根据某些实施例，图8中所列举的框和/或操作中的一些是任选的。所呈现的框的编号是为了清楚起见，并且不旨在规定各框必须按其发生的操作次序。另外，来自各流程的操作能以各种组合来采用。
在框或操作801处，Rcomp(阻抗补偿)过程开始并被允许完成。在框802处，作出Rcomp过程是否完成的判定，并且如果完成，则过程进行至框803。在框803处，CalibEn被断言，这启用由电源感测块302对电源Vcc1p0的感测。根据一些实施例，框804至807由校准逻辑303执行。在框804处，校准逻辑将Clock_out与参考时钟进行比较。此处，N传感器(NSensor)指示Vcc感测电源块303的计时器值。在框805处，校准逻辑将Clock_out脉冲的数量(例如，计数值)与LUT 403d中的映射进行比较，并且分配参考计数数量(NREF)。随后将NREF与计数值进行比较并且确定VswAdjust代码。在框807处，作出Vsw调整是否完成的判定。例如，当Vswadjust代码被应用于电流源时认为Vsw调整完成。如果未完成，过程进行至框804。
图9图示出根据一些实施例的具有推挽驱动器的智能设备或计算机系统或SoC(芯片上系统)，该推挽驱动器具有可调整的电压摆幅。指出，图9中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
图9图示出移动设备的实施例的框图，在该移动设备中可以使用平面接口连接器。在一些实施例中，计算设备1600表示移动计算设备，诸如计算平板、移动电话或智能电话、启用无线的电子阅读器、或其他无线移动设备。将会理解，某些组件被概示地示出，并且并非此类设备的所有组件都被示出在计算设备1600中。
根据所讨论的一些实施例，在一些实施例中，计算设备1600包括具有一个或多个可配置互连的第一处理器1610。根据一些实施例，计算设备1600的其他块也可包括一个或多个可配置互连。本公开的各实施例还可包括1670内的网络接口(诸如，无线接口)，使得系统实施例可被结合至无线设备(例如，蜂窝电话或个人数字助理)中。
在一个实施例中，处理器1610(和/或处理器1690)可包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑设备或其他处理装置。由处理器1610执行的处理操作包括操作平台或操作系统的执行，应用和/或设备功能在该操作平台或操作系统上被执行。处理操作包括与同人类用户和/或同其他设备的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备1600连接至另一设备相关的操作。处理操作还可包括与音频I/O和/或显示I/O相关的操作。
在一个实施例中，计算设备1600包括音频子系统1620，该音频子系统1620表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或头戴式耳机输出以及话筒输入。根据一些实施例，在一些实施例中，音频子系统1620包括用于避免自听的装置和/或机器可执行指令。用于此类功能的设备可以被集成至计算设备1600中，或被连接至计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600进行交互。
显示子系统1630表示提供视觉和/或触觉显示以供用户与计算设备1600交互的硬件(例如，显示设备)和软件(例如，驱动器)组件。显示子系统1630包括显示接口1632，该显示接口1632包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的用于执行与显示相关的至少一些处理的逻辑。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。
I/O控制器1640表示与同用户的交互相关的硬件设备和软件组件。I/O控制器1640可操作以管理作为音频子系统1620和/或显示子系统1630的部分的硬件。另外，I/O控制器1640图示出用于附加设备的连接点，该附加设备连接至计算设备1600，用户可通过该计算设备1600与系统进行交互。例如，可以被附连至计算设备1600的设备可包括话筒设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、或者用于与特定应用一起使用的其他I/O设备(诸如，读卡器或其他设备)。
如上文所提到，I/O控制器1640可以与音频子系统1620和/或显示子系统1630进行交互。例如，通过话筒或其他音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，音频输出可被提供作为显示输出的替代或附加。在另一示例中，如果显示子系统1630包括触摸屏，则显示设备还充当可以至少部分地由I/O控制器1640管理的输入设备。在计算设备1600上还可以存在附加的按钮或开关，以提供由I/O控制器1640管理的I/O功能。
在一个实施例中，I/O控制器1640管理多个设备，诸如，加速度计、相机、光传感器或其他环境传感器、或者可以被包括在计算设备1600中的其他硬件。输入可以是直接用户交互的部分，以及向系统提供环境输入以影响其操作(诸如，过滤噪声、调整显示器以进行亮度检测、应用相机的闪光灯或其他特征)。
在一个实施例中，计算设备1600包括功率管理1650，该功率管理2150管理电池功率使用、对电池的充电、以及与功率节省操作相关的特征。存储器子系统1660包括用于将信息存储在计算设备1600中的存储器设备。存储器可以包括非易失性(如果到存储器设备的功率中断，则状态不改变)和/或易失性(如果到存储器设备的功率中断，则状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据、以及与计算设备1600的应用和功能的执行相关的系统数据(不论是长期的还是暂时的)。
实施例的元件还被提供作为用于存储计算机可执行指令(例如，用于实现本文中所讨论的任何其他过程的指令)的机器可读介质(例如，存储器1660)。该机器可读介质(例如，存储器1660)可包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或适于存储电子指令或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可作为计算机程序(例如，BIOS)被下载，其可通过数据信号的方式经由通信链路(例如，调制解调器或网络连接)从远程计算机(例如，服务器)传输至请求计算机(例如，客户机)。
连接性装置1670包括用于使计算设备1600能够与外部设备通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动器、协议栈)。计算设备1600可以是诸如其他计算设备、无线接入点或基站之类的分开的设备，以及诸如头戴式设备、打印机之类的外围设备或者其他设备。
连接性装置1670可以包括多种不同类型的连接性装置。为了进行概述，将计算设备1600图示为具有蜂窝连接性装置1672和无线连接性装置1674。蜂窝连接性装置1672一般是指由无线载波提供的蜂窝网络连接性装置，诸如经由GSM(全球移动通信系统)或其变型或衍生类型、CDMA(码分多址)或其变型或衍生类型、TDM(时分复用)或其变型或衍生类型、或者其他蜂窝服务标准提供。无线连接性装置(或无线接口)1674是指不是蜂窝式的无线连接性装置，并且可以包括个域网(诸如，蓝牙、近场等)、局域网(诸如，Wi-Fi)和/或广域网(诸如，WiMax)或其他无线通信。
外围连接1680包括用于进行外围连接的硬件接口和连接器以及软件组件(例如，驱动器、协议栈)。将会理解，计算设备1600可以是连接至其他计算设备的外围设备(“至”1682)，也可具有连接至该计算设备1600的外围设备(“自”1684)。计算设备1600通常具有用于连接至其他计算设备以用于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容的目的。另外，对接连接器可以允许计算设备1600连接至某些外围设备，这些外围设备允许计算设备1600控制例如对视听或其他系统的内容输出。
除了专用对接连接器或其他专用连接硬件之外，计算设备1600还可经由常见的或基于标准的连接器来建立外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括数个不同硬件接口中的任何一个)、包括微型显示端口(MiniDisplayPort；MDP)的显示端口(DisplayPort)、高清晰度多媒体接口(HDMI)、火线或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”等的引用意指结合这些实施例所描述的特定特征、结构或特性被包括在至少一些实施例中，但不一定被包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指相同实施例。如果说明书陈述“可能”、“可以”或“能够”包括组件、特征、结构或特性，则不一定必须包括该特定组件、特征、结构或特性。如果说明书或权利要求书引用“一(a或an)”要素，则并不意味着只有一个该要素。如果说明书或权利要求书引用“附加”要素，则不排除存在多于一个的该附加要素。
此外，能以任何合适的方式将特定的特征、结构、功能或特性组合在一个或多个实施例中。例如，只要与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不相互排斥，就可将第一实施例与第二实施例组合。
尽管结合本公开的特定实施例描述了本公开，但根据前面的描述，此类实施例的许多替代方案、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其他存储器架构(例如，动态RAM(DRAM))可使用所讨论的实施例。本公开的实施例旨在涵盖落入所附权利要求书的宽泛范围之内的所有此类替代方案、修改和变型。
此外，为了说明和讨论简单起见并且为了不使本公开模糊，在所呈现的附图内可以或可以不示出公知的到集成电路(IC)芯片和其他组件的功率/接地连接。此外，为了避免使本公开模糊，并且还考虑到关于此类框图布置的实现方式的细节很大程度上取决于将实现本公开的平台的事实，能以框图形式示出布置(即此类细节完全应当在本领域技术人员的认知范围内)。在陈述特定细节(例如，电路)以描述本公开的示例实施例的情况下，对本领域普通技术人员应当显而易见的是，可以在没有这些特定细节或在这些特定细节的变型的情况下实施本公开。描述因此被视为是说明性的而不是限制性的。
下列示例涉及进一步的实施例。可在一个或多个实施例中的任何地方使用示例中的细节。本文中所描述的装置的所有任选特征也可相对于方法或过程来实现。
示例1。一种装置，该装置包括：驱动器，包括推挽发射器；第一电路，用于感测电源的变化；以及第二电路，耦合至第一电路并且耦合至驱动器，其中，该第二电路用于根据第一电路的输出来生成代码，其中，该代码被提供至驱动器以调整该驱动器的性能参数。
示例2。如示例1所述的装置，其中，第一电路包括环形振荡器，该环形振荡器包括延迟级，其中，延迟级包括与驱动器中的那些器件具有相同尺寸的器件，并且其中，这些器件以与驱动器中的那些器件连接至彼此所按照的方式相同的方式连接至彼此。
示例3。如示例2所述的装置，包括耦合至电源的低通滤波器，其中，该低通滤波器的输出是被提供至环形振荡器作为该环形振荡器的电源的经滤波的电源。
示例4。根据前述示例中任一项所述的装置，其中，第一电路的输出是第一时钟，并且其中，第二电路包括用于将第一时钟与第二时钟进行比较的数字比较器。
示例5。如示例4所述的装置，其中，第二时钟由晶体振荡器或管芯上时钟生成。
示例6。如示例4所述的装置，其中，第二电路包括耦合至比较器的输出端的滤波器。
示例7。如示例6所述的装置，其中，滤波器包括移位寄存器链。
示例8。如示例6所述的装置，其中，第二电路包括用于根据滤波器的输出来生成代码的有限状态机。
示例9。根据前述示例中任一项所述的装置，其中，驱动器包括电流镜，该电流镜包括电流源，其中，电流源的强度能由代码调整。
示例10。根据前述示例中任一项所述的装置，其中，代码在启动时间、校准时间、在链路是空闲的时间期间、或在分组间间隙期间被应用于驱动器。
示例11。根据前述示例中任一项所述的装置，其中，性能参数是驱动器的输出端处的电压摆幅。
示例12。一种装置，该装置包括：驱动器，该驱动器能对两个单独且不同的电源进行操作；环形振荡器，包括至少三个驱动器，其中，环形振荡器的单个驱动器是驱动器的实质复制，其中，环形振荡器用于对所述两个单独且不同的电源中的一者的经滤波的版本进行操作；以及电路，用于根据环形振荡器的输出来调整驱动器的性能参数。
示例13。如示例12所述的装置，其中，电路用于在以下时间中的一个或多个时间调整驱动器的性能参数：启动时间、校准时间、在链路是空闲的时间期间、或在分组间间隙期间。
示例14。根据前述示例12至13中任一项所述的装置，其中，电路包括：比较器，用于将环形振荡器的输出与参考时钟进行比较；滤波器，耦合至比较器，其中，该滤波器用于减少比较器的输出中的噪声；以及状态机，耦合至滤波器的输出端，其中，该状态机用于生成用于由驱动器接收以调整该驱动器的性能参数的代码。
示例15。如示例14所述的装置，其中，滤波器包括移位寄存器链。
示例16。如示例14所述的装置，其中，参考时钟由晶体振荡器生成。
示例17。根据前述示例12至16中任一项所述的装置，其中，驱动器是兼容USB的驱动器、兼容PCIe的驱动器或兼容MIPI PHY的驱动器中的一者，并且其中，两个电源包括1伏特的电源和1.8伏特的电源。
示例18。根据前述示例12至17中任一项所述的装置，其中，性能参数是驱动器的输出端处的电压摆幅。
示例19。一种系统，该系统包括：存储器；处理器，耦合至存储器，该处理器具有兼容通用串行总线(USB)的驱动器，该兼容通用串行总线的驱动器包括含推挽发射器的驱动器，其中，处理器包括：第一电路，用于感测电源的变化；以及第二电路，耦合至第一电路并且耦合至驱动器，其中，该第二电路用于根据第一电路的输出来生成代码，其中，代码被提供至驱动器以调整该驱动器的性能参数；以及无线接口，用于允许处理器与另一设备进行通信。
示例20。如示例19所述的系统，其中，第一电路包括环形振荡器，环形振荡器包括延迟级，其中，该延迟级包括与驱动器中的那些器件具有相同尺寸的器件，并且其中，这些器件以与驱动器中的那些器件连接至彼此所按照的方式相同的方式连接至彼此。
示例21。根据前述示例19至20中任一项所述的系统，其中，处理器包括耦合至电源的低通滤波器，其中，该低通滤波器的输出是被提供至环形振荡器作为该环形振荡器的电源的经滤波的电源。
示例22。根据前述示例19至21中任一项所述的系统，其中，代码在以下时间中的一个或多个时间被应用于驱动器：启动时间、校准时间、在链路是空闲的时间期间、或在分组间间隙期间。
示例23。一种系统，该系统包括：存储器；处理器，耦合至存储器，该处理器包括根据示例1至11中任一项所述的装置；以及无线接口，用于允许处理器与另一设备进行通信。
示例24。一种系统，该系统包括：存储器；处理器，耦合至存储器，该处理器包括根据示例12至18中任一项所述的装置；以及无线接口，用于允许处理器与另一设备进行通信。
示例25。一种设备，包括：用于驱动的装置；用于感测电源的变化的装置；以及用于根据用于感测的装置的输出来生成代码的装置，其中，代码被提供至用于驱动的装置以调整该用于驱动的装置的性能参数。
示例26。如示例25所述的设备，其中，用于感测的装置包括与用于驱动的装置中的那些器件具有相同尺寸的器件，并且其中，这些器件以与用于驱动的装置中的那些器件连接至彼此所按照的方式相同的方式连接至彼此。
示例27。如示例26所述的设备，包括用于对电源进行滤波的装置。
示例28。根据前述示例25至27中任一项所述的设备，其中，用于感测的装置的输出是第一时钟，并且其中，用于生成的装置包括用于将第一时钟与第二时钟进行比较的数字比较器。
示例29。一种方法，该方法包括：感测电源的变化；以及根据感测的输出来生成代码，其中，代码被提供至驱动器以调整该驱动器的性能参数。
示例30。如示例29所述的方法，包括对电源进行滤波。
提供了将允许读者弄清本技术公开的本质和主旨的摘要。应当理解，摘要将不用来限制权利要求的范围或含义。所附的权利要求由此被并入到具体实施方式中，每一项权利要求本身作为单独的实施例。

Claims (25)

1.一种装置，包括：
驱动器，包括推挽发射器；
第一电路，用于感测电源的变化；以及
第二电路，耦合至所述第一电路并且耦合至所述驱动器，其中，所述第二电路用于根据所述第一电路的输出来生成代码，其中，所述代码被提供至所述驱动器以调整所述驱动器的性能参数。
2.如权利要求1所述的装置，其中，所述第一电路包括环形振荡器，所述环形振荡器包括延迟级，其中，所述延迟级包括与所述驱动器中的那些器件具有相同尺寸的器件，并且其中，所述器件以与所述驱动器中的那些器件连接至彼此所按照的方式相同的方式连接至彼此。
3.如权利要求2所述的装置，包括耦合至所述电源的低通滤波器，其中，所述低通滤波器的输出是被提供至所述环形振荡器作为所述环形振荡器的电源的经滤波的电源。
4.根据前述权利要求中任一项所述的装置，其中，所述第一电路的输出是第一时钟，并且其中，所述第二电路包括用于将所述第一时钟与第二时钟进行比较的数字比较器。
5.如权利要求4所述的装置，其中，所述第二时钟由晶体振荡器或管芯上时钟生成。
6.如权利要求4所述的装置，其中，所述第二电路包括耦合至所述比较器的输出端的滤波器。
7.如权利要求6所述的装置，其中，所述滤波器包括移位寄存器链。
8.如权利要求6所述的装置，其中，所述第二电路包括用于根据所述滤波器的输出来生成所述代码的有限状态机。
9.根据前述权利要求中任一项所述的装置，其中，所述驱动器包括电流镜，所述电流镜包括电流源，其中，所述电流源的强度能由所述代码调整。
10.根据前述权利要求中任一项所述的装置，其中，所述代码在启动时间、校准时间、在链路是空闲的时间期间、或在分组间间隙期间被应用于所述驱动器。
11.根据前述权利要求中任一项所述的装置，其中，所述性能参数是所述驱动器的输出端处的电压摆幅。
12.一种装置，包括：
驱动器，能对两个单独且不同的电源进行操作；
环形振荡器，包括至少三个驱动器，其中，所述环形振荡器的单个驱动器是所述驱动器的实质复制，其中，所述环形振荡器用于对所述两个单独且不同的电源中的一者的经滤波的版本进行操作；以及
电路，用于根据所述环形振荡器的输出来调整所述驱动器的性能参数。
13.如权利要求12所述的装置，其中，所述电路用于在以下时间中的一个或多个时间调整所述驱动器的性能参数：启动时间、校准时间、在链路是空闲的时间期间、或在分组间间隙期间。
14.根据前述权利要求12至13中任一项所述的装置，其中，所述电路包括：
比较器，用于将所述环形振荡器的输出与参考时钟进行比较；
滤波器，耦合至所述比较器，其中，所述滤波器用于减少所述比较器的输出中的噪声；以及
状态机，耦合至所述滤波器的输出端，其中，所述状态机用于生成用于由所述驱动器接收以调整所述驱动器的所述性能参数的代码。
15.如权利要求14所述的装置，其中，所述滤波器包括移位寄存器链。
16.如权利要求14所述的装置，其中，所述参考时钟由晶体振荡器生成。
17.根据前述权利要求12至16中任一项所述的装置，其中，所述驱动器是兼容USB的驱动器、兼容PCIe的驱动器或兼容MIPI PHY的驱动器中的一者，并且其中，所述两个电源包括1伏特的电源和1.8伏特的电源。
18.根据前述权利要求12至17中任一项所述的装置，其中，所述性能参数是所述驱动器的输出端处的电压摆幅。
19.一种系统，包括：
存储器；
处理器，耦合至所述存储器，所述处理器具有兼容通用串行总线(USB)的驱动器，所述兼容通用串行总线的驱动器包括含推挽发射器的驱动器，其中，所述处理器包括：
第一电路，用于感测电源的变化；以及
第二电路，耦合至所述第一电路并且耦合至所述驱动器，其中，所述第二电路用于根据所述第一电路的输出来生成代码，其中，所述代码被提供至所述驱动器以调整所述驱动器的性能参数；以及
无线接口，用于允许所述处理器与另一设备进行通信。
20.如权利要求19所述的系统，其中，所述第一电路包括环形振荡器，所述环形振荡器包括延迟级，其中，所述延迟级包括与所述驱动器中的那些器件具有相同尺寸的器件，并且其中，所述器件以与所述驱动器中的那些器件连接至彼此所按照的方式相同的方式连接至彼此。
21.根据前述权利要求19至20中任一项所述的系统，其中，所述处理器包括耦合至所述电源的低通滤波器，其中，所述低通滤波器的输出是被提供至所述环形振荡器作为所述环形振荡器的电源的经滤波的电源。
22.根据前述权利要求19至21中任一项所述的系统，其中，所述代码在以下时间中的一个或多个时间被应用于所述驱动器：启动时间、校准时间、在链路是空闲的时间期间、或在分组间间隙期间。
23.一种系统，包括：
存储器；
处理器，耦合至所述存储器，所述处理器包括根据权利要求12至18中任一项所述的装置；以及
无线接口，用于允许所述处理器与另一设备进行通信。
24.一种设备，包括：
用于驱动的装置；
用于感测电源的变化的装置；以及
用于根据用于感测的所述装置的输出来生成代码的装置，其中，所述代码被提供至所述用于驱动的装置以调整所述用于驱动的装置的性能参数。
25.如权利要求25所述的设备，其中，用于感测的所述装置包括与所述用于驱动的装置中的那些器件具有相同尺寸的器件，并且其中，所述器件以与所述用于驱动的装置中的那些器件连接至彼此所按照的方式相同的方式连接至彼此。
CN201880056535.7A 2017-09-29 2018-08-29 具有电源抑制的发射器 Pending CN111095799A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/721,535 2017-09-29
US15/721,535 US10320430B2 (en) 2017-09-29 2017-09-29 Transmitter with power supply rejection
PCT/US2018/048633 WO2019067150A1 (en) 2017-09-29 2018-08-29 ELECTRIC POWER DISCHARGE TRANSMITTER

Publications (1)

Publication Number Publication Date
CN111095799A true CN111095799A (zh) 2020-05-01

Family

ID=65897621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880056535.7A Pending CN111095799A (zh) 2017-09-29 2018-08-29 具有电源抑制的发射器

Country Status (4)

Country Link
US (1) US10320430B2 (zh)
CN (1) CN111095799A (zh)
DE (1) DE112018005477T5 (zh)
WO (1) WO2019067150A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114285426A (zh) * 2021-11-25 2022-04-05 深圳市紫光同创电子有限公司 一种SerDes发送器输出摆幅控制装置及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7111970B2 (ja) * 2018-12-20 2022-08-03 富士通株式会社 制御回路、制御方法及び制御プログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4592087B1 (en) * 1983-12-08 1996-08-13 Knowles Electronics Inc Class D hearing aid amplifier
JP3288727B2 (ja) * 1991-05-24 2002-06-04 株式会社東芝 出力回路
KR960000837B1 (ko) * 1992-12-02 1996-01-13 삼성전자주식회사 반도체 메모리장치
US7965728B2 (en) 2006-11-14 2011-06-21 St-Ericsson Sa Buffer for driving capacitive load
US7876129B2 (en) 2008-08-28 2011-01-25 National Semiconductor Corporation Load sense and active noise reduction for I/O circuit
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
US8988142B2 (en) 2013-03-10 2015-03-24 Microchip Technology Incorporated Integrated high voltage isolation using low value capacitors
JP6478910B2 (ja) * 2013-07-25 2019-03-06 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ スピーカ制御装置
US9059660B1 (en) 2013-12-17 2015-06-16 International Business Machines Corporation Variable frequency oscillator with specialized inverter stages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114285426A (zh) * 2021-11-25 2022-04-05 深圳市紫光同创电子有限公司 一种SerDes发送器输出摆幅控制装置及方法
CN114285426B (zh) * 2021-11-25 2023-12-12 深圳市紫光同创电子有限公司 一种SerDes发送器输出摆幅控制装置及方法

Also Published As

Publication number Publication date
US10320430B2 (en) 2019-06-11
DE112018005477T5 (de) 2020-10-08
US20190103889A1 (en) 2019-04-04
WO2019067150A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
US9046552B2 (en) On-die trim-able passive components for high volume manufacturing
US9178521B2 (en) Fast settling mixed signal phase interpolator with integrated duty cycle correction
US10707878B2 (en) Apparatus and system for digitally controlled oscillator
CN106575964B (zh) 用于适应性共模噪声分解和调谐的装置以及方法
US8843093B2 (en) Low power squelch detector circuit
WO2020176169A1 (en) Clock phase compensation apparatus and method
CN109565481B (zh) 用于校准高速串行接收机模拟前端和相位检测器的设备和方法
JP7059255B2 (ja) 適応終端インピーダンスを有する高速ドライバ
US9720471B2 (en) Voltage regulator with feed-forward and feedback control
CN111095799A (zh) 具有电源抑制的发射器
JP2004205957A (ja) 表示装置
CN112771615A (zh) 双功率i/o发送器
US20150222417A1 (en) Low power squelch circuit
US10158362B2 (en) Apparatus for providing shared reference device wherein an internal device is calibrated using reference device via calibrated circuit
US7724040B2 (en) Network overclock control circuit
US9369122B2 (en) Low phase noise technique for a crystal oscillator circuit
US10333504B2 (en) Low power clamp for electrical overstress protection
CN112740559A (zh) 具有反馈控制的发送器
CN113168390A (zh) 上拉配置检测装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination