CN110568896B - 比较器、集成电路和方法 - Google Patents

比较器、集成电路和方法 Download PDF

Info

Publication number
CN110568896B
CN110568896B CN201810566579.6A CN201810566579A CN110568896B CN 110568896 B CN110568896 B CN 110568896B CN 201810566579 A CN201810566579 A CN 201810566579A CN 110568896 B CN110568896 B CN 110568896B
Authority
CN
China
Prior art keywords
current
voltage
pmos transistor
unit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810566579.6A
Other languages
English (en)
Other versions
CN110568896A (zh
Inventor
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810566579.6A priority Critical patent/CN110568896B/zh
Priority to US16/424,905 priority patent/US10574221B2/en
Publication of CN110568896A publication Critical patent/CN110568896A/zh
Application granted granted Critical
Publication of CN110568896B publication Critical patent/CN110568896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本公开提供了一种比较器、集成电路和方法。该比较器包括：第一镜像单元，用于向输入单元输出动态电流，根据接收的反馈电流调整动态电流的大小；第二镜像单元，用于向输入单元输出固定电流；输入单元，用于根据第一电压与第二电压的差值、固定电流和动态电流分别向反馈单元输出第一电流和向输出单元输出第二电流；反馈单元，用于在接收到第一电流后，向第一镜像单元输出反馈电流；和输出单元，用于获得第二电流或者经过调整后的动态电流的镜像电流，并且在第一电压大于该第二电压的情况下，响应于第二电流而输出第一比较结果，以及在第一电压小于第二电压的情况下，响应于镜像电流而输出第二比较结果。该比较器可以提高比较速度。

Description

比较器、集成电路和方法
技术领域
本公开涉及半导体技术领域，特别涉及一种比较器、集成电路和方法。
背景技术
比较器(Comparator)一般具有低功耗、高精度等突出优点。常规比较器的响应速度与功耗间存在相互制约关系，快速的响应速度通常意味着需要消耗更大的功耗。
现有的一种比较器架构可以包括一个高速低串扰的预放大器与动态比较器、锁存器及失调校准电路。该比较器能提高增益、加快比较速度以及降低时钟信号对输入端的串扰。但是，失调校准电路中需要大量可调电容器，并联支路较多，且每条支路串联一个开关和电容器，控制电路过于复杂，而且电容器阵列需具有较高的匹配度，工艺要求高。
因此，上述比较器的比较速度虽然得到了提高，但是电路结构复杂，而且比较速度和精度等还有待进一步提高。
发明内容
本公开实施例解决的一个技术问题是：提高一种比较器，能够提高比较速度。
根据本公开实施例的一个方面，提供了一种比较器，包括：第一镜像单元，被配置为向输入单元输出动态电流，并根据从反馈单元接收的反馈电流调整所述动态电流的大小；第二镜像单元，被配置为向所述输入单元输出固定电流；所述输入单元，被配置为分别接收需要比较的第一电压和第二电压，根据所述第一电压与所述第二电压的差值、所述固定电流和所述动态电流分别输出第一电流和第二电流，并将所述第一电流输出到反馈单元，将所述第二电流输出到输出单元；所述反馈单元，被配置为在接收到所述第一电流后，向所述第一镜像单元输出反馈电流；以及所述输出单元，被配置为获得所述第二电流或者经过调整后的动态电流的镜像电流，并且在所述第一电压大于所述第二电压的情况下，响应于所述第二电流而输出第一比较结果，以及在所述第一电压小于所述第二电压的情况下，响应于所述镜像电流而输出第二比较结果。
可选地，在所述第一电压大于所述第二电压的情况下所述第一镜像单元接收的反馈电流小于在所述第一电压小于所述第二电压的情况下所述第一镜像单元接收的反馈电流。
可选地，在所述第一电压大于所述第二电压的情况下，所述第一电压与所述第二电压的差值越小，所述反馈电流越大。
可选地，所述第一镜像单元包括：第一PMOS晶体管和第二PMOS晶体管；其中，所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极连接到电源电压端，所述第一PMOS晶体管的栅极与所述第二PMOS晶体管的栅极相连，所述第一PMOS晶体管的漏极分别连接所述第一PMOS晶体管的栅极和所述反馈单元的输出端，所述第二PMOS晶体管的漏极连接到所述输入单元的电流输入端。
可选地，所述反馈单元包括：第一NMOS晶体管；其中，所述第一NMOS晶体管的源极连接所述输入单元的第一输出端，所述第一NMOS晶体管的栅极连接所述输入单元的第二输出端；所述第一NMOS晶体管的漏极作为所述反馈单元的输出端。
可选地，所述第二镜像单元包括：第三PMOS晶体管和第四PMOS晶体管；其中，所述第三PMOS晶体管的源极和所述第四PMOS晶体管的源极连接到电源电压端，所述第三PMOS晶体管的栅极与所述第四PMOS晶体管的栅极相连，所述第三PMOS晶体管的漏极分别连接所述第三PMOS晶体管的栅极和电流源，所述第四PMOS晶体管的漏极连接到所述输入单元的电流输入端。
可选地，所述输入单元包括：第五POMS晶体管、第六PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管；其中，所述第五POMS晶体管的源极和所述第六PMOS晶体管的源极连接并一起作为所述输入单元的电流输入端，所述第五PMOS晶体管的栅极被配置为接收所述第一电压，所述第六PMOS晶体管的栅极被配置为接收所述第二电压，所述第五PMOS晶体管的漏极分别连接所述第二NMOS晶体管的漏极、所述第三NMOS晶体管的漏极和所述第四NMOS晶体管的栅极，所述第六PMOS晶体管的漏极分别连接所述第五NMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第三NMOS晶体管的栅极，所述第二NMOS晶体管的漏极和所述第二NMOS晶体管的栅极相连并一起作为所述输入单元的第二输出端，所述第五NMOS晶体管的漏极与所述第五NMOS晶体管的栅极相连并一起作为所述输入单元的第三输出端，第二NMOS晶体管的源极、第三NMOS晶体管的源极、第四NMOS晶体管的源极和第五NMOS晶体管的源极均接地并一起作为所述输入单元的第一输出端。
可选地，所述输出单元包括：第七PMOS晶体管和第六NMOS晶体管；其中，所述第七PMOS晶体管的源极连接电源电压端，所述第七PMOS晶体管的栅极连接所述第二PMOS晶体管的栅极，所述第七PMOS晶体管的漏极连接所述第六NMOS晶体管的漏极，所述第六NMOS晶体管的栅极连接所述输入单元的第三输出端，所述第六NMOS晶体管的源极接地。
可选地，所述输出单元还包括整形滤波器；所述整形滤波器的输入端与所述第七PMOS晶体管的漏极相连，所述整形滤波器的输出端被配置为输出所述第一比较结果或所述第二比较结果。
可选地，所述整形滤波器包括级联的第一反相器和第二反相器；其中，所述第一反相器的输入端与所述第七PMOS晶体管的漏极相连，所述第一反相器的输出端与所述第二反相器的输入端相连，所述第二反相器的输出端作为所述整形滤波器的输出端。
可选地，所述输出单元还包括：第七NMOS晶体管，与所述整形滤波器相连，被配置为在接收到使能信号后控制所述整形滤波器输出所述第一比较结果或所述第一比较结果。
可选地，所述第一比较结果的电平低于所述第二比较结果的电平。
根据本公开实施例的另一个方面，提供了一种集成电路，包括：如前所述的比较器。
根据本公开实施例的另一个方面，提供了一种利用如前所述的比较器比较电压大小的方法，包括：第一镜像单元向输入单元输出动态电流，以及第二镜像单元向所述输入单元输出固定电流；所述输入单元分别接收需要比较的第一电压和第二电压，根据所述第一电压与所述第二电压的差值、所述固定电流和所述动态电流分别输出第一电流和第二电流，并将所述第一电流输出到反馈单元，将所述第二电流输出到输出单元；所述反馈单元在接收到所述第一电流后，向所述第一镜像单元输出反馈电流；所述第一镜像单元根据从反馈单元接收的反馈电流调整所述动态电流的大小；以及所述输出单元获得所述第二电流或者经过调整后的动态电流的镜像电流，并且在所述第一电压大于所述第二电压的情况下，响应于所述第二电流而输出第一比较结果，以及在所述第一电压小于所述第二电压的情况下，响应于所述镜像电流而输出第二比较结果。
在上述实施例的比较器中，第一镜像单元向输入单元输出动态电流，第二镜像单元向该输入单元输出固定电流；输入单元分别接收需要比较的第一电压和第二电压，根据第一电压与第二电压的差值、固定电流和动态电流分别输出第一电流和第二电流，并将第一电流输出到反馈单元，将第二电流输出到输出单元；反馈单元在接收到该第一电流后，向第一镜像单元输出反馈电流；第一镜像单元根据反馈电流调整动态电流的大小，从而能够实现动态调整；输出单元在获得第二电流或者经过调整后的动态电流的镜像电流后输出比较结果。该比较器可以克服传统比较器电路中速度与功耗的相互制约关系，在不影响比较器精度的前提下，根据比较器工作状态，动态调整比较器特性，从而实现低功耗和高速响应的目的。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是示意性地示出根据本公开一些实施例的比较器的电路连接图。
图2是示意性地示出根据本公开另一些实施例的比较器的电路连接图。
图3是示意性地示出根据本公开另一些实施例的比较器的电路连接图。
图4是示意性地示出根据本公开一些实施例的比较器的仿真结果图。
图5是示出利用根据本公开一些实施例的比较器比较电压大小的方法的流程图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示意性地示出根据本公开一些实施例的比较器的电路连接图。如图1所示，该比较器可以包括：第一镜像单元110、第二镜像单元120、输入单元130、反馈单元140和输出单元150。
该第一镜像单元110可以被配置为向输入单元130输出动态电流I动，并根据从反馈单元140接收的反馈电流I反馈调整该动态电流I动的大小。从而可以使得第一镜像单元110将调整后的动态电流输出到该输入单元130。
该第二镜像单元120可以被配置为向该输入单元130输出固定电流I固。
该输入单元130可以被配置为分别接收需要比较的第一电压V1和第二电压V2，根据该第一电压V1与该第二电压V2的差值(即V1-V2的差值)、该固定电流I固和该动态电流I动分别输出第一电流I1和第二电流I2，并将该第一电流I1输出到反馈单元140，将第二电流I2输出到输出单元150。
该反馈单元140可以被配置为在接收到第一电流I1后，向该第一镜像单元110输出反馈电流I反馈。
该输出单元150可以被配置为获得第二电流I2或者经过调整后的动态电流I动的镜像电流，并且在第一电压V1大于第二电压V2的情况下，响应于该第二电流I2而输出第一比较结果，以及在第一电压V1小于第二电压V2的情况下，响应于该镜像电流而输出第二比较结果。在一些实施例中，该第一比较结果的电平低于该第二比较结果的电平。例如，该第一比较结果为低电平(表示数字信号“0”)，该第二比较结果为高电平(表示数字信号“1”)，即在V1大于V2时，该比较器输出“0”，在V1小于V2时，该比较器输出“1”。
在一些实施例中，在第一电压V1大于第二电压V2的情况下第一镜像单元110接收的反馈电流I反馈小于在第一电压V1小于第二电压V2的情况下该第一镜像单元110接收的反馈电流I反馈。在一些实施例中，在第一电压V1大于第二电压V2的情况下，第一电压V1与第二电压V2的差值越小，该反馈电流I反馈越大。
因此，在V1大于V2的情况下(例如，在V1-V2的差值大于几十毫伏(例如40mV等)的情况下)，第一镜像单元的动态电流几乎为零，随着V1-V2的差值逐渐减小，第一镜像单元的电流逐渐增大。在V1大于V2的情况下，输出到输入单元的动态电流与固定电流的总和比较小，比较器在比较电压大小时更容易控制，因此在V1大于V2的情况下，比较器工作在高精度比较阶段。在V1-V2小于零(即V1小于V2)的情况下，第一镜像单元的的电流增加到最大，输出到输入单元的动态电流与固定电流的总和比较大，比较器在比较电压大小时速度更快，因而，在V1小于V2的情况下，比较器工作在快速比较阶段(或者称为快速跳转阶段)。
在上述实施例的比较器电路中，采用反馈单元和第一镜像单元可以组成动态正补偿结构。第一镜像单元向输入单元输出动态电流，第二镜像单元向该输入单元输出固定电流；输入单元分别接收需要比较的第一电压和第二电压，根据第一电压与第二电压的差值、固定电流和动态电流分别输出第一电流和第二电流，并将第一电流输出到反馈单元，将第二电流输出到输出单元；反馈单元在接收到该第一电流后，向第一镜像单元输出反馈电流；第一镜像单元根据反馈电流调整动态电流的大小，从而能够实现动态调整；输出单元在获得第二电流或者经过调整后的动态电流的镜像电流后输出比较结果。
在该实施例的比较器的工作过程中，在V1大于V2的情况下，比较器处于高精度比较阶段；在V1小于V2的情况下，比较器处于快速比较阶段。因此，本公开实施例的比较器能够提高比较速度。本公开实施例的比较器可以克服传统比较器电路中速度与功耗的相互制约关系，在不影响比较器精度的前提下，根据比较器工作状态，动态调整比较器特性，从而实现高速响应的目的。当将该比较器应用到某个系统中时，可以实现该系统低功耗的效果。
图2是示意性地示出根据本公开另一些实施例的比较器的电路连接图。在图2中，分别示出了第一镜像单元110、第二镜像单元120、输入单元130、反馈单元140和输出单元150的一个具体电路实现方式。下面分别结合图2详细描述根据本公开一些实施例的第一镜像单元110、第二镜像单元120、输入单元130、反馈单元140和输出单元150的具体电路连接结构。
在一些实施例中，如图2所示，第一镜像单元110可以包括：第一PMOS(Positivechannel Metal Oxide Semiconductor，P型沟道金属氧化物半导体)晶体管MP1和第二PMOS晶体管MP2。该第一PMOS晶体管MP1的源极和该第二PMOS晶体管MP2的源极连接到电源电压端VDD。该第一PMOS晶体管MP1的栅极与该第二PMOS晶体管MP2的栅极相连。该第一PMOS晶体管MP1的漏极分别连接该第一PMOS晶体管MP1的栅极和该反馈单元140的输出端。该第二PMOS晶体管MP2的漏极连接到输入单元130的电流输入端1305。
在一些实施例中，如图2所示，该第二镜像单元120可以包括：第三PMOS晶体管MP3和第四PMOS晶体管MP4。该第三PMOS晶体管MP3的源极和该第四PMOS晶体管MP4的源极连接到电源电压端VDD。该第三PMOS晶体管MP3的栅极与该第四PMOS晶体管MP4的栅极相连。该第三PMOS晶体管MP3的漏极分别连接该第三PMOS晶体管MP3的栅极和电流源Ibias。该第四PMOS晶体管MP4的漏极连接到该输入单元130的电流输入端1305。
在一些实施例中，如图2所示，该反馈单元140可以包括：第一NMOS(Negativechannel Metal Oxide Semiconductor，N型沟道金属氧化物半导体)晶体管MN1。该第一NMOS晶体管MN1的源极连接该输入单元130的第一输出端1301。该第一NMOS晶体管MN1的栅极连接该输入单元130的第二输出端1302。该第一NMOS晶体管MN1的漏极作为该反馈单元140的输出端。例如，该第一NMOS晶体管MN1的漏极与第一PMOS晶体管MP1的漏极相连。
在一些实施例中，如图2所示，该输入单元130可以包括：第五POMS晶体管MP5、第六PMOS晶体管MP6、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4和第五NMOS晶体管MN5。
如图2所示，该第五POMS晶体管MP5的源极和该第六PMOS晶体管MP6的源极连接并一起作为该输入单元130的电流输入端1305。该第五PMOS晶体管MP5的栅极被配置为接收第一电压V1。该第六PMOS晶体管MP6的栅极被配置为接收第二电压V2。该第五PMOS晶体管MP5的漏极分别连接该第二NMOS晶体管MN2的漏极、该第三NMOS晶体管MN3的漏极和该第四NMOS晶体管MN4的栅极。该第六PMOS晶体管MP6的漏极分别连接该第五NMOS晶体管MN5的漏极、该第四NMOS晶体管MN4的漏极和该第三NMOS晶体管MN3的栅极。该第二NMOS晶体管MN2的漏极和该第二NMOS晶体管MN2的栅极相连并一起作为该输入单元130的第二输出端1302。该第五NMOS晶体管MN5的漏极与该第五NMOS晶体管MN5的栅极相连并一起作为该输入单元130的第三输出端1303。该第二NMOS晶体管MN2的源极、第三NMOS晶体管MN3的源极、第四NMOS晶体管MN4的源极和第五NMOS晶体管MN5的源极均接地(GND)并一起作为该输入单元130的第一输出端1301。
在一些实施例中，如图2所示，该输出单元150可以包括：第七PMOS晶体管MP7和第六NMOS晶体管MN6。该第七PMOS晶体管MP7的源极连接电源电压端VDD。该第七PMOS晶体管MP7的栅极连接第二PMOS晶体管MP2的栅极。该第七PMOS晶体管MP7的漏极连接该第六NMOS晶体管MN6的漏极。这两个晶体管MP7和MN6的漏极均连接在节点153。该第六NMOS晶体管MN6的栅极连接该输入单元130的第三输出端1303。该第六NMOS晶体管MN6的源极接地。该第七PMOS晶体管MP7可以镜像流过第二PMOS晶体管MP2的动态电流以得到该动态电流I动的镜像电流I镜像。该晶体管MP7和MN6一起可以起到放大作用。
可选地，如图2所示，该输出单元150还可以包括整形滤波器151。该整形滤波器151的输入端与该第七PMOS晶体管MP7的漏极相连。该整形滤波器151的输出端被配置为输出第一比较结果或第二比较结果。例如，如图2所示，该整形滤波器151可以包括级联的第一反相器1511和第二反相器1512。该第一反相器1511的输入端与第七PMOS晶体管MP7的漏极相连，该第一反相器1511的输出端与该第二反相器1512的输入端相连，该第二反相器1512的输出端作为该整形滤波器151的输出端OUT。
例如，如图2所示，该第一反相器1511可以包括第八PMOS晶体管MP8和第八NMOS晶体管MN8。第二反相器1512可以具有与第一反相器1511类似的电路结构，这里不再赘述。
在该实施例中，这两个反相器1511和1512可以一起作为整形滤波器，从而起到整形滤波和放大信号的作用，可以输出第一比较结果(例如数字信号“0”)或第二比较结果(例如数字信号“1”)。
需要说明的是，在另一些实施例中，输出单元150也可以不包括上述整形滤波器151，即输出单元150可以通过相互连接的第七PMOS晶体管MP7和第六NMOS晶体管MN6即可在节点153输出比较结果，因此，本公开的范围并不仅限于图2所示的输出单元的电路结构。
可选地，如图2所示，输出单元150还可以包括第七NMOS晶体管MN7。该第七NMOS晶体管MN7与整形滤波器151相连。例如，该第七NMOS晶体管MN7的漏极与第八NMOS晶体管MN8的源极相连，该第七NMOS晶体管MN7的源极接地，以及该第七NMOS晶体管MN7的栅极可以被配置为接收使能信号EN1。该第七NMOS晶体管MN7可以被配置为在接收到使能信号EN1后控制整形滤波器151输出第一比较结果或第二比较结果。例如，该第七NMOS晶体管MN7的栅极在接收到高电平(作为使能信号)后导通，从而使得第一反相器1511工作，进而使得整形滤波器151工作，输出相应的比较结果。
在一些实施例中，比较器可以包括电源电压端VDD和电流源Ibias，即可以将该电源电压端VDD和该电流源Ibias与比较器的其他晶体管集成在一起。在另一些实施例中，比较器也可以不包括电源电压端VDD和电流源Ibias，即可以将该电源电压端VDD和该电流源Ibias设置在比较器的电路结构之外。
下面结合图2所示的比较器的电路结构详细描述本公开实施例的比较器的工作过程。
如图2所示，第一镜像单元110和第二镜像单元120可以一起作为差分对尾电流源。例如通过晶体管MP1和MP2构成的第一镜像单元实现该差分对尾电流源中的动态电流部分。例如通过晶体管MP3和MP4构成的第二镜像单元120镜像偏置电流Ibias，从而产生该差分对尾电流源中的固定电流部分。此外，输入单元130中采用跨导增强结构(即由晶体管MN2、MN3、MN4和MN5组成的电路结构)，并通过反馈单元140引入正反馈机理，进一步提高比较器的响应速度，而且该跨导增强结构可以提高放大能力。
在第一电压V1大于第二电压V2的情况下，第六PMOS晶体管MP6比第五PMOS晶体管MP5导通得更加充分，因而通过电流输入端1305流入输入单元130的电流(包括动态电流和固定电流)主要流过第六PMOS晶体管MP6，而流过第五PMOS晶体管MP5的电流很少。由于流过第五PMOS晶体管MP5的电流很少，因此通过第二输出端1302输出到第一NMOS晶体管MN1的栅极的电流很少，施加到该晶体管MN1的栅极上的电压较小，导致该晶体管MN1类似于截止。因此，第一电流I1(即从晶体管MN2、MN3、MN4和MN5的源极流出的电流总和)几乎不能流过晶体管MN1。这导致第一NMOS晶体管MN1向第一PMOS晶体管MP1输出的反馈电流几乎为零，从而使得第二PMOS晶体管MP2上的电流几乎为零(例如，在V1-V2的差值大于几十毫伏的情况下，该第二PMOS晶体管MP2上的电流几乎为零)，第七PMOS晶体管MP7上的镜像电流I镜像也几乎为零。随着V1-V2的差值逐渐减小，晶体管MP2上的电流逐渐增大。但总体来说，在第一电压V1大于第二电压V2的情况下，动态电流和固定电流的总和比较小，比较器在比较电压大小时更容易控制，因此在V1大于V2的情况下，比较器工作在高精度比较阶段。由于流过第六PMOS晶体管MP6的电流比较多，第二电流I2通过第三输出端1303输出到输出单元150的第六NMOS晶体管MN6，使得该第六NMOS晶体管MN6导通。这使得节点153接地，因此通过两个反相器1511和1512后输出低电平“0”作为第一比较结果。
在第一电压V1小于第二电压V2的情况下，第五PMOS晶体管MP5比第六PMOS晶体管MP6导通得更加充分，因而通过电流输入端1305流入输入单元130的电流(包括动态电流和固定电流)主要流过第五PMOS晶体管MP5，而流过第六PMOS晶体管MP6的电流很少。由于流过第五PMOS晶体管MP5的电流比较多，因此通过第二输出端1302输出到第一NMOS晶体管MN1的栅极的电流也比较多，施加到该晶体管MN1的栅极上的电压较大，导致该晶体管MN1导通。因此，第一电流I1(即从晶体管MN2、MN3、MN4和MN5的源极流出的电流总和)通过第一输出端1301输出到晶体管MN1后，该晶体管MN1向第一镜像单元110输出的反馈电流与该第一电流基本相等。这导致第二PMOS晶体管MP2上的电流比较大(例如可以达到最大电流)。第七PMOS晶体管MP7镜像该第二PMOS晶体管MP2上的电流(即镜像电流I镜像，如图2所示)，使得节点153的电位比较高，并通过两个反相器1511和1512后输出高电平“1”作为第二比较结果。由于在V1小于V2的情况下，晶体管MP2上的电流比较大，输出到输入单元的动态电流与固定电流的总和比较大，比较器在比较电压大小时速度更快，因而，在V1小于V2的情况下，比较器工作在快速比较阶段。
因此，在V1-V2的电位差值从大于零状态逐渐过渡到小于零状态的过程中，第二PMOS晶体管MP2上的电流从几乎为零逐渐增大，从而使该比较器从高精度比较状态过渡到快速比较阶段。
综上所述，在根据本公开一些实施例的比较器的电路结构中，结合跨导增强结构以及动态尾电流技术，通过正反馈机理，实时对差分对负载电流进行镜像来完成对差分对尾电流大小的调整，从而根据电路的状态，完成对比较器增益与速度的调整，实现动态增强效果。本公开实施例的比较器可以克服传统比较器电路中速度与功耗的相互制约关系。本公开提出的具有动态增强效果的高精度比较器，在不影响比较器精度的前提下，根据比较器工作状态，动态调整比较器特性，从而实现低功耗和高速响应的目的。
图3是示意性地示出根据本公开另一些实施例的比较器的电路连接图。在前面图2的描述中，第一PMOS晶体管MP1、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第一NMOS晶体管MN1、第七PMOS晶体管MP7和第六NMOS晶体管MN6均各自示出了一个晶体管。但是为了提高流过相应晶体管的电流的稳定性，对于上述晶体管可以分别设置多个，例如两个(如图3所示)，因此本公开的范围并不仅限于此。下面结合图3详细描述与图2所示的比较器的电路结构的不同之处，对于相同或相似之处，则不再赘述。
在一些实施例中，如图3所示，第一镜像单元410可以包括：两个第一PMOS晶体管MP11和MP12、以及第二PMOS晶体管MP2。这里，第一个第一PMOS晶体管MP11的源极连接电源电压端VDD，其漏极连接第二个第一PMOS晶体管MP12的源极。该第二个第一PMOS晶体管MP12的漏极连接反馈单元440的输出端。这两个第一PMOS晶体管MP11和MP12的栅极和第二PMOS晶体管MP2的栅极相连。在该实施例中，通过在第一镜像单元中设置两个第一PMOS晶体管，可以获得比较稳定的动态电流。
在一些实施例中，如图3所示，第二镜像单元420可以包括：两个第三PMOS晶体管MP31和MP32、以及两个第四PMOS晶体管MP41和MP42。第一个第三PMOS晶体管MP31的源极连接电源电压端VDD，其漏极连接第二个第三PMOS晶体管MP32的源极。该第二个第三PMOS晶体管MP32的漏极连接电流源Ibias。第一个第四PMOS晶体管MP41的源极连接电源电压端VDD，其漏极连接第二个第四PMOS晶体管MP42的源极。该第二个第四PMOS晶体管MP42的漏极连接输入单元430的电流输入端4305。这两个第三PMOS晶体管MP31和MP32的栅极以及这两个第四PMOS晶体管MP41和MP42的栅极连接在一起。在该实施例中，通过在第二镜像单元中设置两个第三PMOS晶体管以及两个第四PMOS晶体管，可以获得比较稳定的固定电流。
在一些实施例中，如图3所示，反馈单元440可以包括：两个第一NMOS晶体管MN11和MN12。第一个第一NMOS晶体管MN11的源极连接输入单元430的第一输出端4301并接地，其漏极连接第二个第一NMOS晶体管MN12的源极。该第二个第一NMOS晶体管MN12的漏极作为反馈单元440的输出端，例如连接至第二个第一PMOS晶体管MP12的漏极。这两个第一NMOS晶体管MN11和MN12的栅极相连，并一起连接输入单元430的第二输出端4302。在该实施例中，在反馈单元440中设置两个第一NMOS晶体管，有利于将反馈电流更稳定地反馈到第一镜像单元。
在一些实施例中，如图3所示，输出单元450可以包括：两个第七PMOS晶体管MP71和MP72、以及两个第六NMOS晶体管MN61和MN62。第一个第七PMOS晶体管MP71的源极连接电源电压端VDD，其漏极连接第二个第七PMOS晶体管MP72的源极。该第二个第七PMOS晶体管MP72的漏极连接第二个第六NMOS晶体管MN62的漏极。这两个第七PMOS晶体管MP71和MP72的栅极一起连接到第二PMOS晶体管MP2的栅极。第一个第六NMOS晶体管MN61的源极接地，其漏极连接第二个第六NMOS晶体管MN62的源极。这两个第六NMOS晶体管MN61和MN62的栅极一起连接该输入单元430的第三输出端4303。在该实施例中，通过在输出单元中设置两个第七PMOS晶体管以及两个第六NMOS晶体管，可以获得更加稳定的电流，从而输出更加稳定的比较结果。
图4是示意性地示出根据本公开一些实施例的比较器的仿真结果图。图4中示出了输入比较器的第一电压V1和第二电压V2，以及从比较器输出的比较结果VOUT。从图4可以得出，比较结果VOUT波形的下降沿延时可以为67ns，上升沿延时可以为30ns。这提高了电路的响应速度和精度。
在本公开的实施例中，还可以提供一种集成电路。该集成电路可以包括：如前所述的比较器，例如如图1、图2或图3所示的比较器。
图5是示出利用根据本公开一些实施例的比较器比较电压大小的方法的流程图。
在步骤S502，第一镜像单元向输入单元输出动态电流，以及第二镜像单元向该输入单元输出固定电流。
在步骤S504，输入单元分别接收需要比较的第一电压和第二电压，根据该第一电压与该第二电压的差值、固定电流和动态电流分别输出第一电流和第二电流，并将该第一电流输出到反馈单元，将该第二电流输出到输出单元。
在步骤S506，反馈单元在接收到第一电流后，向第一镜像单元输出反馈电流。
在步骤S508，第一镜像单元根据从反馈单元接收的反馈电流调整动态电流的大小。
在步骤S510，输出单元获得第二电流或者经过调整后的动态电流的镜像电流，并且在第一电压大于第二电压的情况下，响应于第二电流而输出第一比较结果，以及在第一电压小于第二电压的情况下，响应于镜像电流而输出第二比较结果。在一些实施例中，该第一比较结果的电平低于该第二比较结果的电平。例如，该第一比较结果为低电平(表示数字信号“0”)，该第二比较结果为高电平(表示数字信号“1”)。
在上述实施例中，输入单元向反馈单元输出第一电流，反馈单元在接收到该第一电流后向第一镜像单元输出反馈电流，从而能够实现动态调整。该方法可以提高比较器的比较速度。
利用本公开实施例的比较器比较电压大小能够提高比较速度，克服传统比较器电路中速度与功耗的相互制约关系。在该实施例的方法中，在不影响比较器精度的前提下，根据比较器工作状态，动态调整比较器特性，从而实现低功耗和高速响应的目的。
至此，已经详细描述了本公开。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改。本公开的范围由所附权利要求来限定。

Claims (14)

1.一种比较器，包括：
第一镜像单元，被配置为向输入单元输出动态电流，并根据从反馈单元接收的反馈电流调整所述动态电流的大小；
第二镜像单元，被配置为向所述输入单元输出固定电流；
所述输入单元，被配置为分别接收需要比较的第一电压和第二电压，根据所述第一电压与所述第二电压的差值、所述固定电流和所述动态电流分别输出第一电流和第二电流，并将所述第一电流输出到反馈单元，将所述第二电流输出到输出单元；
所述反馈单元，被配置为在接收到所述第一电流后，向所述第一镜像单元输出反馈电流；以及
所述输出单元，被配置为获得所述第二电流或者经过调整后的动态电流的镜像电流，并且在所述第一电压大于所述第二电压的情况下，响应于所述第二电流而输出第一比较结果，以及在所述第一电压小于所述第二电压的情况下，响应于所述镜像电流而输出第二比较结果。
2.根据权利要求1所述的比较器，其中，
在所述第一电压大于所述第二电压的情况下所述第一镜像单元接收的反馈电流小于在所述第一电压小于所述第二电压的情况下所述第一镜像单元接收的反馈电流。
3.根据权利要求1所述的比较器，其中，
在所述第一电压大于所述第二电压的情况下，所述第一电压与所述第二电压的差值越小，所述反馈电流越大。
4.根据权利要求1所述的比较器，其中，
所述第一镜像单元包括：第一P型沟道金属氧化物半导体PMOS晶体管和第二PMOS晶体管；
其中，所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极连接到电源电压端，所述第一PMOS晶体管的栅极与所述第二PMOS晶体管的栅极相连，所述第一PMOS晶体管的漏极分别连接所述第一PMOS晶体管的栅极和所述反馈单元的输出端，所述第二PMOS晶体管的漏极连接到所述输入单元的电流输入端。
5.根据权利要求1或4所述的比较器，其中，
所述反馈单元包括：第一N型沟道金属氧化物半导体NMOS晶体管；
其中，所述第一NMOS晶体管的源极连接所述输入单元的第一输出端，所述第一NMOS晶体管的栅极连接所述输入单元的第二输出端；所述第一NMOS晶体管的漏极作为所述反馈单元的输出端。
6.根据权利要求1所述的比较器，其中，
所述第二镜像单元包括：第三PMOS晶体管和第四PMOS晶体管；
其中，所述第三PMOS晶体管的源极和所述第四PMOS晶体管的源极连接到电源电压端，所述第三PMOS晶体管的栅极与所述第四PMOS晶体管的栅极相连，所述第三PMOS晶体管的漏极分别连接所述第三PMOS晶体管的栅极和电流源，所述第四PMOS晶体管的漏极连接到所述输入单元的电流输入端。
7.根据权利要求1所述的比较器，其中，
所述输入单元包括：第五POMS晶体管、第六PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管；
其中，所述第五POMS晶体管的源极和所述第六PMOS晶体管的源极连接并一起作为所述输入单元的电流输入端，所述第五PMOS晶体管的栅极被配置为接收所述第一电压，所述第六PMOS晶体管的栅极被配置为接收所述第二电压，所述第五PMOS晶体管的漏极分别连接所述第二NMOS晶体管的漏极、所述第三NMOS晶体管的漏极和所述第四NMOS晶体管的栅极，所述第六PMOS晶体管的漏极分别连接所述第五NMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第三NMOS晶体管的栅极，所述第二NMOS晶体管的漏极和所述第二NMOS晶体管的栅极相连并一起作为所述输入单元的第二输出端，所述第五NMOS晶体管的漏极与所述第五NMOS晶体管的栅极相连并一起作为所述输入单元的第三输出端，所述第二NMOS晶体管的源极、所述第三NMOS晶体管的源极、所述第四NMOS晶体管的源极和所述第五NMOS晶体管的源极均接地并一起作为所述输入单元的第一输出端。
8.根据权利要求4所述的比较器，其中，
所述输出单元包括：第七PMOS晶体管和第六NMOS晶体管；
其中，所述第七PMOS晶体管的源极连接电源电压端，所述第七PMOS晶体管的栅极连接所述第二PMOS晶体管的栅极，所述第七PMOS晶体管的漏极连接所述第六NMOS晶体管的漏极，所述第六NMOS晶体管的栅极连接所述输入单元的第三输出端，所述第六NMOS晶体管的源极接地。
9.根据权利要求8所述的比较器，其中，
所述输出单元还包括整形滤波器；
所述整形滤波器的输入端与所述第七PMOS晶体管的漏极相连，所述整形滤波器的输出端被配置为输出所述第一比较结果或所述第二比较结果。
10.根据权利要求9所述的比较器，其中，
所述整形滤波器包括级联的第一反相器和第二反相器；
其中，所述第一反相器的输入端与所述第七PMOS晶体管的漏极相连，所述第一反相器的输出端与所述第二反相器的输入端相连，所述第二反相器的输出端作为所述整形滤波器的输出端。
11.根据权利要求9所述的比较器，其中，
所述输出单元还包括：
第七NMOS晶体管，与所述整形滤波器相连，被配置为在接收到使能信号后控制所述整形滤波器输出所述第一比较结果或所述第二比较结果。
12.根据权利要求1所述的比较器，其中，
所述第一比较结果的电平低于所述第二比较结果的电平。
13.一种集成电路，包括：如权利要求1至12任意一项所述的比较器。
14.一种利用如权利要求1至12任意一项所述的比较器比较电压大小的方法，包括：
第一镜像单元向输入单元输出动态电流，以及第二镜像单元向所述输入单元输出固定电流；
所述输入单元分别接收需要比较的第一电压和第二电压，根据所述第一电压与所述第二电压的差值、所述固定电流和所述动态电流分别输出第一电流和第二电流，并将所述第一电流输出到反馈单元，将所述第二电流输出到输出单元；
所述反馈单元在接收到所述第一电流后，向所述第一镜像单元输出反馈电流；
所述第一镜像单元根据从反馈单元接收的反馈电流调整所述动态电流的大小；以及
所述输出单元获得所述第二电流或者经过调整后的动态电流的镜像电流，并且在所述第一电压大于所述第二电压的情况下，响应于所述第二电流而输出第一比较结果，以及在所述第一电压小于所述第二电压的情况下，响应于所述镜像电流而输出第二比较结果。
CN201810566579.6A 2018-06-05 2018-06-05 比较器、集成电路和方法 Active CN110568896B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810566579.6A CN110568896B (zh) 2018-06-05 2018-06-05 比较器、集成电路和方法
US16/424,905 US10574221B2 (en) 2018-06-05 2019-05-29 Comparator, integrated circuit, and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810566579.6A CN110568896B (zh) 2018-06-05 2018-06-05 比较器、集成电路和方法

Publications (2)

Publication Number Publication Date
CN110568896A CN110568896A (zh) 2019-12-13
CN110568896B true CN110568896B (zh) 2021-01-05

Family

ID=68693551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810566579.6A Active CN110568896B (zh) 2018-06-05 2018-06-05 比较器、集成电路和方法

Country Status (2)

Country Link
US (1) US10574221B2 (zh)
CN (1) CN110568896B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865274B8 (zh) * 2019-04-24 2024-03-08 雅特力科技(重庆)有限公司 比较器电路
TWI692940B (zh) * 2019-07-08 2020-05-01 瑞昱半導體股份有限公司 輸出電路
US11626868B1 (en) * 2022-01-27 2023-04-11 Elite Semiconductor Microelectronics Technology Inc. Comparator circuit with dynamic biasing
TWI802345B (zh) * 2022-03-28 2023-05-11 晶豪科技股份有限公司 具動態偏壓之比較器電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921310A (zh) * 2005-06-02 2007-02-28 威盛电子股份有限公司 具有多增益级的比较器
CN102629865A (zh) * 2011-02-08 2012-08-08 瑞鼎科技股份有限公司 比较器
CN106026938A (zh) * 2016-05-23 2016-10-12 四川和芯微电子股份有限公司 全差分比较器
CN107453737A (zh) * 2017-08-09 2017-12-08 上海华虹宏力半导体制造有限公司 一种低功耗比较器电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850276B1 (ko) * 2007-03-23 2008-08-04 삼성전자주식회사 반도체 장치에 적합한 내부전원전압 발생회로
EP2592742A1 (en) * 2011-11-14 2013-05-15 ST-Ericsson SA Circuit with current-controlled frequency

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921310A (zh) * 2005-06-02 2007-02-28 威盛电子股份有限公司 具有多增益级的比较器
CN102629865A (zh) * 2011-02-08 2012-08-08 瑞鼎科技股份有限公司 比较器
CN106026938A (zh) * 2016-05-23 2016-10-12 四川和芯微电子股份有限公司 全差分比较器
CN107453737A (zh) * 2017-08-09 2017-12-08 上海华虹宏力半导体制造有限公司 一种低功耗比较器电路

Also Published As

Publication number Publication date
CN110568896A (zh) 2019-12-13
US10574221B2 (en) 2020-02-25
US20190372565A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
CN110568896B (zh) 比较器、集成电路和方法
KR101939843B1 (ko) 볼티지 레귤레이터
CN109379064B (zh) 一种电流比较器
US8030972B2 (en) High-speed latched comparator circuit with variable positive feedback
US8274331B2 (en) Differential receiver
CN101140478A (zh) 利用放大器内置补偿网络提高性能的低压差线性稳压器
KR100924293B1 (ko) 저전압 강하 레귤레이터
CN111176358B (zh) 一种低功耗低压差线性稳压器
CN109728801B (zh) 比较器和模数转换器
CN111290460B (zh) 一种高电源抑制比快速瞬态响应的低压差线性稳压器
WO2012083781A1 (en) Voltage comparator
US8310306B2 (en) Operational amplifier
JP2003198392A (ja) スケルチ回路
US10630274B2 (en) Method for biasing outputs of a folded cascode stage in a comparator and corresponding comparator
JP7366692B2 (ja) 電源回路
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
CN111510090B (zh) 一种高压摆率和宽输出范围的运算放大器
CN110635790B (zh) 一种电压型迟滞比较器
RU2652504C1 (ru) Быстродействующий дифференциальный операционный усилитель
JP6510165B2 (ja) オペアンプ
EP2124336B1 (en) High-speed latched comparator circuit
JP7247014B2 (ja) コンパレータ
JP5692705B2 (ja) コンパレータ回路
Shedge et al. CMOS telescopic cascode operational amplifier
CN109450382B (zh) 一种运算放大器及信号放大装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant