CN1142649A - 用独一预编码器产生交错-nrzi调制的数字信号记录装置 - Google Patents

用独一预编码器产生交错-nrzi调制的数字信号记录装置 Download PDF

Info

Publication number
CN1142649A
CN1142649A CN95117365A CN95117365A CN1142649A CN 1142649 A CN1142649 A CN 1142649A CN 95117365 A CN95117365 A CN 95117365A CN 95117365 A CN95117365 A CN 95117365A CN 1142649 A CN1142649 A CN 1142649A
Authority
CN
China
Prior art keywords
integrating instrument
output signal
synthetic
produce
circuits system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95117365A
Other languages
English (en)
Other versions
CN1104722C (zh
Inventor
金洵泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1142649A publication Critical patent/CN1142649A/zh
Application granted granted Critical
Publication of CN1104722C publication Critical patent/CN1104722C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9265—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal
    • H04N5/9267—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46—Controlling, regulating, or indicating speed
    • G11B15/463—Controlling, regulating, or indicating speed by using pilot tracking tones embedded in binary coded signals, e.g. using DSV/CDS values of coded signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Abstract

一个独一的2T型预编码器产生用于数字信号记录装置的交错的不归零、逢“一”翻转(I-NRZI)调制，该数字信号记录装置用于在记录介质上作并行磁道形式的记录。保证在被选择的各套磁道中纳入引导信号。有第一套NRZI码，它直接由预编码器产生，还有第二套NRZI码。独一的2T预编码器是优先的预编码器，它在并行-位的基础上执行对每个信息字的编码，以便实现I-NRZI调制产生的流水线处理，免需继续写或断续读的缓冲存贮器。

Description

用独一预编码器产生 交错-NRZI调制的数字 信号记录装置
本发明涉及记录交错的不归零、逢‘一’翻转(I-NRZI)调制的数字信号记录装置，该调制含有用于在回放期间磁头跟踪的引导信号。
在一个象盒带录象机之类的磁记录/重放装置中，由于在回放期间磁头编离磁记录介质上的磁道，磁头输出减小，误差增大。这就妨碍了图象的正常重演，因此要求头精确地跟踪目标磁道。也就是说，必须保持磁头的跟踪。为了扩展家用数字式盒带录象机的记录时间，磁道特别地窄，从而增加了为满意地重放图象所需的磁头跟踪精度。在检测磁头跟踪误差、即检测脱离理想跟踪的偏差的各种方法中，有一些方法使用了对顺序磁道作出不同响应的引导信号，以便于比较来自磁头跟得最近的磁道前后两个磁道的引导信号串扰，因而测出磁道跟踪偏向前磁道还是偏向后磁道。有选择地记录两种交错的不归零、逢‘一’翻转(I-NRZI)调制之一，引导信号的形状就是记录在各磁道上的数字信号频谱中的峰和谷。同一个信息被预编码成在时间上并行的两套串行供给的通道字；为了控制在记录期间的I-NRZI调制，通道字选自这两套中的一套，选择原则是使该I-NRZI调制总是最少地偏离对应于每个正在记录的磁道的引导信号规范。当完成通道字的选择时，存储在不曾产生选中的通道字的那个预编码器中的预编码信息被改变，以与存储在曾经产生选中的通道字的那个预编码器中的预编码信息相符。这样做是为了给编码过程和在I-NRZI调制之后的解码过程提供连续性保证。这里的I-NRZI调制是在回放期间从记录介质中复原并解调的。当完成通道字的选择时，在电路系统中的用于确定应该选择哪个通道字的累计器必须使其内容得到更新，以反映曾经被选择作记录的通道字事实上是哪一个。对上述种种方法的说明见1992年8月24日授予Kahlman等人的5,142,421号美国专利“用于在记录载体上记录数字信息信号的设备”，因此将它收编在此备查。
在Kahlman等人的专利中，I-NRZI调制是在串行位的基础上产生的。这不适用于流水线操作，在这种操作中，从串行位预编码器选出的通道字，为了适应选择电路，被在某个固定延时之后记录在磁记录介质上。在一对相应的通道字产生之后，决定将记录其中哪个通道字的决策过程需要一些时间。决策过程之后，在预编码器中更新存储的信息又需要一些时间。必须完成这些决策和更新过程才能做另外的预编码，所以由这些决策和更新过程带来的延时会在用同步计时方法有规律计时的连续位流中造成中断。因此，在串行位预编码器之前必须有能时断时续地读出的先进/先出缓冲存储器，也必须为由串行位预编码器产生的通道字配备能时断时续地写入选定的通道字并能在随后连续读出的先进/先出缓冲存储器。缓冲存储器定时信号的产生多少有点复杂，所以希望能不需要断续写或断续读的缓冲存储器。
作为非主要参考内容，这里也收编了本发明人在1995年6月7日提出申请的专利：“数字信号记录装置”。在这份早先的申请中，本发明人Soon-Tae Kim叙述了连同并行位至串行位(P/S)的变换器一起使用的并行位预编码器来实现对I-NRZI调制产生的流水线处理，而不必使用断续写或断续读的缓冲存储器。在产生I-NRZI调制的最初几步中，通常采用2T类型的第一和第二预编码器来实现预编码过程，以便并行地产生两套通道字，从中选出要记录的通道字。正如Kahlman等人指出的那样，当单个位的前缀被添加到由2T型的第一和第二预编码器预编码的信息字上时，在它们同时产生的各自通道字中相应的奇数位是互补的，而在这些通道字中相应的偶数位则是相同的。这个特点被用来在本发明人这份如上提及的同期专利申请中叙述的某种数字信号记录装置中减少在第一和第二2T型并行-位预编码器之后所需的并行-位至串行-位的变换量。
在本文所叙述的发明的一些实现中，这个特点被利用来使用独一的2T型预编码器产生I-NRZI调制，它产生一对同时通道字的第一字，然后对其奇数位取补、偶数位不变，从第一字得出该对的第二通道字。因为如同在本发明人上面提及的同期专利申请中所述，在2T型并行位预编码器中有大量的异或门和大量的位锁存器，所以当在并行位的基础上作预编码时，使用独一的2T型预编码器是特别有吸引力的。
本发明在使用独一的2T型预编码器产生交错的不归零、逢‘一’翻转(I-NRZI)调制的数字信号记录装置中实现。在本发明的一些优先实施例中，独一的2T预编码器是在并行码基础上进行对每个信息字编码的那种预编码器，以便实现对I-NRZI调制产生的流水线处理，并且不必使用断续写或断续读的缓冲存储器。
在用于记录电视信号的本发明的某些实施例中，采取了用同一个2T型预编码器来产生既适合视频和音频信息又适合同步和起动信息的I-NRZI调制的措施。在记录视频和音频信息期间引入的引导信号被延续到记录同步和起动信息的始终。
本发明的上述目的及优点根据附图并通过详细的优选实施例的说明将更为明显，附图为：
图1描述了在磁记录介质表面的毗邻并行道上记录的一系列通道字的数据流的模式；
图2A，2B和2C说明了有关图1所示的模式的频谱；
图3是在美国专利No.5,142,421中描述的一个常规的数字信号记录装置的方块图；
图4为图3所示的数字信号记录装置中改进以后的控制信发生器部分的详细电路图；
图5说明了用图4所示控制信号发生器产生的一控制信号所选择的一系列通道字数据流的模式的频谱之一；
图6是在本发明所用的以前熟知的磁道模式图；
图7说明了在图6所示的一个磁道上记录的信息内容；
图8为本发明实施例的数字信号记录装置的方块图；
图9是包含在图8的数字信号记录装置中的预编码电路的详细方块图；
图10A-10I说明同步数据和启动数据的模式；
图11是图9所示的信号插入器的详细电路图；
图12A和12B是图9所示的预编码器部分的详细电路图；
图13是图9所示的第一个并行到串行转换器的详细电路图；
图14是图9所示的第二个并行到串行转换器的详细电路图；
图15A-15I说明了图8和9所示的不同块的工作波形；
图16是图8所示的控制信号发生器的详细电路图；
图17A和17B说明了图16所示的三角波发生器产生的三角波信号；
图18A，18B和18C说明了在图16中控制信号发生器所用的正弦波信号和方波信号；
图19A和19B是为了存储图18A中所示的正弦信号的奇采样正弦表和偶采样正弦表的例子；
图20A，20B和20C是图16的虚线框中电路的交替执行的例子。
图1说明了为了便于磁头找道，在磁记录介质的连续并行道上，螺旋扫描数字记录装置如何以3种频谱响应模式F0，F1和F2记录一系更通道字的数据流。根据约定，所显示的磁道上同一般情况比在长度上更短而在带的运动方向上更斜。在磁记录介质的各自的道上，引导信号出现在以F0，F1，F0，F2…序列记录的数字信号的频谱中。引导信号在所述的频率上存在谷或峰值的形式，这个频率被插入到磁道上记录的信号的频率域频谱能量响应中(傅立叶变换)。当回放这些特定模式磁道中的任何一个时，根据希望值，频率域频谱能量响应的某个偏离就被确定。这种偏离可被归于来自前后磁道的数字信号的拾取，以便估计磁头到前面磁道和后面磁道相对接近度，从磁道确定磁头找道误差，所说明的顺序的模式F0，F1，F0，F2仅仅是一种范例，因为实际上模式数和记录顺序可以不同于美国专利No.5,142,421说明的某些式样。
图2A，2B和2C说明了分别示于图1中的带有模式F0，F1和F2的通道字的串行位数据流的频谱，在模式F0的频谱中，在频率f1和f2处具有谷，在那里频谱能量相对小。在模式F1的频谱中，在频率f1＝W1/2π处有一个引导信号(峰)，在那里频谱能量相对大而在频率f2＝W2/2π处有一谷，在那里频谱能量相对小。在模式F2的频谱中，在频率f1处有一个谷，在那里频谱能量相对小而在频率f2处有一个引导信号(峰)，在那里频谱能量相对大。
在模式F0的回放期间，毗邻磁道的模式F1和F2的引导信号(峰f1和f2)之间交忧作用被用来确定找道误差。一方面，如果磁头从模式F0的中心向模式F1偏移，来自模式F1的引导信号的交忧变得比模式F2的交忧更大。结果，回放信号的频率成分f1变大而频率成分f2变小。另一方面，如果磁头从模式F0的中心向模式F2偏移，来自模式F2的引导信的交忧变得比模式F1的交忧更大。结果，平均起来，回放信号的频率成分f2变得更大，而频率成分f1变得更小。当在回放模式F0时，比较在频率f1和f2上的回放信号的平均频谱能量，能检测磁头找道偏移这样的结果，用电压加到装有磁头的压电元件上来控制磁头元件的高度。或者用控制磁记录介质(带)的传送速度可实现精确的找道。
图3是一个数字信号记录装置的方框图，它由Kahlman等人发表在美国专利No.5,142,421，1992年8月25日，题目为“DEVICE FOR RECORDING A DIGITAL INFORMATIONSIGNAL ON A RECORD CARRIER”，在此引入作为参考。图的结构和操作将涉及记录模式F0，F1和F2的传统方法而被讨论。
在图3中，通过输入端口1到并行转串行(P/S)转换器2提供一个8个并行位数据字，作为一个例子，P/S转换器2，把每个连续的3个8并行位数字字组转成一个由转换器输出端口3提供的24个串行位数字信息字。信号插入器4包含“0”位插入器4.1和“1”位插入器4.2，分别作为输入信号，每个接收P/S转换器2输出端口3的24串行位数字信息字流。“0”位插入器4.1在每个24个串行位信息字的最高有效位(MSB)之前插入一个由“0”组成的一位的数字前缀，以从“0”位插入器4.1的输出端口5产生一各自为25个串行位的正信息字。“1”位插入器4.2在每个24串行位信息字的最高有效位(MSB)之前插入一个由“1”组成的一位的数字前缀，以从“1”位插入器4.2的输出端口7产生一各为25个串行位的负信息字。
编码器6包括预编码器6.1，它把正信号字转换成各自为25个串行位通道字通过接点9提供。编码器6还包括预编码器6.2，它把负信号字转换成各自为25个串行位通道字通过接点11提供。在本说明的剩余部分及附在本说明的权利要求书中，为了区分从预编码器6.1提供的通道字和从预编码器6.2提供的通道字，预编码器6.1提供的通道字称为“正”信息通道字，而预编码器6.2提供的通道字称为“负”信息通道字。若预编码器6.1和6.2是2T预编码器，一位前缀码使它们产生2个25个串行位通道字，在通道字中对应的偶数位是相同的，而相应的奇数位是位互补的。一个2T预编码器包括一个2输入端的异或门及一个二级移位奇存器，从异或门的输出端到第一个输入端提供一个集成反馈连结(integrating feed back connection)，异或门的第二个输入端接收预编码器的输入信号，在它的输出端提供一个预编码器的输出信号。通常，在它的第一个输入端接收的预编码器的输出信号通过二极移位寄存器延迟2T。间隔T为预编码器输入信号的采样间隔及通过二极移位寄存器受时钟移位间的间隔。异或门的反馈连结由称为“集成反馈连结”或简称为“集成连”的二级移位寄存器提供。
预编码器6.1提供25个串行位的正信息通道字经连接点9作为输出信号；而预编码器6.2提供25个串行位的负信息通道字经连接点11作为输出信号。预编码器6.1和6.2并行地提供基于25个串行位的通道字，控制信号发生器10比较每个字的各个频率域的频谱能量特性以说明磁道的频谱能量特性，这个磁道将由数字记录器14记录，以确定那个通道字离规定的频谱响应偏移最小，控制信号发生器10产生一个控制信号CS指示预编码器6.1和6.2提供的通道字的那一个与规定的频谱响应偏移最小，并且选择它进行记录。控制信号CS经17连到选择器12的选择控制端口，而选择器12选择预编码器6.1和6.2中一个的输出信号(经时间补偿器8延迟)。这个信号与规定的频率响应偏移最小，以用到数字磁带记录器14中。时间补偿器8的延时器8.1和8.2被用来对控制信号发生器10的时间需求补偿，以产生控制信号CS用到选择器12。控制信号CS亦经过17分别连到预编码器6.1和6.2的控制端口，以控制预编码器6.1和6.2对记录选择的输出之一的移位寄存器内容的传送到预编码器6.1和6.2的另一个移位寄存器中，以提供编码的连续性。
选择器12经连接点13接收被延迟器8.1延迟的预编码器6.1的正信号输出和经连结点15接收被延迟器8.2延迟的预编码器6.2的负信息输出，根据控制信号CS，选择器12选择经延迟的预编码器6.1和6.2的输出信号中的一个，并经连接点19连到数字记录器14作为记录的输入信号。为了使数字记录器14以恒定位速率记录位调制，需要某些速率的缓冲。延迟器8.1和8.2可以是固定延迟器，在选择器12之后提供的速率缓冲；换句话说，延迟器8.1和8.2可能是先进/先出(FIFO)速率缓冲器存储器，它提供所需的速率缓冲。
图4是为图3的数据信号记录装置改进的控制信号发生器的详细电路图，当工作时产生具有如图5所示频率响应频谱的通道字的串行数据流。当比较图2B中所示的F1模式频谱及图5所示的频谱时，f1的各边发生倾斜。这些倾斜表示频谱的噪声功率在引导信号频率f1附近下降，其结果因在频率f1上对引导信号的检测而增加了信号噪声比。
图4是改进的控制信号发生器，同Kahlman等人描写的不同在于包括码到数值转换器10.1和10.2，码到数值转换器10.1把预编码器6.1的正信息输出的ONES和ZEROs转换成I-NRZI调制的数值表示。这种调制以相同振幅值在负和正数值之间转换，且不伴随直流项。码到数值转换器10.2，其结构同码到数值转换器10.1相同。码到数值转换器10.2把预编码器6.2的“负”信号输出的ONEs和ZEROs转换成I-NRZI调制的数值表示，这种调制以相同振幅值在负和正数值之间转换，且不伴随直流项。举例来说，转换器10.1和10.2中每个能提供给ONEs和ZEROs，在未改变1之前作为一个变化的符号位，所以调制表示成以2的补码数值项。
正弦/余弦查找表存储在只读存储器(ROM)中(并未显示)形成频率f1的复合大波，具有角频率W1和Sinw1t和Cosw1t分量的组合。另一个正弦/余弦查找表存储在只读存储器(ROM)中(并未显示)，形成频率f2的复合载波，具有角频率W1和sinw1t和cosw1t分量的组合。另一个正弦/余弦查找表存储在只读存储器(ROM)中(并未示出)，形成频率f2的复合载波具有角频率W1和sinw2t和cosw2t分量的组合。三角波发生器18生成一三角波信号对应于通道字的串行数据流的预期频率f1的数字和值。一个方波发生器38产生频率W1的方波。三角波发生器18和方波发生器38亦能用存储在ROM中的查找表提供，在ROM中形成全部系统功能简化通道字的处理，而不是按通常位序方式处理。
滤波电路PATH0决定I-NRZI调制的频谱能量是如何分布的。当调制的形成继续根据预编码器6.1的“正”信息通道字时，在频率f1上有峰，f1频率的两边有倾斜。在f2频率上有谷的F1模式记录的磁道偏离所期望的能量分布。加权求和电路52.1用适当权重把从平方电路22.1提供的计算的零频率上所期望的谷的偏离和在f1频率上所期望的峰的偏离和计算的其它要求特点偏离结合起来。根据平方电路28.1和34.1在频率f2上对正交相位提供的在频率f2上谷的计算偏移，互相类似在加权求和电路52.1中被加权。根据平方电路44.1和55.1在频率f1上的对正交相位提供的，在频率f1二边倾斜的计算偏移，相互类似在加权求和电路52.1被加权。来自平方电路28.1和34.1输入到加权求和电路52.1的有效权重比来自平方电路22.1输入到加权求和电路52.1的权重相对地大，因此，宁可缺乏正确的引导频率f1，而不能容忍在回放期间使用的找道校正电路存在不正确的引导频率f2。从平方电路44.1和50.1输入到权重累加电路52.1的有效权重比从平方电路22.1输入到加权求和电路52.1的权相对要求，当加权求和输出信号从加权求和电路52.1输出时，滤波器电路PATH0提供第一个误差信号e1
在PATH0系统中，I-NRZ1调制的频谱能量分布总量的计算，当调制的形成继续根据预编码器6.1的“正”信息通道字时，要求在零频率上谷和要求在f1频率上峰的偏离用下面方法完成。累计电路16.1从预编码器6.1接收当前的“正”信息通道字，通过码到数值转换器10.1转换成的数值形式，并根据预存储值累计之。减法器20.1从累计电路16.1的输出中减去三角波发生器18的输出信号；平方电路22.1把结果差乘以它自己；把平方结果提供给加权求和网络52.1以供给第一个误差信号e1的成分。三角波发生器18和减法器20.1提供检测电路以检测为了维持所要引导信号对规定的数字和任何偏离，数字和值由累计电路16.1提供。平方电路22.1计算偏离的能量。
在PATH0系统中，I-NRZI调制的频谱能量的分布总量的计算，当调制的形成继续根据预编码器6.1的“正”信息通道字时，在要求零频率的谷和要求f2频率上峰的能量偏离可用下述方法完成。乘法器24.1把预缩码器6.1的输出通过码到数值转换器10.1转成的数值形式乘以频率f2的正弦波系统函数sinw2t；累计电路26.1累计乘法器24.1的乘积；而平方电路28.1对累计电路26.1的累计结果平方供给加权求和网络52.1。乘法器30.1把预编码器6.1的输出通过码到数值转换器10.1转换成的数值形式乘以频率f2的余法波系统函数cosw2t；累计电路32.1累计乘法器30.1的乘积；而平方电路34.1对累计电路32.1的累计结果平方送到加权求和网络52.1(“系统功能”这一术语是用在数字电子设备中，用来参照模拟方式中的功能，这种方式用数字样本在采样数据基础上被说明)。
在PATH0系统中，I-NRZI调制的频谱能量的分布总量的计算，当调制的形成继续根据预编码器6.1的“正”信息通道字时，要求在零频率上谷和f1频率上峰的能量的偏离用下述方法实现。减法器36.1把预编码器6.1的输出通过码到数值转换器10.1转换成的数值形式减方波发生器38提供的频率f1的方波。方波发生器38和减法器36.1提供检测电路以检测对所述的“正”信息串行位通道字的规定的方波的偏离，而“正”信息串行位通道字是预编码器6.1的输出经码到数值转换器10.1转换成的数值形式。乘法器40.1把减法器36.1差输出信号乘以频率f1的正弦波系统函数sinw1t。累计电路42.1累计乘法器40.1的乘积；而平方电路44.1把累计电路42.1的累计结果平方，以送到加权求和网络52.1。乘法器46.1把频率为f1的余弦波函数cosw1t乘减法器36.1的差输出信号，累计电路48.1累计乘法器46.1的乘积；而平方电路50.1把累计电路48.1的累计结果平方以用到加权求和网络52.1。
滤波电路PATH1确定I-NRZI调制的频谱能量分布量，当调制的产生继续根据预编码器6.2的“负”信处通道字时，对用在f1频率上有峰，在频率f1的两边有倾斜并在f2上有谷的F1模式记录的磁道则偏离所期望的频谱能量分布。滤波电路PATH1中的加权求和电路52.2，根据平方电路22.2提供的结合适当权重在零频率的谷和f1频率的峰所新期望的计算偏离，同时与平方电路28.2，34.2，44.2和50.2提供的其它所要特征的计算偏离相结合。加权求和网络52.2根据求和输出信号提供第二个误差信号e2。比较器54比较误差信号e1和e2以产生控制信号CS，提供给选择器12的选择控制部分以选择具有较小值的误差信号通道字。
在PATH1系统中，I-NRZI调制的频谱能量的分布总量的计算，当调制的形成继续根据预编码器6.2的“负”信息通道字时，要求在零频率上谷和要求在f1频率上峰的偏移用下述方法来实现。累计电路16.2接收来自预编码器6.2，经码到数值转换器10.2转换成的数值形式的当前的“负”信息通道字，并同一预存储的值一起累计。减法器20.2从累计电路16.2的输出中减去三角波发生器18的输出信号；平方电路22.2把结果差自乘；平方结果提供到加权求和网络52.2以供第一误差信号e2的成分，三角波发生器18和减法器20.2提供检测电路以检测对为维持所需引导信号所规定的数字和的任何偏离，数字和值由累计电路16.2提供。平方电路22.2计算偏离的能量。
在PATH1系统中，I-NRZI调制的频谱能量分布的总量的计算，当调制的产生继续根据预编码器6.2的“负”信息通道字时，要求在零频率的谷和在f2频率的峰上的偏离用下述方法来完成。乘法器24.2把频率为f2的正法波系统函数sinw2t乘预编码器6.2输出经码到数值转换器10.2所转换成的数值形式；累计电路26.2累计乘法器24.1的乘积；而平方电路28.2把累计电路26.2累计结果平方以用到加权求和网络52.2。乘法器30.2把频率f2的余弦波系统函数cosw2t乘预编码器6.2的输出经码到数值转换器10.2转换成的数值形式；累计电路32.2累计乘法器30.2的乘积；而平方电路34.2把累计电路32.2累计结果平方以用到加权求和网络52.1。
在PATH1系统中，I-NRZI调制的频谱能量的分布总量的计算，当调制的形成继续根据预编码器6.2的“负”通道字时，在频率f1的峰的二边偏移所期望的倾斜用下面方面实现。减法器36.2从预编码器6.2的输出经码到数值转换器10.2转换成的数值形式，减去由方波发生器38提供的频率f1的方波。方波发生器38和减法器36.2提供检测电路以检测对预编码器6.2提供的，经11结点的“负”信号串行位通道字的规定方波的任何偏离。乘法器40.2把频率f1的正弦波系统函数sinw1t乘减法器36.2的差输出信号；累计电路42.2累计乘法器40.2的乘积；而平方电路44.2把累计电路42.2的累计结果平方以供加权求和网络52.2，乘法器46.2把频率f1的余弦波系统函数cosw1t乘减法器36.2的差输出信号，累计电路48.2累计乘法器46.2的乘积，而平方电路50.2平方累计电睡48.2的累计结果以提供加权累加网络52.2。
在形成F1模式时控制信号发生器10的操作已经说明过了。当形成F2模式时，通过交叉f1和f2(由此亦就交叉了W1和W2)修改了控制信号发生器10的操作。当形成F0模式时，通过截止三角波发生器18和方波发生器38来修改控制信号发生器10的操作，不管是否F0，F1或F2模式正被形成，某些重新初始化过程必须跟在作出的决定后面，即是选择由预编码器6.1提供“正”信息通道字还是选择由预编码器6.2提供“负”信息通道字来决定打算记录的I-NRZI调制。这些重新初始化过程提供编码的连续性并提供控制信号发生器去确立一种依据，从中决定为记录选择的下一对通道字。
在下面应注意，当所记录的下一个通道字已经确定时，累计电路16.1，26.1，32.1，42.1和48.1或累计电路16.2，26.2，32.2，42.2和48.2的内容必须被改变。如果新选择的通道字是“负”信息类型，累计电路16.1，26.1，32.1，42.1和48.1的内容被分别变成相应于累计电路16.2，26.2，32.2，42.2和48.2的内容。
正像前面指出，当所记录的下一个通道字已经确定时，预编码信息必须传送到预编码器6.1和6.2之一的“集成反馈连结”，此预编码信息来自提供被选作记录用的通道字的预编器6.1和6.2之一的“集成反馈连结”。如果为下一个记录而选择的通道字由预编码器6.1提供，它的“异或”门集成反馈连结中移位寄存器的内容被传送到预编码器6.2中异或门的集成反馈连结中移位寄存器中对应位置。另一方面，如果为下一个记录而选择的通道字由预编码器6.2提供，它的“异或”门的集成反馈连结中移位寄存器的内容被传送到预编码器6.1中异或门的集成反馈连结中移位寄存器中对应位置。
然而，实际上，在美国专利No.5,142,421中所描述的现有技术数字信号记录装置中，在这种传输完成之前，实质上存在时间延迟，延迟发生在数字乘法器，累计电路及控制信号发生器10中的平方电路中。根据时间补偿器8的提供该延迟迫使间断性地在编码器6之后写缓冲存储器，根据并行到串行转换器的提供的，该延迟迫使间断性地在编码器之前读缓冲存储器，实际上，这种安排间断性读和写缓冲存储器是很难安排时钟的。正如本发明者Soon-Tae Kim指出的那样，在它的同时申请的题目为“DIGITALSIGNAL RECORDING APPARATUS数字信号记录装置”通过实现以并行位字为基础的预编码避免间断性读写缓冲存储器，然而并行位字的2T预编码器在它的结构上考虑比串行位字的更复杂。
图6描述一磁记录介质，其上在磁道T1，T2…上记录数字视频信号和数字音频信号，磁道被置于同磁记录介质的纵向轴有一预定的角度。数字视频信息存储在每个磁道的各自的第一道部分TP1，每个磁道开始分别用第二道部分TP2，TP2上保留起始信息。数字音频信息，如一脉冲编码调制音频信号存于每个磁道的分别为第三道TP3上。每个磁道的第一和第三道部分TP1和TP3各自由第四道部分TP4分隔，每个磁道各自用第五道部分TP5结束，TP5包含后同步信息。
图7简要地显示了记录在一单一磁道上通道字的串行数据流的信息。在图7中，例如在每第二道部分TP2上记录了25位通道字的2行，每行各自具有47个25位通道字，在每个第二道部分TP2上记录的总的信息有94个25位通道字组成。
在第二道部分TP2之后，在第一道部分TP1上记录的信息是88行信息。每行各有47个25位通道字。道TP1包括同步数据，标识(ID)数据，辅助数据，视频数据，水平奇偶校验数据和垂直奇偶校验数据。
第四道部分TP4跟在第一道部分TP1后，如同在第二道部分TP2的情况，47个25位通道字被记录在第四道部分TP4上2行中的每个上。
在第4道部分后面的第3道部分TP3上有9行信息。每行分别包括47个25位通道字。第三道部分包括同步数据，标识(ID)数据，辅助数据，音频数据，水平奇偶校验数据和垂直奇偶校验数据。
在第5道部分TP5上，对625行系统记录1325位(53个25位通道字)，对525行系统记录1445位。
图6和图7所示结构和磁记录介质上记录信号的信息的详细说明公开在欧洲专利申请No.0492 704 A1中，发表于1992年7月1日，题目为“Arrangement for recording clock run-incodewords at the beginning of track on a magnetic recordcarrier”在此引入作参考。在此文献中，引导信号根据预定通道字数被加大到第二道部分TP2。第四道部分TP4，作为一个编辑间隙，包含有像第二道部分TP2的那些相同的通道字，如同第5道部分TP5所做。
而且，在本发明中，串行数据流包含频率为f1的引导信号，该信号延申到第一磁道集中每个磁道的道部分TP2，TP1，TP4，TP3和TP5，也包括频率为f2的引导信号，该信号延申到第二磁道集中每个磁道的道部分TP2，TP1，TP4，TP3和TP5，起动数据被装到每个磁道的第四道部分TP4，而不是重复第一道部分TP1的通道字。被装载的起动数据用来防止在位时钟频率上操作的锁相环电路的错误操作，且在回放期间对再生信号的位抽吸也是需要的。本发明的优选实施例将如下说明。
参考图8，一个输入端口101连到并行到并行(P/P)转换器102的输入端口，输入端口101为顺序地接收8并行位字。P/P转换器102把提供到它输端口的3串8并行位字的每个组转换成3个并行的8并行位数字字，即24位信息字以并行形式在它的输出端口103提供转换后的字。信号插入器104附加一位数字字前缀，从P/P转换器102的输出端103以并行位形式提供一个“0”位给每个24位信息字。
图7显示同步数据是如何以预定格式记录及如何在第一和第三磁道部分TP1和TP3的各行开始装入17位的同步数据同由P/P转换器102并行提供的8位起始信息字一起形成25位信息字，8位起始信息字对应ID数据且在欧洲专利申请No.0492704A1中有详细说明。
当一信号被记录到第4磁道部分TP4时，信号插入器104接收外部起动数据，在这25位信息字具有预定的格式。一个发生器(未显示)被用来产生同步数据和起动数据，并为信号插入器104产生一“0”位(如果这一位串行地被引入24位信息中，而不作为零引入到24并行位信息中)。
通过这些过程，得到的25位信息字经输出端口105被提供作为预编码器106的输入信号。预编码器106把25并行位信息字转成25并行位通道字，最好信号插入器104仅附加一位前缀到每个信息字上而2T预编码器被用作预编码器106。
如果信号插入器104在每个信息字上附加了一个“0”位前缀，预编码器106形成一个“正”信息通道字，正信息通道字通常由另一预编码器处理信息字产生，其上“1”位的前缀已被附加上。但是这样插入偶数位相同于在“负”信息通道字中对应位。因此，当根据本发明仅用一个2T预编码器产生I-NRZI调制时，在实施例中2T预编码器产生一“正”信息通道字，“负”信息通道字由“正”信息通道字产生，即将“正”信息通道字奇数位按位求补，保持偶数位不变，在本发明的另一实施例中，唯一的2T预编码器形成一“负”信息通道字，“正”信息通道字由“负”信息通道字产生，即将“负”信息通道字的奇数位按位求补，保持偶数位不变。
第一和第二P/S转换器108和110分别有输入端口每个都与预编码器106的输出端口107相连，并且有各自的输出端口分别经延迟器116和118连到选择器112的输入端口。延迟器116和118对所需时间提供补偿，因为控制信号发生器120根据预编码器106输出信号在转成串行位格式时给选择器122提供控制信号。更确切的说，第一P/S转换器108把来自预编码器106的“正”信息25并行位通道字转换成位串行形式。第二P/S转换器110仅有选择地对奇数位位置“正”信息25并行位通道字反相(以后被称作“奇通道”字)并转换成位串行格式的“负”信息通道字结果。
第三P/S转换器112选择由预编码器106提供的每个25并行位通道字中各个奇通道字并把所选择的奇通道字转换成13个串行位奇数通道字，从它的输出端口115把13个串行位奇数通道字送到码到数值转换器1150。码到数值转换器1150把奇数通道的“ONEs”和“ZEROs”转换成NRZ1调制的数值式样。这种调制式样在相同振幅的负数值和正数值之间转换且并无直流项。码到数值转换器1150把它的输出端口115’提供的这些式样送到控制信号发生器120。一个第四P/S转换器114选择由预编码器106提供的每个25个并行位通道字中偶数位位置(以后称为“偶通道”字)并把所选的偶通道字转换成12个串行位偶通道字，从它的输出端口把12个串行位偶数通道字送到码到数值转换器1170。码到数值转换器1170把偶数通道的“ONEs”和“ZEROs”转换成NRZI调制的数值式样，这种调制式样在相同振幅的负数值和正数值之间转换且无直流项。码到数值转换器1170把它输出端口117’提供的这些式样送到控制信号发生器120。第三和第四P/S转换器112和114一起可被表示成分时多路器。
控制信号发生器120根据从第三P/S转换器112和第四P/S转换器114接收的奇通道字和偶通道字信号生成第一和第二控制信号。第一控制信号CS1由控制信号发生器120的输出端123提供，送到预编码器106的控制端口以控制它在每个通道字间隔的端点重新初始化，第二控制信号CS2在整个通道字间隔保持2个值中一个值并且由控制信号发生器120的输出端口125输出到选择器122的选择控制端口。
选择器122接收由第一P/S转换器108提供的串行的25个串行位“正”信息通道字和第二个P/S转换器110提供的25个串行位“负”信息通道字。然后，选择器122选择这些通道字中的一个到记录部分124，而第二控制信号CS2指出了这个对此记录磁道造成最小频谱偏移的通道字。
图9是信号插入器104，预编码器106及P/S转换器108，110，112和114的详细方块图，上述所有部分都示于图8中。图9所示电路的操作将参考图10A-10I，图11，图12A及12B，图13，图14和图15A-15I作出解释。
参考图9，信号插入器104由25个锁存器104a-104y组成。在系统时钟信号CLOCK和LOAD信号同时作用下，“0”位作为存储最高有效位引入到锁存器104.a，而其它24个锁存器104.b-104.y接收P/P转换器102的输出端103提供的24个并行位信息字，当如图10A-10D所示引入同步数据时，17位具有预定格式的同步数据输入到锁存器104.a-104.q。P/P转换器102的输出端口103输出ID数据的8位输入到余下的8个锁存器104.r-104.y。这样，起始数据加图10.G所示被引入，25位的起始数据以预定格式被输入到锁存器104.a-104.y。
信号插入器104的详细电路图如图11所示，其中25个锁存器104.a-104.y分别都由一个D触发器，2个与门和一个或门组成。每个锁存器在工作期间，当LOAD信号为逻辑高电平，“0”位输入到锁存器104.a的数据端口而从P/P转换器102输出的24位信息字被锁住，锁存的输出分别由D触发器的Q端提供。当LOAD信号为逻辑低电平时，锁存的D触发器的Q输出保持不变。
预编码器106的异或门106.a-106.y的第一个输入端如图9所示分别接到信号插入器104的锁存器104.a-104.y的一个输出端，异或门106.a和106.b的第二个输入端分别连自锁存器106.2和106.1的输出端。异或门106.c-106.y的第二输入端分别连到异或门106.a-106.w的输出，异或门106.x和106.y的输出分别连到锁存器106.2和106.1的输入。
预编码器106的操作将如下说明，来自前面通道字的第二最低有效位LSB和现在的25位通道字的最高有效位MSB(在此，插入“0”位)输入到异或门106.a。来自前面通道字的LSB和现在的25位通道字的第二MSB(这里，为输入数据的第一位)输入到异或门106.b。异或门106.a的输出和输入数据的第二位输入到异或门106.c。异或门106.b的输出和输入数据的第三位输入到异或门106d。
异或门106.e-106.y集合2T预编码的25位信息字，异或门106.a-106.y的输出是从预编码器106以并行提供的25位通道字。
在本发明中用了一个预编码器，在那里提供给预编码器106的数据是如图10A-10D所示的同步数据，在执行预编码时锁存器106.1和106.2的初始值置成“00”这样做，形成如图10B或10E的信号。如图10C或10F所示，当锁存器106.1和106.2的初始值是11时，执行预编码的结果是同步数据，其中，当初始值是“00”时，处理的通道字被反相。这个结果用第二P/S转换器110形成，当同步或起动数据变换时，它的操作就变化，以使在通道字中所有位的补码位由预编码器106提供，而不再只是奇通道字部分。
如图10G所示，在那里输入到预编码器106的数据是起动数据，图10H所示的信号由预编码器106提供，在那里锁存器106.1和106.2的初始值为“00”。
如图10I所示，当初始值为“11”时，预编码的起动数据同初始值为“00”时预编码的起动数据的结果相反，这个结果用第二P/S转换器110形成，当同步或起动数据变换时，它的操作就变化，以使在通道字中所有位的补码位由预编码器106提供，而不再是奇通道字部分。
在详细电路图图12B中所示的预编码器106的锁存器106.1和106.2的接法是详细电路图图12A中所示的预编码器106的锁存器106.3和106.4的接法的另一种形式。
参考图12A，当LOAD信号是逻辑高电平时，经门G8和G9提供到D触发器D2的数据端口的异或门106.x的输出信号24，作为前一通道字的第二LSB 24’响应CLOCK信号提供给图9的异或门106.a的第二个输入端口。同时，经门G2，G3，G5和G6到D触发器D1数据端的异或门106.y的输出信号25，作为前一通道字的LSB25’按照CLOCK信号供给图9的异或门106.b的第二个输入端口。当LOAD为逻辑低电平时，D触发器D1和D2保持输出端口Q的输出直到LOAD信号为高。
同于D触发器D1的输出受到来自图8所示的控制信号发生器120的第一控制信号输出端口123的第一控制信号CS1的影响，若第一控制信号CS1为高，异或门106.y的输出25不改变被提供。如果第一控制信号CS1为低，异或门106.y的输出反相后被提供。
例如，当异或门106.y的输出25为逻辑高，而第一控制信号CS1为逻辑低，D触发器D1的输出为高。如果异或门106y的输出25和第一控制信号CS1二者均为高，D触发器D6的输出为逻辑高。
若第一控制信号CS1为高，它表示“正”信息通道字被选中，预编码器106的锁存器106.1的初始值保持不变。若控制信号CS1为低，它表示选择了“负”信息通道字，预编码器106的锁存器106.1的初始值是按位补码。
用或门G3，反相器G10和异或门G11代替与用门G1和G2来接收第一控制信号CS1和前面通道字的低劣效位(LSB)能实现同样的操作，如图12B所示。
图9的第一P/S转换器108分别并行地接收异或门106.a-106.y的输出。响应系统CLOCK信号和LOAD信号同时发生，和接着提供所接收的输出作为25串行通道字。P/S转换器108由25个锁存器108.a-108.y组成，详细示于图13。每个锁存器有2个与门，一个或门和一个D触发器。
当LOAD信号是逻辑高电平时，每个D触发器接收预编码器106的相应异或门的输出，用接收到的输出作为下一个较高位的锁存器的第一与门的输入。若LOAD信号是逻辑低电平，各个D触发器保持Q输出直到LOAD信号为高，作为最终输出，一个25串行位通道字从锁存器108a的D触发器的Q端口提供以锁存MSB通道字。
第二P/S转换器110的详细电路图示于图14。
参考图14，为了得到“负”信息25位信息字，以使选择包含在I-NRZI码中信息字。“正”信息25位通道字的奇通道字是按位补码。在奇数位锁存器中，如锁存器110.a包括第一与门G12，它有一个非反相输入端连到前级锁存器(在此为110.b)D触发器D4的输出，及一个接收LOAD信号的反相输入端，包括第二个与门G13它有一个非反相输入端接收LOAD信号，一个反相输入端连到预编码器106的异或门(图9的106.a)的输出端，包括一个或门G14，它用来对第一和第二与门G12和G13的输出求逻辑和，以及包括一个D触发器D3，它的数据输入端口连到或门G14的输出，时钟端口接收系统时钟信号而Q输出端口提供串行位通道字。
为了用初始值“11”得到I-NRZI调制的同步数据和起动数据，具有与用初始值“00”的I-NRZI调制结果的反相结果，第二P/S转换器110也构成按位补码的偶通道字。
在偶数位锁存器中，第二MSB位锁存器110.b包括第一与门G15，它有一个反相输入端接收同步/起动控制信号和一个非反相输入端接收相应异或门(图9的106.b)的输出，包括第二与门G16，它有一个非反相输入端接收同步/起动控制信号及一个反相输入端接收预编码器的输出，包括一或门G17，它用来对第一和第二与门G15和G16的输出求逻辑和，包括第三与门G18，它的非反相输入端连到前面锁存器(在此为110.c)的D触发器D5的Q输出端口，一个反相输入端接收LOAD信号，包括，第四与门G19，它用来接收LOAD信号和第一或门G17的输出，包括第二或门G20，它对第三和第四与门G18和G19的输出求逻辑和，还包括一个D触发器D3，该触发器的数据输入端口连到第二或门G20的输出，时钟端口接收CLOCK信号，而输出端Q连到较高位锁存器(在此为110.a)的第一与门G12的非反相输入端。(对偶位锁存器，锁存器(如110.b)可以用一个异或门代替2个与门G15，G16和一个或门G17)。为了方便，2个与门，或门和D触发器的参考号作为包含在每个锁存器中的部件被编号如锁存器110.a，110.b和110.c。
起动控制信号送到25个锁存器中所有偶处出现位锁存器。由于每个同步数据块由17位组成，同步控制信号加到相应17个引导位偶数处。
此外当操作同步和起动数据时，第二P/S转换器110仅对它的25并行位“正”信息通道字输入的奇通道字分量按位求补并转换25并行位负信息通道字的结果成为25串行位“负”信息通道字。若提供给第二P/S转换器的数据是同步数据，从预编码器106提供的25并行位通道字中偶通道字的第2，4，6，8，10，12，14和16位及奇通道字的全部位是从第二P/S转换器110提供的25串行位通道字中的按位求补。
图9的第三P/S转换器112包括13个锁存器。其结构与图13所示第一P/S转换器108各个锁存器相同。对LOAD信号，第三P/S转换器112仅对预编码器106提供的25并行位通道字的奇通道字作为它的输入信号加载；其后，按系统CLOCK信号，提供13串行位通道字到锁存器112.a的输出端口115。
图9的第四P/S转换器114包括12个锁存器。其结构与图13所示第一P/S转换器108的各个锁存器相同。对LOAD信号，第四P/S转换器114仅对预编码器106提供的25并行位通道字的偶通道字作为它的输入信号加载；其后，按系统时钟CLOCK信号提供12串行位通道字到锁存器114a的输出端117。
图15A-15I是图8和图9中所示各块的工作波形图，图15A描述了预编码器106输出的25个串行位通道字。图15B描述了第三P/S转换器112提供的13个串行位通道字。图15c描述了第四P/S转换器114提供的12个串行位通道字。图15D描述了按位输入到图9的各个块的系统CLOCK信号。图15E描述了由控制信号发生器120产生的输入到图9的预编码器106的锁存器106.1的第一控制信号CS1。图15F说明了输入到图9的各个块的，具有一个25位通道字周期的LOAD信号。图15G描述了在25位的周期产生的，提供给第二P/S转换器110的起动控制信号。图15H描述了在一行的一个周期内产生的提供到第二转换器110的同步控制信号。图15I描述了图8的控制信号发生器120产生的提供到选择器122的第二控制信号CS2。
若第二控制信号CS2为高，选择器122从第一P/S转换器108重新产生串行位输出信号作为它的输出信号。如果第二控制信号CS2为低，选择器122从第二P/S转换器110重新产生串行位输出信号作为它的输出信号，生成的第二控制信号CS2在每个连续的一个25位通道字周期内不变。
当25位通道字被分时多路成为图15B和15C所示的奇通道字和偶通道字时，来自预编码器106和25位通道字的周期中，至少对12位通道字周期被图16所示控制信号发生器120的累计器，乘法器及平方电路延迟的时间补偿。因此，使形成的控制信号能从第一和第二P/S转换器108和110之间选择所要的一个频率特性，这样允许控制信号被实时产生。
图16是图8的控制信号发生器120的详细电路图。具体地，它是用F1模式在记录磁道的第一组时期内记录的。在图16中，从第三P/S转换器112的输出端口115串行提供的每个奇通道字的各位，被用作各1之前的符号位，以产生2的补码数送到加法器126，作为它的第一被加数输入信号，施于减法器128作为它的减数输入信号，施于减法器182及204作为它们的被减数输入信号，施于乘法器146和162作为它们的被乘数输入信号。从第四个P/S转换器114的输出端117串行提供的每个偶通道字的各位用作各1的之前的符号号，以产生2的补码数施于加法器126作为它的第二个被加数输入信号，施于减法器128，176和200作为它们的被减数输入信号，并施于乘法器144和160作为它们的被乘数输入信号，从第四P/S转换器114的输出端117串行提供每个偶通道字的最后一位到加法器126作为它的第二被加数输入信号，到减法器128，176和200作为它们的被减数输入信号，并到乘法器144和160作为它们的被乘数输入信号计时以后，数值零对剩余的通道字间隙，加到加法器126作为它的第二被加数输入信号，加到减法器128，176和200作为它们的被减数输入信号还加到乘法器146和162作为它们的被乘数输入信号接着计时，从第三P/S转换器112的输出端115串行提供的每个奇通道字的最后一位加到加法器126作为它的第一被加数输入信号，加到减法器128作为它的减数输入信号，加到减法器182和204作为它们的被减数输入信号，并加到乘法器146和162作为它们的被乘数输入信号，计时以后，数值零对剩余通道字，加到加法器126作为它的第一被加数输入信号，到减法器128作为它的减数输入信叫，到减法器182和204作为它的被减数输入信号并加到乘法器146及162作为它的被乘数输入信号接着计时。
在图16中，为了继续I-NRZI调制其下步选择的假定是“正”信息通道字，加权和电路220形成偏离期望的I-NRZI调制频谱响应之各能量的加权和，作为第一误差信号e1，这些偏移的各能量可通过平方电路140，156，172，196和216计算。为继续I-NRZI调制其下步选择的假定是“负”信息通道字，加权和电路222形成偏离期望的I-NRZI调制频谱响应之各能量的加权和，作为第二误差信号e2，这些偏移的各能量可通过平方电路142，158，174，198和218计算，检测器(DET)224根据对第一误差信号e1和第二误差信号e2的幅度比较产生第一控制信号CS1和第二控制信号CS2。
加法器126的和输出信号提供给累计器130，以计算为了记录而在前面选择的所有通道字的运行数字和，并计算为了记录当前考虑的“正”信息通道字的位对运行数字和。减法器134把运行数字和同规定函数比较，对记录的磁道检测出规定函数的任何偏移平方电路140计算用在加权求和网络220上的这种偏移的能量。
来自减法器128的差输出信号提供给累计器132，以计算为了记录而在前面选择的所有通道字的运行数字和。并计算为了记录当前考虑的“负”信息通道字的位对运行数字和。减法器138把运行数字和同规定函数比较，对记录的磁录检测出规定函数的任何偏移。平方电路142计算用在加权求和网络222的这种偏移的能量。
用模式F0，记录第零个磁道集时，减法器134和138接收数值零的各减数输入信号。用模式F1记录第一个磁道集时，及用模式2记录第二个磁道集时，减法器134和138从三角波发生器136接收一三角波作为它们各自的减数输入信号。因此，除了提供抑制零频率项外，包括部件126-142的结构提供一引导信号格式，在第一磁道集记录期间，在频率f1处有峰，在第二磁道集记录期间，在频率f2处有峰，这是依靠在本结构中的三角波发生器136形成三角波实现的，此三角波在第一磁道集记录期间，具有基本频率f1，在第二磁道集记录期间，具有基本频率f2三角波发生器136典型的构造在ROM中对应于门控用的系统时钟信号顺序地被寻址。
三角波发生器136由ROM构成，并产生对应于频率f1的三角波信号的(例如1/90T)规定数字和值(DSV)，如图17A所示，8位数据(如90A-90R)用5位存储在ROM表的地址0到15中，如图17B所示，这样在f＝OHZ处形成一个谷(即直流成分)，而在频率f1处形成一人引导信号。此外，在频率f2(＝W/2π)处也形成一个引导信号。
用F1模式记录第一磁道集时，包括部件144-174的结构，考虑在频率f2＝W2/2π处谷的形式根据乘法器144，146，160和162，顺序地以系统时钟速率从ROM中存储的查找表中，接收各自的乘数输入函数e-sinw2t，o-sinw2t，e-cosw2t和o-cosw2t，采样数据函数o-sinw2t和2-sinw2t分别地包含连续样本的正弦波系统函数sinw2t的奇数出现的采样点和偶数出现的采样点。这些函数并排被存储在ROM中，在通道字间隔前一半时间内顺序寻址，以便成对地从ROM中读出。采样数据函数o-cosw2t和e-cosw2t分别包含连续样本的余弦波系统函数cosw2t的奇数出现的采样点和偶数出现的采样点。这些函数并排被存储在ROM中，在通道字间隔前一半时间内，顺序寻址，以便成对地从ROM中读出。
在ROM中正弦表和偶数采样正弦表部分要给予特殊考虑。如果正弦信号的波形是如图18A中所示的频率f2的1/60T，正弦信号的一个周期被分成1200采样点，数据被存储在偶数采样和奇数采样正弦表中，表中每个具有600个与其相关的地址。图19A显示了奇数采样的正弦表，对应于正弦波信号的奇数出现的采样的数据(以后称为奇正弦信号)存储在600个连续地址单元中。图19B显示了偶数采样正弦表，对应于正弦波信号的偶数出现的采样数据(以后称为偶正弦信号)存储在600个连续地址单元中，这些单元安排成同奇数采样正弦表的600个连续地址单元的对应单元并行地被存取。而且，如图18B所示，对应于采样的正弦值(用点表示)通过25位通道字周期交替采样变成正弦信号的奇地址或偶地址。EB代表在偶通道字中采样间隔，在通道字中被插入数值零。因为每个偶出现采样的正弦值像正弦值一样同时被并行存取以便立即处理奇出现采样，奇采样正弦表同偶采样正弦表能以同样的地址可装到ROM中，连续产生9位地址的一个地址序列发生器能用来代替产生交叉10位地址的地址序列发生器。
某些著名的设计方法能被采用，以减少为了存储正弦和余弦系统函数所需ROM总量，那些熟知的数字设计是受赏识的。正弦波函数的象限对称值可用来降少ROM为原来的1/4而且ROM能构成体，这样正弦波的各个8分之一能同时分别存取，这样，允许余弦波函数从同一ROM中如同正弦波函数一样取出来。
用模式F2，记录第二个磁道集时，包含部件144-174的结构在频率f1＝W1/2π处出现谷的形式，而不是在频率f2处出现。其实现是根据乘法器144，146，160和162，分别接收采样数据函数e-sinw1t，o-sinw1t，e-cosw1t和o-cosw1t，而不是采样数据函数e-sinw2t，o-sinw2t，e-cosw2t和o-cosw2t。这些函数以系统时钟速率顺序寻址在ROM中的查找表而得到。
加法器148把乘法器144和146的乘积求和，把和提供给累计器152，如果I-NRZI码连续用“正’信息通道字，累计器表示一个“想象”状态的不需要的谷频率的总数，平方电路156计算不需要的谷频率成分的能量，以应用于加权求和网络220。
减法器150把乘法器144的乘积和乘法器146的负乘积结合起来，把累加结果提供给累计器152，如果I-NRZI码连续用“负”信息通道字，累计器表示一个“想象”状态的不需要谷频率的总数。平方电路158计算不需要的谷频率成分的能量，以应用于加权求和网络222。
加法器164把乘法器160和162的乘积求和，把和提供给累计器168，如果I-NRZI码连续用“正”信息通道字，累计器表示一个“真实”状态不需要的谷频率的总数。平方电路172计算不需要的谷频率成分的能量，以应用于加权求和网络220。
减法器166把乘法器160的乘积和乘法器162的负乘积结合起来，如果I-NRZI码连续为“负”信息通道字，累计器表示一个“真实”状态不需要的谷频率的总数。平方电路174计算不需要的谷频率成分的能量，以应用于加权求和网络222。
用F1模式记录第一磁道集和用F2模式记录第二磁道集期间，包含部件176-218的结构在引导信号两边提供倾斜的形成。在这种结构中方波发生器178和184在记录第一磁道集时期产生一个具有基本频率为f1的方波。在记录第二磁道集时期产生一个具有基本频率f2的方波。方波发生器178和184可在ROM中构成，对应于门控用系统时钟信号顺序地被寻址。
用F1方式记录第一磁道集时期，包含部件176-218的结构，在具有频率f1的引导信号的2边提供倾斜的形成。其实现是根据方波发生器178和184用基本频率f1产生方波以及根据乘法器180，186，202和206分别接收采样数据函数e-sinw1t，o-sinw1t，e-cosw1t和o-cosw1t，这些函数由ROM中存储的查找表提供，以系统时钟速率顺序被寻址。
用F2模式记录第二磁道集时期，包含部件176和218的结构，在具有频率f2的引导信号的两边提供倾斜的形成。其实现是根据方波发生器178和184用基本频率f2产生方波以及根据乘法器180，186，202和206分别接收采样数据函数e-sinw2t，o-sinw2t，e-cosw2t和o-cosw2t，而不用采样数据函数e-sinw1t，o-sinw1t，e-cosw1t和o-cosw1t，所接收的采样函数由ROM中存储的查找表提供，它们以系统时钟率顺序被寻址。
用F0模式记录第零个磁道时期，包括部件176-218的结构中的减法器176和182接收数值零作为他们各自的减数输入信号，而并不从方波发生器178和184中接收方波。包括部件176-218的这些结构，相应地在频率f1和f2中的一个频率上提供形成一个谷。包括部件144-174的结构，在频率f1和f2中的另一个频率上提供谷的形成。从平方电路196，198，216和218输出信号的权重，在加权累加电路220和222中被调正使在频率f1和f2上谷的深度相等。
为了继续I-NRZI调制，其下一步选择的假定是“正”信息通道字，加权和电路220产生第一误差信号e1，作为偏离期望的I-NRZI调制频谱响应之各能量的加权和；为了继续I-NRZI调制，其下一步选择的假定为“负”信息通道字，加权和电路222产生第二误差信号e2作为偏离期望的I-NRZI调制频谱响应之各能量的加权和。检测器(DET)224包括一比较器，它选择误差信号e1和e2之间较小值。这比较器可用减法器的形式，减法器接收误差信号e1和e2分别用“0”位符号扩充作为2的补码的被减数及2的补码的减数。减法器的差输出信号的符号位以一个通道字间隔被存储在一位锁存器中，提供给输出端口125，第二控制信号CS2控制选择器122选择“正”信息通道字或“负”信息通道字之一，以应用到图8的记录器124。减法器的差输出信号的符号位亦用来形成第一控制信号CS1。CS1从图16的控制信号发生器120的输出端口123提供给图8和图9的预编码器106的。
控制信号发生器120中的第一控制信号CS1亦用于作为各个累计器的控制输入端。当第一控制信号CS1指示，为了记录选择了“正”信息通道字时，在一个通道字间隔结束以后响应复位脉冲，对25位“负”信息通道字的各个累计器132，154，170，194和214的值被对应于25位“正”信息通道字，存储在各累计器130，152，168，192和212的值取代。当第一控制信号CS1指示，为了记录选择了“负”信息通道字时，在一个通道字间隔结束以后响应复位脉冲，对25位“正”信息通道字的各累计器130，152，168，192和212的值被对应于25位“负”信息通道字存储在各累计器132，154，170，194和214的值取代。
图20A，20B和20C显示对图16装置的替换修改，以使同步数据和起动数据能用预编码器106而没有其它预编码器进行I-NRZI编码。
当图10A所示的同步数据被提供到2T预编码器106时，预编码器中初始值设置为“00”，而图10B中显示的是从预编码器106提供的结果NRZI编码同步数据。在图10C所示的NRZI编码同步数据用2T预编码器，根据图10A所示的同步数据应当被产生，在预编码器中初始值应设置为“11”。然而，不用这种附加2T编码器，在图10C中所示NRZI编码同步数据通过反相或按位求补可产生，图10B中所示同步数据的每位都由预编码器106提供。
当如图10D所示的同步数据提供给2T预编码器106时，预编码器初始值设置为“00”，图10E中显示从预编码器106提供的结果NRZI编码同步数据。在图10F所示的NRZI编码同步数据用2T预编码器；根据图10D所示的同步数据当应被产生，在预编器中初始值应设置为“11”。然而，不用这种附加2T编码器，通过反相或按位求补可产生在图10F所示的NRZI编码同步数据，图10E中所示同步数据的每位和所有位被由预编码器106提供。
当如图10G所示起动数据被提供给2T预编码器106时，在预编码器中设置初始值为“00”。图10H中显示从预编码器106提供的结果NRZI编码起动数据。在图10I中所示的NRZI编码起动数据用2T预编码器，根据图10G所示的起动数据应当被产生，在预编码器中初始值应设置为“11”。然而，不用这种附加2T预编码器，通过反相或按位求补可产生起图10I所示的NRZI编码起动数据，图10H中所示的起动数据的每位都由预编码器106提供。
从第四P/S转换器114的输出端117提供的偶出现位及从第三P/S转换器112的输出端口115提供的奇出现位为了从预编码器106码输出产生图10C或图10F所示的NRZI编码同步数据需要按位补。同样，从第四P/S转换器114的输出端口117提供的偶出现位及从第三P/S转换器112的输出端115提供的奇出现位为了从预编码器106码输出产生图10I所示的NRZI起动数据需要按位求补。
图20A显示图16的虚线框范围内部件126-132的另一个可供选择实现的电路，为适应由输出端口115和117提供的时常包括同步数据或起动数据的信号。加法器230，减法器232，累计器234和累计器236分别对应于图16中的加法器126，减法器128，累计器130和累计器132。图20A对图16的虚线框所围的部件126-132中的电路作了修改，同样，在图16中对虚线框所围的部件148-154，虚线框所围的部件164-170，虚线框所围的部件188-194及虚线框所的部件208-214的电路作了修改。
乘法器226各乘以-1，通过偶数通道字的连续位说明的+1或-1项由第四P/S转换器114的输出端117提供。如果同步/起动控制信号表示当前输入数据是同步数据或者是起动数据，控制开关228选择乘法器226的输出作为被减数输入到减法器232。偶数出现位的负数值由第四P/S转换器114的输出端117提供，同样，奇出现位的数值由被减法器232变为负值的第三P/S转换器112的输出端115提供。减法器232的差输出信号指示NRZI编码同步或起动数据的数值应当由2T预编码器编码，而预编码器的初始值应置为“11”。
如果同步/起动控制信号是一个表示当前输入数据或者是同步数据，或者是起动数据的情况，控制开关228选择通过偶通道字的连续位说明的+1或-1项，从第四P/S转换器114的输出端117给减法器232，作为它的被减数输入，减法器232从控制开关228所选的输出中减去奇通道字，其结果差信号同前面图16所述的相同。
在前面2段所说明的各个操作方式的任何一种中，加法器230把第三P/S转换器112的输出端115提供的奇通道字的连续位所说明的+1或-1项加到第四P/S转换器114的输出端117提供的偶通道字的连续位所说明的同时发生的+1或-1项上。累计器234用前面记录的I-NRZI码的数字和值累加结果和。累计器234累加结果的能量通过平方确定，其结果提供给加权求和网络220。累计器236用前面记录的I-NRZI码的数字和值，累加从减法器232中来的差信号。累计器236累加结果的能量通过平方确定，其结果提供给加权求和网络222。
图20B显示图16的虚线框范围内部件126-132的另一个可供选择实现的电路，以适应由输出端口115和117提供的信号时常包括同步数据和起动数据。加法器242，减法器244，累计器250和累计器252分别对应于图16中加法器126，减法器128，累计器130和累计器132。图20B对图16的虚线框所围的部件126-132中的电路作了修改。同样，在图16中对虚线框所围的部件148-154，虚线框所围的部件164-170，虚线框所围的部件188-194及虚线框所围的部件208-214的电路作了修改。
加法器242把第三P/S转换器112的输出端115提供的奇数通道字的连续位所说明的+1或-1项加到第四P/S转换器114的输出端117提供的偶通道字的连续位所说明的同时发生的+1或-1项上。累计器250用前面记录的I-NRZI码的数字和值累加结果和，累计器250累加结果的能量通过平方确定，其结果提供给加权求和网络220。
减法器244接收第四P/S转换器114的输出端117提供的偶数通道字的连续位所说明的+1或-1项，作为被减数输出信号。乘法器238各乘以-1，由第三P/S转换器112的输出端115提供奇数通道字的连续位说明的+1或-1项，另一个乘法器246用-1乘减法器244的每个输出信号。
如果同步/起动控制信号是一个表示现在输入数据或者是同步数据或者是起动数据的情况，控制开关240担负选择第三P/S转换器112的输出端口115提供奇通道字的责任，以使用到减法器244作为减数输入；控制开关244担负选择从减法器244输出信号的责任，并用到累计器252。累计器252用前面记录的I-WRZI码的数字和值，累加从控制开关248来的输出信号。累计器252累加结果的能量由平方确定，且结果提供给加权求和网络222。由于从控制开关248来的输出信号再生减法器244的输出信号，其操作同前面图16所说明的相同。
如果同步/起动控制信号表示当前输入数据或者是同步数据或者是起动数据，控制开关240担负选择乘法器238的输出作为减数输入到减法器244。第三P/S转换器112的输出端口115提供奇数出现位的负数值值，结果在减法器244中操作如同加法器，减法器244的输出信号表现出负的NRZI偏码同步或起动数据，虽然应当将用2T预编码器编码，在预编码器中初始值是应设置为“11”。乘法器246，把-1乘减法器244的每个输出信号，产生NRZI编码的同步或起动数据的数值值虽然数据应当由2T预编码器编码，在预编码器中初始值应设置为“11”。控制开关248根据同步/起动控制信号指示当前输入数据或者是同步或者是起动数据，通过选择乘法器246的乘积，用来作为累计器252的输入信号。所以，累计器252用前面记录的I-NRZI码的数字和值累加NRZI编码同步或起动数据的数值值，虽然数据应当用2T预编码器编码，在预编码器中初始值应设置为“11”，累计器252累加结果的能量由平方确定，其结果被提供给加权求和网络222。
图20C显示的仍然是图16的虚线框范围内部件126-132内另外一种修改的电路，以适应由输出端115和117提供的时常包括同步数据和起动数据的信号。加法器254，减法器256，累计器262和累计器264分别对应于图16中加法器126，减法器128，累计器130和累计器132。图20C对图16的虚线框所围的部件126-132中的电路作了修改。同样，在图16中对虚线框所围的部件148-154，虚线框所围的部件164-170，虚线框所围的部件188-194及虚线框所围的部件208-214的电路作了修改。
加法器254把第三P/S转换器112的输出端115提供的奇通道字的连续位所说明的+1或-1项加到第四P/S转换器114的输出端117提供的偶通道字的连续位所说明的同时发生的+1或-1项上。累计器262用前面记录的I-NRZI码的数字和的值累加结果和，累计器累加结果的能量通过平方确定，其结果提供给加权求和网络220。
减法器256把第四P/S转换器114的输出端口117提供的偶通道字的连续位所说明的同时发生的+1或-1项减第三P/S转换器112的输出端115提供的奇数通道字的连续位所说明的+1或-1项。减法器256把结果差提供给控制开关260作为它的2个输入信号的第一个，有时被选择作为开关260的输出信号。开关260的输出信号提供给累计器264作为它的输入信号，乘法器258把来自加法器254的输出和输出信号乘-1，乘积作为控制开关260的第二个输入信号。累计器264用前面记录的I-NRZI码的数字和值，累加控制开关260的输出信号。累计器累加结果的能量通过平方确定，其结果提供给加权求和网络222。
如果同步/起动控制信号是一个表示现在输入数据或者是同步数据或者是起动数据的情况，控制开关260选择从加法器254提供的差用到累计器264其操作用前面图16所述的相同。如果在前输入数据中的同步/起动信号或者是同步信号或者是起动数据，控制开关260选择乘法器258的输出送到累计器264。累计器264累计由累计器262累计的信号1的补码。
本发明的其它可供选择的实施例，除了至此说明的外，对在数字磁带记录器设计及技艺领域中熟练的技术人员按照上面的说明将是很清楚的。这些可供选择的实施例均被认为属于附在本说明书的权利要求书的范围之内。作为特殊例子，图16的三角波发生器136可以用发生器136产生的产生三角波补码的三角波发生器代替，而减法器134和138可以分别用加法器代替并不改变操作。作为进一步的特殊例子，图16的方波发生器178和184可以用产生发生器，178和184产生的方波的补码的方波发生器代替，减法器176，182，200和204分别可以用加法器来代替，并不改变操作，偏移能量的估计方法用它们的绝对值，而不用偏离的平方值，这种方法对数字设计者来说是熟悉的，所用的这种方法的电路是同图16所示的平方电路等效的，在本发明的一个可供选择的实施例中，预编码器只是一个产生“负”信息NRZI码，而不产生“正”信息NRZI码；相应的改变化在控制发生器中被作出。

Claims (30)

1.应用交错的不归零、逢‘一’翻转I-NRZI调制作记录的数字信号记录装置，所述数字信号记录装置包括：
一个输入端口，用于接收n-并行位的信息字，n是偶正整数；
一个用于对n+1并行位的信息字作I-NRZI编码的预编码器，这些n+1并行位信息字的形成靠在每个所述的n-并行位信息字中引入位值预定的控制位，从而产生出两种n+1位通道字的第一种，而不是假如所述控制位具有相反位值即所述预定值的补值时就会产生的两种n+1位通道字中的第二种，所述预编码器根据第一控制信号被初始化；
一个时分多路器，用于将由所述预编码器供给的每个所述的n+1并行位通道字分成两个位组：第一位组，其各位在所述控制位的预定位值与所述预定位值相补的假定情况下会被取补；及第二位组，其各位在所述控制位的预定位值与所述预定位值相补的假定情况下会保持不变；时分多路器还用于同时提供所述第一和第二位组；
一个第一并-串变换器，用于产生第一串行-位信号，方法是将由所述预编码器提供的所述第一种所述n+1并行-位通道字的每一个变换成所述第一种n+1串行-位通道字；
一个第二并-串变换器，用于产生第二串行-位信号，方法是只对由所述预编码器提供的所述n+1并行-位通道字中的所述第一位组中的各位取补，然后将所述第二种如此产生的n+1并行-位通道字变换成所述第二种n+1串行-位通道字；
一个记录器，用于根据I-NRZI码在记录介质的并行磁道上记录所述的I-NRZI调制，该I-NRZI码的产生靠选择所述第一变换器输出信号和所述第二变换器输出信号之一，选择是根据第二控制信号进行的；以及
一个控制信号产生器，它对由所述时分多路器同时提供的所述第一和第二位组作出响应，用于产生所述第一和第二控制信号，产生所述第一和第二控制信号的目的是使它们指出应该选择所述第一和第二串行-位信号中的哪一个来纳入所述I-NRZI代码，以使所述I-NRZI调制对于给同时被记录的所述磁道之一规定的频谱响应的偏差最小。
2.如权利要求1所述的数字信号记录装置，其特征在于，所述预编码器是用于对所述n+1位信息字编码的2T预编码器，该信息字的形成靠给所述n-并行-位信息字的每一个添加上具有预定位值的控制位作为各自的前缀位。
3.如权利要求2所述的数字信号记录装置，其特征在于，所述n+1位信息字的形成靠给所述n-并行-位信息字的每一个添加各自的‘零’前缀位。
4.如权利要求2所述的数字信号记录装置，其特征在于所述时分多路器包括：
一个第三并-串变换器，用于将作为由所述预编码器提供的所述第一种被选n+1并行-位通道字的第一位组变换成串行-位奇通道字，以及
一个第四并-串变换器，用于将作为由所述预编码器提供的所述第一种被选n+1并行-位通道字的第二位组变换成串行-位偶通道字。
5.如权利要求2所述的数字信号记录装置，其特征在于所述控制信号产生器包括：
用于根据第一误差信号的幅度是否被第二误差信号超过而产生所述第一和第二控制信号的电路系统；
第一合成电路系统，用于将一些单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，与另一些单位量，其极性取决于由所述时分多路器同时提供的每个所述串行-位偶通道字的各位，加法合成，以产生第一合成结果；
一个第一累计器，用于将第一合成结果与第一累计器初始累计值累计在一起，从而产生第一累计器输出信号，其值等于在下一个被选作记录的是所述第一种通道字的假定情况下会存在的第一运行数字和；
第二合成电路系统，用于将一些单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，与另一些单位量，其极性取决于由所述时分多路器同时提供的每个所述串行-位偶通道字的各位，减法合成，以产生第二合成结果；
一个第二累计器，用于将第二合成结果与第二累计器初始累计值累计在一起，从而产生第二累计器输出信号，其值等于在下一个被选作记录的是所述第二种通道字的假定情况下会存在的第二运行数字和，所述第一和第二累计器的初始累计值相同且等于所述第一和第二累计器对上一个被选作记录的通道字的输出信号之一；
电路系统，用于为所述磁道中当前正被记录的那个所述磁道计算所述第一运行数字和对规定的运行数字和的任何偏差的能量，第一运行数字和的任何偏差的能量计算结果被包含在所述第一误差信号中；以及
电路系统，用于为所述磁道中当前正被记录的那个所述磁道计算所述第二运行数字和对规定的运行数字和的任何偏差的能量，所述第二运行数字和的任何偏差的能量计算结果被包含在所述第二误差信号中。
6.如权利要求5所述的数字信号记录装置，其特征在于，所述控制信号产生器还包括：
电路系统，用于在记录第一套磁道的每一个时产生规定的第一频率的三角波作为所述规定的运行数字和值。
7.如权利要求6所述的数字信号记录装置，用于借助I-NRZI调制来记录所述第一套磁道的每一个，该实数和虚数相位的I-NRZI调制在第二频率处有一个频谱的谷点，为此所述控制信号产生器还包括：
电路系统，用于产生所述第二频率的抽样数据(sampled-data)正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位偶通道字的各位，以产生第一乘积流；
电路系统，用于产生所述第二频率的抽样数据正弦波系统函数的顺序样本中奇次出现的那些样本，并将它们乘以各自的单位量，其极性取决于所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第二乘积流；
第三合成电路系统，用于对所述第一和第二乘积流作加法合成，以产生第三合成结果；
一个第三累计器，用于将第三合成结果与第三累计器的初始累计值累计在一起，从而产生第三累计器输出信号；
用于计算所述第三累计器输出信号能量的电路系统，所述第三累计器输出信号能量的计算结果被包含在所述第一误差信号内；
第四合成电路系统，用于对所述第一和第二乘积流作减法合成，以产生第四合成结果；
一个第四累计器，用于将第四合成结果与第四累计器的初始累计值累计在一起，从而产生第四累计器输出信号，所述第三和第四初始累计值相同且等于所述第三和第四累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第四累计器输出信号能量的电路系统，所述第四累计器输出信号能量的计算结果被包含在所述第二误差信号内；
电路系统，用于产生所述第二频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位偶通道字的各位，以产生第三乘积流；
电路系统，用于产生所述第二频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第四乘积流；
第五合成电路系统，用于对所述第三和第四乘积流作加法合成，以产生第五合成结果；
一个第五累计器，用于将第五合成结果与第五累计器的初始累计值累计在一起，从而产生第五累计器输出信号；
用于计算所述第五累计器输出信号能量的电路系统，所述第五累计器输出信号能量的计算结果被包含在所述第一误差信号内；
第六合成电路系统，用于对所述第三和第四乘积流作减法合成，以产生第六合成结果；
一个第六累计器，用于将第六合成结果与第六累计器的初始累计值累计在一起，从而产生第六累计器输出信号，所述第五和第六初始累计值相同且等于所述第五和第六累计器对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第六累计器输出信号能量的电路系统，所述第六累计器输出信号能量的计算结果被包含在所述第二误差信号内。
8.如权利要求7所述的数字信号记录装置，用于借助I-NRZI调制来记录所述第一套磁道的每一个，该I-NRZI调制在所述第一频率的两旁有频谱跌落，为此所述控制信号产生器还包括：
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中偶处出现的那些样本，并将它们与各自的单位量合成，该单位量的极性取决于由所述时分多路器提供的每个所述串行-位偶通道字的和位，以产生第一被乘数流；
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中奇处出现的那些样本，并将它们与各自的单位量合成，该单位量的极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第二被乘数流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们与所述第一被乘数流的相应样本相乘，以产生第五乘积流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们与所述第一被乘数流的相应样本相乘，以产生第六乘积流；
第七合成电路系统，用于对所述第五和第六乘积流作加法合成，以产生第七合成结果；
一个第七累计器，用于将所述第七合成结果与第七累计器的初始累计值累计在一起，从而产生第七累计器输出信号；
用于计算所述第七累计器输出信号能量的电路系统，所述第七累计器输出信号能量的计算结果被包含在所述第一误差信号内；
第八合成电路系统，用于对所述第五和第六乘积流作减法合成，以产生第八合成结果；
一个第八累计器，用于将所述第八合成结果与第八累计器的初始累计值累计在一起，从而产生第八累计器输出信号；所述第七和第八累计器的初始累计值相同且等于所述第七和第八累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第八累计器输出信号能量的电路系统，所述第八累计器输出信号能量的计算结果被包含在所述第二误差信号内；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们与所述第二被乘数流的相应样本相乘，以产生第七乘积流；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们与所述第二被乘数流的相应样本相乘，以产生第八乘积流；
第九合成电路系统，用于对所述第七和第八乘积流作加法合成，以产生第九合成结果；
第九累计器，用于将所述第九合成结果与第九累计器的初始累计值累计在一起，从而产生第九累计器输出信号；
用于计算所述第九累计器输出信号能量的电路系统，所述第九累计器输出信号能量的计算结果被包含在所述第一误差信号内；
第十合成电路系统，用于对所述第七和第八乘积流作减法合成，以产生第十合成结果；
一个第十累计器，用于将第十合成结果与第十累计器的初始累计值累计在一起，从而产生第十累计器输出信号，所述第九和第十初始累计值相同，且等于所述第九和第十累计器对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第十累计器输出信号能量的电路系统，所述第十累计器输出信号能量的计算结果被包含在所述第二误差信号内。
9.如权利要求6所述的数字信号记录装置，用于借助I-NRZI调制来记录所述第一套磁道的每一个，该I-NRZI调制在所述第一频率的两旁有频谱跌落，为此所述控制信号产生器还包括：
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中偶处出现的那些样本，并将它们与各自的单位量合成，该单位量的极性取决于由所述时分多路器提供的每个串行-位偶通道字的各位，以产生第一被乘数流；
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中奇处出现的那些样本，并将它们与各自的单位量合成，该单位量的极性取决于由所述时分多路器提供的每一个所述串行-位奇通道字的各位，以产生第二被乘数流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们与所述第一被乘数流的相应样本相乘，以产生第一乘积流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们与所述第一被乘数流的相应样本相乘，以产生第二乘积流；
第三合成电路系统，用于对所述第一和第二乘积流作加法合成，以产生第三合成结果；
一个第三累计器，用于将所述第三合成结果与第三累计器的初始累计值累计在一起，从而产生第三累计器输出信号；
电路系统，用于计算所述第三累计器输出信号的能量，所述第三累计器输出信号能量的计算结果被包含在所述第一误差信号内；
第四合成电路系统，用于对所述第一和第二乘积流作减法合成，以产生第四合成结果；
一个第四累计器，用于将所述第四合成结果与第四累计器的初始累计值累计在一起，从而产生第四累计器输出信号，所述第三和第四初始累计值相同且等于所述第三和第四累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第四累计器输出信号能量的电路系统，所述第四累计器输出信号能量的计算结果被包含在所述第二误差信号内；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们与所述第二被乘数流的相应样本相乘，以产生第三乘积流；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们与所述第二被乘数流的相应样本相乘，以产生第四乘积流；
第五合成电路系统，用于对所述第三和第四乘积流作加法合成，以产生第五合成结果；
一个第五累计器，用于将所述第五合成结果与第五累计器的初始累计值累计在一起，从而产生第五累计器输出信号；
用于计算所述第五累计器输出信号能量的电路系统，所述第五累计器输出信号能量的计算结果被包括在所述第一误差信号内；
第六合成电路系统，用于对所述第三和第四乘积流作减法合成，以产生第六合成结果；
一个第六累计器，用于将所述第六合成结果与第六累计器的初始累计值累计在一起，从而产生第六累计器输出信号，所述第五和第六初始累计值相同且等于第五和第六累计器对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第六累计器输出信号能量的电路系统，所述第六累计器输出信号能量的计算结果被包含在所述第二误差信号内。
10.如权利要求5所述的数字信号记录装置，其特征在于所述控制信号产生器包括：
电路系统，用于根据第一误差信号的幅度是否被第二误差信号超过而产生所述第一和第二控制信号；
电路系统，用于产生谷点频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们与各自的单位量相乘，该单位量的极性取决于由所述时分多路器提供的每个所述串行-位偶通道字的各位，以产生第一乘积流；
电路系统，用于产生谷点频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们与各自的单位量相乘，该单位量的极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第二乘积流；
第三合成电路系统，用于合成所述第一和第二乘积流，以产生第三合成结果；
一个第三累计器，用于将所述第三合成结果与第三累计器初始累计值累计在一起，以产生第三累计器输出信号；
用于计算所述第三累计器输出信号能量的电路系统，所述第三累计器输出信号能量的计算结果被包含在所述第一误差信号内；
第四合成电路系统，用于减法合成所述第一和第二乘积流，以产生第四合成结果；
一个第四累计器，用于将所述第四合成结果与第四累计器初始累计值累计在一起，从而产生第四累计器输出信号，所述第三和第四累计器初始累计值相同且等于所述第三和第四累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第四累计器输出信号能量的电路系统，所述第四累计器输出信号能量的计算结果被包含在所述第二误差信号内；
电路系统，用于产生所述谷点频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位偶通道字的各位，以产生第三乘积流；
电路系统，用于产生所述谷点频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第四乘积流；
第五合成电路系统，用于加法合成所述第三和第四乘积流，以产生第五合成结果；
一个第五累计器，用于将所述第五合成结果与第五累计器初始累计值累计在一起，从而产生第五累计器输出信号；
用于计算所述第五累计器输出信号能量的电路系统，所述第五累计器输出信号能量的计算结果被包含在所述第一误差信号内；
第六合成电路系统，用于减法合成第三和第四乘积流，以产生第六合成结果；
一个第六累计器，用于将第六合成结果与第六累计器初始累计值累计在一起，从而产生第六累计器输出信号，所述第五和第六初始累计值相同且等于第五和第六累计器对上一个选作记录的通道字的输出信号之一；以及
用于计算所述第六累计器输出信号能量的电路系统，所述第六累计器输出信号能量的计算结果被包含在所述第二误差信号内。
11.数字信号记录装置，用于在记录介质的并行磁道上记录交错的不归零、逢‘一’翻转调制；这些磁道的每一个具有前同步信息记录在其上的起始的第二磁道段，有视频信息记录在其上的后继的第一磁道段，有起动信息记录在其上的后继的第四磁道段，有后同步信息记录在其上的最后的第五磁道段；同步数据被记录在记录视频信息和音频信息的第一和第三磁道段相应磁迹的始端；起动数据信息字被记录在所述第四磁道段上，以便控制一个用于在从所述记录介质回放期间进行位检测的锁相环电路；所述装置包括：
一个输入端口，用于接收n-并行-位信息字，n是一个偶正整数；
一个预编码器，用于对n+1并行-位信息字作I-NRZI编码，该信息字的形成靠在所述n-并行-位信息字的每一个内引入一个具有预定位值的控制位，所述预编码器根据两位的初始化信号被初始化；
一个时分多路器，用于将由所述预编码器提供的每个所述n+1并行-位通道字分成两个位组：第一位组，其各位在所述控制位的预定位值与所述预定位值相补的假定情况下会被取补；及第二位组，其各位在所述控制位的预定位值与所述预定位值相补的假定情况下会保持不变；时分多路器还用于同时提供所述第一和第二位组；
一个第一并-串变换器，用于产生第一串行-位信号，方法是将由所述预编码器提供的所述第一种所述(n+1)-并行-位通道字的每一个变换成所述第一种(n+1)-串行-位通道字；
一个第二并-串变换器，用于产生第二串行-位信号，方法是只对由所述预编码器提供的所述(n+1)-并行-位通道字中的所述第一位组中的各位取补，然后将所述第二种如此产生的(n+1)-并行-位通道字变换成所述第二种(n+1)-串行-位通道字；
一个记录器，用于根据I-NRZI代码在记录介质的并行磁道上记录所述的I-NRZI调制，该I-NRZI码的产生靠选择所述第一变换器输出信号和所述第二变换器输出信号之一，选择是根据控制信号进行的；以及
一个控制信号产生器，它对由所述时分多路器同时提供的所述第一和第二位组作出响应，它用于产生所述第一和第二控制信号，目的是使它们指出应该选择所述第一和第二串行-位信号中的哪一个来纳入所述的I-NRZI代码，以使所述I-NRZI调制对于给同时被记录的所述磁道之一规定的频谱响应的偏差最小。
12.如权利要求11所述的数字信号记录装置，其特征在于，所述预编码器是一个为对所述(n+1)-位信息字作I-NRZI编码而初始化的2T预编码器，方法是：取初始值为“00”，然后根据所述(n+1)-位信息字的每一个产生相应的(n+1)-位通道字。
13.如权利要求12所述的数字信号记录装置，其特征在于，所述时分多路器包括：
一个第三并-串变换器，用于将以被选中的、由所述预编码器提供的所述第一种(n+1)-并行-位通道字的形式出现的第一位组变换成串行-位奇通道字，以及
一个第四并-串变换器，用于将以被选中的、由所述预编码器提供的所述第一种(n+1)-并行-位通道字的形式出现的第二位组变换成串行-位偶通道字。
14.如权利要求13所述的数字信号记录装置，其特征在于，所述控制信号产生器包括：
用于提供‘何时同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示的设备；
电路系统，用于根据第一误差信号是否在幅度上超过第二误差信号产生所述控制信号；
第五合成电路系统，用于将一些单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，与另一些单位量，其极性取决于由所述时分多路器同时提供的每个所述串行-位偶通道字的各位，作加法合成，以产生第一合成结果；
一个第一累计器，用于将第一合成结果与第一累计器初始累计值累计在一起，从而产生第一累计器输出信号，其值等于在下一个被选作记录的是所述第一种通道字的假定情况下会存在的第一运行数字和；
第二合成电路系统，用于将一些单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，与另一些单位量，其极性取决于由所述时分多路器同时提供的每个所述串行-位偶通道字的各位，作减法合成，以产生第二合成结果，当提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，由所述第二合成电路系统进行的合成是加法合成，当未提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，由所述第二合成电路系统进行的合成是减法合成；
一个第二累计器，用于将所述第二合成结果与第二累计器初始累计值累计在一起，从而产生第二累计器输出信号，其值等于在下一个被选作记录的是所述第二种通道字的假定情况下会存在的第二运行数字和，所述第一和第二累计器初始累计值相同且等于所述第一和第二累计器对上一个被选作记录的通道字的输出信号之一；
电路系统，用于计算所述第一运算数字和与给所述磁道中当前正被记录的那个所述磁道规定的运行数字和的任何偏差的能量，第一运行数字和的任何偏差的能量计算结果被包含在所述第一误差信号中；以及
电路系统，用于计算所述第二运算数字和与给所述磁道中当前正被记录的那个所述磁道规定的运行数字和的任何偏差的能量，所述第二运行数字和的任何偏差的能量计算结果被包含在所述第二误差信号中。
15.如权利要求14所述的数字信号记录装置，其特征在于，控制信号产生器还包括：
电路系统，用于产生规定第一频率的三角波作为当记录第一套磁道的每个磁道时的所述规定运行数字和值；
16.如权利要求15所述的数字信号记录装置，用于借助I-NRZI调制来记录第一套磁道的每一个，该实数和虚数相位的I-NRZI调制来记录第一套磁道的每一个，该实数和虚数相位的I-NRZI调制在第二频率处有一个频谱谷点，为此所述控制信号产生器还包括：
电路系统，用于产生所述第二频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位偶通道字的各位，以产生第一乘积流；
电路系统，用于产生所述第二频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第二乘积流；
第三合成电路系统，用于加法合成所述第一和第二乘积流，以产生第三合成结果；
一个第三累计器，用于将所述第三合成结果与第三累计器初始累计值累计在一起，从而产生第三累计器输出信号；
用于计算所述第三累计器输出信号能量的电路系统，所述第三累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第四合成电路系统，用于减法合成所述第一和第二乘积流，以产生第四合成结果，当提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，由所述第四合成电路系统进行的合成是加法合成，当未提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，由所述第四合成电路系统进行的合成是减法合成；
一个第四累计器，用于将所述第四合成结果与第四累计器初始累计值累计在一起，从而产生第四累计器输出信号，所述第三和第四初始累计值相同且等于所述第三和第四累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第四累计器输出信号能量的电路系统，所述第四累计器输出信号能量的计算结果被包含在所述第二误差信号中；
电路系统，用于产生所述第二频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述对分多路器提供的每个所述串行-位偶通道字的各位，以产生第三乘积流；
电路系统，用于产生所述第二频率抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第四乘积流；
第五合成电路系统，用于加法合成所述第三和第四乘积流，以产生第五合成结果；
一个第五累计器，用于将所述第五合成结果与第五累计器初始累计值累计在一起，从而产生第五累计器输出信号；
用于计算所述第五累计器输出信号能量的电路系统，所述第五累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第六合成电路系统，用于减法合成所述第三和第四乘积流，以产生第六合成结果，当提供‘同步数据或起动数据的各位正在由所述并-串变换器提供’的指示时，由所述第六合成电路系统进行的合成是加法合成，当未提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，由所述第六合成电路系统进行的合成是减法合成；
一个第六累计器，用于将第六合成结果与第六累计器初始累计值累计在一起，从而产生第六累计器输出信号，所述第五和第六初始累计值相同且等于第五和第六累计器输出信号对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第六累计器输出信号能量的电路系统，所述第六累计器输出信号能量的计算结果被包含在所述第二误差信号中。
17.如权利要求16所述的数字信号记录装置，用于借助I-NRZI调制来记录所述第一套磁道的每一个，该I-NRZI调制在所述第一频率的两旁有频谱跌落，为此所述控制信号产生器还包括：
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中偶处出现的那些样本，并将它们与各自的单位量合成，该单位量的极性取决于由所述时分多路器提供的每一个所述串行-位偶通道字的各位，以产生第一被乘数流；
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中奇次出现的那些样本，并将它们与各自的单位量合成，该单位量的极性取决于由所述时分多路器提供的每一个所述串行-位奇通道字的各位，以产生第二被乘数流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以所述第一被乘数流的相应样本，以产生第五乘积流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以所述第一被乘数流的相应样本，以产生第六乘积流；
第七合成电路系统，用于将所述第五和第六乘积流作加法合成，以产生第七合成结果；
一个第七累计器，用于将第七合成结果与第七累计器初始累计值累计在一起，从而产生第七累计器输出信号；
用于计算所述第七累计器输出信号能量的电路系统，所述第七累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第八合成电路系统，用于减法合成所述第五和第六乘积流，以产生第八合成结果，当提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，所述第八合成电路系统进行的合成是加法合成，当未提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，由所述第八合成电路系统进行的合成是减法合成；
一个第八累计器，用于将所述第八合成结果与第八累计器初始累计值累计在一起，从而产生第八累计器输出信号，所述第七和第八初始累计值相同且等于所述第七和第八累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第八累计器输出信号能量的电路系统，所述第八累计器输出信号能量的计算结果被包含在所述第二误差信号中；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以所述第二被乘数流的相应样本，以产生第七乘积流；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以所述第二被乘数流的相应样本，以产生第八乘积流；
第九合成电路系统，用于加法合成所述第七和第八乘积流，以产生第九合成结果；
一个第九累计器，用于将所述第九合成结果与第九累计器初始累计值累计在一起，从而产生第九累计器输出信号；
用于计算所述第九累计器输出信号能量的电路系统，所述第九累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第十合成电路系统，用于减法合成所述第七和第八乘积流，以产生第十合成结果，当提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，所述第十合成电路系统进行的合成是加法合成，当未提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，所述第十合成电路系统进行的合成是减法合成；
一个第十累计器，用于将所述第十合成结果与第十累计器初始累计值累计在一起，从而产生第十累计器输出信号，所述第九和第十初始累计值相同且等于所述第九和第十累计器对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第十累计器输出信号能量的电路系统，所述第十累计器输出信号能量的计算结果被包含在所述第二误差信号中。
18.如权利要求15所述的数字信号记录装置，用于借助I-NRZI调制来记录所述第一套磁道的每一个，该I-NRZI调制在所述第一频率的两旁有频谱跌落，为此所述控制信号产生器还包括：
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中偶处出现的那些样本，并将它们与相应的单位量合成，该单位量的极性取决于由所述时分多路器提供的每个所述串行-位偶通道字的各位，以产生第一被乘数流；
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中奇处出现的那些样本，并将它们与相应的单位量合成，该单位量的极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第二被乘数流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们与所述第一被乘数流的相应样本相乘，以产生第一乘积流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们与所述第一被乘数流的相应样本相乘，以产生第二乘积流；
第三合成电路系统，用于加法合成所述第一和第二乘积流，以产生第三合成结果；
一个第三累计器，用于将第三合成结果与第三累计器初始累计值累计在一起，从而产生第三累计器输出信号；
用于计算所述第三累计器输出信号能量的电路系统，所述第三累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第四合成电路系统，用于减法合成所述第一和第二乘积流，以产生第四合成结果，当提供‘同步数据和起动数据的各位正在由所述第四并-串变换器提供’的指示时，所述第四合成电路系统进行的合成是加法合成，当未提供‘同步数据和起动数据的各位正在由所述第四并-串变换器提供’的指示时，所述第四合成电路系统进行的合成是减法合成；
第四累计器，用于将所述第四合成结果与第四累计器初始累计值累计在一起，从而产生第四累计器输出信号，所述第三和第四初始累计值相同且等于所述第三和第四累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第四累计器输出信号能量的电路系统，所述第四累计器输出信号能量的计算结果被包含在所述第二误差信号中；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们与所述第二被乘数流的相应样本相乘，以产生第三乘积流；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们与所述第二被乘数流的相应样本相乘，以产生第四乘积流；
第五合成电路系统，用于加法合成所述第三和第四乘积流，以产生第五合成结果；
第五累计器，用于将所述第五合成结果与第五累计器初始累计值累计在一起，从而产生第五累计器输出信号；
用于计算所述第五累计器输出信号能量的电路系统，所述第五累计器输出信号能量的计算结果被包含在所述第一误差信号内；
第六合成电路系统，用于减法合成所述第三和第四乘积流，以产生第六合成结果，当提供‘同步数据和起动数据的各位正在被所述第四并-串变换器提供’的指示时，所述第六合成电路系统进行的合成是加法合成，当未提供‘同步数据和起动数据的各位正在被所述第四并-串变换器提供’的指示时，所述第六合成电路系统进行的合成是减法合成；
一个第六累计器，用于将所述第六合成结果与第六累计器初始累计值累计在一起，从而产生第六累计器输出信号，所述第五和第六初始累计值相同且等于所述第五和第六累计器对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第六累计器输出信号能量的电路系统，所述第六累计器输出信号能量的计算结果被包含在所述第二误差信号中。
19.如权利要求14所述的数字信号记录装置，其特征在于，所述控制信号产生器包括：
电路系统，用于根据第一误差信号是否在幅度上被第二误差信号超过而产生所述第一和第二控制信号；
电路系统，用于产生谷点频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位偶通道字的各位，以产生第一乘积流；
电路系统，用于产生所述谷点频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第二乘积流；
第三合成电路系统，用于加法合成所述第一和第二乘积流，以产生第三合成结果；
一个第三累计器，用于将第三合成结果与第三累计器初始累计值累计在一起，从而产生第三累计器输出信号；
用于计算所述第三累计器输出信号能量的电路系统，所述第三累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第四合成电路系统，用于减法合成所述第一和第二乘积流，以产生第四合成结果，当提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，由所述第四合成电路系统进行的合成是加法合成，当未提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，由所述第四合成电路系统进行的合成是减法合成；
一个第四累计器，用于将所述第四合成结果与第四累计器初始累计值累计在一起，从而产生第四累计器输出信号，所述第三和第四累计器初始累计值相同且等于所述第三和第四累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第四累计器输出信号能量的电路系统，所述第四累计器输出信号能量的计算结果被包含在所述第二误差信号中；
电路系统，用于产生所述谷点频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行位偶通道字的各位，以产生第三乘积流；
电路系统，用于产生所述谷点频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述时分多路器提供的每个所述串行-位奇通道字的各位，以产生第四乘积流；
第五合成电路系统，用于加法合成所述第三和第四乘积流，以产生第五合成结果；
一个第五累计器，用于将所述第五合成结果与第五累计器初始累计值累计在一起，从而产生第五累计器输出信号；
用于计算所述第五累计器输出信号能量的电路系统，所述第五累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第六合成电路系统，用于减法合成所述第三和第四乘积流，以产生第六合成结果，当提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，所述第六合成电路系统进行的合成是加法合成，当提供‘同步数据或起动数据的各位正在由所述第四并-串变换器提供’的指示时，所述第六合成电路系统进行的合成是减法合成；
一个第六累计器，用于将所述第六合成结果与第六累计器初始累计值累计在一起，从而产生第六累计器输出信号，所述第五和第六初始累计值相同且等于所述第五和第六累计器对上一次被选作记录的通道字的输出信号之一；
用于计算第六累计器输出信号能量的电路系统，所述第六累计器输出信号能量的计算结果被包含在所述第二误差信号中；
20.数字信号记录装置，用于交错的不归零、逢‘一’翻转(I-NRZI)调制，所述数字信号记录装置包括：
一个用于根据所收到的I-NRZI代码在记录介质上记录所述I-NRZI调制的记录器；
一个信息字的源；
一个用于给每个信息字添加单个一位前缀的位插入器，所述单个-位前缀的每一个与其余个的位值相同；
一个2T预编码器，用于根据已添上所述单个-位前缀的所述信息字产生第一类型的I-NRZI代码。作为第一预编码器输出信号，产生过程从由第一控制信号规定的初始值开始，在占规定时宽的顺序区间的每个区间期内产生与所述信息字相应的通道字，所述第一预编码器输出信号的每个通道字的一套隔位位形成相应的奇通道字，所述第一预编码器输出信号的每个通道字的另一套隔位位形成相应的偶通道字；
位取补电路系统，用于所述第一预编码器输出信号的每个奇通道字的各位，该电路系统被纳入
用于从所述第一预编码器输出信号产生第二预编码器输出信号的设备，产生方法是将所述偶通道字的各位与所述奇通道字取补后的各位交错；
一个对所述第一预编码器输出信号作出响应的控制信号产生器，用于产生所述信号和第二控制信号，所述第一和第二控制信号指示所述第一和第二预编码器输出信号的哪一个应该被选中纳入所述I-NRZI代码，以便使所述I-NRZI调制与给当前记录规定的频谱的偏差最小，所述第二控制信号值的任何变化只出现在所述通道字区间时宽的整倍数上；以及
对指示所述第一和第二预编码器输出信号的哪一个应该被选中纳入所述I-NRZI代码的所述第二控制信号作出响应的设备，用于选出所指示的预编码器输出信号，将它以串行-位格式加到所述记录器。
21.如权利要求20陈述的数字信号记录装置，其特征在于，所述2T预编码器为并行-位类型。
22.如权利要求21陈述的数字信号记录装置，其特征在于，所述2T预编码器切实可行地以并行-位第一预编码器输出信号的方式产生所述第一预编码器输出信号，其特征在于，用于产生第二预编码器输出信号的所述设备切实可行地以并行-位第二预编码器输出信号的方式产生所述第二预编码器输出信号，其特征还在于，用于选出所指示的预编码器输出信号以便将它以串行-位格式加到所述记录器的设备包括：
一个第一并-串变换器，用于将所述并行-位第一预编码器输出信号变换为串行-位第一预编码器输出信号；
一个第二并-串变换器，用于将所述并行-位第二预编码器输出信号变换为串行-位第二预编码器输出信号；以及
一个对所述第二控制信号作出响应的选择器，用于选择所述串行-位第一预编码器输出信号和所述串行-位第二预编码器输出信号中的一个，加到所述记录器去。
23.如权利要求22陈述的数字信号记录装置，它还包括：
一个第三并-串变换器，用于将从所述并行-位第一预编码器输出信号提取的每个所述偶通道字变换为作为第一输入信号加到所述控制信号产生器去的串行-位偶通道字；以及
一个第四并-串变换器，用于将从所述并行-位第一预编码器输出信号提取的每个所述奇通道字变换为作为第二输入信号加到所述控制信号产生器去的串行-位奇通道字。
24.如权利要求21陈述的数字信号记录装置，它还包括：
一个偶通道字并-串变换器，用于将从所述并行-位第一预编码器输出信号提取的每个所述偶通道字变换为作为第一输入信号加到所述控制信号产生器去的串行-位偶通道字；以及
一个奇通道字并-串变换器，用于将从所述并行-位第一预编码器输出信号提取的每个所述奇通道字变换为作为第二输入信号加到所述控制信号产生器去的串行-位奇通道字。
25.如权利要求24所述的数字信号记录装置，其特征在于，所述控制信号产生器包括：
电路系统，用于根据第一误差信号是否在幅度上被第二误差信号超过而产生所述第一和第二控制信号；
第五合成电路系统，用于将一些单位量，其极性取决于由所述奇-通道-字并-串变换器提供的每个所述串行-位通道字的各位，与另一些单位量，其极性取决于由所述偶-通道-字并-串变换器同时提供的每个所述串行-位偶通道字的各位，加法合成，以产生第一合成结果；
一个第一累计器，用于将所述第一合成结果与第一累计器初始累计值累计在一起，从而产生第一累计器输出信号，其值等于在下一个被选作记录的是所述第一种通道字的假定情况下会存在的第一运行数字和；
第二合成电路系统，用于将一些单位量，其极性取决于由所述奇-通道-字提供的每个所述串行-位奇通道字的各位，与另一些单位量，其极性取决于由所述偶-通道-字并-串变换器提供的每个所述串行-位偶通道字的各位，减法合成，以产生第二合成结果；
一个第二累计器，用于将所述第二合成结果与第二累计器初始累计值累计在一起，从而产生第二累计器输出信号，其值等于在下一个被选作记录的是所述第二种通道字的假定情况下会存在的第二运行数字和，所述第一和第二累计器初始累计值相同且等于第一和第二累计器对上一个被选作记录的通道字的输出信号之一：
电路系统，用于计算所述第一运行数字和与给所述磁道中当前正被记录的那个所述磁道规定的运行数字和的任何偏差的能量，第一运行数字和的任何偏差的能量计算结果被包含在所述第一误差信号中；以及
电路系统，用于计算所述第二运行数字和与给所述磁道中当前正被记录的那个所述磁道规定的运行数字和的任何偏差的能量，所述第二运行数字和的任何偏差的能量计算结果被包含在所述第二误差信号中。
26.如权利要求25所述的数字信号记录装置，其特征在于，所述控制信号产生器还包括：
电路系统，用于产生规定第一频率的三角波，作为当第一套磁道的每一个被记录时的所述规定的运行数字和值。
27.如权利要求26所述的数字信号记录装置，用于借助I-NRZI调制记录所述第一套磁道的每一个，该实数和虚数相位的I-NRZI调制在第二频率处有一个频谱的谷点，为此所述控制信号产生器还包括：
电路系统，用于产生所述第二频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述偶-通道-字并-串变换器提供的每个所述串行-位偶通道字的各位，以产生第一乘积流；
电路系统，用于产生所述第二频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述奇-通道-字并-串变换器提供的每个所述串行-位奇通道字的各位，以产生第二乘积流；
第三合成电路系统，用于加法合成所述第一和第二乘积流，以产生第三合成结果；
一个第三累计器，用于将所述第三合成结果与第三累计器初始累计值累计在一起，从而产生第三累计器输出信号；
用于计算所述第三累计器输出信号能量的电路系统，所述第三累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第四合成电路系统，用于减法合成所述第一和第二乘积流，以产生第四合成结果；
一个第四累计器，用于将所述第四合成结果与第四累计器初始累计值累计在一起，从而产生第四累计器输出信号，所述第三和第四初始累计值相同且等于所述第三和第四累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第四累计器输出信号能量的电路系统，所述第四累计器输出信号能量的计算结果被包含在所述第二误差信号中；
电路系统，用于产生所述第二频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述偶-通道-字并-串变换器提供的每个所述串行-位偶通道字的各位，以产生第三乘积流；
电路系统，用于产生所述第二频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述奇-通道-字并-串变换器提供的每个所述串行-位奇通道字的各位，以产生第四乘积流；
第五合成电路系统，用于加法合成第三和第四乘积流，以产生第五合成结果；
一个第五累计器，用于将第五合成结果与第五累计器初始累计值累计在一起，从而产生第五累计器输出信号；
用于计算所述第五累计器输出信号能量的电路系统，所述第五累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第六合成电路系统，用于减法合成所述第三和第四乘积流，以产生第六合成结果；
一个第六累计器，用于将第六合成结果与第六累计器初始累计值累计在一起，从而产生第六累计器输出信号，所述第五和第六初始累计值相同且等于所述第五和第六累计器对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第六累计器输出信号能量的电路系统，所述第六累计器输出信号能量的计算结果被包含在所述第二误差信号中。
28.如权利要求27所述的数字信号记录装置，用于借助I-NRZI调制来记录所述第一套磁道的每一个，该I-NRZI调制在所述第一频率的两旁有频谱跌落，为此所述控制信号产生器还包括：
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述偶-通道-字并-串变换器提供的每个串行-位偶通道字的各位，以产生第一被乘数流；
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述奇-通道-字并-串变换器提供的每个串行-位奇通道字的各位，以产生第二被乘数流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以所述第一被乘数流的相应样本，以产生第五乘积流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以所述第一乘积流的相应样本，以产生第六乘积流；
第七合成电路系统，用于加法合成所述第五和第六乘积流，以产生第七合成结果；
一个第七累计器，用于将所述第七合成结果与第七累计器初始累计值累计在一起，从而产生第七累计器输出信号；
用于计算所述第七累计器输出信号能量的电路系统，所述第七累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第八合成电路系统，用于减法合成所述第五和第六乘积流，以产生第八合成结果；
一个第八累计器，用于将所述第八合成结果与第八累计器初始累计值累计在一起，从而产生第八累计器输出信号，所述第七和第八初始累计值相同且等于所述第七和第八累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第八累计器输出信号能量的电路系统，所述第八累计器输出信号能量的计算结果被包含在所述第二误差信号中；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以所述第二被乘数流的相应样本，以产生第七乘积流；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以所述第二被乘数流的相应样本，以产生第八乘积流；
第九合成电路系统，用于加法合成所述第七和第八乘积流，以产生第九合成结果；
一个第九累计器，用于将所述第九合成结果与第九累计器初始累计值累计在一起，从而产生第九累计器输出信号；
用于计算所述第九累计器输出信号能量的电路系统，所述第九累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第十合成电路系统，用于减法合成所述第七和第八乘积流，以产生第十合成结果；
第十累计器，用于将所述第十合成结果与第十累计器初始累计值累计在一起，从而产生第十累计器输出信号，所述第九和第十初始累计值相同且等于所述第九和第十累计器对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第十累计器输出信号的电路系统，所述第十累计器输出信号被包含在所述第二误差信号中。
29.如权利要求26所述的数字信号记录装置，用于借助I-NRZI调制来记录所述第一套磁道的每一个，该I-NRZI调制在所述第一频率的两旁有频谱跌落，为此所述控制信号产生器还包括：
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中偶处出现的那些样本，并将它们与各自的单位量合成，该单位量的极性取决于由所述偶-通道-字并-串变换器提供的每个所述串行-位偶通道字的各位，以产生第一被乘数流；
电路系统，用于产生所述第一频率的方波系统函数的顺序样本中奇处出现的那些样本，并将它们与各自的单位量合成，该单位量的极性取决于由所述奇-通道-字并-串变换器提供的每个所述串行-位奇通道字的各位，以产生第二被乘数流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以所述第一被乘数流相应的样本，以产生第一乘积流；
电路系统，用于产生所述第一频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以所述第一被乘数流相应的样本，以产生第二乘积流；
第三合成电路系统，用于加法合成所述第一和第二乘积流，以产生第三合成结果；
一个第三累计器，用于将第三合成结果与第三累计器初始累计值累计在一起，从而产生第三累计器输出信号；
用于计算所述第三累计器输出信号能量的电路系统，所述第三累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第四合成电路系统，用于减法合成所述第一和第二乘积流，以产生第四合成结果；
第四累计器，用于将所述第四合成结果与第四累计器初始累计值累计在一起，从而产生第四累计器输出信号，所述第三和第四累计器初始累计值相同且等于所述第三和第四累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第四累计器输出信号能量的电路系统，所述第四累计器输出信号能量的计算结果被包含在所述第二误差信号中；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以所述第二被乘数流的相应样本，以产生第三乘积流；
电路系统，用于产生所述第一频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以所述第二被乘数流的相应样本，以产生第四乘积流；
第五合成电路系统，用于加法合成所述第三和第四乘积流，以产生第五合成结果；
一个第五累计器，用于将第五合成结果与第五累计器初始累计值累计在一起，从而产生第五累计器输出信号；
用于计算所述第五累计器输出信号能量的电路系统，所述第五累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第六合成电路系统，用于减法合成所述第三和第四乘积流，以产生第六合成结果；
一个第六累计器，用于将所述第六合成结果与第六累计器初始累计值累计在一起，从而产生第六累计器输出信号，所述第五和第六初始累计值相同且等于所述第五和第六累计器对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第六累计器输出信号能量的电路系统，所述第六累计器输出信号能量的计算结果被包含在所述第二误差信号中。
30.如权利要求25所述的数字信号记录装置，其特征在于，所述控制信号产生器包括：
电路系统，用于根据第一误差信号是否在幅度上被第二误差信号超过而产生所述第一和第二控制信号；
电路系统，用于产生谷点频率的抽样数据正弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述偶-通道-字并-串变换器提供的每个所述串行-位偶通道字的各位，以产生第一乘积流；
电路系统，用于产生所述谷点频率的抽样数据正弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述奇-通道-字并-串变换器提供的每个所述串行-位奇通道字的各位，以产生第二乘积流；
第三合成电路系统，用于加法合成所述第一和第二乘积流，以产生第三合成结果；
一个第三累计器，用于将所述第三合成结果与第三累计器初累计值累计在一起，从而产生第三累计器输出信号；
用于计算所述第三累计器输出信号能量的电路系统，所述第三累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第四合成电路系统，用于减法合成所述第一和第二乘积流，以产生第四合成结果；
一个第四累计器，用于将第四合成结果与第四累计器初始累计值累计在一起，从而产生第四累计器输出信号，所述第三和第四初始累计值相同且等于所述第三和第四累计器对上一个被选作记录的通道字的输出信号之一；
用于计算所述第四累计器输出信号能量的电路系统，所述第四累计器输出信号能量的计算结果被包含在所述第二误差信号中；
电路系统，用于产生所述谷点频率的抽样数据余弦波系统函数的顺序样本中偶处出现的那些样本，并将它们乘以各自的单位是，其极性取决于由所述偶-通道-字并-串变换器提供的每个所述串行-位偶通道字的各位，以产生第三乘积流；
电路系统，用于产生所述谷点频率的抽样数据余弦波系统函数的顺序样本中奇处出现的那些样本，并将它们乘以各自的单位量，其极性取决于由所述奇-通道-字并-串变换器提供的每个所述串行-位奇通道字的各位，以产生第四乘积流；
第五合成电路系统，用于加法合成所述第三和第四乘积流，以产生第五合成结果；
一个第五累计器，用于将所述第五合成结果与第五累计器初始累计值累计在一起，从而产生第五累计器输出信号；
用于计算所述第五累计器输出信号能量的电路系统，所述第五累计器输出信号能量的计算结果被包含在所述第一误差信号中；
第六合成电路系统，用于减法合成所述第三和第四乘积流，以产生第六合成结果；
一个第六累计器，用于将所述第六合成结果与第六累计器初始累计值累计在一起，从而产生第六累计器输出信号，所述第五和第六初始累计值相同且等于所述第五和第六累计器对上一个被选作记录的通道字的输出信号之一；以及
用于计算所述第六累计器输出信号能量的电路系统，所述第六累计器输出信号能量的计算结果被包含在所述第二误差信号中。
CN95117365A 1994-10-31 1995-09-29 用独一预编码器产生交错－ｎｒｚｉ调制的数字信号记录装置 Expired - Fee Related CN1104722C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR28376/1994 1994-10-31
KR28376/94 1994-10-31
KR19940028376 1994-10-31

Publications (2)

Publication Number Publication Date
CN1142649A true CN1142649A (zh) 1997-02-12
CN1104722C CN1104722C (zh) 2003-04-02

Family

ID=19396700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95117365A Expired - Fee Related CN1104722C (zh) 1994-10-31 1995-09-29 用独一预编码器产生交错－ｎｒｚｉ调制的数字信号记录装置

Country Status (10)

Country Link
US (1) US5642241A (zh)
EP (1) EP0709844B1 (zh)
JP (1) JP2996612B2 (zh)
CN (1) CN1104722C (zh)
BR (1) BR9504305A (zh)
CA (1) CA2159291C (zh)
DE (1) DE69523407T2 (zh)
ES (1) ES2163477T3 (zh)
RU (1) RU2155388C2 (zh)
TW (1) TW284881B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101212438B (zh) * 2006-12-31 2010-07-07 中兴通讯股份有限公司 预编码器选择方法及装置
CN102770911A (zh) * 2009-12-10 2012-11-07 三星电子株式会社 用于编码信息对象的方法以及使用该方法的编码器
CN105049008A (zh) * 2015-06-02 2015-11-11 富达通科技股份有限公司 信号调制方法及信号整流及调制装置
US9831687B2 (en) 2011-02-01 2017-11-28 Fu Da Tong Technology Co., Ltd. Supplying-end module for induction-type power supply system and signal analysis circuit therein
US9866338B2 (en) 2009-05-18 2018-01-09 Samsung Electronics., Ltd Encoding and decoding method for short-range communication using an acoustic communication channel
US9960639B2 (en) 2015-01-14 2018-05-01 Fu Da Tong Technology Co., Ltd. Supplying-end module of induction type power supply system and voltage measurement method thereof
US10038338B2 (en) 2011-02-01 2018-07-31 Fu Da Tong Technology Co., Ltd. Signal modulation method and signal rectification and modulation device
US10056944B2 (en) 2011-02-01 2018-08-21 Fu Da Tong Technology Co., Ltd. Data determination method for supplying-end module of induction type power supply system and related supplying-end module
US10114396B2 (en) 2015-10-28 2018-10-30 Fu Da Tong Technology Co., Ltd. Induction type power supply system and intruding metal detection method thereof
US10153665B2 (en) 2015-01-14 2018-12-11 Fu Da Tong Technology Co., Ltd. Method for adjusting output power for induction type power supply system and related supplying-end module
US10289142B2 (en) 2011-02-01 2019-05-14 Fu Da Tong Technology Co., Ltd. Induction type power supply system and intruding metal detection method thereof
US10312748B2 (en) 2011-02-01 2019-06-04 Fu Da Tong Techology Co., Ltd. Signal analysis method and circuit
US10615645B2 (en) 2011-02-01 2020-04-07 Fu Da Tong Technology Co., Ltd Power supply device of induction type power supply system and NFC device identification method of the same
US10630113B2 (en) 2011-02-01 2020-04-21 Fu Da Tong Technology Co., Ltd Power supply device of induction type power supply system and RF magnetic card identification method of the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0877713A (ja) * 1994-09-01 1996-03-22 Canon Inc 信号処理装置
JP3316313B2 (ja) * 1994-09-28 2002-08-19 三洋電機株式会社 符号化装置
US5877712A (en) * 1994-10-31 1999-03-02 Samsung Electronics Co., Ltd. I-NRZI modulator using parallel-bit-word at precoder, as for inclusion in magnetic recording apparatus
KR0152049B1 (ko) * 1995-08-03 1998-10-15 김광호 디지탈 변조시스템의 제어신호 부가장치
KR100191754B1 (ko) * 1996-05-18 1999-06-15 신현철 자기 기록 매체를 이용한 영상기기의 신호 기록 장치
US6804223B2 (en) 2000-11-30 2004-10-12 Ipr Licensing, Inc. Reverse link pilot integrated with block codes
JP2003317401A (ja) * 2002-04-25 2003-11-07 Sanyo Electric Co Ltd データ記録制御装置
EP1887446A1 (de) * 2006-08-02 2008-02-13 Siemens Aktiengesellschaft Verfahren zur seriellen asynchronen Übertragung von Daten in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes
BRPI0808202A8 (pt) * 2007-03-02 2016-11-22 Panasonic Corp Dispositivo de codificação e método de codificação.
RU2447492C1 (ru) * 2011-03-14 2012-04-10 Федеральное государственное унитарное предприятие "Специальное научно-производственное объединение "Элерон" (ФГУП "СНПО "Элерон") Способ цифровой передачи информации

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176866A (en) * 1981-04-24 1982-10-30 Sony Corp Encoder of binary signal
CH666975A5 (de) * 1984-12-18 1988-08-31 Studer Willi Ag Verfahren und vorrichtung zur aufzeichnung und wiedergabe codierter digitaler signale.
NL8801076A (nl) * 1988-04-26 1989-11-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal.
NL9002070A (nl) * 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.
NL9002772A (nl) 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.
NL9002839A (nl) 1990-12-21 1992-07-16 Philips Nv Inrichting voor het optekenen van "clock run-in" kodewoorden aan het begin van een spoor op een magnetische registratiedrager.
US5490181A (en) * 1991-09-03 1996-02-06 Matsushita Electric Industrial Co., Inc. Timing recovering apparatus having window periods determined by period of clock signal
DE4319389C3 (de) * 1992-06-09 1999-11-25 Mitsubishi Electric Corp Anordnung zum Einfügen einer Frequenzkomponente zu eingegebenen n-Bit-Daten

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101212438B (zh) * 2006-12-31 2010-07-07 中兴通讯股份有限公司 预编码器选择方法及装置
US9866338B2 (en) 2009-05-18 2018-01-09 Samsung Electronics., Ltd Encoding and decoding method for short-range communication using an acoustic communication channel
CN103746778B (zh) * 2009-05-18 2018-03-06 三星电子株式会社 无线通信系统中的发送装置和编码方法
CN102770911A (zh) * 2009-12-10 2012-11-07 三星电子株式会社 用于编码信息对象的方法以及使用该方法的编码器
US8675646B2 (en) 2009-12-10 2014-03-18 Samsung Electronics Co., Ltd. Method for encoding information object and encoder using the same
CN102770911B (zh) * 2009-12-10 2015-01-28 三星电子株式会社 用于编码信息对象的方法以及使用该方法的编码器
US9438375B2 (en) 2009-12-10 2016-09-06 Samsung Electronics Co., Ltd Method for encoding information object and encoder using the same
US10056944B2 (en) 2011-02-01 2018-08-21 Fu Da Tong Technology Co., Ltd. Data determination method for supplying-end module of induction type power supply system and related supplying-end module
US9831687B2 (en) 2011-02-01 2017-11-28 Fu Da Tong Technology Co., Ltd. Supplying-end module for induction-type power supply system and signal analysis circuit therein
US10038338B2 (en) 2011-02-01 2018-07-31 Fu Da Tong Technology Co., Ltd. Signal modulation method and signal rectification and modulation device
US10289142B2 (en) 2011-02-01 2019-05-14 Fu Da Tong Technology Co., Ltd. Induction type power supply system and intruding metal detection method thereof
US10312748B2 (en) 2011-02-01 2019-06-04 Fu Da Tong Techology Co., Ltd. Signal analysis method and circuit
US10615645B2 (en) 2011-02-01 2020-04-07 Fu Da Tong Technology Co., Ltd Power supply device of induction type power supply system and NFC device identification method of the same
US10630113B2 (en) 2011-02-01 2020-04-21 Fu Da Tong Technology Co., Ltd Power supply device of induction type power supply system and RF magnetic card identification method of the same
US9960639B2 (en) 2015-01-14 2018-05-01 Fu Da Tong Technology Co., Ltd. Supplying-end module of induction type power supply system and voltage measurement method thereof
US10153665B2 (en) 2015-01-14 2018-12-11 Fu Da Tong Technology Co., Ltd. Method for adjusting output power for induction type power supply system and related supplying-end module
CN105049008B (zh) * 2015-06-02 2017-12-12 富达通科技股份有限公司 信号调制方法及信号整流及调制装置
CN105049008A (zh) * 2015-06-02 2015-11-11 富达通科技股份有限公司 信号调制方法及信号整流及调制装置
US10114396B2 (en) 2015-10-28 2018-10-30 Fu Da Tong Technology Co., Ltd. Induction type power supply system and intruding metal detection method thereof

Also Published As

Publication number Publication date
BR9504305A (pt) 1997-04-08
DE69523407D1 (de) 2001-11-29
JPH08235784A (ja) 1996-09-13
EP0709844A2 (en) 1996-05-01
RU2155388C2 (ru) 2000-08-27
JP2996612B2 (ja) 2000-01-11
DE69523407T2 (de) 2002-05-29
TW284881B (zh) 1996-09-01
EP0709844A3 (en) 1999-01-07
EP0709844B1 (en) 2001-10-24
ES2163477T3 (es) 2002-02-01
CN1104722C (zh) 2003-04-02
US5642241A (en) 1997-06-24
CA2159291C (en) 2002-04-23
CA2159291A1 (en) 1996-05-01

Similar Documents

Publication Publication Date Title
CN1104722C (zh) 用独一预编码器产生交错－ｎｒｚｉ调制的数字信号记录装置
JP3638616B2 (ja) 記録担体上にデジタル情報信号を記録するための装置
CN1080919C (zh) 数字信号记录设备
US20080151726A1 (en) Optical disc recording and reproducing apparatus and optical disc recording and reproducing method
US8548960B2 (en) Music processing method and apparatus to use music data or metadata of music data regardless of an offset discrepancy
JPS60160755A (ja) 符号変調方式
CN1138270C (zh) 信息信号在记录载体上的轨迹中的记录和重放
EP0310356A2 (en) Data reproducing apparatus
CN1066337A (zh) 数字调制方法和数字调制装置
JP2947081B2 (ja) デジタル情報変調装置
US7120102B2 (en) Jitter detection apparatus and jitter detection method
KR0160733B1 (ko) 디지탈 신호 기록장치
JP3610089B2 (ja) ディジタル変調回路及びディジタル記録装置
JP3223560B2 (ja) 波形データ読出し装置
JPH0877713A (ja) 信号処理装置
JP2844676B2 (ja) 磁気再生装置
KR20000004654A (ko) 디지털 브이씨알의 등화기
JPH0653837A (ja) ディジタル変調装置
JPS6347181B2 (zh)
JP2005025935A (ja) 符号化装置
JPH063942B2 (ja) ディジタル変調方法
JPH08102151A (ja) デジタル信号処理装置
EP0839373A1 (en) Signal recording apparatus for video device using magnetic recording medium
JPH07283838A (ja) 変調方法および復調方法
JPS58104552A (ja) 信号変換方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030402

Termination date: 20140929

EXPY Termination of patent right or utility model