CN114242778B - 高频率大功率的沟槽mos场效应管 - Google Patents
高频率大功率的沟槽mos场效应管 Download PDFInfo
- Publication number
- CN114242778B CN114242778B CN202210164391.5A CN202210164391A CN114242778B CN 114242778 B CN114242778 B CN 114242778B CN 202210164391 A CN202210164391 A CN 202210164391A CN 114242778 B CN114242778 B CN 114242778B
- Authority
- CN
- China
- Prior art keywords
- layer
- doping
- doped epitaxial
- epitaxial layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 230000007704 transition Effects 0.000 claims abstract description 62
- 238000012360 testing method Methods 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 29
- 230000006378 damage Effects 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000003068 static effect Effects 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 6
- 230000007246 mechanism Effects 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于沟槽MOS场效应管技术领域，具体公开了一种高频率大功率的沟槽MOS场效应管，其包括管内本体，管内本体包括最底层的衬底层以及在衬底层上形成的N掺杂外延层，所述N掺杂外延层顶部向下形成有沟槽和P深阱，所述的沟槽底部为N掺杂外延层；所述的N掺杂外延层顶部还设置P型掺杂层，所述的P型掺杂层在非沟槽位置且所述的P型掺杂层在非P深阱位置，所述P型掺杂层顶部设置栅氧化层，所述的沟槽与N掺杂外延层交界位置也设置栅氧化层，所述N掺杂外延层形成时在底部形成预留槽，预留槽用于测试与外连接，所述的预留槽与N掺杂外延层之间设置过渡掺杂层，所述过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”。
Description
技术领域
本发明属于沟槽MOS场效应管技术领域，具体涉及专门用于测试各层的电学参数的高频率大功率的沟槽MOS场效应管。
背景技术
在MOS管制作中需要根据测试的结果调整MOS各层的厚度和掺杂具体参数以研发确定最佳效果的MOS管，尤其是高频率大功率沟槽MOS管对相关参数要求更高，最佳的研究手段需要能够针对每一个型号的产品测试各层的电学参数，然后基于测试结果调整各层的厚度与掺杂浓度，并且这种工作需要很多次循环往复，但是现有技术中MOS管生产之后都是封装的并不方便对其本机内部进行测试，所以有必要研究一种专门用于测试各层的电学参数的且封装外壳可以拆卸的MOS管，在相关现有技术中还没有类似的技术的披露。
发明内容
本发明的目的在于提供高频率大功率的沟槽MOS场效应管，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：高频率大功率的沟槽MOS场效应管，包括管内本体，管内本体包括最底层的衬底层以及在衬底层上形成的N掺杂外延层，所述N掺杂外延层顶部向下形成有沟槽和P深阱，所述的沟槽底部为N掺杂外延层；所述的N掺杂外延层顶部还设置P型掺杂层，所述的P型掺杂层在非沟槽位置且所述的P型掺杂层在非P深阱位置，所述的P型掺杂层顶部设置栅氧化层，所述的沟槽与N掺杂外延层交界位置也设置栅氧化层，所述N掺杂外延层形成时在底部形成预留槽，预留槽用于测试与外连接，所述的预留槽与N掺杂外延层之间设置过渡掺杂层，所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”。
优选的所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层、预留槽的N掺杂外延层与不设置过渡掺杂层、预留槽的N掺杂外延层相比，两者的雪崩破坏极限条件相同。
优选的所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层、预留槽的N掺杂外延层与不设置过渡掺杂层、预留槽的N掺杂外延层相比，两者的外加单触发脉冲与外加直流功率发热破坏条件相同。
优选的所述的栅氧化层上部还设置绝缘层，所述的绝缘层上部设置金属层，所述的金属层向下形成沟槽与多晶硅层欧姆接触。
优选的所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层、预留槽的N掺杂外延层与不设置过渡掺杂层、预留槽的N掺杂外延层相比，两者的振荡破坏条件相同。
优选的所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层、预留槽的N掺杂外延层与不设置过渡掺杂层、预留槽的N掺杂外延层相比，两者的寄生二极管条件相同。
所述的管内本体外侧设置有接线引脚，管内本体上设置有拆卸盖，拆卸盖下表面固定有卡块，便于对拆卸盖进行安装，管内本体内侧壁开设有卡槽，拆卸盖与管内本体通过卡块及卡槽进行配合，拆卸盖下表面边缘设置有凸块，凸块一侧固定有绝缘密封垫，拆卸盖上固定有导热块，导热块上设置有隔热板。
优选的管内本体外侧设置有防静电短路机构，防静电短路机构包括调整条、预留外槽及导电铝杆，管内本体前表面开设有预留外槽，预留外槽与管内本体的预留槽贯通，预留外槽内侧通过过盈配合连接有连接柱，连接柱一端固定有调整条，调整条一侧固定有导电铝杆。
优选的调整条上开设有缺口，缺口沿调整条短边中心对称设置有两处。
优选的拆卸盖内侧上端开设有凹槽，凹槽纵截面为半圆形。
与现有技术相比，本发明的有益效果是：
本申请过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”，通过这样可以确保作为测试使用整体的半导体特性与正常产品一致，比如，确保测试中雪崩破坏极限条件能够作为已知的不变条件以确定其他条件与测试要素的关系；确保测试中外加单触发脉冲与外加直流功率发热破坏条件能够作为已知的不变条件以确定其他条件与测试要素的关系，确保测试中振荡破坏条件能够作为已知的不变条件以确定其他条件与测试要素的关系，确保测试中寄生二极管的条件能够作为已知的不变条件以确定其他条件与测试要素的关系。在具体的检测支持结构上本申请向背离管内本体的一侧拉动拆卸盖，这时拆卸盖带动卡块从卡槽内侧脱离，进而即可对管内本体内侧进行检测，检测后逆序操作即可。本申请提供了专门用于测试各层的电学参数的且封装外壳可以拆卸的MOS管。
附图说明
图1为本发明的整体结构示意图。
图2为本发明的图1的A处放大结构示意图。
图3为本发明的导热块结构示意图。
图4为本发明的导电铝杆结构示意图。
图5为本发明的管内本体结构示意图。
图中：1、管内本体；2、接线引脚；3、调整条；4、预留外槽；5、隔热板；6、卡块；7、拆卸盖；8、绝缘密封垫；9、凹槽；10、导热块；11、导电铝杆；12、连接柱；13、缺口；100、绝缘层；101、金属层；102、多晶硅层；103、N掺杂外延层；104、栅氧化层；105、P深阱；106、P型掺杂层；107、预留槽；108、过渡掺杂层；109、衬底层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请的高频率大功率的沟槽MOS场效应管实施例包括管内本体1，如图5，管内本体1包括最底层的衬底层109以及在衬底层109上形成的N掺杂外延层103，所述的N掺杂外延层103顶部向下形成有沟槽和P深阱105，所述的沟槽底部为N掺杂外延层103；所述的N掺杂外延层103顶部还设置P型掺杂层106，所述的P型掺杂层106在非沟槽位置且所述的P型掺杂层106在非P深阱105位置，所述的P型掺杂层106顶部设置栅氧化层104，所述的沟槽与N掺杂外延层103交界位置也设置栅氧化层104，所述N掺杂外延层103形成时在底部形成预留槽107，预留槽107用于测试与外连接（在原有的形成工艺中直接形成即可），所述的预留槽107与N掺杂外延层103之间设置过渡掺杂层108，所述的过渡掺杂层108掺杂物质与掺杂浓度被配置“可还原N掺杂外延层103的整体半导体特性”；更具体的实施中，所述的栅氧化层104上部还设置绝缘层100，所述的绝缘层100上部设置金属层101，所述的金属层101向下形成沟槽与多晶硅层102欧姆接触；在具体实施中，所述的过渡掺杂层108掺杂物质与掺杂浓度被配置“可还原N掺杂外延层103的整体半导体特性”具体是指的在N掺杂外延层103参与导电的过程中将配置过渡掺杂层108掺杂物质与掺杂浓度使得配置之后的N掺杂外延层103整体参与导电的特性相比与没有设置预留槽107及过渡掺杂层108的N掺杂外延层103相比没有变化，所以配置过渡掺杂层108之后可还原N掺杂外延层103的整体半导体特性，被还原的N掺杂外延层103是指的未进行配置之前的N掺杂外延层103，这是因为本申请实施中作为测试使用需要整体的半导体特性与正常产品一致（未配置预留槽107及过渡掺杂层108的产品），所以才需要对过渡掺杂层108特殊配置，实施中一般仅仅需要调整过渡掺杂层108的掺杂浓度即可实现。
更有选的实施中，所述的过渡掺杂层108掺杂物质与掺杂浓度被配置“可还原N掺杂外延层103的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层108、预留槽107的N掺杂外延层103与不设置过渡掺杂层108、预留槽107的N掺杂外延层103相比，两者的雪崩破坏极限条件相同；也即在实施中设置过渡掺杂层108、预留槽107的N掺杂外延层103其雪崩破坏极限条件与不设置过渡掺杂层108、预留槽107的N掺杂外延层103相比是一样的，这样可以确保测试中雪崩破坏极限条件能够作为已知的不变条件以确定其他条件与测试要素的关系。
更有选的实施中，所述的过渡掺杂层108掺杂物质与掺杂浓度被配置“可还原N掺杂外延层103的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层108、预留槽107的N掺杂外延层103与不设置过渡掺杂层108、预留槽107的N掺杂外延层103相比，两者的外加单触发脉冲与外加直流功率发热破坏条件相同；也即在实施中设置过渡掺杂层108、预留槽107的N掺杂外延层103其外加单触发脉冲与外加直流功率发热破坏条件与不设置过渡掺杂层108、预留槽107的N掺杂外延层103相比是一样的，这样可以确保测试中外加单触发脉冲与外加直流功率发热破坏条件能够作为已知的不变条件以确定其他条件与测试要素的关系。
更有选的实施中，所述的过渡掺杂层108掺杂物质与掺杂浓度被配置“可还原N掺杂外延层103的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层108、预留槽107的N掺杂外延层103与不设置过渡掺杂层108、预留槽107的N掺杂外延层103相比，两者的振荡破坏条件相同；也即在实施中设置过渡掺杂层108、预留槽107的N掺杂外延层103其振荡破坏条件与不设置过渡掺杂层108、预留槽107的N掺杂外延层103相比是一样的，这样可以确保测试中振荡破坏条件能够作为已知的不变条件以确定其他条件与测试要素的关系。
更有选的实施中，所述的过渡掺杂层108掺杂物质与掺杂浓度被配置“可还原N掺杂外延层103的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层108、预留槽107的N掺杂外延层103与不设置过渡掺杂层108、预留槽107的N掺杂外延层103相比，两者的寄生二极管条件相同；也即在实施中设置过渡掺杂层108、预留槽107的N掺杂外延层103其寄生二极管的条件与不设置过渡掺杂层108、预留槽107的N掺杂外延层103相比是一样的，这样可以确保测试中寄生二极管的条件能够作为已知的不变条件以确定其他条件与测试要素的关系。
在实施之中本申请过渡掺杂层108掺杂物质与掺杂浓度被配置“可还原N掺杂外延层103的整体半导体特性”，通过这样可以确保作为测试使用整体的半导体特性与正常产品一致，比如，确保测试中雪崩破坏极限条件能够作为已知的不变条件以确定其他条件与测试要素的关系；确保测试中外加单触发脉冲与外加直流功率发热破坏条件能够作为已知的不变条件以确定其他条件与测试要素的关系，确保测试中振荡破坏条件能够作为已知的不变条件以确定其他条件与测试要素的关系，确保测试中寄生二极管的条件能够作为已知的不变条件以确定其他条件与测试要素的关系。
本申请高频率大功率的沟槽MOS场效应管实施例如图1-4所示，包括管内本体1，管内本体1外侧设置有接线引脚2（接线引脚2由金属层101引出），管内本体1上设置有拆卸盖7，拆卸盖7下表面固定有卡块6，便于对拆卸盖7进行安装，管内本体1内侧壁开设有卡槽，拆卸盖7与管内本体1通过卡块6及卡槽进行配合，便于快速对拆卸盖7进行安装固定，拆卸盖7下表面边缘设置有凸块，凸块一侧固定有绝缘密封垫8，便于拆卸盖7与管内本体1连接处的密封效果，拆卸盖7上固定有导热块10，便于增大与外侧自然风接触面积，提高风冷散热效果，导热块10上设置有隔热板5。
优选地管内本体1外侧设置有防静电短路机构，防静电短路机构包括调整条3、预留外槽4及导电铝杆11，管内本体1前表面开设有预留外槽4，预留外槽4与管内本体1的预留槽107贯通，预留外槽4内侧通过过盈配合连接有连接柱12，连接柱12一端固定有调整条3，调整条3一侧固定有导电铝杆11，导电铝杆11与接线引脚2相接触，便于使接线引脚2形成短路，预防静电破坏管内本体1内部。
本实施例中，优选的，调整条3上开设有缺口13，便于操作调整条3的位置，缺口13沿调整条3短边中心对称设置有两处，优选的，调整条3设置有两个。
本实施例中，优选的，拆卸盖7内侧上端开设有凹槽9，凹槽9纵截面为半圆形，便于提高热交换面积，增大散热。
在具体实施中时，本申请测试者操作（或者使用工具）向背离管内本体1的一侧拉动拆卸盖7，这时拆卸盖7带动卡块6从卡槽内侧脱离，进而即可对管内本体1内侧进行检测，检测后逆序操作即可，通过绝缘密封垫8增大了拆卸盖7与管内本体1的接触密封效果，拆卸盖7下表面开设有凹槽9，可增大与拆卸盖7的热接触面积，提高向外侧散热效果，在不使用检测情况下，可使导电铝杆11与两个接线引脚2接触，调整条3发生形变，可以很好的使导电铝杆11与接线引脚2相接触，进而使管内本体1短路，避免静电破坏管内本体1内部。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (10)
1.高频率大功率的沟槽MOS场效应管，包括管内本体，管内本体包括最底层的衬底层以及在衬底层上形成的N掺杂外延层，所述N掺杂外延层顶部向下形成有沟槽和P深阱，所述的沟槽底部为N掺杂外延层；所述的N掺杂外延层顶部还设置P型掺杂层，所述的P型掺杂层在非沟槽位置且所述的P型掺杂层在非P深阱位置，所述的P型掺杂层顶部设置栅氧化层，所述的沟槽与N掺杂外延层交界位置也设置栅氧化层，其特征在于，所述N掺杂外延层形成时在底部形成预留槽，预留槽用于测试与外连接，所述的预留槽与N掺杂外延层之间设置过渡掺杂层，所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”。
2.根据权利要求1所述的高频率大功率的沟槽MOS场效应管，其特征在于：所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层、预留槽的N掺杂外延层与不设置过渡掺杂层、预留槽的N掺杂外延层相比，两者的雪崩破坏极限条件相同。
3.根据权利要求1所述的高频率大功率的沟槽MOS场效应管，其特征在于：所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层、预留槽的N掺杂外延层与不设置过渡掺杂层、预留槽的N掺杂外延层相比，两者的外加单触发脉冲与外加直流功率发热破坏条件相同。
4.根据权利要求1所述的高频率大功率的沟槽MOS场效应管，其特征在于：所述的栅氧化层上部还设置绝缘层，所述的绝缘层上部设置金属层，所述的金属层向下形成沟槽与多晶硅层欧姆接触。
5.根据权利要求1所述的高频率大功率的沟槽MOS场效应管，其特征在于：所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层、预留槽的N掺杂外延层与不设置过渡掺杂层、预留槽的N掺杂外延层相比，两者的振荡破坏条件相同。
6.根据权利要求1所述的高频率大功率的沟槽MOS场效应管，其特征在于：所述的过渡掺杂层掺杂物质与掺杂浓度被配置“可还原N掺杂外延层的整体半导体特性”，具体的，配置掺杂物质和/或掺杂浓度满足的条件包括：设置过渡掺杂层、预留槽的N掺杂外延层与不设置过渡掺杂层、预留槽的N掺杂外延层相比，两者的寄生二极管条件相同。
7.根据权利要求1所述的高频率大功率的沟槽MOS场效应管，其特征在于：所述的管内本体外侧设置有接线引脚，管内本体上设置有拆卸盖，拆卸盖下表面固定有卡块，便于对拆卸盖进行安装，管内本体内侧壁开设有卡槽，拆卸盖与管内本体通过卡块及卡槽进行配合，拆卸盖下表面边缘设置有凸块，凸块一侧固定有绝缘密封垫，拆卸盖上固定有导热块，导热块上设置有隔热板。
8.根据权利要求7所述的高频率大功率的沟槽MOS场效应管，其特征在于：管内本体外侧设置有防静电短路机构，防静电短路机构包括调整条、预留外槽及导电铝杆，管内本体前表面开设有预留外槽，预留外槽与管内本体的预留槽贯通，预留外槽内侧通过过盈配合连接有连接柱，连接柱一端固定有调整条，调整条一侧固定有导电铝杆。
9.根据权利要求1所述的高频率大功率的沟槽MOS场效应管，其特征在于：调整条上开设有缺口，缺口沿调整条短边中心对称设置有两处。
10.根据权利要求1所述的高频率大功率的沟槽MOS场效应管，其特征在于：拆卸盖内侧上端开设有凹槽，凹槽纵截面为半圆形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210164391.5A CN114242778B (zh) | 2022-02-23 | 2022-02-23 | 高频率大功率的沟槽mos场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210164391.5A CN114242778B (zh) | 2022-02-23 | 2022-02-23 | 高频率大功率的沟槽mos场效应管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114242778A CN114242778A (zh) | 2022-03-25 |
| CN114242778B true CN114242778B (zh) | 2022-05-17 |
Family
ID=80747740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210164391.5A Active CN114242778B (zh) | 2022-02-23 | 2022-02-23 | 高频率大功率的沟槽mos场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242778B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1572018A (zh) * | 2001-10-04 | 2005-01-26 | 通用半导体公司 | 具有浮岛电压维持层的功率半导体器件的制造方法 |
| CN108831842A (zh) * | 2018-06-08 | 2018-11-16 | 上海华虹宏力半导体制造有限公司 | 检测对准偏移的方法 |
| JP2020047675A (ja) * | 2018-09-14 | 2020-03-26 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10261457B3 (de) * | 2002-12-31 | 2004-03-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit einem Transistorarray aus vertikalen FET-Auswahltransistoren |
| JP5259211B2 (ja) * | 2008-02-14 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN103779329B (zh) * | 2012-10-23 | 2016-11-16 | 无锡华润上华半导体有限公司 | 用于mosfet噪声测试的半导体测试结构 |
| CN105514158A (zh) * | 2014-09-24 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构和测试结构的形成方法、测试方法 |
| TW201724510A (zh) * | 2015-05-15 | 2017-07-01 | 西凱渥資訊處理科技公司 | 使用基板開口之射頻隔離 |
-
2022
- 2022-02-23 CN CN202210164391.5A patent/CN114242778B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1572018A (zh) * | 2001-10-04 | 2005-01-26 | 通用半导体公司 | 具有浮岛电压维持层的功率半导体器件的制造方法 |
| CN108831842A (zh) * | 2018-06-08 | 2018-11-16 | 上海华虹宏力半导体制造有限公司 | 检测对准偏移的方法 |
| JP2020047675A (ja) * | 2018-09-14 | 2020-03-26 | 富士電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114242778A (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459142B1 (en) | Power MOSFET | |
| CN208159088U (zh) | 一种散热封装装置 | |
| CN114242778B (zh) | 高频率大功率的沟槽mos场效应管 | |
| CN100394589C (zh) | 半导体元件热辐射结构及散热器 | |
| WO2019034036A1 (zh) | 半导体封装结构及半导体器件 | |
| CN215118883U (zh) | 一种新型mos管 | |
| CN212542429U (zh) | 一种新型igbt半桥模块结构 | |
| JP7302670B2 (ja) | 半導体装置 | |
| EP2492968A1 (en) | Junction box for photovoltaic component | |
| KR102176925B1 (ko) | 자동차 수냉식 인버터모듈용 냉각구조 | |
| CN116705724B (zh) | 一种便于维护且使用寿命长的mos晶体管 | |
| CN209199915U (zh) | 一种mos管散热装置 | |
| CN215069952U (zh) | 一种特性稳定的场效应管 | |
| CN208538827U (zh) | 具有散热功能的功率器件 | |
| CN206864450U (zh) | 晶体管绝缘护套 | |
| CN219658719U (zh) | 光伏旁路二极管模块 | |
| CN215377400U (zh) | 一种低损耗的贴片式mos管 | |
| CN214411213U (zh) | 一种防烧坏mos管改良结构 | |
| CN217691139U (zh) | 一种耐高压的结型场效应管 | |
| CN216671637U (zh) | 高可靠性mosfet晶体管 | |
| CN2549592Y (zh) | 一种热管散热器 | |
| CN212342639U (zh) | 大功率mosfet器件 | |
| CN213366602U (zh) | 沟槽式功率mos半导体器件 | |
| CN2255100Y (zh) | 安装面绝缘型功率器件 | |
| CN208507682U (zh) | 一种屏蔽槽栅功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: High frequency and high power trench MOS Field-effect transistor Effective date of registration: 20230609 Granted publication date: 20220517 Pledgee: Zaozhuang rural commercial bank Limited by Share Ltd. Yicheng sub branch Pledgor: Shandong Jingxin Kechuang Semiconductor Co.,Ltd. Registration number: Y2023980043266 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20220517 Pledgee: Zaozhuang rural commercial bank Limited by Share Ltd. Yicheng sub branch Pledgor: Shandong Jingxin Kechuang Semiconductor Co.,Ltd. Registration number: Y2023980043266 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: High frequency and high power trench MOSFETs Granted publication date: 20220517 Pledgee: Zaozhuang rural commercial bank Limited by Share Ltd. Yicheng sub branch Pledgor: Shandong Jingxin Kechuang Semiconductor Co.,Ltd. Registration number: Y2024980018411 |