CN216671637U - 高可靠性mosfet晶体管 - Google Patents
高可靠性mosfet晶体管 Download PDFInfo
- Publication number
- CN216671637U CN216671637U CN202123227287.6U CN202123227287U CN216671637U CN 216671637 U CN216671637 U CN 216671637U CN 202123227287 U CN202123227287 U CN 202123227287U CN 216671637 U CN216671637 U CN 216671637U
- Authority
- CN
- China
- Prior art keywords
- type
- region
- base region
- heavily doped
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型公开一种高可靠性MOSFET晶体管，所述MOS器件包括至少2个MOS器件单胞，所述MOS器件单胞进一步包括：重掺杂N型漏极层和N型掺杂外延层，一左栅极区、右栅极区分别位于凸起部的两侧，左栅极区位于重掺杂N型左源极区与中央区域之间的P型左基区区域上方，右栅极区位于重掺杂N型右源极区与中央区域之间的P型右基区区域上方，左栅极区的右侧、下部与P型上基区、P型左基区之间通过一第一绝缘层电隔离；相邻P型左基区和P型右基区之间具有一N掺杂深阱部，此N掺杂深阱部的下端延伸至N型掺杂外延层的下部区域。本发明既使器件的导通电阻得到有效降低，也改善了漏电流，进而使崩溃效应不容易产生。
Description
技术领域
本实用新型涉及金氧半场效晶体管技术领域，尤其涉及一种高可靠性MOSFET晶体管。
背景技术
沟槽功率MOSFET是继平面VDMOS之后新发展起来的一种高效开关器件，由于其有输入阻抗高，驱动电流小，开关速度快，高温特性好等优点被广泛应用于电力电子领域。现有技术MOSFET器件如图1所示，现有技术MOSFET在技术上仍然存在改进的空间。
发明内容
本实用新型的目的是提供一种高可靠性MOSFET晶体管，该高可靠性MOSFET晶体管既使器件的导通电阻得到有效降低，也降低了漏电流，进而使崩溃效应不容易产生。
为达到上述目的，本实用新型采用的技术方案是：一种高可靠性MOSFET晶体管，所述MOS器件包括至少2个MOS器件单胞，所述MOS器件单胞进一步包括：位于硅片下部的重掺杂N型漏极层和位于硅片中上部的N型掺杂外延层，此N型掺杂外延层的中央区域具有一往上延伸的凸起部，所述N型掺杂外延层上部且位于中央区域两侧分别具有P型左基区和P型右基区，所述凸起部的上部具有一P型上基区，所述P型左基区和P型右基区各自上部分别具有重掺杂N型左源极区和重掺杂N型右源极区，所述P型上基区的上部且位于左右两侧间隔地设置有重掺杂N型左上源极区、重掺杂N型右上源极区；
一左栅极区、右栅极区分别位于凸起部的两侧，所述左栅极区位于重掺杂N型左源极区与中央区域之间的P型左基区区域上方，所述右栅极区位于重掺杂N型右源极区与中央区域之间的P型右基区区域上方，所述左栅极区的右侧、下部与P型上基区、P型左基区之间通过一第一绝缘层电隔离，所述右栅极区的左侧、下部与P型上基区、P型右基区之间通过一第二绝缘层电隔离；相邻P型左基区和P型右基区之间具有一N掺杂深阱部，此N掺杂深阱部的下端延伸至N型掺杂外延层的下部区域。
上述技术方案中进一步改进的方案如下：
1、上述方案中，一源极金属层覆盖于重掺杂N型左源极区、重掺杂N型右源极区、重掺杂N型左上源极区和重掺杂N型右上源极区各自的上表面。
2、上述方案中，一漏极金属层覆盖于重掺杂N型漏极层的下表面。
3、上述方案中，所述N型掺杂外延层的深度与N掺杂深阱部的深度比例为10：7~9。
4、上述方案中，所述重掺杂N型左源极区、重掺杂N型右源极区与各自对应的P型左基区、P型右基区深度比为2~4：10。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
1、本实用新型高可靠性MOSFET晶体管，其MOS器件包括至少2个MOS器件单胞，相邻P型左基区和P型右基区之间具有一N掺杂深阱部，此N掺杂深阱部的下端延伸至N型掺杂外延层的下部区域，降低了漏电流，进而使崩溃效应不容易产生。
2、本实用新型高可靠性MOSFET晶体管，其N型掺杂外延层的中央区域具有一往上延伸的凸起部，N型掺杂外延层上部且位于中央区域两侧分别具有P型左基区和P型右基区，凸起部的上部具有一P型上基区，P型左基区和P型右基区各自上部分别具有重掺杂N型左源极区和重掺杂N型右源极区，P型上基区的上部且位于左右两侧间隔地设置有重掺杂N型左上源极区、重掺杂N型右上源极区；一左栅极区、右栅极区分别位于凸起部的两侧，左栅极区位于重掺杂N型左源极区与中央区域之间的P型左基区区域上方，右栅极区位于重掺杂N型右源极区与中央区域之间的P型右基区区域上方，既在单位面积内有效地增加了电流通道的密度，使器件的导通电阻得到有效降低，也在同等反向电压的施加下，空间电荷层得到更好延伸，平滑了电场的集中，降低了最高电场强度，使空间电荷层中的电场强度得到有效缓解，具有更优的耐压特性。
附图说明
附图1为现有技术的金氧半场效晶体管的结构示意图；
附图2为本实用新型高可靠性MOSFET晶体管的结构示意图；
附图3为现有技术的金氧半场效晶体管的电场分布图；
附图4为本实用新型高可靠性MOSFET晶体管的电场分布图。
以上附图中：1、硅片；2、重掺杂N型漏极层；3、N型掺杂外延层；4、凸起部；51、P型左基区；52、P型右基区；6、P型上基区；71、重掺杂N型左源极区；72、重掺杂N型右源极区；8、中央区域；91、重掺杂N型左上源极区；92、重掺杂N型右上源极区；101、左栅极区；102、右栅极区；11、第一绝缘层；12、第二绝缘层；13、源极金属层；14、漏极金属层；15、MOS器件单胞；16、N掺杂深阱部。
具体实施方式
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
实施例1：一种高可靠性MOSFET晶体管，所述MOS器件包括至少2个MOS器件单胞15，所述MOS器件单胞15进一步包括：位于硅片1下部的重掺杂N型漏极层2和位于硅片1中上部的N型掺杂外延层3，此N型掺杂外延层3的中央区域8具有一往上延伸的凸起部4，所述N型掺杂外延层3上部且位于中央区域8两侧分别具有P型左基区51和P型右基区52，所述凸起部4的上部具有一P型上基区6，所述P型左基区51和P型右基区52各自上部分别具有重掺杂N型左源极区71和重掺杂N型右源极区72，所述P型上基区6的上部且位于左右两侧间隔地设置有重掺杂N型左上源极区91、重掺杂N型右上源极区92；
一左栅极区101、右栅极区102分别位于凸起部4的两侧，所述左栅极区101位于重掺杂N型左源极区71与中央区域8之间的P型左基区51区域上方，所述右栅极区102位于重掺杂N型右源极区72与中央区域8之间的P型右基区52区域上方，所述左栅极区101的右侧、下部与P型上基区6、P型左基区51之间通过一第一绝缘层11电隔离，所述右栅极区102的左侧、下部与P型上基区6、P型右基区52之间通过一第二绝缘层12电隔离；相邻P型左基区51和P型右基区52之间具有一N掺杂深阱部16，此N掺杂深阱部16的下端延伸至N型掺杂外延层3的下部区域。
一漏极金属层14覆盖于重掺杂N型漏极层2的下表面。
上述N型掺杂外延层3的深度与N掺杂深阱部16的深度比例为10：8。
上述重掺杂N型左源极区71、重掺杂N型右源极区72与各自对应的P型左基区51、P型右基区52深度比为3.2：10。
实施例2：一种高可靠性MOSFET晶体管，所述MOS器件包括至少2个MOS器件单胞15，所述MOS器件单胞15进一步包括：位于硅片1下部的重掺杂N型漏极层2和位于硅片1中上部的N型掺杂外延层3，此N型掺杂外延层3的中央区域8具有一往上延伸的凸起部4，所述N型掺杂外延层3上部且位于中央区域8两侧分别具有P型左基区51和P型右基区52，所述凸起部4的上部具有一P型上基区6，所述P型左基区51和P型右基区52各自上部分别具有重掺杂N型左源极区71和重掺杂N型右源极区72，所述P型上基区6的上部且位于左右两侧间隔地设置有重掺杂N型左上源极区91、重掺杂N型右上源极区92；
一左栅极区101、右栅极区102分别位于凸起部4的两侧，所述左栅极区101位于重掺杂N型左源极区71与中央区域8之间的P型左基区51区域上方，所述右栅极区102位于重掺杂N型右源极区72与中央区域8之间的P型右基区52区域上方，所述左栅极区101的右侧、下部与P型上基区6、P型左基区51之间通过一第一绝缘层11电隔离，所述右栅极区102的左侧、下部与P型上基区6、P型右基区52之间通过一第二绝缘层12电隔离；相邻P型左基区51和P型右基区52之间具有一N掺杂深阱部16，此N掺杂深阱部16的下端延伸至N型掺杂外延层3的下部区域。
一源极金属层13覆盖于重掺杂N型左源极区71、重掺杂N型右源极区72、重掺杂N型左上源极区91和重掺杂N型右上源极区92各自的上表面。
上述N型掺杂外延层3的深度与N掺杂深阱部16的深度比例为10：7.2。
上述重掺杂N型左源极区71、重掺杂N型右源极区72与各自对应的P型左基区51、P型右基区52深度比为2.5：10。
通过对比图3和图4可以知，采用上述高可靠性MOSFET晶体管时，其N型掺杂外延层的中央区域具有一往上延伸的凸起部，N型掺杂外延层上部且位于中央区域两侧分别具有P型左基区和P型右基区，凸起部的上部具有一P型上基区，P型左基区和P型右基区各自上部分别具有重掺杂N型左源极区和重掺杂N型右源极区，P型上基区的上部且位于左右两侧间隔地设置有重掺杂N型左上源极区、重掺杂N型右上源极区；一左栅极区、右栅极区分别位于凸起部的两侧，左栅极区位于重掺杂N型左源极区与中央区域之间的P型左基区区域上方，右栅极区位于重掺杂N型右源极区与中央区域之间的P型右基区区域上方，既在单位面积内有效地增加了电流通道的密度，使器件的导通电阻得到有效降低，也在同等反向电压的施加下，空间电荷层得到更好延伸，平滑了电场的集中，降低了最高电场强度，使空间电荷层中的电场强度得到有效缓解，使新结构具有更优的耐压特性；
还有，其MOS器件包括至少2个MOS器件单胞，相邻P型左基区和P型右基区之间具有一N掺杂深阱部，此N掺杂深阱部的下端延伸至N型掺杂外延层的下部区域，降低了漏电流，进而使崩溃效应不容易产生。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (5)
1.一种高可靠性MOSFET晶体管，其特征在于：所述MOS器件包括至少2个MOS器件单胞（15），所述MOS器件单胞（15）进一步包括：位于硅片（1）下部的重掺杂N型漏极层（2）和位于硅片（1）中上部的N型掺杂外延层（3），此N型掺杂外延层（3）的中央区域（8）具有一往上延伸的凸起部（4），所述N型掺杂外延层（3）上部且位于中央区域（8）两侧分别具有P型左基区（51）和P型右基区（52），所述凸起部（4）的上部具有一P型上基区（6），所述P型左基区（51）和P型右基区（52）各自上部分别具有重掺杂N型左源极区（71）和重掺杂N型右源极区（72），所述P型上基区（6）的上部且位于左右两侧间隔地设置有重掺杂N型左上源极区（91）、重掺杂N型右上源极区（92）；
一左栅极区（101）、右栅极区（102）分别位于凸起部（4）的两侧，所述左栅极区（101）位于重掺杂N型左源极区（71）与中央区域（8）之间的P型左基区（51）区域上方，所述右栅极区（102）位于重掺杂N型右源极区（72）与中央区域（8）之间的P型右基区（52）区域上方，所述左栅极区（101）的右侧、下部与P型上基区（6）、P型左基区（51）之间通过一第一绝缘层（11）电隔离，所述右栅极区（102）的左侧、下部与P型上基区（6）、P型右基区（52）之间通过一第二绝缘层（12）电隔离；相邻P型左基区（51）和P型右基区（52）之间具有一N掺杂深阱部（16），此N掺杂深阱部（16）的下端延伸至N型掺杂外延层（3）的下部区域。
2.根据权利要求1所述的高可靠性MOSFET晶体管，其特征在于：一源极金属层（13）覆盖于重掺杂N型左源极区（71）、重掺杂N型右源极区（72）、重掺杂N型左上源极区（91）和重掺杂N型右上源极区（92）各自的上表面。
3.根据权利要求1所述的高可靠性MOSFET晶体管，其特征在于：一漏极金属层（14）覆盖于重掺杂N型漏极层（2）的下表面。
4.根据权利要求1所述的高可靠性MOSFET晶体管，其特征在于：所述N型掺杂外延层（3）的深度与N掺杂深阱部（16）的深度比例为10：7~9。
5.根据权利要求1所述的高可靠性MOSFET晶体管，其特征在于：所述重掺杂N型左源极区（71）、重掺杂N型右源极区（72）与各自对应的P型左基区（51）、P型右基区（52）深度比为2~4：10。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123227287.6U CN216671637U (zh) | 2021-12-21 | 2021-12-21 | 高可靠性mosfet晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123227287.6U CN216671637U (zh) | 2021-12-21 | 2021-12-21 | 高可靠性mosfet晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216671637U true CN216671637U (zh) | 2022-06-03 |
Family
ID=81797870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202123227287.6U Active CN216671637U (zh) | 2021-12-21 | 2021-12-21 | 高可靠性mosfet晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216671637U (zh) |
-
2021
- 2021-12-21 CN CN202123227287.6U patent/CN216671637U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4817827B2 (ja) | 半導体装置 | |
| US7122860B2 (en) | Trench-gate semiconductor devices | |
| TWI518911B (zh) | 垂直dmos電晶體 | |
| US6710403B2 (en) | Dual trench power MOSFET | |
| CN210805778U (zh) | 一种SiC-MOS器件结构 | |
| CN107170801B (zh) | 一种提高雪崩耐量的屏蔽栅vdmos器件 | |
| CN212659542U (zh) | 一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN216671637U (zh) | 高可靠性mosfet晶体管 | |
| CN208835068U (zh) | 高可靠性深沟槽功率mos器件 | |
| CN112993021A (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| CN216698364U (zh) | 低导通电阻mosfet半导体器件 | |
| CN216213475U (zh) | 屏蔽栅沟槽型功率mosfet器件 | |
| CN212967713U (zh) | 一种具有均匀掺杂沟道的屏蔽栅mosfet器件 | |
| CN213988891U (zh) | Mos型功率半导体器件 | |
| CN216698376U (zh) | 复合沟道型mosfet器件 | |
| CN213366605U (zh) | 耐击穿mosfet器件 | |
| CN114388619A (zh) | 双沟道型mosfet半导体器件 | |
| CN109755298B (zh) | 一种沟槽型igbt功率器件 | |
| CN109755304B (zh) | 一种分栅igbt功率器件 | |
| CN212342640U (zh) | 沟槽mos场效应晶体管 | |
| CN218447920U (zh) | 一种新结构低功耗mos场效应晶体管 | |
| CN212342637U (zh) | 垂直功率mos半导体器件 | |
| CN212161822U (zh) | 功率mosfet器件 | |
| CN213366604U (zh) | 垂直结构mos半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240207 Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region after: China Address before: 215000 room 506, building nw01, Suzhou nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region before: China |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240322 Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100 Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd. Country or region after: China Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |