CN114207820A - 包括阶梯结构的微电子装置以及相关存储器装置和电子系统 - Google Patents

包括阶梯结构的微电子装置以及相关存储器装置和电子系统 Download PDF

Info

Publication number
CN114207820A
CN114207820A CN202080052303.1A CN202080052303A CN114207820A CN 114207820 A CN114207820 A CN 114207820A CN 202080052303 A CN202080052303 A CN 202080052303A CN 114207820 A CN114207820 A CN 114207820A
Authority
CN
China
Prior art keywords
structures
conductive
select gate
contact
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080052303.1A
Other languages
English (en)
Other versions
CN114207820B (zh
Inventor
A·S·叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114207820A publication Critical patent/CN114207820A/zh
Application granted granted Critical
Publication of CN114207820B publication Critical patent/CN114207820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种微电子装置包含：堆叠结构，其具有各自包括导电结构和绝缘结构的层，所述堆叠结构包含：阶梯区，其包含阶梯结构；选择栅极接触区；以及存储器阵列区，其在所述阶梯区与所述选择栅极接触区之间；接触结构，其在所述阶梯结构的台阶上；串驱动器，其电耦合到所述接触结构且包含下伏于所述阶梯区的水平边界且在所述水平边界内的晶体管；三阱结构，其下伏于所述存储器阵列区；选择栅极结构，其在所述堆叠结构与所述三阱结构之间；半导电柱结构，其在所述存储器阵列区的水平边界内，且延伸穿过所述堆叠结构和所述选择栅极结构到所述三阱结构；以及选择栅极接触结构，其在所述选择栅极接触区的水平边界内，且延伸穿过所述堆叠结构到所述选择栅极结构。

Description

包括阶梯结构的微电子装置以及相关存储器装置和电子系统
相关申请案的交叉引用
本申请案要求2019年7月26日提交的美国专利申请案序列号16/523,662对“包括阶梯结构的微电子装置以及相关存储器装置和电子系统(Microelectronic DevicesIncluding Staircase Structures,and Related Memory Devices and ElectronicSystems)”的申请日期的权益。
技术领域
在各种实施例中，本公开大体上涉及微电子装置设计和制作领域。更确切地说，本公开涉及包括阶梯结构的微电子装置以及相关存储器装置和电子系统。
背景技术
微电子行业的持续目标是增大例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增大非易失性存储器装置中的存储器密度的一个方式是利用竖直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规的竖直存储器阵列包括延伸穿过导电结构(例如，字线)的层中的开口的竖直存储器串以及竖直存储器串和导电结构的每一接合点处的介电材料。相比于具有晶体管的常规平面(例如，二维)布置的结构，此配置准许通过在裸片上朝上(例如，纵向地、竖直地)构建阵列来使更多数目的开关装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
常规的竖直存储器阵列包括导电结构与接入线(例如，字线)之间的电连接，使得可唯一地选择竖直存储器阵列中的存储器单元以用于写入、读取或擦除操作。形成此电连接的一种方法包括在导电结构层的边缘(例如，水平末端)处形成所谓的至少一个“阶梯”(或“台阶式”)结构。阶梯结构包括限定导电结构的接触区的个别“台阶”，导电接触结构可定位在所述接触区上以提供对导电结构的电接入。
随着竖直存储器阵列技术的进步，已通过形成竖直存储器阵列以包括导电结构的额外层且因此在与其相关联的个别阶梯结构中包括额外阶梯结构和/或额外台阶来提供额外存储器密度。然而，增加堆叠结构的导电结构层的数量(且因此增加阶梯结构的数量和/或个别阶梯结构中的台阶的数量)而不会不合需要地增加堆叠结构的总体宽度(例如，横向覆盖面积)可导致复杂且拥塞的布线路径以将导电结构电连接到存储器装置的额外组件(例如，串驱动器)。此类复杂且拥塞的布线路径可妨碍(或甚至阻止)来自存储器装置的其它组件且在所述其它组件之间的所要连接路径。
鉴于前述，仍需要促进存储器密度增加同时缓解常规微电子装置配置的问题(例如，布线拥塞、连接障碍)的新微电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)配置，且需要包括新微电子装置配置的新电子系统。
发明内容
在一些实施例中，一种微电子装置包含堆叠结构、接触结构、串驱动器、三阱结构、选择栅极结构、半导电柱结构和选择栅极接触结构。堆叠结构具有各自包含导电结构和与导电结构竖直相邻的绝缘结构的层，且包含：阶梯区，其包含具有包含所述层的水平末端的台阶的阶梯结构；选择栅极接触区；以及存储器阵列区，其在阶梯区与选择栅极接触区之间。接触结构在阶梯结构的台阶中的至少一些上。串驱动器电耦合到接触结构，且包含下伏于阶梯区的水平边界且在所述水平边界内的晶体管。三阱结构下伏于存储器阵列区的水平边界且在所述水平边界内。选择栅极结构在堆叠结构与三阱结构之间。半导电柱结构在存储器阵列区的水平边界内，且延伸穿过堆叠结构和选择栅极结构且延伸到三阱结构。选择栅极接触结构在选择栅极接触区的水平边界内，且延伸穿过堆叠结构且延伸到选择栅极结构。
在额外实施例中，一种存储器装置包含堆叠结构、阶梯结构、串驱动器晶体管、选择栅极结构、选择栅极接触结构和竖直延伸的存储器单元串。堆叠结构包含以层布置的交替导电结构和绝缘结构，所述层中的每一个个别地包含导电结构中的一个和绝缘结构中的一个。阶梯结构在堆叠结构内，且具有包含所述层的边缘的台阶。串驱动器晶体管下伏于阶梯结构，且电连接到堆叠结构的导电结构。串驱动器晶体管彼此共享栅极结构。选择栅极结构下伏于堆叠结构，且与串驱动器晶体管的栅极结构水平地相邻。选择栅极接触结构与选择栅极结构电接触，且延伸穿过堆叠结构。竖直延伸的存储器单元串在堆叠结构内，且水平地插入于阶梯结构与选择栅极接触结构之间。
在另外的实施例中，一种3D NAND快闪存储器装置包含堆叠结构、低洼结构、HVNMOS晶体管、导电结构、SGS结构、SGS接触结构、三阱结构和柱结构。堆叠结构包含各自包含字线板和与字线板竖直相邻的绝缘结构的层。低洼结构分布在堆叠结构内，且各自包含具有包含所述层的边缘的台阶的阶梯结构。HVNMOS晶体管下伏于堆叠结构。导电结构从HVNMOS晶体管延伸，且在HVNMOS晶体管与阶梯结构的台阶中的至少一些之间延伸。SGS结构下伏于堆叠结构，且与HVNMOS晶体管水平相邻。SGS接触结构延伸穿过堆叠结构且延伸到SGS结构。三阱结构下伏于SGS结构。柱结构延伸穿过堆叠结构和SGS结构且延伸到三阱结构。柱结构水平地插入于低洼结构与SGS接触结构之间，且各自包含至少部分地由一或多个电荷存储结构包围的半导电柱。
在又另外的实施例中，一种电子系统包含输入装置、输出装置、可操作地耦合到输入装置和输出装置的处理器装置，以及可操作地耦合到处理器装置的存储器装置。存储器装置包含导电堆叠结构、阶梯结构、竖直接触结构、串驱动器、选择栅极结构、竖直选择栅极接触结构、三阱结构、数字线和竖直柱结构。导电堆叠结构包含以层布置的交替导电结构和绝缘结构，所述层中的每一个个别地包含导电结构中的一个和绝缘结构中的一个。阶梯结构分布在导电堆叠结构的一部分内，且包含包含所述层的水平末端的台阶。竖直接触结构在阶梯结构的台阶中的至少一些上。串驱动器下伏于导电堆叠结构的所述部分，且电耦合到竖直接触结构。选择栅极结构下伏于导电堆叠结构的额外部分。竖直选择栅极接触结构延伸穿过额外部分导电堆叠结构且延伸到选择栅极结构。三阱结构下伏于选择栅极结构。数字线上覆于导电堆叠结构的额外部分。竖直柱结构水平地插入于竖直接触结构与竖直选择栅极接触结构之间，且从数字线延伸穿过导电堆叠结构和选择栅极结构且延伸到三阱结构。
附图说明
图1A为根据本公开的实施例的微电子装置的简化的部分横截面图。
图1B为图1A中所展示的微电子装置的一部分的简化的部分俯视图。
图2为说明根据本公开的实施例的电子系统的示意性框图。
具体实施方式
以下描述提供具体细节，例如材料组成、形状和大小，以便提供对本公开的实施例的充分描述。然而，本领域的普通技术人员将理解，本公开的实施例可在不采用这些具体细节的情况下实践。实际上，可结合行业中采用的常规微电子装置制造技术来实践本公开的实施例。另外，下文所提供的描述并不形成用于制造微电子装置(例如，存储器装置，例如3DNAND快闪存储器装置)的完整过程流程。下文所描述的结构并不形成完整的微电子装置。下文仅详细地描述理解本公开的实施例所必需的那些过程动作和结构。用以从所述结构形成完整微电子装置的额外动作可通过常规制造技术执行。
本文中所呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。应预期例如由于制造技术和/或公差引起的图式中所描绘的形状的变化。因此，本文中所描述的实施例不应解释为限于如所说明的特定形状或区域，而是包括例如由制造引起的形状偏差。举例来说，说明或描述为盒形的区域可具有粗略和/或非线性特征，且说明或描述为圆形的区域可包括一些粗略和/或线性特征。此外，所说明的锐角可为圆角，且反之亦然。因此，图中所说明的区域在性质上是示意性的，且其形状并不意图说明区域的精确形状且并不限制本发明权利要求书的范围。图式未必按比例绘制。另外，图式之间的共同元件可保留相同数字标号。
如本文中所使用，“存储器装置”意指且包括展现但不限于存储器功能的微电子装置。
如本文中所使用，术语“竖直”、“纵向”、“水平”和“横向”是参考结构的主平面且未必由地球重力场限定。“水平”或“横向”方向为基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向为基本上垂直于结构的主平面的方向。结构的主平面由与结构的其它表面相比具有相对大面积的结构的表面界定。
如本文中所使用，“竖直相邻”或“纵向相邻”的特征(例如，区、结构、装置)意指且包括彼此竖直最接近(例如，竖直最靠近)的特征。另外，如本文中所使用，“水平相邻”或“横向相邻”的特征(例如，区、结构、装置)意指且包括彼此水平最接近(例如，水平最靠近)的特征。
如本文中所使用，例如“在…之下”、“在…下方”、“下部”、“底部”、“在…上方”、“上部”、“顶部”、“前部”、“后部”、“左”、“右”和类似术语的空间相对术语可出于易于描述的目的而使用，以如图式中所说明描述一个元件或特征与另一(一些)元件或特征的关系。除非另外指定，否则除图式中所描绘的定向之外，空间相对术语意图涵盖材料的不同定向。举例来说，如果图式中的材料反向，那么描述为在其它元件或特征“下方”、“之下”、“下”或“底部上”的元件将定向于所述其它元件或特征的“上方”、或“顶部上”。因此，术语“在…下方”可取决于使用术语的上下文而涵盖上方和下方两个定向，这对于本领域的普通技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、反转、翻转)，且本文中所使用的空间相对描述词可相应地进行解释。
除非上下文另外清楚地指示，否则如本文中所使用，单数形式“一(a/an)”和“所述”还意图包括复数形式。
如本文中所使用，术语“和/或”包括相关联所列项目中的一或多个的任何和所有组合。
如本文中所使用，术语“配置成”是指至少一个结构和至少一个设备中的一或多个的以预定方式促进所述结构和所述设备中的一或多个的操作的大小、形状、材料组成、定向和布置。
如本文中所使用，词组“耦合到”是指以操作方式彼此连接例如通过直接欧姆连接或通过间接连接(例如，借助于另一结构)电连接的结构。
如本文中所使用，参考给定参数、特性或条件的术语“基本上”意指且包括本领域的普通技术人员将理解的给定参数、特性或条件满足方差度(如在可接受公差内)的程度。借助于实例，取决于基本上满足的特定参数、特性或条件，参数、特性或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％，或甚至满足100.0％。
如本文中所使用，参考特定参数的数值的“约”或“大致”包括所述数值，且本领域的普通技术人员将理解的与所述数值的方差度在特定参数的可接受公差内。举例来说，参考数值的“约”或“大致”可包括额外数值，所述额外数值在所述数值的90.0％到110.0％范围内，例如在所述数值的95.0％到105.0％范围内、在所述数值的97.5％到102.5％范围内、在所述数值的99.0％到101.0％范围内、在所述数值的99.5％到100.5％范围内或在所述数值的99.9％到100.1％范围内。
图1A为根据本公开的实施例的微电子装置100(例如，半导体装置；存储器装置，例如3D NAND快闪存储器装置)简化的部分横截面图。图1B为图1A中所展示的微电子装置100的一部分的简化的部分俯视图。为了清楚和容易理解图式和相关描述，图1B中并非描绘图1A中所描绘的微电子装置100的所有组件(例如，特征、结构、装置)。举例来说，图1B中未展示微电子装置100的竖直地上覆于微电子装置100的其它组件的一些组件以便提供其它组件的更清晰的俯视图。另外，已省略微电子装置100的一些水平部分(如由与微电子装置100相交的图1B中的虚线所指示)，以在图1B的俯视图中集中于微电子装置100的特定方面。
参考图1A，微电子装置100包括堆叠结构102，所述堆叠结构102包括以层108布置的导电结构104(例如，接入线板、字线板)和绝缘结构106的竖直交替(例如，在Z方向上)序列。另外，如图1A中所展示，堆叠结构102包括存储器阵列区102A、与存储器阵列区102A的第一水平边界水平相邻(例如，在X方向上)的分布式阶梯区102B，以及与存储器阵列区102A的与存储器阵列区102A的第一橫向边界相对的第二水平边界水平相邻(例如，在X方向上)的选择栅极接触区102C。堆叠结构102的存储器阵列区102A可水平地插入于堆叠结构102的分布式阶梯区102B与堆叠结构102的选择栅极接触区102C之间。如下文进一步详细描述，微电子装置100进一步包括堆叠结构102的不同水平区(例如，存储器阵列区102A、分布式阶梯区102B、选择栅极接触区102C)的边界内的额外组件(例如，特征、结构、装置)。
微电子装置100的堆叠结构102的层108中的每一个可包括一(1)个与绝缘结构106中的一个竖直相邻的导电结构104。堆叠结构102可包括所要数量的层108。如图1A中所展示，在一些实施例中，堆叠结构102包括导电结构104和绝缘结构106的三十二(32)个层108。在额外实施例中，堆叠结构102包括不同数目个层108，例如小于导电结构104和绝缘结构106的三十二(32)个层108(例如，小于或等于三十(30)个层108、小于或等于二十(20)个层108、小于或等于十(10)个层108)；或大于导电结构104和绝缘结构106的三十二(32)个层108(例如，大于或等于五十(50)个层108、大于或等于一百(100)个层108)。
堆叠结构102的层108的导电结构104可由至少一种导电材料形成且包括至少一种导电材料，例如导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))；金属(例如，钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))；合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于镁(Mg)的合金、基于Ti的合金、钢、低碳钢、不锈钢)；含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)；或其组合。在一些实施例中，导电结构104由导电掺杂多晶硅形成且包括导电掺杂多晶硅。在额外实施例中，导电结构104由金属材料(例如，金属，例如W；合金)形成且包括所述金属材料。导电结构104中的每一个可个别地包括基本上均匀分布的至少一种导电材料，或明显不均匀分布的至少一种导电材料。如本文中所使用，术语“均匀分布”是指材料的量不贯穿结构的不同部分(例如，不同水平部分、不同竖直部分)变化。相反地，如本文中所使用，术语“不均匀分布”是指材料的量贯穿结构的不同部分变化。材料的量可贯穿结构的不同部分逐步地变化(例如，突然改变)，或可连续变化(例如，逐渐地改变，例如线性地、抛物线地改变)。在一些实施例中，堆叠结构102的层108中的每一个的导电结构104中的每一个展现基本上均匀分布的导电材料。在额外实施例中，堆叠结构102的层108中的至少一个的导电结构104中的至少一个展现明显不均匀分布的至少一种导电材料。导电结构104可例如由至少两种不同导电材料的堆叠形成且包括至少两种不同导电材料的堆叠。堆叠结构102的层108中的每一个的导电结构104可各自为基本上平面的，且可各自展现所要厚度。
堆叠结构102的层108的绝缘结构106可由至少一种绝缘材料形成且包括至少一种绝缘材料，例如氧化物材料(例如，二氧化矽(SiO2)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛(TiO2)、二氧化锆(ZrO2)、二氧化铪(HfO2)、氧化钽(TaO2)、氧化镁(MgO)、氧化铝(Al2O3)或其组合)；氮化物材料(例如，氮化硅(Si3N4))；氮氧化物材料(例如，氮氧化矽)；非晶碳；或其组合。在一些实施例中，绝缘结构106由SiO2形成且包括SiO2。绝缘结构106中的每一个可个别地包括基本上均匀分布的至少一种绝缘材料，或明显不均匀分布的至少一种绝缘材料。在一些实施例中，堆叠结构102的层108中的每一个的绝缘结构106中的每一个展现基本上均匀分布的绝缘材料。在额外实施例中，堆叠结构102的层108中的至少一个的绝缘结构106中的至少一个展现明显不均匀分布的至少一种绝缘材料。绝缘结构106可例如由至少两种不同绝缘材料的堆叠(例如，层合物)形成且包括至少两种不同绝缘材料的堆叠。堆叠结构102的层108中的每一个的绝缘结构106可各自为基本上平面的，且可各自个别地展现所要厚度。
继续参考图1A，在堆叠结构102的存储器阵列区102A的水平边界内(例如，在X方向上)，微电子装置100可包括竖直延伸的柱结构110、三阱结构112、选择栅极结构114(例如，选择栅极源极(SGS)结构)和数字线116(例如，位线)。三阱结构112可竖直地下伏于(例如，在Z方向上)堆叠结构102的存储器阵列区102A。选择栅极结构114可竖直地插入于堆叠结构102的存储器阵列区102A与三阱结构112之间。数字线116(例如，位线)可竖直地上覆于堆叠结构102的存储器阵列区102A。竖直延伸的柱结构110从数字线116竖直延伸穿过堆叠结构102的存储器阵列区102A和选择栅极结构114中的每一个，且延伸到三阱结构112。
竖直延伸的柱结构110中的每一个可包括半导电柱(例如，多晶硅柱、硅锗柱)，其至少部分地由一或多个电荷存储结构(例如，电荷捕集结构，例如包含氧化物-氮化物-氧化物(“ONO”)材料的电荷捕集结构；浮动栅极结构)包围。竖直延伸的柱结构110与堆叠结构102的层108的导电结构104的相交部可限定在堆叠结构102的存储器阵列区102A内彼此串联耦合的竖直延伸的存储器单元串118。在一些实施例中，在堆叠结构102的每一层108内形成于导电结构104与竖直延伸的柱结构110的相交部处的存储器单元118包含所谓的“MONOS”(金属-氧化物-氮化物-氧化物-半导体)存储器单元。在额外实施例中，存储器单元118包含所谓的“TANOS”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器单元，或所谓的“BETANOS”(带/势垒工程化TANOS)存储器单元，其中的每一个为MONOS存储器单元的子集。在另外的实施例中，存储器单元118包含所谓的“浮动栅极”存储器单元，其包括浮动栅极(例如，金属浮动栅极)作为电荷存储结构。浮动栅极可水平地插入于竖直延伸的柱结构110的中心结构与堆叠结构102的不同层108的导电结构104之间。微电子装置100可包括堆叠结构102的存储器阵列区102A内的竖直延伸的柱结构110的任何所要数量和分布。
继续参考图1A，三阱结构112包括P阱112A、N阱112B和P型基底结构112C(例如，P衬底)。P阱112A位于N阱112B内，且N阱112B位于P型基底结构112C内。P阱112A可包含掺杂有至少一种P型掺杂剂(例如，硼、铝和镓中的一或多种)的半导电材料(例如，硅材料，例如单晶硅或多晶硅；硅锗材料；锗材料；砷化镓材料；氮化镓材料；磷化铟材料；其组合)。N阱112B可包含掺杂有至少一种N型掺杂剂(例如，磷、砷、锑和铋中的一或多种)的半导电材料。P型基底结构112C可包含掺杂有至少一种P型掺杂剂(例如，硼、铝和镓中的一或多种)的半导电材料。如图1A中所展示，堆叠结构102的存储器阵列区102A的水平边界内的竖直延伸的柱结构110可竖直延伸到三阱结构112的P阱112A中。
选择栅极结构114(例如，SGS结构)可竖直地上覆于(例如，在Z方向上)三阱结构112，且可竖直地下伏于堆叠结构102的最下层108。如图1A中所展示，选择栅极结构114的一部分可定位在堆叠结构102的存储器阵列区102A的水平边界内(例如，在X方向上)。选择栅极结构114的另一部分可位于堆叠结构102的选择栅极接触区102C的水平边界内(例如，在X方向上)以用于连接至少一个选择栅极接触结构，如下文进一步详细描述。
选择栅极结构114可由至少一种导电材料形成且包括至少一种导电材料，例如金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)、合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢、不锈钢)、含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge、导电掺杂SiGe)中的一或多种。另外，选择栅极结构114和堆叠结构102的导电结构104可具有彼此基本上相同的材料组成，或可具有彼此不同的材料组成。在一些实施例中，选择栅极结构114由导电掺杂多晶硅形成且包括导电掺杂多晶硅。
选择栅极结构114可电耦合到微电子装置100的竖直延伸的柱结构110。竖直延伸的柱结构110与选择栅极结构114的相交部可限定微电子装置100的选择栅极装置120(例如，SGS装置，例如SGS晶体管)。与选择栅极结构114相交的竖直延伸的柱结构110的部分可不含水平地插入于竖直延伸的柱结构110的半导电柱(例如，多晶硅柱、硅锗柱)与选择栅极结构114之间的电荷存储结构。举例来说，竖直延伸的柱结构110的半导电柱可直接物理地接触选择栅极结构114。
如图1A中所展示，选择栅极结构114可从堆叠结构102的最下层108的导电结构104竖直偏移(例如，在Z方向上)与插入于堆叠结构102的竖直相邻层108的导电结构104之间的距离不同的距离(例如，更大距离)。另外，选择栅极结构114可具有与堆叠结构102的导电结构104不同的厚度(例如，在Z方向上的高度)，例如比导电结构104的厚度更大的厚度。在形成堆叠结构102的导电结构104之前，可(例如，使用常规工艺，例如常规材料沉积工艺和常规材料去除工艺)形成选择栅极结构114。
数字线116可竖直地上覆于(例如，在Z方向上)堆叠结构102的最上层108。数字线116中的每一个的至少一部分可定位在堆叠结构102的存储器阵列区102A的水平边界内(例如，在X方向上)。数字线116可由至少一种导电材料形成且包括至少一种导电材料，例如金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)、合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢、不锈钢)、含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge、导电掺杂SiGe)中的一或多种。数字线116可电耦合到竖直延伸的柱结构110(例如，借助于导电接触结构)。
任选地，额外选择栅极结构(例如，SGD结构，例如SGD板)可竖直地定位在数字线116与堆叠结构102的最上层108之间。如果存在，那么额外选择栅极结构的至少一部分可定位在堆叠结构102的存储器阵列区102A的水平边界内(例如，在X方向上)。额外选择栅极结构(如果存在)可由至少一种导电材料(例如，导电掺杂半导体材料、金属、合金、含导电金属材料)形成且包括至少一种导电材料，且可电耦合到竖直延伸的柱结构110。竖直延伸的柱结构110与额外选择栅极结构的相交部可限定微电子装置100的额外选择栅极装置(例如，SGD装置，例如SGD晶体管)。与额外选择栅极结构(如果存在)相交的竖直延伸的柱结构110的部分可不含水平地插入于竖直延伸的柱结构110的半导电柱(例如，多晶硅柱、硅锗柱)与额外选择栅极结构之间的电荷存储结构。在额外实施例中，堆叠结构102的一或多个上部导电结构104(例如，堆叠结构102的第十一层102K的导电结构104)可用作额外选择栅极结构。
继续参考图1A，在堆叠结构102的分布式阶梯区102B的水平边界内(例如，在X方向上)，微电子装置100可包括分布在堆叠结构102内且各自个别地包括由层108的水平末端限定的台阶124(例如，接触区)的低洼结构122，以及包括竖直地下伏于(例如，在Z方向上)分布式阶梯区102B的晶体管128(例如，所谓的“通过门”)的串驱动器126。另外，微电子装置100可进一步包括：导电接触结构134(例如，接入线接触件、字线接触件)，其物理地和电气地接触低洼结构122的台阶124以提供对堆叠结构102的导电结构104的电接入；以及导电布线结构136(例如，接入线布线结构、字线布线结构)，其从导电接触结构134延伸且在导电接触结构134与串驱动器126的晶体管128之间延伸。
如图1A中所展示，堆叠结构102的分布式阶梯区102B可包括定位在与堆叠结构102内的彼此不同的高程处的多个(例如，超过一个)低洼结构122。举例来说，堆叠结构102的分布式阶梯区102B可包括第一低洼结构122A、相较于第一低洼结构122A在堆叠结构102内的相对更低竖直位置处(例如，在Z方向上)的第二低洼结构122B、相较于第二低洼结构122B在堆叠结构102内的相对更低竖直位置处的第三低洼结构122C，以及相较于第三低洼结构122C在堆叠结构102内的相对更低竖直位置处的第四低洼结构122D。不同低洼结构122(例如，第一低洼结构122A、第二低洼结构122B、第三低洼结构122C、第四低洼结构122D)的不同竖直位置准许不同低洼结构122的不同竖直位置处的层108的导电结构104与微电子装置100的其它组件(例如，串驱动器126)之间的电连接。
堆叠结构102的分布式阶梯区102B可包括低洼结构122的任何所要数量和分布(例如，间隔和布置)。如图1A中所展示，在一些实施例中，堆叠结构102的分布式阶梯区102B包括四(4)个低洼结构122；低洼结构122基本上均一地(例如，相等地、均匀地)间隔开；且堆叠结构102内的低洼结构122的竖直位置(例如，在Z方向上)在远离堆叠结构102的存储器阵列区102A(且因此，其竖直延伸的柱结构110)水平延伸的方向(例如，X方向)上变得更深(例如，竖直地更远离堆叠结构102的最上表面，竖直地更接近于堆叠结构102的最下表面)。在额外实施例中，堆叠结构102的分布式阶梯区102B可包括与图1A中所描绘的不同数量的低洼结构122和/或不同分布的低洼结构122。举例来说，堆叠结构102的分布式阶梯区102B可包括超过四(4)个低洼结构122(例如，大于或等于五(5)个低洼结构122、大于或等于十(10)个低洼结构122、大于或等于二十五(25)个低洼结构122、大于或等于五十(50)个低洼结构122)，或小于四(4)个低洼结构122(例如，小于或等于三(3)个低洼结构122、小于或等于两(2)个低洼结构122、仅一(1)个低洼结构122)。作为另一实例，低洼结构122可至少部分非均一地(例如，不相等地、不均匀地)间隔开，使得低洼结构122中的至少一个与低洼结构122中的与所述至少一个低洼结构12横向相邻(例如，在X方向上)的至少两个其它者分离不同(例如，不等)距离。作为额外非限制性实例，堆叠结构102内的低洼结构122的竖直位置(例如，在Z方向上)可在远离堆叠结构102的存储器阵列区102A水平延伸的方向(例如，X方向)上变得更浅(例如，垂直地更接近于堆叠结构102的最上表面，垂直地更远离堆叠结构102的最下表面)，或可在远离堆叠结构102的存储器阵列区102A水平延伸的方向上以另一方式变化(例如，可在相对较深与相对较浅的竖直位置之间交替，可在相对较浅与相对较深的竖直位置之间交替)。
如图1A中所展示，低洼结构122中的每一个可个别地包括前向阶梯结构138和与前向阶梯结构138呈镜像的反向阶梯结构140。从前向阶梯结构138的顶部延伸到前向阶梯结构138的底部的幻线可具有正斜率，且从反向阶梯结构140的顶部延伸到反向阶梯结构140的底部的另一幻线可具有负斜率。低洼结构122中的每一个的前向阶梯结构138和反向阶梯结构140可充当连接到堆叠结构102的层108中的一或多个的冗余和/或替代构件。在额外实施例中，堆叠结构102的分布式阶梯区102B可展现低洼结构122中的一或多个的不同配置。作为非限制性实例，低洼结构122中的一或多个(例如，每一个)可修改为包括前向阶梯结构138而非反向阶梯结构140(例如，反向阶梯结构140可不存在)。作为另一非限制性实例，低洼结构122中的一或多个(例如，每一个)可修改为包括反向阶梯结构140而非前向阶梯结构138(例如，前向阶梯结构138可不存在)。
堆叠结构102的分布式阶梯区102B内的低洼结构122中的每一个可个别地包括所要数量的台阶124。低洼结构122中的每一个可包括与低洼结构122中的每一其它者基本上相同数量的台阶124，或低洼结构122中的至少一个可包括与低洼结构122中的至少一个其它者不同数量的台阶124。在一些实施例中，低洼结构122中的至少一个包括与低洼结构122中的至少一个其它者不同(例如，更大、更小)数量的台阶124。
如图1A中所展示，在一些实施例中，按次序布置低洼结构122中的每一个的台阶124，使得彼此直接水平邻近(例如，在X方向上)的台阶124对应于彼此直接竖直邻近(例如，在Z方向上)的堆叠结构102的层108。在额外实施例中，无序布置低洼结构122中的一或多个的台阶124，使得低洼结构122的彼此直接水平邻近(例如，在X方向上)的至少一些台阶124对应于彼此不直接竖直邻近(例如，在Z方向上)的堆叠结构102的层108。
继续参考图1A，导电接触结构134可在低洼结构122的台阶124处耦合到层108的导电结构104，且可将导电结构104电耦合到微电子装置100的导电布线结构136(且因此，串驱动器126)。导电接触结构134可由至少一种导电材料形成且包括至少一种导电材料，例如金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)、合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢、不锈钢)、含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge、导电掺杂SiGe)中的一或多种。导电接触结构134中的每一个可具有基本上相同的材料组成，或导电接触结构134中的至少一个可具有与导电接触结构134中的至少一个其它者不同的材料组成。
堆叠结构102的层108中的每一个可在低洼结构122中的一或多个的台阶124中的一或多个处耦合到导电接触结构134中的至少一个。对于低洼结构122中的每一个(例如，第一低洼结构122A、第二低洼结构122B、第三低洼结构122C、第四低洼结构122D)，导电接触结构134可形成于其单个(例如，仅一个)阶梯结构(例如，其前向阶梯结构138，或其反向阶梯结构140)上或上方，或可形成于其阶梯结构(例如，其前向阶梯结构138和其反向阶梯结构140)中的多个(例如，超过一个)上或上方。作为非限制性实例，对于低洼结构122中的一或多个，其前向阶梯结构138的台阶124中的每一个可具有在其上或其上方的导电接触结构134。作为另一非限制性实例，对于低洼结构122中的一或多个，其反向阶梯结构140的台阶124中的每一个可具有在其上或其上方的导电接触结构134。作为另一非限制性实例，对于低洼结构122中的一或多个，其前向阶梯结构138的台阶124中的至少一部分(例如，小于或等于全部)可各自具有在其上或其上方的导电接触结构134，且其反向阶梯结构140的台阶124中的至少一部分(例如，小于或等于全部)可各自具有在其上或其上方的导电接触结构134。另外，形成于相同低洼结构122(例如，第一低洼结构122A、第二低洼结构122B、第三低洼结构122C或第四低洼结构122D)的相同阶梯结构(例如，前向阶梯结构138或反向阶梯结构140)上或上方的导电接触结构134可彼此基本上水平地对准(例如，在图1B中所展示的Y方向上)，或可彼此至少部分地不对准(例如，偏移)(例如，在图1B中所展示的Y方向上)。如图1B中所展示，在一些实施例中，形成于相同低洼结构122(例如，第四低洼结构122D)的相同阶梯结构(例如，前向阶梯结构138)上或上方的导电接触结构134在Y方向上彼此水平地偏移。
返回参考图1A，串驱动器126可竖直地下伏于堆叠结构102的最下层108，且可定位在堆叠结构102的分布式阶梯区102B的水平边界内(例如，在X方向上)。串驱动器126的晶体管128(例如，通过门)可个别地包括通过通道区131(图1B)彼此分离(例如，在图1B中所展示的Y方向上)的源极/漏极区130，以及竖直地上覆于沟道区131(图1B)的栅极结构132。栅极结构132可在串驱动器126的多个(例如，超过一个)晶体管128之间(例如，在X方向上)水平地延伸，且可竖直地插入于多个晶体管128的通道区131与堆叠结构102的最下层108之间。栅极介电材料(例如，介电氧化物)可竖直地插入于(例如，在Z方向上)多个晶体管128的通道区131与栅极结构132之间。
在一些实施例中，晶体管128包含高电压NMOS(HVNMOS)晶体管。HVNMOS晶体管在比NMOS晶体管更高的电压下操作。举例来说，HVNMOS晶体管可具有大于NMOS晶体管的阈值电压范围(例如，约+0.5V至约+0.7V)的阈值电压，例如高于NMOS晶体管的阈值电压范围的大于或等于约+3V的阈值电压。在此类实施例中，源极/漏极区130可包含掺杂有至少一种N型掺杂剂(例如，磷、砷、锑和铋中的一或多种)的半导电材料(例如，硅材料，例如单晶硅或多晶硅；硅锗材料；锗材料；砷化镓材料；氮化镓材料；磷化铟材料；其组合)；通道区131可包含掺杂有至少一种P型掺杂剂(例如，硼、铝和镓中的一或多种)的半导电材料；且栅极结构132可包含至少一种导电材料(例如，金属、合金、含导电金属材料和导电掺杂半导体材料中的一或多种)。
如图1A中所展示，串驱动器126的晶体管128的栅极结构132可位于微电子装置100内的与选择栅极结构114基本上相同的竖直位置(例如，在Z方向上的高程)处。栅极结构132和选择栅极结构114还可展现基本上相同的厚度(例如，在Z方向上的高度)，或可展现彼此不同的厚度。另外，栅极结构132和选择栅极结构114可具有彼此基本上相同的材料组成，或可具有彼此不同的材料组成。在一些实施例中，栅极结构132和选择栅极结构114展现彼此基本上相同的厚度，且具有彼此基本上相同的材料组成。栅极结构132和选择栅极结构114可例如由图案化共同导电材料(例如，导电掺杂多晶硅)形成(例如，同时形成、依序形成)。
虽然图1A和1B将串驱动器126描绘为位于三阱结构112的水平边界外部，但在额外实施例中，串驱动器126可至少部分地位于三阱结构112和/或另一三阱结构的水平边界内。作为非限制性实例，在一些额外实施例中，三阱结构112水平地延伸到分布式阶梯区102B的水平区域中(例如，三阱结构112的水平区域与堆叠结构102的分布式阶梯区102B和存储器阵列区102A的水平区域重叠)，且串驱动器126至少部分地位于三阱结构112的水平边界内。作为另一非限制性实例，在一些额外实施例中，微电子装置100包括位于堆叠结构102的分布式阶梯区102B的水平边界内的额外三阱结构，且串驱动器126至少部分地位于额外三阱结构的水平边界内。
返回参考图1A，导电布线结构136可将导电接触结构134和串驱动器126的晶体管128电连接。导电布线结构136可例如从导电接触结构134延伸穿过堆叠结构102的分布式阶梯区102B，且延伸到串驱动器126的晶体管128的源极/漏极区130。如图1A中所展示，导电布线结构136可包括水平延伸区136A和竖直延伸区136B。导电布线结构136的水平延伸区136A中的至少一些可从导电接触结构134水平地延伸(例如，在X方向和Y方向中的一或多个上)到导电布线结构136的竖直延伸区136B。另外，导电布线结构136的竖直延伸区136B中的至少一些可从水平延伸区136A朝向(例如，延伸到)串驱动器126的晶体管128竖直延伸(例如，在Z方向上)。在一些实施例中，导电布线结构136的水平延伸区136A(例如，相对竖直较低的水平延伸区136A)中的其它者和/或导电布线结构136的竖直延伸区136B(例如，相对竖直较低的竖直延伸区136B)中的其它者在导电布线结构136的竖直延伸区136B(例如，相对竖直较高的竖直延伸区136B)中的至少一些之间延伸，且将竖直延伸区136B中的所述至少一些电连接到串驱动器126的晶体管128。因此，导电布线结构136可在串驱动器126与堆叠结构102的不同层108的导电结构104之间形成电连接以提供对导电结构104的电接入(例如，用于读取、写入或擦除与堆叠结构102的存储器阵列区102A内的存储器单元118相关联的数据)。
导电布线结构136可由至少一种导电材料形成且包括至少一种导电材料，例如金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)、合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢、不锈钢)、含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge、导电掺杂SiGe)中的一或多种。导电布线结构136中的每一个可具有基本上相同的材料组成，或导电布线结构136中的至少一个可具有与导电布线结构136中的至少一个其它者不同的材料组成。
继续参考图1A，在堆叠结构102的选择栅极接触区102C的水平边界内(例如，在X方向上)，微电子装置100可包括至少一个选择栅极接触结构142。如图1A中所展示，选择栅极接触结构142可竖直地延伸(例如，在Z方向上)穿过堆叠结构102的选择栅极接触区102C内的部分，且可电耦合到竖直地下伏于堆叠结构102的选择栅极结构114。
选择栅极结构142可由至少一种导电材料形成且包括至少一种导电材料，例如金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)、合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢、不锈钢)、含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge、导电掺杂SiGe)中的一或多种。至少一种介电材料可至少部分地包围选择栅极接触结构142。介电材料可例如水平地插入于选择栅极接触结构142与堆叠结构102的层108的至少导电结构104之间。
由于选择栅极结构114可位于微电子装置100内的与串驱动器126的晶体管128的栅极结构132基本上相同的竖直位置(例如，在Z方向上的高程)处，因此将选择栅极接触结构142定位在选择栅极接触区102C内可准许选择栅极接触结构142与选择栅极结构114之间的电连接，如果选择栅极结构114位于堆叠结构102的分布式阶梯区102B的水平边界内，那么可能无法以其它方式实现所述电连接(或将至少明显更复杂)。亦即，如果选择栅极接触结构142位于堆叠结构102的分布式阶梯区102B的水平边界内(例如，以便与导电接触结构134中的一或多个水平地相邻)，那么串驱动器126的晶体管128的栅极结构132的位置和/或耦合到栅极结构132的布线结构(例如，导电布线结构136)的位置和路径可基本上阻碍(或甚至防止)将选择栅极接触结构142电耦合到选择栅极结构114。如图1A中所展示，由于堆叠结构102的存储器阵列区102A水平地插入于(例如，在X方向上)堆叠结构102的选择栅极接触区102C与堆叠结构102的分布式阶梯区102B之间，因此微电子装置100的竖直延伸的柱结构110(且因此，存储器单元118和与其相关联的选择栅极装置120)可水平地插入于选择栅极接触结构142与微电子装置100的导电接触结构134之间(例如，在X方向上)。
选择栅极接触结构142可具有与导电接触结构134基本上相同的材料组成，或可具有与微电子装置100的导电接触结构134的材料组成不同的材料组成。在一些实施例中，选择栅极接触结构142和导电接触结构134具有彼此基本上相同的导电材料。选择栅极接触结构142和导电接触结构134可例如使用利用导电材料的共同(例如，相同)接触形成过程模块形成。
继续参考图1A，微电子装置100可包括电耦合到选择栅极接触结构142的额外布线结构。作为非限制性实例，一或多个额外布线结构可竖直地位于(例如，在Z方向上)堆叠结构102上方。在一些实施例中，此类额外布线结构中的一或多个在选择栅极接触结构142之间延伸(例如，竖直地延伸、水平地延伸)且将选择栅极接触结构142电连接到微电子装置100的一或多个额外组件(例如，特征、结构、装置)。作为另一非限制性实例，一或多个额外布线结构可竖直地位于(例如，在Z方向上)堆叠结构102与选择栅极结构114之间。在一些实施例中，此类额外布线结构中的一或多个在选择栅极接触结构142与选择栅极结构114之间延伸(例如，竖直地延伸、水平地延伸)且电连接选择栅极接触结构142与选择栅极结构114。在额外实施例中，选择栅极接触结构142竖直地延伸到选择栅极结构114且物理地接触选择栅极结构114。
如图1A中所展示，微电子装置100包括位于不同竖直位置(例如，在Z方向上的高程)处的金属化层144。不同金属化层144可包括微电子装置100的不同的水平延伸的导电结构。借助于非限制性实例，金属化层144中的一个可上覆于堆叠结构102，且可包括数字线116中的至少一些和导电布线结构136的水平延伸区136A中的至少一些。彼此相同金属化层144内的水平延伸的导电结构(例如，数字线116、导电布线结构136的水平延伸区136A)可都具有彼此基本上相同的材料组成，或水平延伸的导电结构中的至少一个可具有与水平延伸的导电结构中的至少一个其它者不同的材料组成。
因此，根据本公开的实施例，一种微电子装置包含堆叠结构、接触结构、串驱动器、三阱结构、选择栅极结构、半导电柱结构和选择栅极接触结构。堆叠结构具有各自包含导电结构和与导电结构竖直相邻的绝缘结构的层，且包含：阶梯区，其包含具有包含所述层的水平末端的台阶的阶梯结构；选择栅极接触区；以及存储器阵列区，其在阶梯区与选择栅极接触区之间。接触结构在阶梯结构的台阶中的至少一些上。串驱动器电耦合到接触结构，且包含下伏于阶梯区的水平边界且在所述水平边界内的晶体管。三阱结构下伏于存储器阵列区的水平边界且在所述水平边界内。选择栅极结构在堆叠结构与三阱结构之间。半导电柱结构在存储器阵列区的水平边界内，且延伸穿过堆叠结构和选择栅极结构且延伸到三阱结构。选择栅极接触结构在选择栅极接触区的水平边界内，且延伸穿过堆叠结构且延伸到选择栅极结构。
此外，根据本公开的额外实施例，一种存储器装置包含堆叠结构、阶梯结构、串驱动器晶体管、选择栅极结构、选择栅极接触结构和竖直延伸的存储器单元串。堆叠结构包含以层布置的交替导电结构和绝缘结构，所述层中的每一个个别地包含导电结构中的一个和绝缘结构中的一个。阶梯结构在堆叠结构内，且具有包含所述层的边缘的台阶。串驱动器晶体管下伏于阶梯结构，且电连接到堆叠结构的导电结构。串驱动器晶体管彼此共享栅极结构。选择栅极结构下伏于堆叠结构，且与串驱动器晶体管的栅极结构水平地相邻。选择栅极接触结构与选择栅极结构电接触，且延伸穿过堆叠结构。竖直延伸的存储器单元串在堆叠结构内，且水平地插入于阶梯结构与选择栅极接触结构之间。
此外，根据本公开的另外实施例，一种3D NAND快闪存储器装置包含堆叠结构、低洼结构、HVNMOS晶体管、导电结构、SGS结构、SGS接触结构、三阱结构和柱结构。堆叠结构包含各自包含字线板和与字线板竖直相邻的绝缘结构的层。低洼结构分布在堆叠结构内，且各自包含具有包含所述层的边缘的台阶的阶梯结构。HVNMOS晶体管下伏于堆叠结构。导电结构从HVNMOS晶体管延伸，且在HVNMOS晶体管与阶梯结构的台阶中的至少一些之间延伸。SGS结构下伏于堆叠结构，且与HVNMOS晶体管水平相邻。SGS接触结构延伸穿过堆叠结构且延伸到SGS结构。三阱结构下伏于SGS结构。柱结构延伸穿过堆叠结构和SGS结构且延伸到三阱结构。柱结构水平地插入于低洼结构与SGS接触结构之间，且各自包含至少部分地由一或多个电荷存储结构包围的半导电柱。
根据本公开的实施例的微电子装置(例如，先前参考图1A和1B所描述的微电子装置100)可用于本公开的电子系统的实施例中。举例来说，图2为根据本公开的实施例的说明性电子系统200的框图。电子系统200可包含例如计算机或计算机硬件组件、服务器或其它网络连接硬件组件、蜂窝式电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、支持Wi-Fi或蜂窝的平板计算机(例如
Figure BDA0003477577280000171
或
Figure BDA0003477577280000172
平板计算机)、电子书、导航装置等。电子系统200包括至少一个存储器装置202。存储器装置202可包含例如本文中先前所描述的微电子装置(例如，先前参考图1A和1B所描述的微电子装置100)的实施例。电子系统200可进一步包括至少一个电子信号处理器装置204(通常称为“微处理器”)。电子信号处理器装置204可任选地包括本文中先前所描述的微电子装置(例如，先前参考图1A和1B所描述的微电子装置100)的实施例。虽然存储器装置202和电子信号处理器装置204描绘为图2中的两(2)个单独装置，但在额外实施例中，具有存储器装置202和电子信号处理器装置204的功能性的单个(例如，仅一个)存储器/处理器装置包括在电子系统200中。在此类实施例中，存储器/处理器装置可包括本文中先前所描述的微电子装置(例如，先前参考图1A和1B所描述的微电子装置100)的实施例。电子系统200可进一步包括用于由用户将信息输入到电子系统200的一或多个输入装置206，例如鼠标或其它指向装置、键盘、触控板、按钮或控制面板。电子系统200可进一步包括用于将信息输出(例如，视觉或音频输出)到用户的一或多个输出装置208，例如监视器、显示器、打印机、音频输出插口、扬声器等。在一些实施例中，输入装置206和输出装置208可包含既可用于将信息输入到电子系统200又可将视觉信息输出到用户的单个触摸屏装置。输入装置206和输出装置208可与存储器装置202和电子信号处理器装置204中的一或多个进行电通信。
因此，根据本公开的实施例，一种电子系统包含输入装置、输出装置、可操作地耦合到输入装置和输出装置的处理器装置，以及可操作地耦合到处理器装置的存储器装置。存储器装置包含导电堆叠结构、阶梯结构、竖直接触结构、串驱动器、选择栅极结构、竖直选择栅极接触结构、三阱结构、数字线和竖直柱结构。导电堆叠结构包含以层布置的交替导电结构和绝缘结构，所述层中的每一个个别地包含导电结构中的一个和绝缘结构中的一个。阶梯结构分布在导电堆叠结构的一部分内，且包含包含所述层的水平末端的台阶。竖直接触结构在阶梯结构的台阶中的至少一些上。串驱动器下伏于导电堆叠结构的所述部分，且电耦合到竖直接触结构。选择栅极结构下伏于导电堆叠结构的额外部分。竖直选择栅极接触结构延伸穿过额外部分导电堆叠结构且延伸到选择栅极结构。三阱结构下伏于选择栅极结构。数字线上覆于导电堆叠结构的额外部分。竖直柱结构水平地插入于竖直接触结构与竖直选择栅极接触结构之间，且从数字线延伸穿过导电堆叠结构和选择栅极结构且延伸到三阱结构。
相比于常规结构、常规装置和常规系统，本公开的结构、装置和系统有利地促进组件的改进的简单性、更大的封装密度和增强的小型化中的一或多个。举例来说，本公开的微电子装置(例如，包括展现插入于分布式阶梯区102B与选择栅极接触区102C之间的存储器阵列区102A的堆叠结构102的微电子装置100)的配置促进稳健3D存储器(例如，3D NAND快闪存储器)架构，相比于常规微电子装置，其展现更少的导电布线(例如，接入线布线、字线布线)拥塞和/或更小的水平尺寸。相比于常规结构、常规装置和常规系统，本公开的结构、装置和系统可降低成本(例如，制造成本、材料成本)和性能、可缩放性、效率和简单性。
下文描述本公开的额外的非限制性实例实施例。
实施例1：一种微电子装置，其包含：堆叠结构，其具有各自包含导电结构和与导电结构竖直相邻的绝缘结构的层，所述堆叠结构包含：阶梯区，其包含具有包含所述层的水平末端的台阶的阶梯结构；选择栅极接触区；以及存储器阵列区，其在阶梯区与选择栅极接触区之间；接触结构，其在阶梯结构的台阶中的至少一些上；串驱动器，其电耦合到接触结构且包含下伏于阶梯区的水平边界且在所述水平边界内的晶体管；三阱结构，其下伏于存储器阵列区的水平边界且在所述水平边界内；选择栅极结构，其在堆叠结构与三阱结构之间；半导电柱结构，其在存储器阵列区的水平边界内，且延伸穿过堆叠结构和选择栅极结构且延伸到三阱结构；以及选择栅极接触结构，其在选择栅极接触区的水平边界内，且延伸穿过堆叠结构且延伸到选择栅极结构。
实施例2：根据实施例1所述的微电子装置，其中堆叠结构的阶梯区包含多个低洼结构，所述多个低洼结构各自包含彼此呈镜像的阶梯结构中的两个，所述多个低洼结构中的至少一个位于堆叠结构内的与多个低洼结构中的至少一个其它者不同的竖直位置处。
实施例3：根据实施例1和2中的一个实施例所述的微电子装置，其中串驱动器的晶体管共享栅极结构，所述栅极结构水平相邻且位于与选择栅极结构基本上相同的竖直位置处。
实施例4：根据实施例3所述的微电子装置，其中栅极结构的材料组成与选择栅极结构的材料组成基本上相同。
实施例5：根据实施例3所述的微电子装置，其中堆叠结构的所述层中的每一个的栅极结构、选择栅极结构和导电结构具有彼此基本上相同的材料组成。
实施例6：根据实施例1到5中任一实施例所述的微电子装置，其进一步包含导电布线结构，所述导电布线结构从接触结构延伸且在接触结构与串驱动器的晶体管之间延伸。
实施例7：根据实施例1到6中任一实施例所述的微电子装置，其中三阱结构包含：P型基底结构；N阱，其在P型基底结构内；以及P阱，其在N阱内且竖直地邻近选择栅极结构。
实施例8：根据实施例1到7中任一实施例所述的微电子装置，其中半导电柱结构中的每一个包含：半导电柱；以及一或多个电荷存储结构，其至少部分地包围半导电柱。
实施例9：根据实施例1到8中任一实施例所述的微电子装置，其中选择栅极接触结构的材料组成与接触结构的材料组成基本上相同。
实施例10：根据实施例1到9中任一实施例所述的微电子装置，其进一步包含上覆于存储器阵列区的水平边界且在所述水平边界内的数字线，所述数字线电耦合到半导电柱结构。
实施例11：一种存储器装置，其包含：堆叠结构，其包含以层布置的交替导电结构和绝缘结构，所述层中的每一个个别地包含导电结构中的一个和绝缘结构中的一个；阶梯结构，其在堆叠结构内且具有包含所述层的边缘的台阶；串驱动器晶体管，其下伏于阶梯结构且电连接到堆叠结构的导电结构，所述串驱动器晶体管彼此共享栅极结构；选择栅极结构，其下伏于堆叠结构且与串驱动器晶体管的栅极结构水平相邻；选择栅极接触结构，其与选择栅极结构电接触且延伸穿过堆叠结构；以及竖直延伸的存储器单元串，其在堆叠结构内且水平地插入于阶梯结构与选择栅极接触结构之间。
实施例12：根据实施例11所述的存储器装置，其中选择栅极结构的厚度大于堆叠结构的导电结构中的每一个的厚度。
实施例13：根据实施例11和12中的一个实施例所述的存储器装置，其中选择栅极结构包含SGS结构。
实施例14：根据实施例11到13中任一实施例所述的存储器装置，其中串驱动器晶体管的栅极结构和选择栅极结构从堆叠结构的下边界竖直偏移基本上相同的距离。
实施例15：根据实施例11到14中任一实施例所述的存储器装置，其中串驱动器晶体管包含HVNMOS晶体管。
实施例16：根据实施例11到15中任一实施例所述的存储器装置，其进一步包含：三阱结构，其下伏于选择栅极结构且与竖直延伸的存储器单元串电接触；以及数字线，其上覆于堆叠结构且与竖直延伸的存储器单元串电接触。
实施例17：根据实施例11到16中任一实施例所述的存储器装置，其中竖直延伸的存储器单元串包含竖直延伸的MONOS存储器单元串。
实施例18：一种3D NAND快闪存储器装置，其包含：堆叠结构，其包含各自包含字线板和与字线板竖直相邻的绝缘结构的层；低洼结构，其分布在堆叠结构内且各自包含具有包含所述层的边缘的台阶的阶梯结构；HVNMOS晶体管，其下伏于堆叠结构；导电结构，其从HVNMOS晶体管延伸，且在HVNMOS晶体管与阶梯结构的台阶中的至少一些之间延伸；SGS结构，其下伏于堆叠结构且与HVNMOS晶体管水平相邻；SGS接触结构，其延伸穿过堆叠结构且延伸到SGS结构；三阱结构，其下伏于SGS结构；以及柱结构，其延伸穿过堆叠结构和SGS结构且延伸到三阱结构，所述柱结构水平地插入于低洼结构与SGS接触结构之间，且各自包含至少部分地由一或多个电荷存储结构包围的半导电柱。
实施例19：根据实施例18所述的3D NAND快闪存储器装置，其中堆叠结构的所述层中的每一个的字线板包含钨。
实施例20：根据实施例18和19中的一个实施例所述的3D NAND快闪存储器装置，其中低洼结构中的每一个个别地包含呈镜像的阶梯结构中的第一个与阶梯结构中的第二个。
实施例21：根据实施例18到20中任一实施例所述的3D NAND快闪存储器装置，其中相对更水平地接近于柱结构定位的低洼结构中的至少一个位于比相对更水平地远离柱结构定位的低洼结构中的至少一个其它者更高的竖直位置处。
实施例22：根据实施例18到21中任一实施例所述的3D NAND快闪存储器装置，其中导电结构包含：竖直延伸的导电接触结构，其物理地接触阶梯结构的台阶中的至少一些；以及导电布线结构，其从竖直延伸的导电接触结构延伸且在竖直延伸的导电接触结构与HVNMOS晶体管之间延伸，所述导电布线结构各自包含水平延伸区和竖直延伸区。
实施例23：根据实施例18到22中任一实施例所述的3D NAND快闪存储器装置，其中柱结构的一或多个电荷存储结构包含一或多个电荷捕集结构。
实施例24：一种电子系统，其包含：输入装置；输出装置；处理器装置，其可操作地耦合到输入装置和输出装置；以及存储器装置，其可操作地耦合到处理器装置且包含：导电堆叠结构，其包含以层布置的交替导电结构和绝缘结构，所述层中的每一个个别地包含导电结构中的一个和绝缘结构中的一个；阶梯结构，其分布在导电堆叠结构的一部分内且包含包含所述层的水平末端的台阶；竖直接触结构，其在阶梯结构的台阶中的至少一些上；串驱动器，其下伏于导电堆叠结构的所述部分且电耦合到竖直接触结构；选择栅极结构，其下伏于导电堆叠结构的额外部分；竖直选择栅极接触结构，其延伸穿过额外部分导电堆叠结构且延伸到选择栅极结构；三阱结构，其下伏于选择栅极结构；数字线，其上覆于导电堆叠结构的额外部分；以及竖直柱结构，其水平地插入于竖直接触结构与竖直选择栅极接触结构之间，且从数字线延伸穿过导电堆叠结构和选择栅极结构且延伸到三阱结构。
实施例25：根据实施例24所述的电子系统，其中存储器装置包含3D NAND快闪存储器装置。
虽然本公开易于进行各种修改和替代形式，但具体实施例已在图式中借助于实例展示且已在本文中详细描述。然而，本公开不限于所公开的特定形式。实际上，本公开将涵盖落入以下所附权利要求书的范围内的所有修改、等效物和替代方案以及其合法等效物。

Claims (25)

1.一种微电子装置，其包含：
堆叠结构，其具有各自包含导电结构和与所述导电结构竖直相邻的绝缘结构的层，所述堆叠结构包含：
阶梯区，其包含具有包含所述层的水平末端的台阶的阶梯结构；
选择栅极接触区；以及
存储器阵列区，其在所述阶梯区与所述选择栅极接触区之间；
接触结构，其在所述阶梯结构的所述台阶中的至少一些上；
串驱动器，其电耦合到所述接触结构且包含下伏于所述阶梯区的水平边界且在所述水平边界内的晶体管；
三阱结构，其下伏于所述存储器阵列区的水平边界且在所述水平边界内；
选择栅极结构，其在所述堆叠结构与所述三阱结构之间；
半导电柱结构，其在所述存储器阵列区的水平边界内，且延伸穿过所述堆叠结构和所述选择栅极结构且延伸到所述三阱结构；以及
选择栅极接触结构，其在所述选择栅极接触区的水平边界内，且延伸穿过所述堆叠结构且延伸到所述选择栅极结构。
2.根据权利要求1所述的微电子装置，其中所述堆叠结构的所述阶梯区包含多个低洼结构，所述多个低洼结构各自包含彼此呈镜像的所述阶梯结构中的两个，所述多个低洼结构中的至少一个位于所述堆叠结构内的与所述多个低洼结构中的至少一个其它者不同的竖直位置处。
3.根据权利要求1所述的微电子装置，其中所述串驱动器的所述晶体管共享栅极结构，所述栅极结构与所述选择栅极结构水平相邻且位于与所述选择栅极结构基本上相同的竖直位置处。
4.根据权利要求3所述的微电子装置，其中所述栅极结构的材料组成与所述选择栅极结构的材料组成基本上相同。
5.根据权利要求3所述的微电子装置，其中所述堆叠结构的所述层中的每一个的栅极结构、所述选择栅极结构和所述导电结构具有彼此基本上相同的材料组成。
6.根据权利要求1所述的微电子装置，其进一步包含导电布线结构，所述导电布线结构从所述接触结构延伸且在所述接触结构与所述串驱动器的所述晶体管之间延伸。
7.根据权利要求1所述的微电子装置，其中所述三阱结构包含：
P型基底结构；
N阱，其在所述P型基底结构内；以及
P阱，其在所述N阱内且竖直地邻近所述选择栅极结构。
8.根据权利要求1所述的微电子装置，其中所述半导电柱结构中的每一个包含：
半导电柱；以及
一或多个电荷存储结构，其至少部分地包围所述半导电柱。
9.根据权利要求1所述的微电子装置，其中所述选择栅极接触结构的材料组成与所述接触结构的材料组成基本上相同。
10.根据权利要求1所述的微电子装置，其进一步包含上覆于所述存储器阵列区的水平边界且在所述水平边界内的数字线，所述数字线电耦合到所述半导电柱结构。
11.一种存储器装置，其包含：
堆叠结构，其包含以层布置的交替导电结构和绝缘结构，所述层中的每一个个别地包含所述导电结构中的一个和所述绝缘结构中的一个；
阶梯结构，其在所述堆叠结构内且具有包含所述层的边缘的台阶；
串驱动器晶体管，其下伏于所述阶梯结构且电连接到所述堆叠结构的所述导电结构，所述串驱动器晶体管彼此共享栅极结构；
选择栅极结构，其下伏于所述堆叠结构且与所述串驱动器晶体管的所述栅极结构水平相邻；
选择栅极接触结构，其与所述选择栅极结构电接触且延伸穿过所述堆叠结构；以及
竖直延伸的存储器单元串，其在所述堆叠结构内且水平地插入于所述阶梯结构与选择栅极接触结构之间。
12.根据权利要求11所述的存储器装置，其中所述选择栅极结构的厚度大于所述堆叠结构的所述导电结构中的每一个的厚度。
13.根据权利要求11所述的存储器装置，其中所述选择栅极结构包含SGS结构。
14.根据权利要求11所述的存储器装置，其中所述串驱动器晶体管的所述栅极结构和所述选择栅极结构从所述堆叠结构的下边界竖直偏移基本上相同的距离。
15.根据权利要求11所述的存储器装置，其中所述串驱动器晶体管包含HVNMOS晶体管。
16.根据权利要求11所述的存储器装置，其进一步包含：
三阱结构，其下伏于所述选择栅极结构且与所述竖直延伸的存储器单元串电接触；以及
数字线，其上覆于所述堆叠结构且与所述竖直延伸的存储器单元串电接触。
17.根据权利要求11所述的存储器装置，其中所述竖直延伸的存储器单元串包含竖直延伸的MONOS存储器单元串。
18.一种3D NAND快闪存储器装置，其包含：
堆叠结构，其包含各自包含字线板和与所述字线板竖直相邻的绝缘结构的层；
低洼结构，其分布在所述堆叠结构内且各自包含具有包含所述层的边缘的台阶的阶梯结构；
HVNMOS晶体管，其下伏于所述堆叠结构；
导电结构，其从所述HVNMOS晶体管延伸且在所述HVNMOS晶体管与所述阶梯结构的所述台阶中的至少一些之间延伸；
SGS结构，其下伏于所述堆叠结构且与所述HVNMOS晶体管水平相邻；
SGS接触结构，其延伸穿过所述堆叠结构且延伸到所述SGS结构；
三阱结构，其下伏于所述SGS结构；以及
柱结构，其延伸穿过所述堆叠结构和所述SGS结构且延伸到所述三阱结构，所述柱结构水平地插入于所述低洼结构与所述SGS接触结构之间，且各自包含至少部分地由一或多个电荷存储结构包围的半导电柱。
19.根据权利要求18所述的3D NAND快闪存储器装置，其中所述堆叠结构的所述层中的每一个的所述字线板包含钨。
20.根据权利要求18所述的3D NAND快闪存储器装置，其中所述低洼结构中的每一个个别地包含呈镜像的所述阶梯结构中的第一个与所述阶梯结构中的第二个。
21.根据权利要求18所述的3D NAND快闪存储器装置，其中相对更水平地接近于所述柱结构定位的所述低洼结构中的至少一个位于比相对更水平地远离所述柱结构定位的所述低洼结构中的至少一个其它者更高的竖直位置处。
22.根据权利要求18所述的3D NAND快闪存储器装置，其中所述导电结构包含：
竖直延伸的导电接触结构，其物理地接触所述阶梯结构的所述台阶中的所述至少一些；以及
导电布线结构，其从所述竖直延伸的导电接触结构延伸且在所述竖直延伸的导电接触结构与所述HVNMOS晶体管之间延伸，所述导电布线结构各自包含水平延伸区和竖直延伸区。
23.根据权利要求18所述的3D NAND快闪存储器装置，其中所述柱结构的所述一或多个电荷存储结构包含一或多个电荷捕集结构。
24.一种电子系统，其包含：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置和所述输出装置；以及
存储器装置，其可操作地耦合到所述处理器装置且包含：
导电堆叠结构，其包含以层布置的交替导电结构和绝缘结构，所述层中的每一个个别地包含所述导电结构中的一个和所述绝缘结构中的一个；
阶梯结构，其分布在所述导电堆叠结构的一部分内且包含包含所述层的水平末端的台阶；
竖直接触结构，其在所述阶梯结构的所述台阶中的至少一些上；
串驱动器，其下伏于所述导电堆叠结构的所述部分且电耦合到所述竖直接触结构；
选择栅极结构，其下伏于所述导电堆叠结构的额外部分；
竖直选择栅极接触结构，其延伸穿过所述额外部分导电堆叠结构且延伸到所述选择栅极结构；
三阱结构，其下伏于所述选择栅极结构；
数字线，其上覆于导电堆叠结构的所述额外部分；以及
竖直柱结构，其水平地插入于所述竖直接触结构与所述竖直选择栅极接触结构之间，且从所述数字线延伸穿过所述导电堆叠结构和所述选择栅极结构且延伸到所述三阱结构。
25.根据权利要求24所述的电子系统，其中所述存储器装置包含3D NAND快闪存储器装置。
CN202080052303.1A 2019-07-26 2020-07-14 包括阶梯结构的微电子装置以及相关存储器装置和电子系统 Active CN114207820B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/523,662 US10847526B1 (en) 2019-07-26 2019-07-26 Microelectronic devices including staircase structures, and related memory devices and electronic systems
US16/523,662 2019-07-26
PCT/US2020/070267 WO2021022285A1 (en) 2019-07-26 2020-07-14 Microelectronic devices including staircase structures, and related memory devices and electronic systems

Publications (2)

Publication Number Publication Date
CN114207820A true CN114207820A (zh) 2022-03-18
CN114207820B CN114207820B (zh) 2023-07-21

Family

ID=73461992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080052303.1A Active CN114207820B (zh) 2019-07-26 2020-07-14 包括阶梯结构的微电子装置以及相关存储器装置和电子系统

Country Status (4)

Country Link
US (2) US10847526B1 (zh)
EP (1) EP4004980A4 (zh)
CN (1) CN114207820B (zh)
WO (1) WO2021022285A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856786B2 (en) * 2021-02-26 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including three-dimensional memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055875A (zh) * 2006-03-27 2007-10-17 株式会社东芝 非易失性半导体存储器件及其制造方法
US20090267128A1 (en) * 2008-04-23 2009-10-29 Hiroshi Maejima Three dimensional stacked nonvolatile semiconductor memory
US20100238732A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
US20110175159A1 (en) * 2008-09-26 2011-07-21 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
CN104662660A (zh) * 2012-08-30 2015-05-27 美光科技公司 具有通过控制栅极的连接件的存储器阵列
US20190081061A1 (en) * 2017-09-14 2019-03-14 Micron Technology, Inc. Device, A Method Used In Forming A Circuit Structure, A Method Used In Forming An Array Of Elevationally-Extending Transistors And A Circuit Structure Adjacent Thereto

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920506A (en) 1997-09-26 1999-07-06 Hyundai Electronics America, Inc. Method and apparatus for bulk preprogramming flash memory cells with minimal source and drain currents
KR100453853B1 (ko) 2001-08-28 2004-10-20 삼성전자주식회사 저전압 불 휘발성 반도체 메모리 장치 및 그것의 독출 방법
KR100475541B1 (ko) 2003-03-28 2005-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 테스트 구조 및 이를 이용한 낸드플래시 메모리 채널 전압 측정 방법
US7049652B2 (en) 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology
US7154779B2 (en) 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
US7773412B2 (en) 2006-05-22 2010-08-10 Micron Technology, Inc. Method and apparatus for providing a non-volatile memory with reduced cell capacitive coupling
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP5259242B2 (ja) * 2008-04-23 2013-08-07 株式会社東芝 三次元積層不揮発性半導体メモリ
KR101502585B1 (ko) * 2008-10-09 2015-03-24 삼성전자주식회사 수직형 반도체 장치 및 그 형성 방법
KR101113767B1 (ko) * 2009-10-19 2012-02-27 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자, 그 동작 방법 및 제조 방법
WO2011081438A2 (ko) 2009-12-31 2011-07-07 한양대학교 산학협력단 3차원 구조를 가지는 메모리 및 이의 제조방법
JP2011199131A (ja) 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8542534B2 (en) 2010-04-08 2013-09-24 Micron Technology, Inc. Select gate programming in a memory device
KR20130010641A (ko) 2011-07-19 2013-01-29 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8951859B2 (en) 2011-11-21 2015-02-10 Sandisk Technologies Inc. Method for fabricating passive devices for 3D non-volatile memory
US8933502B2 (en) 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
US8638608B2 (en) 2012-03-26 2014-01-28 Sandisk Technologies Inc. Selected word line dependent select gate voltage during program
US9165937B2 (en) 2013-07-01 2015-10-20 Micron Technology, Inc. Semiconductor devices including stair step structures, and related methods
US9412451B2 (en) 2014-10-08 2016-08-09 Micron Technology, Inc. Apparatuses and methods using dummy cells programmed to different states
US9449966B2 (en) 2015-01-14 2016-09-20 Macronix International Co., Ltd. Three-dimensional semiconductor device and method of manufacturing the same
US9728548B2 (en) 2015-11-16 2017-08-08 Micron Technology, Inc. Vertical memory blocks and related devices and methods
US9589978B1 (en) 2016-02-25 2017-03-07 Micron Technology, Inc. Memory devices with stairs in a staircase coupled to tiers of memory cells and to pass transistors directly under the staircase
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US10957706B2 (en) * 2018-10-17 2021-03-23 Sandisk Technologies Llc Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055875A (zh) * 2006-03-27 2007-10-17 株式会社东芝 非易失性半导体存储器件及其制造方法
US20090267128A1 (en) * 2008-04-23 2009-10-29 Hiroshi Maejima Three dimensional stacked nonvolatile semiconductor memory
US20110175159A1 (en) * 2008-09-26 2011-07-21 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
US20100238732A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
CN104662660A (zh) * 2012-08-30 2015-05-27 美光科技公司 具有通过控制栅极的连接件的存储器阵列
US20190081061A1 (en) * 2017-09-14 2019-03-14 Micron Technology, Inc. Device, A Method Used In Forming A Circuit Structure, A Method Used In Forming An Array Of Elevationally-Extending Transistors And A Circuit Structure Adjacent Thereto

Also Published As

Publication number Publication date
CN114207820B (zh) 2023-07-21
EP4004980A1 (en) 2022-06-01
US11329058B2 (en) 2022-05-10
US20210050357A1 (en) 2021-02-18
EP4004980A4 (en) 2022-12-28
WO2021022285A1 (en) 2021-02-04
US10847526B1 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
US10879267B1 (en) Microelectronic devices including staircase structures, and related memory devices and electronic systems
CN112750837B (zh) 包含阶梯结构的微电子装置以及相关存储器装置和电子系统
US20220392915A1 (en) Microelectronic devices including staircase structures
US11908512B2 (en) 3D NAND flash memory devices and related electronic systems
CN112420839A (zh) 包含二维材料的晶体管以及相关的微电子装置、存储器装置和电子系统
CN114649343A (zh) 包含分层级堆叠的微电子装置及相关电子系统及方法
CN114207820B (zh) 包括阶梯结构的微电子装置以及相关存储器装置和电子系统
US20220415794A1 (en) Microelectronic devices including staircase structures, and related memory devices and electronic systems
CN115312524A (zh) 微电子装置和相关存储器装置、电子系统和方法
CN117501440A (zh) 微电子装置及相关存储器装置及电子系统
CN116349424A (zh) 包含与阶梯结构相邻的隔离结构的微电子装置以及相关存储器装置、电子系统及方法
CN115485840A (zh) 在阵列区域及非阵列区域中包含支柱的电子装置以及相关系统及方法
CN116671274A (zh) 包含阶梯结构的微电子装置及相关的存储器装置、电子系统及方法
CN117641929A (zh) 包含体育场结构的微电子装置以及相关存储器装置和电子系统
CN117677196A (zh) 包含阶梯结构的微电子装置及相关方法、存储器装置及电子系统
CN114597215A (zh) 微电子装置结构，以及相关的电子系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant