CN117677196A - 包含阶梯结构的微电子装置及相关方法、存储器装置及电子系统 - Google Patents

包含阶梯结构的微电子装置及相关方法、存储器装置及电子系统 Download PDF

Info

Publication number
CN117677196A
CN117677196A CN202311161767.8A CN202311161767A CN117677196A CN 117677196 A CN117677196 A CN 117677196A CN 202311161767 A CN202311161767 A CN 202311161767A CN 117677196 A CN117677196 A CN 117677196A
Authority
CN
China
Prior art keywords
stadium
structures
region
additional
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311161767.8A
Other languages
English (en)
Inventor
徐丽芳
赵博
J·D·鲁尼亚
N·M·洛梅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117677196A publication Critical patent/CN117677196A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及包含阶梯结构的微电子装置及相关方法、存储器装置及电子系统。微电子装置包含堆叠结构，所述堆叠结构包含块区及非块区。所述块区包含在第一水平方向上通过绝缘槽结构彼此分离且各自包含以层级布置的导电材料与绝缘材料的竖直交替序列的块。所述块中的至少一者具有体育场结构，其个别地包含具有包括所述层级中的一些的边缘的梯级的阶梯结构。所述非块区在所述第一水平方向上与所述块区相邻。所述非块区包含额外体育场结构，其个别地终止于所述堆叠结构内相对高于至少部分在其在正交于所述第一水平方向的第二水平方向上的边界内的所述体育场结构中的至少一者的竖直位置处。

Description

包含阶梯结构的微电子装置及相关方法、存储器装置及电子 系统
优先权主张
本申请案主张2022年9月8日申请的题为“包含阶梯结构的微电子装置及相关方法、存储器装置及电子系统(MICROELECTRONIC DEVICES INCLUDING STAIRCASESTRUCTURES,AND RELATED METHODS,MEMORY DEVICES,AND ELECTRONIC SYSTEMS)”的序列号为17/930,656的美国专利申请案的申请日权益，所述美国专利申请案的公开内容特此以其全文引用方式并入本文中。
技术领域
在各个实施例中，本公开大体上涉及微电子装置设计及制造领域。更明确来说，本公开涉及形成包含阶梯结构的微电子装置的方法，且涉及相关微电子装置、存储器装置及电子系统。
背景技术
微电子装置设计者通常期望通过减小个别特征的尺寸及通过减小相邻特征之间的间隔距离来提高微电子装置内的特征的集成度或密度。另外，微电子装置设计者通常寻求设计不仅紧凑而且提供性能优点及简化设计的架构。
微电子装置的一个实例是存储器装置。存储器装置通常提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，其包含(但不限于)非易失性存储器装置，例如快闪存储器装置。常规快闪存储器装置通常包含具有以行及列布置的电荷存储装置(例如，存储器单元，例如非易失性存储器单元)的存储器阵列。在NAND架构类型的快闪存储器中，以列布置的存储器单元串联耦合，并且所述列的第一存储器单元耦合到数据线(例如位线)。在“三维NAND”存储器装置(其在本文中也可称为“3D NAND”存储器装置)(一种类型的竖直存储器装置)中，不仅存储器单元以行及列样式布置在水平阵列中，而且水平阵列的层级彼此堆叠(例如，作为竖直存储器单元串)以提供存储器单元的“三维阵列”。层级的堆叠使导电材料与绝缘(例如介电)材料竖直交替。导电材料用作存储器单元的存取线(例如字线)的控制栅极。竖直结构(例如包括通道结构及隧穿结构的柱)沿存储器单元的竖直串延伸。串的漏极端与竖直结构的顶部及底部中的一者邻近，而串的源极端与柱的顶部及底部中的另一者邻近。漏极端可操作地连接到位线，而源极端可操作地连接到源极结构(例如源极板、源极线)。3D NAND存储器装置还包含存取线与装置的其它导电结构之间的电连接，使得竖直串的存储器单元可被选择用于写入、读取及擦除操作。
一些3D NAND存储器装置在堆叠的层级的边缘(例如端)处包含具有“梯级”(也称为“台阶”)的所谓的“阶梯”结构。梯级具有界定例如存取线(例如本地存取线)的装置的导电结构的接触区的梯面(例如上表面)，其可由分层堆叠的导电材料形成。接触结构可设置成与梯级物理接触以促进对与梯级相关联的导电结构的电接入。接触结构可借助于导电路由结构与和源极/漏极区连通的额外接触结构电连通。串驱动器驱动存取线电压以写入到经由存取线控制的存储器单元或从所述存储器单元进行读取。
微电子装置制造工业的持续目标是减小微电子装置的特征的占用面积以便最大化给定结构区域中的装置及其功能特征的数目。不幸的是，随着特征堆积密度的提高及形成错误的裕度的减小，常规制造方法及所得结构配置导致不合意的缺陷，其会减弱所期望存储器装置的性能、可靠性及耐久性。
发明内容
在一些实施例中，一种微电子装置包括堆叠结构，所述堆叠结构包括块区及非块区。所述块区包括在第一水平方向上通过绝缘槽结构彼此分离且各自包含以层级布置的导电材料与绝缘材料的竖直交替序列的块。所述块中的至少一者具有体育场结构，其个别地包含具有包括所述层级中的一些的边缘的梯级的阶梯结构。所述非块区在所述第一水平方向上与所述块区相邻。所述非块区包括额外体育场结构，其个别地终止于所述堆叠结构内相对高于至少部分在其在正交于所述第一水平方向的第二水平方向上的边界内的所述体育场结构中的至少一者的竖直位置处。
在额外实施例中，一种形成微电子装置的方法包括形成包括以层级布置的牺牲材料与绝缘材料的竖直交替序列的初步堆叠结构。所述初步堆叠结构包含块区及在第一水平方向上与所述块区相邻的非块区。在所述初步堆叠结构之上形成遮蔽材料。形成竖直延伸穿过所述初步堆叠结构的所述块区的水平区域内的所述遮蔽材料的一部分的开口。在所述开口的水平位置处形成体育场结构且其个别地包含具有包括所述层级中的一些的边缘的梯级的阶梯结构。在所述初步堆叠结构的所述非块区内形成额外体育场结构。所述额外体育场结构个别地终止于所述初步堆叠结构内相对高于至少部分在其在正交于所述第一水平方向的第二水平方向上的边界内的所述体育场结构中的至少一者的竖直位置处。将所述初步堆叠结构的所述块区划分成通过槽彼此分离的块。所述块中的至少一者包含在所述第二水平方向上延伸的所述体育场结构的行。借助于所述槽用导电材料替换所述初步堆叠结构的所述块区内的所述牺牲材料的部分。
在另外实施例中，一种存储器装置包括堆叠结构及存储器单元串。所述堆叠结构包括块区及非块区。所述块区包括块及绝缘槽结构。所述块在第一方向上平行延伸且个别地包含各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级。所述块中的至少一者包括体育场结构、顶区及桥区。所述体育场结构个别地包含具有包括所述层级的群组的边缘的梯级的阶梯结构。所述顶区在所述第一方向上在所述体育场结构之间。所述桥区在正交于所述第一方向的第二方向上与所述体育场结构相邻。所述桥区在所述第一方向上从所述顶区的对之间延伸。所述绝缘槽结构在所述第二方向上与所述块交替。所述非块区在所述第二方向上与所述块区相邻且包括在所述第一方向上与所述体育场结构水平重叠的额外体育场结构。所述额外体育场结构中的每一者具有小于所述体育场结构中的水平重叠者的竖直高度。所述存储器单元串竖直延伸穿过在所述第一方向上与其所述体育场结构中的最上者相邻的所述块中的所述至少一者的一部分。
在又另外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括至少一个微电子装置结构，所述至少一个微电子装置结构包括堆叠结构及存储器单元串。所述堆叠结构具有各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级。所述堆叠结构包括块区及虚设区。所述块区包括通过绝缘槽结构彼此分离的块。所述块中的至少一者包括体育场结构、第一抬高区及第二抬高区。所述体育场结构个别地包括具有包括所述堆叠结构的所述层级中的一些的边缘的梯级的阶梯结构。所述第一抬高区在第一水平方向上与所述体育场结构交替。所述第二抬高区与所述第一抬高区成一体且在正交于所述第一水平方向的所述第二水平方向上插入于所述体育场结构与所述绝缘槽结构中的两者之间。所述虚设区在所述第二水平方向上与所述块区相邻且包括在所述第一水平方向上与所述体育场结构重叠的虚设体育场结构。所述虚设体育场结构中的至少一者具有小于所述体育场结构中的水平重叠者的竖直高度。所述存储器单元串竖直延伸穿过所述块中的所述至少一者。
附图说明
图1A是根据本公开的实施例的在形成微电子装置的方法的处理阶段处的微电子装置结构的简化纵向横截面图。图1B是在图1A的处理阶段处的微电子装置结构的简化部分俯视图，其中图1A的视图是关于图1B中描绘的虚线A-A。
图2A是在图1A及1B的处理阶段之后的形成微电子装置的方法的另一处理阶段处的图1A及1B中展示的微电子装置结构的简化纵向横截面图。图2B是在图2A的处理阶段处的微电子装置结构的简化部分俯视图，其中图2A的视图是关于图2B中描绘的虚线A-A。
图3A是在图2A及2B的处理阶段之后的形成微电子装置的方法的另一处理阶段处的图1A及1B中展示的微电子装置结构的简化纵向横截面图。图3B是在图3A的处理阶段处的微电子装置结构的简化部分俯视图。
图4A是在图3A及3B的处理阶段之后的形成微电子装置的方法的另一处理阶段处的图1A及1B中展示的微电子装置结构的简化纵向横截面图。图4B是在图4A的处理阶段处的微电子装置结构的简化部分俯视图，其中图4A的视图是关于图4B中描绘的虚线A-A。图4C是在图4A的处理阶段处的微电子装置结构的部分B(用图4A中的虚线识别)的简化部分透视图。
图5A是根据本公开的额外实施例的在形成微电子装置的方法的处理阶段处的微电子装置结构的简化纵向横截面图。图5B是在图5A的处理阶段处的微电子装置结构的简化部分俯视图，其中图5A的视图是关于图5B中描绘的虚线A-A。
图6是根据本公开的实施例的微电子装置的简化部分剖视透视图。
图7是说明根据本公开的实施例的电子系统的示意性框图。
具体实施方式
以下描述提供例如材料组成、形状及大小的特定细节来提供对本公开的实施例的详尽描述。然而，所属领域的一般技术人员应理解，可在不采用这些特定细节的情况下实践本公开的实施例。实际上，可结合在工业中采用的常规微电子装置制造技术来实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置(例如存储器装置)的完整工艺流程。下文描述的结构不形成完整微电子装置。下文仅详细描述理解本公开的实施例所需的那些工艺动作及结构。用以由结构形成完整微电子装置的额外动作可通过常规制造技术来执行。
本文中呈现的图式仅供说明且不意在为任何特定材料、组件、结构、装置或系统的实际视图。可预期由(例如)制造技术及/或公差导致的图式中描绘的形状的变化。因此，本文中描述的实施例不应被解释为限于所说明的特定形状或区，而是包含由(例如)制造导致的形状偏差。举例来说，说明或描述为框形的区可具有粗糙及/或非线性特征，且说明或描述为圆形的区可包含一些粗糙及/或线性特征。此外，所说明的锐角可被修圆，且反之亦然。因此，图中说明的区是示意性的且其形状不希望说明区的精确形状且不限制本发明权利要求书的范围。图式不一定按比例绘制。另外，图之间的共同元件可保持相同数字符号。
如本文中使用，“存储器装置”表示且包含展现存储器功能性但不一定限于存储器功能性的微电子装置。换句话说且仅举非限制性实例来说，术语“存储器装置”不仅包含常规存储器(例如：常规易失性存储器，例如常规动态随机存取存储器(DRAM)；常规非易失性存储器，例如常规NAND存储器)，而且包含专用集成电路(ASIC)(例如芯片上系统(SoC))、组合逻辑与存储器的微电子装置及并入存储器的图形处理单元(GPU)。
如本文中使用，术语“经配置”指代至少一个结构及至少一个设备中的一或多者的大小、形状、材料组成、定向及布置以预定方式促进结构及设备中的一或多者的操作。
如本文中使用，术语“竖直”、“纵向”、“水平”及“横向”是参考结构的主平面且不一定由地球的重力场界定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面由所述结构的具有比结构的其它表面相对更大的面积的表面界定。参考附图，“水平”或“横向”方向可垂直于所指示的“Z”轴且可平行于所指示的“X”轴及/或平行于所指示的“Y”轴；且“竖直”或“纵向”方向可平行于所指示的“Z”轴，可垂直于所指示的“X”轴，且可垂直于所指示的“Y”轴。
如本文中使用，描述为彼此“相邻”的特征(例如区、材料、结构、沟槽、装置)表示且包含彼此最接近(例如，最靠近)定位的一(或若干)公开个体的特征。与“相邻”特征的一(或若干)公开个体不匹配的额外特征(例如额外区、额外材料、额外结构、额外沟槽、额外装置)可安置于“相邻”特征之间。换句话说，“相邻”特征可彼此直接邻近定位，使得没有其它特征介入于“相邻”特征之间；或“相邻”特征可彼此间接邻近定位，使得具有除与至少一个“相邻”特征相关联的个体之外的个体的至少一个特征经定位于“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征表示且包含彼此竖直最接近(例如，竖直最靠近)定位的一(或若干)公开个体的特征。此外，描述为彼此“水平相邻”的特征表示且包含彼此水平最接近(例如，水平最靠近)定位的一(或若干)公开个体的特征。
如本文中使用，为便于描述，空间相对术语(例如“下面”、“下方”、“下”、“底部”、“上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似物)可用于描述一个元件或特征与另一(些)元件或特征的关系，如图中说明。除非另外指定，否则空间相对术语除涵盖图中描绘的定向之外，还希望涵盖材料的不同定向。举例来说，如果使图中的材料反转，那么描述为在其它元件或特征“下方”或“下面”或“之下”或“底部上”的元件将定向成在其它元件或特征“上方”或“顶部上”。因此，所属领域的一般技术人员将明白，术语“下方”可涵盖上方及下方两种定向，这取决于使用术语的上下文。材料可以其它方式定向(例如旋转90度、反转、翻转)且可相应地解译本文中使用的空间相对描述词。
如本文中使用，单数形式“一”及“所述”希望也包含复数形式，除非上下文另外明确指示。
如本文中使用，“及/或”包含相关联列项中的一或多者的任何及所有组合。
如本文中使用，短语“耦合到”指代结构彼此操作性地连接，例如通过直接欧姆连接或通过间接连接(例如通过另一结构)电连接。
如本文中使用，关于给定参数、性质或条件的术语“基本上”表示且包含在所属领域的一般技术人员所理解的程度上在一定变化程度内(例如在可接受公差内)满足给定参数、性质或条件。举例来说，取决于基本上满足的特定参数、性质或条件，参数、性质或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％或甚至满足100.0％。
如本文中使用，关于特定参数的数值的“约”或“近似”包含所述数值及所属领域的一般技术人员所理解的所述数值在特定参数的可接受公差内的变化程度。举例来说，关于数值的“约”或“近似”可包含在从所述数值的90.0％到110.0％的范围内的额外数值，例如在从所述数值的95.0％到105.0％的范围内、在从所述数值的97.5％到102.5％的范围内、在从所述数值的99.0％到101.0％的范围内、在从所述数值的99.5％到100.5％的范围内或在从所述数值的99.9％到100.1％的范围内。
如本文中使用，“导电材料”表示且包含例如以下项中的一或多者的导电材料：金属(例如钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))、合金(例如Co基合金、Fe基合金、Ni基合金、Fe及Ni基合金、Co及Ni基合金、Fe及Co基合金、Co及Ni及Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢、低碳钢、不锈钢)、导电含金属材料(例如导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)及导电掺杂半导体材料(例如导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))。另外，“导电结构”表示且包含由导电材料形成且包含导电材料的结构。
如本文中使用，“绝缘材料”表示且包含电绝缘材料，例如以下项中的一或多者：至少一种介电氧化物材料(例如以下项中的一或多者：氧化硅(SiOx)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbOx)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)及氧化镁(MgOx))、至少一种介电氮化物材料(例如氮化硅(SiNy))、至少一种介电氮氧化物材料(例如氮氧化硅(SiOxNy))及至少一种介电碳氮氧化物材料(例如碳氮氧化硅(SiOxCzNy))。本文中包含“x”、“y”及“z”中的一或多者的化学式(例如SiOx、AlOx、HfOx、NbOx、TiOx、SiNy、SiOxNy、SiOxCzNy)表示针对另一元素(例如Si、Al、Hf、Nb、Ti)的每个原子含有一个元素的平均比率的“x”个原子、另一元素的平均比率的“y”个原子及额外元素(如果存在)的平均比率的“z”个原子材料。由于化学式表示相对原子比而非绝对化学结构，因此绝缘材料可包括一或多种化学计量化合物及/或一或多种非化学计量化合物，且“x”、“y”及“z”(如果存在)的值可为整数或可为非整数。如本文中使用，术语“非化学计量化合物”表示且包含具有无法由明确界定的自然数比率表示且违反定比定律的元素组成的化学化合物。另外，“绝缘结构”表示且包含由绝缘材料形成且包含绝缘材料的结构。
如本文中使用，术语“半导体材料”指代具有绝缘材料的电导率与导电材料的电导率之间的电导率的材料。举例来说，半导体材料在室温下可具有约10-8西门子/厘米(S/cm)到约104S/cm(106S/m)之间的电导率。半导体材料的实例包含在元素周期表的第IV列中找到的元素，例如硅(Si)、锗(Ge)及碳(C)。半导体材料的其它实例包含(但不限于)化合半导体材料，例如二元化合半导体材料(例如砷化镓(GaAs))、三元化合半导体材料(例如AlXGa1-XAs)及四元化合半导体材料(例如GaXIn1-XAsYP1-Y)。化合半导体材料可包含(但不限于)来自元素周期表的第III及V列的元素的组合(III-V族半导体材料)或来自元素周期表的第II及VI列的元素的组合(II-VI族半导体材料)。半导体材料的另外实例包含氧化物半导体材料，例如氧化锌锡(ZnxSnyO，通常称为“ZTO”)、氧化铟锌(InxZnyO，通常称为“IZO”)、氧化锌(ZnxO)、氧化铟镓锌(InxGayZnzO，通常称为“IGZO”)、氧化铟镓硅(InxGaySizO，通常称为“IGSO”)、氧化铟钨(InxWyO，通常称为“IWO”)、氧化铟(InxO)、氧化锡(SnxO)、氧化钛(TixO)、氮氧化锌(ZnxONz)、氧化镁锌(MgxZnyO)、氧化锆铟锌(ZrxInyZnzO)、氧化铪铟锌(HfxInyZnzO)、氧化锡铟锌(SnxInyZnzO)、氧化铝锡铟锌(AlxSnyInzZnaO)、氧化硅铟锌(SixInyZnzO)、氧化铝锌锡(AlxZnySnzO)、氧化镓锌锡(GaxZnySnzO)、氧化锆锌锡(ZrxZnySnzO)及其它类似材料。
如本文中使用，术语“同质”表示包含于特征(例如材料、结构)中的元素的相对量在特征的所有不同部分(例如不同水平部分、不同竖直部分)内不变。相反地，如本文中使用，术语“异质”意味着包含于特征(例如材料、结构)中的元素的相对量在特征的所有不同部分内变化。如果特征是异质的，那么包含于特征中的一或多种元素的量在特征的所有不同部分内可逐步变化(例如突然改变)或可连续变化(例如渐进改变，例如线性地、抛物线地)。特征可例如由至少两种不同材料的堆叠形成且包含至少两种不同材料的堆叠。
除非上下文另外指示，否则本文中描述的材料可通过包含(但不限于)以下的任何合适技术形成：旋涂、毯覆式涂覆、化学气相沉积(CVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)、等离子体增强ALD(PEALD)、物理气相沉积(PVD)(例如溅镀)或外延生长。取决于要形成的特定材料，用于沉积或生长材料的技术可由所属领域的一般技术人员选择。另外，除非上下文另外指示，否则本文中描述的材料的移除可通过包含(但不限于)以下的任何合适技术完成：蚀刻(例如干蚀刻、湿蚀刻、蒸气蚀刻)、离子铣削、研磨平坦化(例如化学机械平坦化(CMP))或其它已知方法。
图1A到4C是说明根据本公开的实施例的在形成微电子装置(例如存储器装置，例如3D NAND快闪存储器装置)的方法的不同处理阶段处的微电子装置结构的各种视图(下文更详细描述)。通过下文提供的描述，所属领域的一般技术人员将明白，本文中描述的方法可用于形成各种装置。换句话说，可在希望形成微电子装置的任何时候使用本公开的方法。
图1A描绘微电子装置结构100的简化纵向横截面图。如图1A中展示，微电子装置结构100可经形成以包含基底结构102、基底结构102上或之上的初步堆叠结构104、基底结构102上或之上的遮蔽材料106及遮蔽材料106上或之上的隔离材料108。图1B是在图1A的处理阶段处的微电子装置结构100的简化部分俯视图，其中图1A的视图是关于图1B中描绘的虚线A-A。
基底结构102可包括额外特征(例如材料、结构、装置)可形成在其上的基底材料或构造。作为非限制性实例，基底结构102可包括由例如一或多种半导体材料(例如多晶硅)形成且包含例如所述一或多种半导体材料的结构(例如，晶片，例如半导体晶片)。半导体材料的一或多个区可经掺杂有一或多种P型导电性化学物种(例如硼、铝及镓中的一或多者)及/或一或多种N型导电性化学物种(例如砷、磷及锑中的一或多者)以提供微电子装置结构100的一或多个源极/漏极区。基底结构102还可包含其它基底材料或结构，例如用于与将在后续处理之后由微电子装置结构100形成的微电子装置的其它导电结构进行电连接的导电区。在一些此类实施例中，包含互补金属氧化物半导体(CMOS)电路系统的控制逻辑装置在竖直下伏于源极/漏极区的控制逻辑区中包含于基底结构102内。
初步堆叠结构104可经形成以包含以初步层级114布置的牺牲材料110与初步绝缘材料112的竖直交替(例如，在Z方向上)序列。初步堆叠结构104的初步层级114可个别地包含与初步绝缘材料112竖直相邻(例如，直接竖直邻近)的牺牲材料110。牺牲材料110可跨初步堆叠结构104的竖直高度(例如，在Z方向上)与初步绝缘材料112竖直交错。另外，初步堆叠结构104可包含块区116及与块区116水平相邻的非块区118(在本文中也称为“虚设区”或“块外”区)。如下文更详细描述，随后由初步堆叠结构104形成的堆叠结构的块可形成于块区116的水平区域内，但不可形成于非块区118的水平区域内(例如，可从所述水平区域省略)。
初步堆叠结构104的初步层级114中的每一者的初步绝缘材料112可由至少一种绝缘材料形成且包含所述至少一种绝缘材料，例如以下项中的一或多者：至少一种介电氧化物材料(例如SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种介电氮化物材料(例如SiNy)、至少一种介电氮氧化物材料(例如SiOxNy)及至少一种介电碳氮氧化物材料(例如SiOxCzNy)。在一些实施例中，初步堆叠结构104的初步层级114中的每一者的初步绝缘材料112由介电氧化物材料形成且包含所述介电氧化物材料，例如SiOx(例如SiO2)。初步层级114中的每一者的初步绝缘材料112可为基本上同质的，或初步层级114中的一或多者(例如，每一者)的初步绝缘材料112可为异质的。如图1A中展示，初步绝缘材料112的相对竖直较厚体积可形成于初步堆叠结构104的上竖直边界处。初步绝缘材料112的相对竖直较厚体积可例如直接竖直下伏于遮蔽材料106。
初步堆叠结构104的初步层级114中的每一者的牺牲材料110可由可相对于初步绝缘材料112被选择性地移除的至少一种材料(例如至少一种绝缘材料)形成且包含所述至少一种材料。牺牲材料110可在共同(例如，集体、相互)暴露于第一蚀刻剂期间相对于初步绝缘材料112是可选择性蚀刻的；且初步绝缘材料112可在共同暴露于第二不同蚀刻剂期间相对于牺牲材料110是可选择性蚀刻的。如本文中使用，如果一材料展现的蚀刻速率为另一材料的蚀刻速率的至少约五倍(5x)(例如约十倍(10x)、约二十倍(20x)或约四十倍(40x))，那么所述材料相对于另一材料是“可选择性蚀刻”的。举非限制性实例来说，取决于初步绝缘材料112的材料组成，牺牲材料110可由以下项中的一或多者形成且包含所述一或多者：至少一种介电氧化物材料(例如SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种介电氮化物材料(例如SiNy)、至少一种介电氮氧化物材料(例如SiOxNy)、至少一种介电碳氧化物材料(例如SiOxCy)、至少一种氢化介电碳氧化物材料(例如SiCxOyHz)、至少一种介电碳氮氧化物材料(例如SiOxCzNy)及至少一种半导体材料(例如多晶硅)。在一些实施例中，初步堆叠结构104的初步层级114中的每一者的牺牲材料110由介电氮化物材料形成且包含所述介电氮化物材料，例如SiNy(例如Si3N4)。牺牲材料110在共同暴露于包括磷酸(H3PO4)的湿蚀刻剂期间可例如相对于初步绝缘材料112是可选择性蚀刻的。
初步堆叠结构104可经形成以包含任何所期望数量的初步层级114。举非限制性实例来说，初步堆叠结构104可经形成以包含大于或等于十六(16)个初步层级114，例如大于或等于三十二(32)个初步层级114、大于或等于六十四(64)个初步层级114、大于或等于一百二十八(128)个初步层级114或大于或等于二百五十六(256)个初步层级114。
遮蔽材料106可形成于初步堆叠结构104的最上表面上或之上。遮蔽材料106可至少部分(例如，基本上)覆盖初步堆叠结构104的最上表面。如图1A及1B中展示，遮蔽材料106可跨初步堆叠结构104的块区116及非块区118中的每一者水平延伸(例如，在X方向上且在Y方向上)。在一些实施例中，遮蔽材料106经形成以基本上覆盖块区116及非块区118中的每一者内的初步堆叠结构104的最上表面。
遮蔽材料106可由适于用作蚀刻掩模以图案化初步堆叠结构104的部分(例如初步层级114的部分，包含其牺牲材料110的部分及其初步绝缘材料112的部分)以在初步堆叠结构104内形成体育场结构的至少一种材料(例如至少一种硬掩模材料)形成且包含所述至少一种材料，如下文更详细描述。作为非限制性实例，在其中牺牲材料110包括SiNy(例如Si3N4)且初步绝缘材料112包括SiOx(例如SiO2)的一些实施例中，遮蔽材料106可由金属掺杂碳、多晶硅及碳掺杂氮中的一或多者形成且包含所述一或多者。如果遮蔽材料106由金属掺杂碳形成且包含金属掺杂碳，那么金属可例如包括碳、钨及镍中的一或多者且可占金属掺杂碳的约1.0重量百分比(wt％)到约30.0wt％。遮蔽材料106可为基本上同质的，或遮蔽材料106可为异质的。
隔离材料108可形成于遮蔽材料106的最上表面上或之上。隔离材料108可至少部分(例如，基本上)覆盖遮蔽材料106的最上表面。隔离材料108可由至少一种绝缘材料形成且包含所述至少一种绝缘材料。隔离材料108的材料组成可与遮蔽材料106的材料组成不同。在一些实施例中，隔离材料108的材料组成相对于遮蔽材料106的材料组成进行选择以有效地形成多层遮蔽结构(包含遮蔽材料106及隔离材料108)以用作蚀刻掩模来图案化其下的初步堆叠结构104的部分。隔离材料108的材料组成可与初步堆叠结构104的初步绝缘材料112的材料组成基本上相同，或隔离材料108的材料组成可与初步堆叠结构104的初步绝缘材料112的材料组成不同。在一些实施例中，隔离材料108由SiOx(例如SiO2)形成且包含SiOx。在额外实施例中，在图1A及1B的处理阶段处，隔离材料108未经形成以上覆于遮蔽材料106。
接着参考图2A，图2A是在先前参考图1A及1B描述的处理阶段之后的微电子装置结构100的简化纵向横截面图，初步堆叠结构104的块区116的水平区域内的至少隔离材料108及遮蔽材料106的部分可经移除以形成个别地竖直延伸穿过隔离材料108及遮蔽材料106且到或进入初步堆叠结构104中的开口117。开口117可个别地竖直终止于遮蔽材料106的下边界(例如下表面)处或其下方且可局限于初步堆叠结构104的块区116的水平区域内。非块区118的水平区域内的隔离材料108及遮蔽材料106的部分可不被移除，使得非块区118在其水平区域内基本上没有开口117中的任何者。隔离材料108及遮蔽材料106可在非块区118的水平区域内保持基本上完整。图2B是在图2A的处理阶段处的微电子装置结构100的简化部分俯视图，其中图2A的视图是关于图2B中描绘的虚线A-A。
开口117可形成于初步堆叠结构104的块区116内对应于随后将形成于初步堆叠结构104内的体育场结构的所期望位置的水平位置(例如，在X方向上，在Y方向上)处，如下文更详细描述。开口117可经分布遍及块区116的水平区域。在块区116内，开口117的行可经形成以在X方向上平行延伸，且开口117的列可经形成以在正交于X方向的Y方向上延伸。开口117的行可个别地包含在Y方向上彼此至少部分(例如，基本上)对准的开口117中的一些。开口117的列可个别地包含在X方向上彼此至少部分(例如，基本上)对准的开口117中的其它者。在块区116内，开口117的不同行可定位于将形成到将由初步堆叠结构104形成的堆叠结构的不同块中的初步堆叠结构104的不同水平区域内，如下文更详细描述。
开口117中的每一者可经形成以展现合意水平尺寸(例如，在X方向上、在Y方向上)及合意水平横截面形状。个别开口117的水平尺寸及水平横截面形状可基于随后将形成于开口117的水平区域内的体育场结构的合意水平尺寸及合意水平边界以及基于将经形成以在其水平区域内包含体育场结构的(将由初步堆叠结构104形成的堆叠结构的)块的合意水平尺寸及合意水平横截面形状进行选择，在下文更详细描述。如图2B中展示，在一些实施例中，个别开口117经形成以展现矩形水平横截面形状，包含大于Y方向上的水平宽度的X方向上的水平长度。开口117中的每一者可经形成以展现与开口117中的每一其它者基本上相同的水平尺寸(例如，基本上相同的水平长度及基本上相同的水平宽度)及基本上相同的水平形状，或开口117中的至少一者可经形成以展现与开口117中的至少一个其它者不同的水平尺寸(例如，不同水平长度及/或不同水平宽度)及不同水平形状中的一或多者。
开口117中的每一者可经形成以竖直终止于遮蔽材料106下方的所期望竖直位置(例如，在Z方向上)处。如图2A中展示，在一些实施例中，开口117经形成以个别地竖直终止于初步堆叠结构104的最上初步层级114的牺牲材料110上方。开口117中的每一者可经形成以竖直终止于与开口117中的每一其它者基本上相同的竖直位置处，或开口117中的至少一者可经形成以竖直终止于与开口117中的至少一个其它者不同的竖直位置处。在一些实施例中，开口117全都经形成以竖直终止于彼此基本上相同的竖直位置处。
接着参考图3A，图3A是在先前参考图2A及2B描述的处理阶段之后的微电子装置结构100的简化纵向横截面图，至少一个掩模结构120(例如蚀刻掩模结构、斩掩模结构)可形成于隔离材料108之上，且可用于在初步堆叠结构104的块区116内形成体育场沟槽122且在初步堆叠结构104的非块区116内形成虚设体育场沟槽124(本文中也称为“额外体育场沟槽”)。在X方向上与一或多个虚设体育场沟槽124水平重叠的至少一些体育场沟槽122可经形成以具有在一或多个虚设体育场沟槽124的下竖直边界下方的下竖直边界。体育场沟槽122可至少部分界定初步堆叠结构104的块区116内的体育场结构126；且虚设体育场沟槽124可至少部分界定初步堆叠结构104的非块区118内的虚设体育场结构128(本文中也称为“额外体育场结构”)。图3B是在图3A的处理阶段处的微电子装置结构100的简化部分俯视图，其中图3A的视图是关于图3B中描绘的虚线A-A。
掩模结构120可用于使竖直地在其下且在其水平边界内的初步堆叠结构104(例如，包含其初步层级114)的(例如，掩模)部分在体育场沟槽122及虚设体育场沟槽124形成期间免被移除，如下文更详细描述。掩模结构120可包含竖直延伸穿过其且水平定位于体育场沟槽122(及因此，体育场结构126)及虚设体育场沟槽124(及因此，虚设体育场结构128)的所期望位置处的孔(例如开口、洞)。掩模结构120中定位于初步堆叠结构104的块区116的水平区域内的孔可与在先前参考图2A及2B描述的处理阶段期间形成的块区116内的开口117(图2A及2B)的水平区域水平重叠。
掩模结构120可在体育场沟槽122及虚设体育场沟槽124(如下文更详细描述)的形成之前由具有相对于初步堆叠结构104(包含其初步层级114的牺牲材料110及初步绝缘材料112)、遮蔽材料106、隔离材料108(如果存在)及形成于开口117(图2A及2B)内的抗蚀剂材料的蚀刻选择性的至少一种材料形成且包含所述至少一种材料。因此，掩模结构120的材料组成可至少部分取决于初步堆叠结构104、遮蔽材料106、隔离材料108(如果存在)及抗蚀剂材料的材料组成；且取决于将与掩模结构120一起采用的材料移除工艺的特性(例如，蚀刻剂)。举非限制性实例来说，掩模结构120可由以下项中的一或多者形成且包含所述一或多者：非晶碳、硅、氧化硅、氮化硅、碳氧化硅、氧化铝及氮氧化硅。掩模结构120可为同质(例如，可包括仅一种材料)，或可为异质(例如，可包括至少两种不同材料的堆叠)。
体育场沟槽122可定位于在先前参考图2A及2B描述的处理阶段处形成的开口117(图2A及2B)的水平位置(例如，在X方向上、在Y方向上)处，且可竖直延伸到初步堆叠结构104的块区116内的合意深度。体育场沟槽122中的至少一些可竖直延伸到且终止于与体育场沟槽122中的至少一些其它者不同的初步堆叠结构104的初步层级114处。举例来说，在X方向上延伸的体育场沟槽122的个别行的体育场沟槽122中的至少一些(例如，每一者)可经形成以终止于在Z方向上彼此不同的竖直标高处。然而，如图3A中展示，在Y方向上延伸的体育场沟槽122的个别列的体育场沟槽122中的至少一些(例如，每一者)可终止于在Z方向上彼此基本上相同的竖直标高处。
体育场结构126可定位于体育场沟槽122的水平区域内，且可通过体育场沟槽122暴露。参考图3B，个别体育场结构126可包含相对阶梯结构130及水平插入于相对阶梯结构130之间(例如，在X方向上)的中央区132。个别体育场结构126的相对阶梯结构130可包含正向阶梯结构130A及反向阶梯结构130B。从正向阶梯结构130A的顶部延伸到正向阶梯结构130A的底部的假想线可具有正斜率，而从反向阶梯结构130B的顶部延伸到反向阶梯结构130B的底部的另一假想线可具有负斜率。在额外实施例中，体育场结构126中的一或多者可个别地展现不同配置。作为非限制性实例，个别体育场结构126可经修改以包含正向阶梯结构130A但不包含反向阶梯结构130B(例如，反向阶梯结构130B可不存在)，或个别体育场结构126可经修改以包含反向阶梯结构130B但不包含正向阶梯结构130A(例如，正向阶梯结构130A可不存在)。在此类实施例中，中央区132与正向阶梯结构130A的底部水平相邻(例如，如果反向阶梯结构130B不存在)，或中央区132与反向阶梯结构130B的底部水平相邻(例如，如果正向阶梯结构130A不存在)。
个别体育场结构126的相对阶梯结构130(例如正向阶梯结构130A及反向阶梯结构130B)可各自包含由初步堆叠结构104(图3A)的初步层级114(图3A)中的一些的边缘(例如水平端)界定的梯级134。针对个别体育场结构126的相对阶梯结构130，正向阶梯结构130A的每一梯级134可在反向阶梯结构130B内具有对应梯级134，所述对应梯级134具有基本上相同几何配置(例如形状、尺寸)、竖直位置(例如，在Z方向上)及与体育场结构126的中央区132的水平中心(例如，在X方向上)的水平距离(例如，在X方向上)。在额外实施例中，正向阶梯结构130A的至少一个梯级134在反向阶梯结构130B内不具有对应梯级134，所述对应梯级134具有基本上相同几何配置(例如形状、尺寸)、竖直位置(例如，在Z方向上)及/或与体育场结构126的中央区132的水平中心(例如，在X方向上)的水平距离(例如，在X方向上)；及/或反向阶梯结构130B的至少一个梯级134在正向阶梯结构130A内不具有对应梯级134，所述对应梯级134具有基本上相同几何配置(例如形状、尺寸)、竖直位置(例如，在Z方向上)及/或与体育场结构126的中央区132的水平中心(例如，在X方向上)的水平距离(例如，在X方向上)。
初步堆叠结构104(图3A)的块区116内的体育场结构126中的每一者可个别地包含所期望数量的梯级134。体育场结构126中的每一者可包含与体育场结构126中的每一其它者基本上相同数量的梯级134，或体育场结构126中的至少一者可包含与体育场结构126中的至少一个其它者不同数量的梯级134。在一些实施例中，体育场结构126中的至少一者包含与体育场结构126中的至少一个其它者不同(例如，更大、更低)数量的梯级134。在一些实施例中，体育场结构126中的每一者的梯级134按序布置，使得彼此直接水平邻近(例如，在X方向上)的梯级134对应于彼此直接竖直邻近(例如，在Z方向上)的初步堆叠结构104(图3A)的初步层级114(图3A)。在额外实施例中，体育场结构126中的至少一者的梯级134乱序布置，使得彼此直接水平邻近(例如，在X方向上)的体育场结构126的至少一些梯级134对应于彼此不直接竖直邻近(例如，在Z方向上)的初步堆叠结构104(图3A)的初步层级114(图3A)。
继续参考图3B，针对个别体育场结构126，其中央区132可水平介入(例如，在X方向上)于其正向阶梯结构130A与其反向阶梯结构130B之间且将其正向阶梯结构130A与其反向阶梯结构130B分离。中央区132可与正向阶梯结构130A的竖直最下梯级134水平相邻，且还可与反向阶梯结构130B的竖直最下梯级134水平相邻。个别体育场结构126的中央区132的竖直位置(例如，竖直标高)可界定体育场结构126的下竖直边界。个别体育场结构126的中央区132可具有所期望的水平尺寸。另外，体育场结构126中的每一者的中央区132可具有与体育场结构126中的每一其它者的中央区132基本上相同的水平尺寸，或体育场结构126中的至少一者的中央区132可具有与体育场结构126中的至少一个其它者的中央区132不同的水平尺寸。
初步堆叠结构104(图3A)的块区116内的每一体育场结构126(包含正向阶梯结构130A、反向阶梯结构130B及其中央区132)可个别地部分界定个别体育场沟槽122的边界(例如水平边界、下竖直边界)。与个别体育场结构126水平相邻的初步堆叠结构104(图3A)的部分还可部分界定与体育场结构126相关联的体育场沟槽122的边界。体育场沟槽122仅可竖直延伸穿过界定体育场结构126的正向阶梯结构130A及反向阶梯结构130B的初步堆叠结构104(图3A)的初步层级114(图3A)；或还可竖直延伸穿过不界定体育场结构126的正向阶梯结构130A及反向阶梯结构130B的初步堆叠结构104(图3A)的额外初步层级114(图3A)，例如竖直上覆于体育场结构126的初步堆叠结构104(图3A)的额外初步层级114(图3A)。在初步堆叠结构104(图3A)的块区116(图3A)内，初步堆叠结构104(图3A)的初步层级114(图3A)中的其它者的边缘可例如界定竖直上覆于体育场结构126的体育场结构126中的其它者且从体育场结构126水平偏移。体育场沟槽122随后可用一或多种介电材料填充，如下文更详细描述。
共同参考图3A及3B，在Y方向上延伸的虚设体育场沟槽124的列可在X方向上与在Y方向上延伸的体育场沟槽122的列水平重叠。举例来说，在Y方向上延伸的虚设体育场沟槽124的个别列的虚设体育场沟槽124中的至少一些(例如，每一者)可在X方向上与在Y方向上延伸的体育场沟槽122的个别列的体育场沟槽122中的至少一些(例如，每一者)水平重叠。针对虚设体育场沟槽124的个别列，其虚设体育场沟槽124中的至少一些(例如，每一者)可终止于初步堆叠结构104内相对高于在X方向上与虚设体育场沟槽124的列水平重叠的体育场沟槽122的个别列的体育场沟槽122中的至少一些(例如，每一者)的竖直位置(例如，竖直标高)处。
虚设体育场沟槽124中的至少一些可竖直延伸到且终止于初步堆叠结构104的与虚设体育场沟槽124中的至少一些其它者不同的初步层级114处。举例来说，在X方向上延伸的虚设体育场沟槽124的个别行的虚设体育场沟槽124中的至少一些(例如，每一者)可经形成以终止于在Z方向上彼此不同的竖直标高处。在额外实施例中，在X方向上延伸的虚设体育场沟槽124的个别行的虚设体育场沟槽124中的至少一些(例如，每一者)经形成以终止于在Z方向上彼此基本上相同的竖直标高处。另外，如图3A中展示，在Y方向上延伸的虚设体育场沟槽124的个别列的虚设体育场沟槽124中的至少一些(例如，每一者)可终止于在Z方向上彼此基本上相同的竖直标高处。
非块区118内的虚设体育场沟槽124可经形成以由于在先前参考图2A及2B描述的处理阶段期间在块区116内仅形成开口117(图2A及2B)而竖直终止于初步堆叠结构104内相对高于块区116内的体育场沟槽122的竖直标高处。举例来说，如下文更详细描述，通过在先前参考图2A及2B描述的处理阶段期间基本上维持非块区118内的遮蔽材料106(及隔离材料108，如果存在)(以便不在非块区118内形成开口117(图2A及2B))，非块区118内的遮蔽材料106的部分可相对于通过块区116内的开口117(图2A及2B)暴露的初步堆叠结构104的部分的移除延迟非块区118内的初步堆叠结构104的部分的移除。在经实行以既在块区116内形成体育场沟槽122又在非块区118内形成虚设体育场沟槽124的蚀刻工艺期间，用于形成体育场沟槽122及虚设体育场沟槽124的一或多种蚀刻剂可移除通过块区116内的开口117(图2A及2B)暴露的初步堆叠结构104的部分，同时由于移除非块区118内的初步堆叠结构104的部分的部分而受损直到遮蔽材料106被蚀穿为止。因此，如果块区116的水平区域内的微电子装置结构100的部分与非块区118的水平区域内的微电子装置结构100的额外部分并发地用蚀刻剂进行处理且达与所述额外部分基本上相同的持续时间，那么体育场沟槽122可经形成以竖直地相对比虚设体育场沟槽124更深。
虚设体育场结构128可定位于虚设体育场沟槽124的水平区域内，且可通过虚设体育场沟槽124暴露。参考图3B，个别虚设体育场结构128可包含在X方向上从虚设体育场结构128在X方向上的相对端水平延伸且延伸于所述相对端之间的底部区136。个别虚设体育场结构128的底部区136的竖直位置(例如，竖直标高)可界定虚设体育场结构128的下竖直边界。不同于体育场结构126，虚设体育场结构128可个别地没有(例如，不包含)具有由初步堆叠结构104(图3A)的初步层级114(图3A)中的一些的边缘(例如水平端)界定的梯级的阶梯结构(例如正向阶梯结构、反向阶梯结构)。然而，个别虚设体育场结构128在X方向上的相对端可倾斜。举例来说，虚设体育场结构128的相对端可包含具有正斜率的正向端及具有负斜率的反向端。个别虚设体育场结构128的正向端的正斜率可相对陡于(例如，大于)在X方向上与虚设体育场结构128水平重叠的个别体育场结构126的正向阶梯结构130A的正斜率，因为体育场结构126的正向阶梯结构130A的梯级134可相对于虚设体育场结构128的正向端的倾斜角减小体育场结构126的正向阶梯结构130A的倾斜角。此外，个别虚设体育场结构128的反向端的负斜率可相对陡于(例如，大于)在X方向上与虚设体育场结构128水平重叠的个别体育场结构126的反向阶梯结构130B的负斜率，因为体育场结构126的反向阶梯结构130B的梯级134可相对于虚设体育场结构128的反向端的倾斜角减小体育场结构126的反向阶梯结构130B的倾斜角。
共同参考图3A及3B，虚设体育场结构128中的至少一些可个别地具有在Z方向上小于体育场结构126中的至少一些的总竖直高度。举例来说，针对在X方向上与个别体育场结构126水平重叠的个别虚设体育场结构128，虚设体育场结构128可具有在Z方向上小于体育场结构126的总竖直高度。与体育场结构126相比，虚设体育场结构128可竖直横跨更少的初步堆叠结构104的初步层级114。在一些实施例中，在X方向上与至少一个体育场结构126水平重叠的至少一个虚设体育场结构128在Z方向上具有比至少一个体育场结构126的总竖直高度小至少50％(例如在从小约50％到小约90％、从小约60％到小约80％或从小约70％到小约80％的范围内)的总竖直高度。
针对在X方向上与个别体育场结构126水平重叠的个别虚设体育场结构128，其底部区136的竖直位置(例如竖直标高)可竖直上覆于体育场结构126的中央区132的竖直位置(例如竖直标高)。换句话说，虚设体育场结构128的下竖直边界可竖直上覆于体育场结构126的下竖直边界。另外，虚设体育场结构128的底部区136在X方向上的总竖直长度可大于体育场结构126的中央区132在X方向上的总竖直长度。举例来说，虚设体育场结构128的底部区136可在X方向上与体育场结构126的中央区132及相对阶梯结构130(例如正向阶梯结构130A及反向阶梯结构130B)水平重叠。
在一些实施例中，虚设体育场结构128中的至少一些在X方向上与体育场结构126中的至少一些基本上水平对准。举例来说，在Y方向上延伸的虚设体育场结构128的个别列的至少一个(例如，每一)虚设体育场结构128在X方向上的水平中心可与在Y方向上延伸的体育场结构126的个别列的至少一个(例如，每一)体育场结构126在X方向上的水平中心基本上对准。在额外实施例中，虚设体育场结构128的个别列的至少一个(例如，每一)虚设体育场结构128在X方向上的水平中心从在X方向上与虚设体育场结构128的列水平重叠的体育场结构126的个别列的至少一个(例如，每一)体育场结构126在X方向上的水平中心偏移。
共同参考图3A及3B，为了形成体育场沟槽122(及因此，体育场结构126)及虚设体育场沟槽124(及因此，虚设体育场结构128)，抗蚀剂材料(例如光致抗蚀剂材料)可形成于开口117(图2A及2B)内，且接着，掩模结构120可形成或设置于所得抗蚀剂填充的开口及隔离材料108之上。在初步堆叠结构104的块区116的水平区域内，掩模结构120中的孔的群组可暴露抗蚀剂填充的开口；且在初步堆叠结构104的非块区118的水平区域内，掩模结构120中的孔的额外群组可暴露隔离材料108。此后，材料移除工艺可经实行以基本上同时地形成体育场沟槽122及虚设体育场沟槽124。材料移除工艺可包含一系列处理循环，其个别地包含选择性地移除抗蚀剂填充的开口内的抗蚀剂材料的部分(例如，通过将抗蚀剂材料的部分选择性地暴露于电磁辐射，且接着，使所述部分显影)以暴露初步堆叠结构104的下伏部分，且接着，将至少一种蚀刻剂引入到掩模结构120中的孔中。在初步堆叠结构104的块区116的水平区域内，蚀刻剂可移除初步堆叠结构104的至少一个初步层级114的经暴露部分。在初步堆叠结构104的非块区118的水平区域内，蚀刻剂可移除隔离材料108(如果存在)、遮蔽材料106(如果存在)或初步堆叠结构104的至少一个初步层级114的经暴露部分，这取决于先前执行(例如，重复)了多少次处理循环。随着处理循环重复，初步体育场沟槽到初步堆叠结构104中的竖直深度可增大，且初步梯级轮廓可被进一步增强；且初步虚设体育场沟槽到隔离材料108、遮蔽材料106或初步堆叠结构104中的竖直深度也可增大。与块区116的水平区域内的初步堆叠结构104的额外部分相比，初步堆叠结构104的非块区118内的隔离材料108及遮蔽材料106可延迟对非块区118的水平区域内的初步堆叠结构104的部分的暴露。随后，在材料移除工艺完成之后(例如，在其所期望数量的处理循环完成之后)，所得虚设体育场沟槽124可竖直地相对比所得体育场沟槽122浅(例如，竖直地没有所得体育场沟槽122那么深)。另外，所得虚设体育场结构128的下竖直边界可竖直上覆于所得体育场结构126的下竖直边界。
接着参考图4A，图4A是在先前参考图3A及3B描述的处理阶段之后的微电子装置结构100的简化纵向横截面图，掩模结构120(图3A及3B)的剩余部分可被移除；体育场沟槽122(图3A及3B)及虚设体育场沟槽124(图3A及3B)可用至少一种介电材料填充以分别形成经填充体育场沟槽142及经填充虚设体育场沟槽144；且堆叠结构146可由初步堆叠结构104(图3A及3B)形成。在块区116的水平区域内，堆叠结构146可经形成以包含通过槽结构150彼此分离的块148。在非块区118的水平区域内，堆叠结构146可能没有(例如，可能不包含)块148及槽结构150。图4B是在图4A的处理阶段处的微电子装置结构100的简化部分俯视图，其中图4A的视图是关于图4B中描绘的虚线A-A。图4C是在图4A的处理阶段处的微电子装置结构100的部分B(用图4A中的虚线识别)的简化部分透视图。
共同参考图4A到4C，堆叠结构146可通过形成槽以竖直地完全延伸穿过块区116的水平区域内的初步堆叠结构104(图3A)以形成通过槽彼此分离的初步块及通过所谓的“替换栅极”处理(本文中也称为“后栅极”处理)用导电材料至少部分替换初步堆叠结构104(图3A)的初步层级114(图3A)的牺牲材料110(图3A)来形成。堆叠结构146可包含由初步层级114(图3A)形成且个别地包含占用牺牲材料110(图3A)的经移除部分的导电材料152及与导电材料152竖直相邻的绝缘材料154的层级156。绝缘材料154可包括在替换栅极处理之后剩余的初步堆叠结构104(图3A)的初步绝缘材料112(图3A)的部分。替换栅极处理可在块区116内形成块148，且块148中的每一者可包含与绝缘材料154竖直交替的导电材料152。在替换栅极处理之后，槽可用至少一种介电材料填充以形成槽结构150。
堆叠结构146的块区116内的块148可经形成以在X方向上水平地平行延伸。如本文中使用，术语“平行”意味着基本上平行。堆叠结构146的水平相邻块148可在正交于X方向的Y方向上通过槽结构150彼此分离。槽结构150还可在X方向上水平地平行延伸。堆叠结构146的块148中的每一者可展现与块148中的每一其它者基本上相同的几何配置(例如，基本上相同的尺寸及基本上相同的形状)，或块148中的一或多者可展现与块148中的一或多个其它者不同的几何配置(例如，一或多个不同尺寸及/或不同形状)。另外，堆叠结构146的每一对水平相邻块148可彼此水平分离开与堆叠结构146的每一其它对水平相邻块148基本上相同的距离(例如，对应于槽结构150中的每一者在Y方向上的宽度)，或堆叠结构146的至少一对水平相邻块148可彼此水平分离开与分离堆叠结构146的至少另一对水平相邻块148的距离不同的距离。在一些实施例中，堆叠结构146的块148相对于彼此被基本上均匀(例如，基本上不可变、基本上相等、基本上一致)地设定大小、塑形及间隔。
在堆叠结构146的块区116内，块148的水平边界内的堆叠结构146的个别层级156的部分可包含与绝缘材料154竖直相邻的导电材料152。换句话说，堆叠结构的块148中的每一者可包含层级156，其个别地包含与绝缘材料154竖直相邻的导电材料152。导电材料152可在定位于块区116的水平区域内的堆叠结构146的个别块148内与绝缘材料154竖直交替(例如，可与绝缘材料154竖直交错)。在一些实施例中，导电材料152由W形成且包含钨W，且绝缘材料154由SiO2形成且包含SiO2。任选地，至少一种衬层材料(例如至少一种绝缘衬层材料、至少一种导电衬层材料)可围绕导电材料152形成。衬层材料可例如由以下项中的一或多者形成且包含所述一或多者：金属(例如钛、钽)、合金、金属氮化物(例如氮化钨、氮化钛、氮化钽)及金属氧化物(例如氧化铝)。作为非限制性实例，在个别块148的水平区域内，层级156中的每一者可包含经形成为直接邻近绝缘材料154的AlOx(例如Al2O3)、经形成为直接邻近AlOx的TiNx(例如TiN)及经形成为直接邻近TiNx的W。在堆叠结构146的个别块148内，块148的水平区域内的层级156中的至少一些的边缘(例如水平端)可界定块148的个别体育场结构126的阶梯结构130(例如正向阶梯结构130A及反向阶梯结构130B)的梯级134。
参考图4C，堆叠结构146的块148可个别地经形成以包含体育场结构126(包含第一体育场结构126A、竖直地在第一体育场结构126A下方的第二体育场结构126B、竖直地在第二体育场结构126B下方的第三体育场结构126C及竖直地在第三体育场结构126C下方的第四体育场结构126D，没有限制)、顶区160(例如抬高区)及桥区158(例如额外抬高区)的行。顶区160可水平插入于在X方向上彼此水平相邻的体育场结构126之间。桥区158可在Y方向上与个别体育场结构126的相对侧水平相邻，且可从在X方向上彼此水平相邻的顶区160水平延伸且延伸于顶区160之间。在图4C中，为了清楚及便于理解图及相关联描述，堆叠结构146的块148中的一些的部分(例如，在Y方向上与体育场结构126的第一侧水平相邻的桥区158中的一些)被描绘为透明的以更清楚地展示分布于个别块148内的体育场结构126。
如图4C中展示，堆叠结构146的个别块148的顶区160可介入于在X方向上彼此水平相邻的体育场结构126之间且分离体育场结构126。举例来说，顶区160中的一者可介入于第一体育场结构126A与第二体育场结构126B之间且将第一体育场结构126A与第二体育场结构126B分离；且顶区160中的额外者可介入于第二体育场结构126B与第三体育场结构126C之间且将第二体育场结构126B与第三体育场结构126C分离。顶区160在Z方向上的竖直高度可基本上等于块148在Z方向上的最大竖直高度；且顶区160在Y方向上的水平宽度可基本上等于块148在Y方向上的最大水平宽度。另外，顶区160中的每一者可在X方向上个别地展现所期望水平长度。堆叠结构146的个别块148的顶区160中的每一者可在X方向上展现与块148的顶区160中的每一其它者基本上相同的水平长度；或块148的顶区160中的至少一者可在X方向上展现与块148的顶区160中的至少一个其它者不同的水平长度。
仍参考图4C，堆叠结构146的个别块148的桥区158可经形成以介入于块148的体育场结构126与在Y方向上与块148水平相邻的槽结构150之间且将体育场结构126与槽结构150分离。举例来说，针对堆叠结构146的个别块148内的每一体育场结构126，第一桥区158A可在Y方向上水平插入于体育场结构126的第一侧与和块148水平相邻的槽结构150中的第一者之间；且第二桥区158B可在Y方向上水平插入于体育场结构126的第二侧与和块148水平相邻的槽结构150中的第二者之间。第一桥区158A及第二桥区158B可在X方向上平行地水平延伸。另外，第一桥区158A及第二桥区158B可各自从在X方向上彼此水平相邻的块148的顶区160水平延伸且延伸于顶区160之间。块148的桥区158可与块148的顶区160成一体且与顶区160相连续。桥区158的上边界(例如上表面)可与顶区160的上边界基本上共面。桥区158在Z方向上的竖直高度可基本上等于块148在Z方向上的最大竖直高度。另外，桥区158中的每一者(包含每一第一桥区158A及每一第二桥区158B)可个别地展现在Y方向上的所期望水平宽度及在X方向上的所期望水平长度。块148的桥区158中的每一者可在X方向上展现与块148的桥区158中的每一其它者基本上相同的水平长度；或块148的桥区158中的至少一者可在X方向上展现与块148的桥区158中的至少一个其它者不同的水平长度。另外，块148的桥区158中的每一者可在Y方向上展现与块148的桥区158中的每一其它者基本上相同的水平宽度；或块148的桥区158中的至少一者可在Y方向上展现与块148的桥区158中的至少一个其它者不同的水平宽度。
块148及槽结构150可不遍及堆叠结构146的非块区118形成(例如，可从非块区118基本上省略)。然而，槽结构150(本文中也称为“边缘”槽结构150)中的一者可在Y方向上水平插入于块区116在Y方向上的水平边界处或最接近所述水平边界的块148中的一者(本文中也称为“边缘”块148)与在X方向上延伸且在Y方向上与边缘块148水平相邻的虚设体育场结构128的行中的一者(在本文中也称为虚设体育场结构128的“边缘”行)之间。边缘块148与虚设体育场结构128的边缘行之间的边缘槽结构150可基本上局限于堆叠结构146的块区116的水平区域内，可基本上局限于堆叠结构146的非块区118的水平区域内或可与堆叠结构146的块区116的水平区域及非块区118的水平区域中的每一者水平重叠。
堆叠结构146的非块区118内的个别层级156的部分可包含导电材料152，可包含导电材料152与牺牲材料110(图3A)的剩余(例如，未被移除)部分的组合或可基本上没有导电材料152(例如，在参考图4A到4C描述的处理阶段处，非块区118内的牺牲材料110(图3A)可能基本上没有用导电材料152替换)。在一些实施例中，在非块区118内，水平接近(例如，在Y方向上)边缘槽结构150(及因此，水平接近虚设体育场结构128的边缘行)的堆叠结构146的个别层级156的水平部分包含与绝缘材料154竖直相邻的导电材料152，且水平地与边缘槽结构150相对相距更远的个别层级156的额外水平部分包含与绝缘材料154竖直相邻的牺牲材料110(图3A)。换句话说，在非块区118内，相对水平接近于边缘槽结构150的堆叠结构146的部分可包含与绝缘材料154竖直交替(例如，竖直交错)的导电材料152，且水平地与边缘槽结构150相对相距更远的堆叠结构146的额外部分可包含与绝缘材料154竖直交替(例如，竖直交错)的牺牲材料110(图3A)。在额外实施例中，在非块区118内，堆叠结构146的个别层级156在水平地与边缘槽结构150相对相距更远(例如，在Y方向上)的水平位置处也包含导电材料152。作为非限制性实例，水平地与边缘槽结构150相对相距更远的个别层级156的额外水平部分可包含跨其连续水平延伸的导电材料152。作为另一非限制性实例，水平地与边缘槽结构150相对相距更远的个别层级156的额外水平部分可包含导电材料152与牺牲材料110(图3A)的剩余部分的组合。非块区118的水平区域内的层级156中的至少一些的边缘(例如水平端)可界定个别虚设体育场结构128的水平边界。
非块区118内的虚设体育场结构128中的至少一些(例如，至少在Y方向上水平最接近块区116的虚设体育场结构128的边缘行)可减轻原本可导致对块148中的至少一些(例如，至少在Y方向上水平最接近非块区118的边缘块148)的不合意损害及/或在其内出现不合意缺陷的边缘负载效应。举例来说，至少虚设体育场结构128(包含相对于边缘块148的体育场结构126的行竖直较浅的虚设体育场结构128)的边缘行的配置可使边缘负载效应远离边缘块148移位到虚设体育场结构128的边缘行。因此，可缓解(例如，防止)对至少边缘块148的桥区158(例如第二桥区158B)中的一或多者的不合意损害。
因此，根据本公开的实施例，一种微电子装置包括堆叠结构，所述堆叠结构包括块区及非块区。所述块区包括在第一水平方向上通过绝缘槽结构彼此分离且各自包含以层级布置的导电材料与绝缘材料的竖直交替序列的块。所述块中的至少一者具有体育场结构，其个别地包含具有包括所述层级中的一些的边缘的梯级的阶梯结构。所述非块区在所述第一水平方向上与所述块区相邻。所述非块区包括额外体育场结构，其个别地终止于所述堆叠结构内相对高于至少部分在其在正交于所述第一水平方向的第二水平方向上的边界内的所述体育场结构中的至少一者的竖直位置处。
此外，根据本公开的实施例，一种形成微电子装置的方法包括形成包括以层级布置的牺牲材料与绝缘材料的竖直交替序列的初步堆叠结构。所述初步堆叠结构包含块区及在第一水平方向上与所述块区相邻的非块区。在所述初步堆叠结构之上形成遮蔽材料。形成竖直延伸穿过所述初步堆叠结构的所述块区的水平区域内的所述遮蔽材料的一部分的开口。在所述开口的水平位置处形成体育场结构且其个别地包含具有包括所述层级中的一些的边缘的梯级的阶梯结构。在所述初步堆叠结构的所述非块区内形成额外体育场结构。所述额外体育场结构个别地终止于所述初步堆叠结构内相对高于至少部分在其在正交于所述第一水平方向的第二水平方向上的边界内的所述体育场结构中的至少一者的竖直位置处。将所述初步堆叠结构的所述块区划分成通过槽彼此分离的块。所述块中的至少一者包含在所述第二水平方向上延伸的所述体育场结构的行。借助于所述槽用导电材料替换所述初步堆叠结构的所述块区内的所述牺牲材料的部分。
在额外实施例中，微电子装置结构100可经形成以具有与先前参考图4A到4C描述的配置不同的配置。微电子装置结构100可例如经形成以展现一配置，例如在图5A及5B中描绘且在下文更详细描述的配置。关于下文提供的描述，所属领域的一般技术人员将易于明白，本文中描述的结构及装置可包含于相对更大结构、装置及系统中。
在参考图5A之前，应理解，贯穿5A、5B及6及相关联描述，在功能上类似于先前描述的特征(例如，先前描述的材料、结构、装置)的特征(例如区、材料、结构、装置)用按100递增的类似参考元件符号来提及。为了避免重复，本文中未详细描述图5A、5B及6中展示的所有特征。实情是，除非下文另外描述，否则由作为先前参考图1A到4C中的一或多者描述的特征的参考元件符号的100增量的参考元件符号标示的图5A、5B及6中的一或多者中的特征应被理解为基本上类似于先前描述的特征的且具有与先前描述的特征基本上相同的优点。作为非限制性实例，除非下文另外描述，否则由参考元件符号248(图5A及5B)及348(图6)标示的特征应被理解为分别基本上类似于先前在本文中参考图4A到4C描述的块148。另外，为了清楚且便于理解图及相关描述，先前参考图1A到4C中的一或多者描述的一些特征(例如结构、材料、区、装置)在图5A、5B及6中的一或多者中未描绘。然而，除非下文另外描述，否则应理解，在先前参考图4A到4C描述的处理阶段处的微电子装置结构100的任何特征可包含于下文参考图5A、5B及6描述的不同配置中的任何者中。
图5A描绘根据本公开的额外实施例的微电子装置结构100的简化纵向横截面图。微电子装置结构200可类似于在先前参考图4A到4C描述的处理阶段处的微电子装置结构100，区别仅在于例如微电子装置结构200可经形成以在其堆叠结构246的非块区218的水平区域内包含额外虚设体育场结构227及额外经填充虚设体育场沟槽243。图5B是图5A的微电子装置结构200的简化部分俯视图，其中图5A的视图是关于图5B中描绘的虚线A-A。
额外虚设体育场结构227及额外经填充虚设体育场沟槽243可分别具有基本上类似于体育场结构226及经填充体育场沟槽242的配置。举例来说，非块区218内的个别额外虚设体育场结构227可展现与在X方向上与额外虚设体育场结构227水平重叠的块区216内的个别体育场结构226基本上相同的尺寸(例如，在Z方向上的总竖直高度、在Y方向上的总水平宽度、在X方向上的总水平长度)，且还可包含分别基本上类似于体育场结构226的相对阶梯结构(对应于包含梯级134(图4C)的相对阶梯结构130(图4C))及中央区(对应于中央区132(图4C))的相对阶梯结构(各自具有由层级256的边缘界定的梯级)及中央区。因此，额外虚设体育场结构227及额外经填充虚设体育场沟槽243可分别具有与非块区218的水平区域内的虚设体育场结构228及经填充虚设体育场沟槽244不同的配置。非块区218内的个别额外虚设体育场结构227可在Z方向上竖直地相对比在X方向上与额外虚设体育场结构227水平重叠的非块区218内的个别虚设体育场结构228深。
额外虚设体育场结构227(及因此，其水平区域内的额外经填充虚设体育场沟槽243)可经形成以在Y方向上水平介入于堆叠结构246的块区216内的体育场结构226与堆叠结构246的非块区218内的虚设体育场结构228中的至少一些之间。举例来说，在X方向上延伸的额外虚设体育场结构227的至少一个行可经形成以在Y方向上水平插入于在X方向上延伸的体育场结构226的至少一个行与在X方向上延伸的虚设体育场结构228的至少一个行之间。在一些实施例中，额外虚设体育场结构227的个别行(在本文中也称为额外虚设体育场结构227的“边缘行”)在Y方向上水平插入于堆叠结构246的边缘块248(例如，在Y方向上水平最接近于块区216的水平边界的边缘块248)的体育场结构226的一个行与虚设体育场结构228的至少一个行之间。微电子装置结构200可包含堆叠结构246的非块区218的水平区域内的额外虚设体育场结构227(及因此，额外经填充虚设体育场沟槽243)的多个(例如多于一个，例如至少两个、至少三个、至少四个或至少五个)行，或可包含堆叠结构246的非块区218的水平区域内的额外虚设体育场结构227的唯一一个行。如果微电子装置结构200包含额外虚设体育场结构227的多个行，那么额外虚设体育场结构227的多个行中的每一者可在Y方向上水平插入于堆叠结构246的块区216内的边缘块248与在Y方向上水平最接近于边缘块248的虚设体育场结构228的单个行之间；或额外虚设体育场结构227的多个行中的至少一者可在Y方向上水平插入于在Y方向上彼此水平相邻的虚设体育场结构228的两(2)个行之间。
额外虚设体育场结构227(及因此，其水平区域内的额外经填充虚设体育场沟槽243)可通过基本上类似于本文中先前描述的用于形成体育场结构126(图4A到4C)的工艺的工艺形成，区别仅在于额外虚设体育场结构227形成于非块区218而非块区216的水平区域内。举例来说，在本文中先前参考图2A及2B描述的处理阶段期间，一群组开口(对应于开口117(图2A及2B))可形成于非块区218内，其中群组的开口水平定位于额外虚设体育场结构227的所期望位置处且竖直延伸穿过非块区218内的隔离材料208及遮蔽材料206的部分。此后，基本上类似于先前参考图3A到4C描述的处理阶段及处理动作的处理阶段及处理动作可经实行以形成图5A及5B中展示的微电子装置结构200。
堆叠结构246的非块区218内的额外虚设体育场结构227及虚设体育场结构228可减轻原本可导致对堆叠结构246的边缘块248中的至少一些(例如，至少在Y方向上水平最接近非块区218的边缘块248)的不合意损害及/或在其内出现不合意缺陷的边缘负载效应。举例来说，额外虚设体育场结构227及虚设体育场结构228的配置可使原本可导致对至少边缘块248的桥区258(例如第二桥区258B)中的一或多者的不合意损害的边缘负载效应远离边缘块248移位。
本公开的微电子装置结构(例如：微电子装置结构100(图4A到4C)；微电子装置结构200(图5A及5B))可包含于本公开的微电子装置中。举例来说，图6说明包含微电子装置结构300的微电子装置301(例如存储器装置，例如3D NAND快闪存储器装置)的部分的部分剖视透视图。微电子装置结构300可基本上类似于微电子装置结构100(图4A到4C)或微电子装置结构200(图5A及5B)。
如图6中展示，除微电子装置结构300之外，微电子装置301可进一步包含竖直延伸穿过堆叠结构346的个别块348的单元支柱结构362。单元支柱结构362可定位于在块348内从体育场结构326水平偏移(例如，在X方向上)的块348的存储器阵列区内。单元支柱结构362与堆叠结构346的块348的层级356的导电材料352的相交点形成竖直延伸穿过堆叠结构346的每一块348的存储器单元364的串。针对存储器单元364的每一串，其存储器单元364可彼此串联耦合。在每一块348内，其层级356中的一些的导电材料352可充当块348的水平区域内的存储器单元364的串的存取线结构(例如字线结构)。在一些实施例中，在每一块348内，形成于一些层级356的导电材料352与单元支柱结构362的相交点处的存储器单元364包括所谓的“MONOS”(金属-氧化物-氮化物-氧化物-半导体)存储器单元。在额外实施例中，存储器单元364包括所谓的“TANOS”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器单元或所谓的“BETANOS”(带/势垒工程TANOS)存储器单元，其中的每一者是MONOS存储器单元的子集。在另外实施例中，存储器单元364包括包含浮动栅极(例如金属浮动栅极)作为电荷存储结构的所谓“浮动栅极”存储器单元。浮动栅极可水平介入于单元支柱结构362的中心结构与堆叠结构346的不同层级356的导电材料352之间。
微电子装置301可进一步包含至少一个源极结构366、数字线结构368、一或多个第一选择栅极370(例如下选择栅极、源极选择栅极(SGS))、第二选择栅极372(例如上选择栅极、漏极选择栅极(SGD))、存取线路由结构374及选择线路由结构376。数字线结构368可竖直上覆于且耦合到单元支柱结构362(及因此存储器单元364的串)。插入于槽结构350之间的个别块348的第二选择栅极372可通过额外电介质填充槽结构彼此分离。源极结构366可竖直下伏于且耦合到单元支柱结构362(及因此存储器单元364的串)。另外，导电接触结构378可使微电子装置301的各种特征如展示那样彼此耦合。
微电子装置301还可包含竖直定位于单元支柱结构362(及因此存储器单元364的串)下方的基底控制结构380。基底控制结构380可例如是相对较大基底结构(例如，先前参考图1A描述的基底结构102)的一部分。基底控制结构380可包含至少一个控制逻辑区，其包含经配置以控制微电子装置301的其它特征(例如存储器单元364的串)的各种操作的控制逻辑装置。作为非限制性实例，基底控制结构380的控制逻辑区可进一步包含以下项中的一或多者(例如，每一者)：电荷泵(例如VCCP电荷泵、VNEGWL电荷泵、DVC2电荷泵)、延迟锁定环(DLL)电路系统(例如环形振荡器)、Vdd调节器、驱动器(例如串驱动器)、页面缓冲器、解码器(例如局部层面解码器、列解码器、行解码器)、感测放大器(例如均衡(EQ)放大器、隔离(ISO)放大器、NMOS感测放大器(NSA)、PMOS感测放大器(PSA))、修复电路系统(例如列修复电路系统、行修复电路系统)、I/O装置(例如局部I/O装置)、存储器测试装置、MUX、错误检查及校正(ECC)装置、自刷新/损耗均衡装置及其它芯片/层面控制电路系统。基底控制结构380的控制逻辑区可耦合到源极结构366、数字线结构368、存取线路由结构374及选择线路由结构376。在一些实施例中，基底控制结构380的控制逻辑区包含互补金属氧化物半导体(CMOS)电路系统。在此类实施例中，基底控制结构380的控制逻辑区可经特性化为具有“阵列下CMOS”(“CuA”)配置。
因此，根据本公开的实施例，一种存储器装置包括堆叠结构及存储器单元串。所述堆叠结构包括块区及非块区。所述块区包括块及绝缘槽结构。所述块在第一方向上平行延伸且个别地包含各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级。所述块中的至少一者包括体育场结构、顶区及桥区。所述体育场结构个别地包含具有包括所述层级的群组的边缘的梯级的阶梯结构。所述顶区在所述第一方向上在所述体育场结构之间。所述桥区在正交于所述第一方向的第二方向上与所述体育场结构相邻。所述桥区在所述第一方向上从所述顶区的对之间延伸。所述绝缘槽结构在所述第二方向上与所述块交替。所述非块区在所述第二方向上与所述块区相邻且包括在所述第一方向上与所述体育场结构水平重叠的额外体育场结构。所述额外体育场结构中的每一者具有小于所述体育场结构中的水平重叠者的竖直高度。所述存储器单元串竖直延伸穿过在所述第一方向上与其所述体育场结构中的最上者相邻的所述块中的所述至少一者的一部分。
根据本公开的实施例的微电子装置结构(例如微电子装置结构100(图4A到4C)、微电子装置结构200(图5A及5B))及微电子装置(例如微电子装置301(图6))可用于本公开的电子系统的实施例中。举例来说，图7是根据本公开的实施例的说明性电子系统403的框图。电子系统403可包括(例如)计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如音乐)播放器、Wi-Fi或具有蜂窝能力的平板计算机(例如(举例来说)或/>平板计算机)、电子书、导航装置等。电子系统403包含至少一个存储器装置405。存储器装置405可包括例如本文中先前描述的微电子装置结构(例如微电子装置结构100(图4A到4C)、微电子装置结构200(图5A及5B))及微电子装置(例如微电子装置301(图6))中的一或多者。电子系统403可进一步包含至少一个电子信号处理器装置407(通常称为“微处理器”)。电子信号处理器装置407可任选地包含本文中先前描述的微电子装置结构(例如微电子装置结构100(图4A到4C)、微电子装置结构200(图5A及5B))及微电子装置(例如微电子装置301(图6))中的一或多者。虽然图7中将存储器装置405及电子信号处理器装置407描绘为两(2)个单独装置，但在额外实施例中，具有存储器装置405及电子信号处理器装置407的功能性的单个(例如仅一个)存储器/处理器装置包含于电子系统403中。在此类实施例中，存储器/处理器装置可包含本文中先前描述的微电子装置结构(例如微电子装置结构100(图4A到4C)、微电子装置结构200(图5A及5B))及微电子装置(例如微电子装置301(图6))中的一或多者。电子系统403可进一步包含用于由用户将信息输入到电子系统403中的一或多个输入装置409，例如(举例来说)鼠标或其它指向装置、键盘、触摸垫、按钮或控制面板。电子系统403可进一步包含用于将信息(例如视觉或音频输出)输出给用户的一或多个输出装置411，例如(举例来说)监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置409及输出装置411包括可用于既将信息输入到电子系统403又将视觉信息输出给用户的单个触摸屏装置。输入装置409及输出装置411可与存储器装置405及电子信号处理器装置407中的一或多者电连通。
因此，根据本发明的实施例，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括至少一个微电子装置结构，所述至少一个微电子装置结构包括堆叠结构及存储器单元串。所述堆叠结构具有各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级。所述堆叠结构包括块区及虚设区。所述块区包括通过绝缘槽结构彼此分离的块。所述块中的至少一者包括体育场结构、第一抬高区及第二抬高区。所述体育场结构个别地包括具有包括所述堆叠结构的所述层级中的一些的边缘的梯级的阶梯结构。所述第一抬高区在第一水平方向上与所述体育场结构交替。所述第二抬高区与所述第一抬高区成一体且在正交于所述第一水平方向的所述第二水平方向上插入于所述体育场结构与所述绝缘槽结构中的两者之间。所述虚设区在所述第二水平方向上与所述块区相邻且包括在所述第一水平方向上与所述体育场结构重叠的虚设体育场结构。所述虚设体育场结构中的至少一者具有小于所述体育场结构中的水平重叠者的竖直高度。所述存储器单元串竖直延伸穿过所述块中的所述至少一者。
与常规结构、常规装置、常规系统及常规方法相比，本公开的结构、装置、系统及方法有利地促进微电子装置提高性能、降低成本(例如制造成本、材料成本)、增进组件小型化及提高封装密度中的一或多者。与常规结构、常规装置、常规系统及常规方法相比，本公开的结构、装置、系统及方法还可改进可扩展性、效率及简单性。
下文陈述本公开的额外非限制性实例实施例。
实施例1：一种微电子装置，其包括：堆叠结构，其包括：块区，其包括：块，其在第一水平方向上通过绝缘槽结构彼此分离且各自包含以层级布置的导电材料与绝缘材料的竖直交替序列，所述块中的至少一者具有个别地包含具有包括所述层级中的一些的边缘的梯级的阶梯结构的体育场结构；及非块区，其在所述第一水平方向上与所述块区相邻且包括：额外体育场结构，其个别地终止于所述堆叠结构内相对高于至少部分在其在正交于所述第一水平方向的第二水平方向上的边界内的所述体育场结构中的至少一者的竖直位置处。
实施例2：根据实施例1所述的微电子装置，其中所述块中的所述至少一者进一步包括：顶区，其在所述第二水平方向上插入于所述体育场结构之间；及桥区，其与所述顶区成一体且在所述第一水平方向上插入于所述绝缘槽结构与所述体育场结构之间。
实施例3：根据实施例1及2中的一个实施例所述的微电子装置，其中所述非块区内的所述堆叠结构的部分从在所述第一水平方向上彼此相邻的所述额外体育场结构的对基本上连续延伸且延伸于所述对之间。
实施例4：根据实施例1到3中任一实施例所述的微电子装置，其中所述堆叠结构的所述非块区在其水平区域内基本上没有所述块。
实施例5：根据实施例1到4中任一实施例所述的微电子装置，其中所述额外体育场结构包括在所述第一水平方向上延伸的所述额外体育场结构的列，所述额外体育场结构的列中的每一者在所述第二水平方向上与所述块中的所述至少一者的所述体育场结构中的一者基本上对准。
实施例6：根据实施例1到5中任一实施例所述的微电子装置，其中所述额外体育场结构个别地具有在从比至少部分在其在所述第二水平方向上的所述边界内的所述体育场结构中的所述至少一者的总竖直高度小约50％到小约90％的范围内的总竖直高度。
实施例7：根据实施例1到5中任一实施例所述的微电子装置，其中所述额外体育场结构个别地具有在从比至少部分在其在所述第二水平方向上的所述边界内的所述体育场结构中的所述至少一者的总竖直高度小约70％到小约80％的范围内的总竖直高度。
实施例8：根据实施例1到7中任一实施例所述的微电子装置，其中所述额外体育场结构在所述第一水平方向上个别地具有相对的基本上线性的斜侧。
实施例9：根据实施例8所述的微电子装置，其中所述额外体育场结构在所述第二水平方向上个别地具有相对的基本上线性的斜端。
实施例10：根据实施例1到9中任一实施例所述的微电子装置，其中所述非块区内的所述堆叠结构的部分包含额外绝缘材料与所述绝缘材料的竖直交替序列，所述额外绝缘材料定位于所述堆叠结构的所述块区内的所述块的所述层级的所述导电材料的竖直标高处。
实施例11：根据实施例1到10中任一实施例所述的微电子装置，其中所述堆叠结构的所述非块区进一步包括个别地终止于所述堆叠结构内相对低于至少部分在其在所述第二水平方向上的边界内的所述额外体育场结构中的至少一者的竖直位置处的另外体育场结构。
实施例12：根据实施例11所述的微电子装置，其中所述另外体育场结构中的至少一些在所述第一水平方向上插入于水平最接近于所述堆叠结构的所述块区的所述额外体育场结构中的至少一者与所述块中的所述至少一者的所述体育场结构之间。
实施例13：根据实施例11及12中的一个实施例所述的微电子装置，其中所述另外体育场结构中的至少一者具有基本上等于在所述第二水平方向上与所述另外体育场结构中的所述至少一者重叠的所述体育场结构中的一或多者的竖直高度的竖直高度。
实施例14：一种形成微电子装置的方法，其包括：形成包括以层级布置的牺牲材料与绝缘材料的竖直交替序列的初步堆叠结构，所述初步堆叠结构包含块区及在第一水平方向上与所述块区相邻的非块区；在所述初步堆叠结构之上形成遮蔽材料；形成竖直延伸穿过所述初步堆叠结构的所述块区的水平区域内的所述遮蔽材料的一部分的开口；在所述开口的水平位置处形成个别地包含具有包括所述层级中的一些的边缘的梯级的阶梯结构的体育场结构；在所述初步堆叠结构的所述非块区内形成额外体育场结构，所述额外体育场结构个别地终止于所述初步堆叠结构内相对高于至少部分在其在正交于所述第一水平方向的第二水平方向上的边界内的所述体育场结构中的至少一者的竖直位置处；将所述初步堆叠结构的所述块区划分成通过槽与彼此分离的块，所述块中的至少一者包含在所述第二水平方向上延伸的所述体育场结构的行；及借助于所述槽用导电材料替换所述初步堆叠结构的所述块区内的所述牺牲材料的部分。
实施例15：根据实施例14所述的方法，其进一步包括在所述初步堆叠结构的所述块区的所述水平区域内仅形成所述开口，横跨所述初步堆叠结构的所述非块区的所述水平区域的所述遮蔽材料的额外部分在形成所述开口之后且在形成所述额外体育场结构之前保持基本上完整。
实施例16：根据实施例14及15中的一个实施例所述的方法，其中在所述初步堆叠结构的所述非块区内形成额外体育场结构包括与在所述初步堆叠结构的所述块区内形成所述体育场结构并发地形成所述额外体育场结构。
实施例17：根据实施例16所述的方法，其中与形成所述体育场结构并发地形成所述额外体育场结构包括：用抗蚀剂材料填充所述开口以形成经填充开口；在所述遮蔽材料之上形成掩模结构，所述掩模结构包括：孔，其在所述初步堆叠结构的所述块区的所述水平区域内且与所述经填充开口水平重叠；及额外孔，其在所述初步堆叠结构的所述非块区的水平区域内；及移除所述掩模结构中的所述孔的水平区域内的所述经填充开口的所述抗蚀剂材料的部分及所述初步堆叠结构的部分；及移除所述掩模结构中的所述额外孔的水平区域内的所述遮蔽材料的部分及所述初步堆叠结构的额外部分。
实施例18：根据实施例17所述的方法，其中所述初步堆叠结构的所述部分、所述遮蔽材料的所述部分及所述初步堆叠结构的所述额外部分通过将蚀刻剂同时提供到所述掩模结构中的所述孔及所述额外孔中来移除。
实施例19：根据实施例14到18中任一实施例所述的方法，其中将所述初步堆叠结构的所述块区划分成通过槽彼此分离的块包括在水平最接近于所述块区在所述第一水平方向上的水平边界的所述块中的一者与水平最接近于所述块区在所述第一水平方向上的所述水平边界的所述额外体育场结构中的至少一者之间形成所述槽中的一者。
实施例20：根据实施例14到19中任一实施例所述的方法，其进一步包括用所述导电材料至少部分替换所述初步堆叠结构的所述非块区内的所述牺牲材料的额外部分。
实施例21：根据实施例14到20中任一实施例所述的方法，其进一步包括在用所述导电材料替换所述初步堆叠结构的所述块区内的所述牺牲材料的所述部分之后用介电材料填充所述槽。
实施例22：一种存储器装置，其包括：堆叠结构，其包括：块区，其包括：块，其在第一方向上平行延伸且个别地包含各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级，所述块中的至少一者包括：体育场结构，其个别地包含具有包括所述层级的群组的边缘的梯级的阶梯结构；顶区，其在所述第一方向上在所述体育场结构之间；及桥区，其在正交于所述第一方向的第二方向上与所述体育场结构相邻，所述桥区在所述第一方向上从所述顶区的对之间延伸；绝缘槽结构，其在所述第二方向上与所述块交替；及非块区，其在所述第二方向上与所述块区相邻且包括在所述第一方向上与所述体育场结构水平重叠的额外体育场结构，所述额外体育场结构中的每一者具有小于所述体育场结构中的水平重叠者的竖直高度；及存储器单元串，其竖直延伸穿过在所述第一方向上与其所述体育场结构中的最上者相邻的所述块中的所述至少一者的一部分。
实施例23：根据实施例22所述的存储器装置，其中所述额外体育场结构中的每一者具有在从比所述体育场结构中的所述水平重叠者的竖直高度小约60％到小约80％的范围内的竖直高度。
实施例24：根据实施例22及23中的一个实施例所述的存储器装置，其中所述堆叠结构的所述非块区基本上没有水平插入于在所述第二方向上彼此水平相邻的所述额外体育场结构的对之间的电介质填充的槽结构。
实施例25：根据实施例22到24中任一实施例所述的存储器装置，其中所述堆叠结构的所述非块区内的所述额外体育场结构中的至少一些具有至少部分由所述非块区内的额外绝缘材料与所述绝缘材料的竖直交替序列界定的水平边界，所述额外绝缘材料定位于所述堆叠结构的所述块区内的所述块的所述层级的所述导电材料的竖直标高处。
实施例26：根据实施例22到25中任一实施例所述的存储器装置，其中所述非块区进一步包括在所述第一方向上与所述体育场结构及所述额外体育场结构水平重叠的另外体育场结构，所述另外体育场结构中的每一者具有大于与所述额外体育场结构中的水平重叠者的竖直高度。
实施例27：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：堆叠结构，其具有各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级，所述堆叠结构包括：块区，其包括通过绝缘槽结构彼此分离的块，所述块中的至少一者包括：体育场结构，其个别地包括具有包括所述堆叠结构的所述层级中的一些的边缘的梯级的阶梯结构；第一抬高区，其在第一水平方向上与所述体育场结构交替；及第二抬高区，其与所述第一抬高区成一体且在正交于所述第一水平方向的第二水平方向上插入于所述体育场结构与所述绝缘槽结构中的两者之间；及虚设区，其在所述第二方向上与所述块区相邻且包括在所述第一水平方向上与所述体育场结构重叠的虚设体育场结构，所述虚设体育场结构中的至少一者具有小于所述体育场结构中的水平重叠者的竖直高度；及存储器单元串，其竖直延伸穿过所述块中的所述至少一者。
实施例28：根据实施例27所述的电子系统，其中所述存储器装置包括3D NAND快闪存储器装置。
虽然本公开可接受各种修改及替代形式，但图式中已通过实例展示且本文中已详细描述特定实施例。然而，本公开不限于所公开的特定形式。确切来说，本公开涵盖落于所附权利要求书及其合法等效物的范围内的所有修改、等效物及替代物。举例来说，关于本公开的一个实施例公开的元件及特征可与关于本公开的其它实施例公开的元件及特征组合。

Claims (28)

1.一种微电子装置，其包括：
堆叠结构，其包括：
块区，其包括：
块，其在第一水平方向上通过绝缘槽结构彼此分离且各自包含以层级布置的导电材料与绝缘材料的竖直交替序列，所述块中的至少一者具有个别地包含具有包括所述层级中的一些的边缘的梯级的阶梯结构的体育场结构；及
非块区，其在所述第一水平方向上与所述块区相邻且包括：
额外体育场结构，其个别地终止于所述堆叠结构内相对高于至少部分在其在正交于所述第一水平方向的第二水平方向上的边界内的所述体育场结构中的至少一者的竖直位置处。
2.根据权利要求1所述的微电子装置，其中所述块中的所述至少一者进一步包括：
顶区，其在所述第二水平方向上插入于所述体育场结构之间；及
桥区，其与所述顶区成一体且在所述第一水平方向上插入于所述绝缘槽结构与所述体育场结构之间。
3.根据权利要求1所述的微电子装置，其中所述非块区内的所述堆叠结构的部分从在所述第一水平方向上彼此相邻的所述额外体育场结构的对基本上连续延伸且延伸于所述对之间。
4.根据权利要求1所述的微电子装置，其中所述堆叠结构的所述非块区在其水平区域内基本上没有所述块。
5.根据权利要求1所述的微电子装置，其中所述额外体育场结构包括在所述第一水平方向上延伸的所述额外体育场结构的列，所述额外体育场结构的列中的每一者在所述第二水平方向上与所述块中的所述至少一者的所述体育场结构中的一者基本上对准。
6.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述额外体育场结构个别地具有在从比至少部分在其在所述第二水平方向上的所述边界内的所述体育场结构中的所述至少一者的总竖直高度小约50％到小约90％的范围内的总竖直高度。
7.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述额外体育场结构个别地具有在从比至少部分在其在所述第二水平方向上的所述边界内的所述体育场结构中的所述至少一者的总竖直高度小约70％到小约80％的范围内的总竖直高度。
8.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述额外体育场结构在所述第一水平方向上个别地具有相对的基本上线性的斜侧。
9.根据权利要求8所述的微电子装置，其中所述额外体育场结构在所述第二水平方向上个别地具有相对的基本上线性的斜端。
10.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述非块区内的所述堆叠结构的部分包含额外绝缘材料与所述绝缘材料的竖直交替序列，所述额外绝缘材料定位于所述堆叠结构的所述块区内的所述块的所述层级的所述导电材料的竖直标高处。
11.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述堆叠结构的所述非块区进一步包括个别地终止于所述堆叠结构内相对低于至少部分在其在所述第二水平方向上的边界内的所述额外体育场结构中的至少一者的竖直位置处的另外体育场结构。
12.根据权利要求11所述的微电子装置，其中所述另外体育场结构中的至少一些在所述第一水平方向上插入于水平最接近于所述堆叠结构的所述块区的所述额外体育场结构中的至少一者与所述块中的所述至少一者的所述体育场结构之间。
13.根据权利要求11所述的微电子装置，其中所述另外体育场结构中的至少一者具有基本上等于在所述第二水平方向上与所述另外体育场结构中的所述至少一者重叠的所述体育场结构中的一或多者的竖直高度的竖直高度。
14.一种形成微电子装置的方法，其包括：
形成包括以层级布置的牺牲材料与绝缘材料的竖直交替序列的初步堆叠结构，所述初步堆叠结构包含块区及在第一水平方向上与所述块区相邻的非块区；
在所述初步堆叠结构之上形成遮蔽材料；
形成竖直延伸穿过所述初步堆叠结构的所述块区的水平区域内的所述遮蔽材料的一部分的开口；
在所述开口的水平位置处形成个别地包含具有包括所述层级中的一些的边缘的梯级的阶梯结构的体育场结构；
在所述初步堆叠结构的所述非块区内形成额外体育场结构，所述额外体育场结构个别地终止于所述初步堆叠结构内相对高于至少部分在其在正交于所述第一水平方向的第二水平方向上的边界内的所述体育场结构中的至少一者的竖直位置处；
将所述初步堆叠结构的所述块区划分成通过槽彼此分离的块，所述块中的至少一者包含在所述第二水平方向上延伸的所述体育场结构的行；及
借助于所述槽用导电材料替换所述初步堆叠结构的所述块区内的所述牺牲材料的部分。
15.根据权利要求14所述的方法，其进一步包括在所述初步堆叠结构的所述块区的所述水平区域内仅形成所述开口，横跨所述初步堆叠结构的所述非块区的所述水平区域的所述遮蔽材料的额外部分在形成所述开口之后且在形成所述额外体育场结构之前保持基本上完整。
16.根据权利要求14所述的方法，其中在所述初步堆叠结构的所述非块区内形成额外体育场结构包括与在所述初步堆叠结构的所述块区内形成所述体育场结构并发地形成所述额外体育场结构。
17.根据权利要求16所述的方法，其中与形成所述体育场结构并发地形成所述额外体育场结构包括：
用抗蚀剂材料填充所述开口以形成经填充开口；
在所述遮蔽材料之上形成掩模结构，所述掩模结构包括：
孔，其在所述初步堆叠结构的所述块区的所述水平区域内且与所述经填充开口水平重叠；及
额外孔，其在所述初步堆叠结构的所述非块区的水平区域内；
移除所述掩模结构中的所述孔的水平区域内的所述经填充开口的所述抗蚀剂材料的部分及所述初步堆叠结构的部分；及
移除所述掩模结构中的所述额外孔的水平区域内的所述遮蔽材料的部分及所述初步堆叠结构的额外部分。
18.根据权利要求17所述的方法，其中所述初步堆叠结构的所述部分、所述遮蔽材料的所述部分及所述初步堆叠结构的所述额外部分通过将蚀刻剂同时提供到所述掩模结构中的所述孔及所述额外孔中来移除。
19.根据权利要求14至18中任一权利要求所述的方法，其中将所述初步堆叠结构的所述块区划分成通过槽彼此分离的块包括在水平最接近于所述块区在所述第一水平方向上的水平边界的所述块中的一者与水平最接近于所述块区在所述第一水平方向上的所述水平边界的所述额外体育场结构中的至少一者之间形成所述槽中的一者。
20.根据权利要求14至18中任一权利要求所述的方法，其进一步包括用所述导电材料至少部分替换所述初步堆叠结构的所述非块区内的所述牺牲材料的额外部分。
21.根据权利要求14至18中任一权利要求所述的方法，其进一步包括在用所述导电材料替换所述初步堆叠结构的所述块区内的所述牺牲材料的所述部分之后用介电材料填充所述槽。
22.一种存储器装置，其包括：
堆叠结构，其包括：
块区，其包括：
块，其在第一方向上平行延伸且个别地包含各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级，所述块中的至少一者包括：
体育场结构，其个别地包含具有包括所述层级的群组的边缘的梯级的阶梯结构；
顶区，其在所述第一方向上在所述体育场结构之间；及
桥区，其在正交于所述第一方向的第二方向上与所述体育场结构相邻，所述桥区在所述第一方向上从所述顶区的对之间延伸；
绝缘槽结构，其在所述第二方向上与所述块交替；及
非块区，其在所述第二方向上与所述块区相邻且包括在所述第一方向上与所述体育场结构水平重叠的额外体育场结构，所述额外体育场结构中的每一者具有小于所述体育场结构中的水平重叠者的竖直高度；及
存储器单元串，其竖直延伸穿过在所述第一方向上与其所述体育场结构中的最上者相邻的所述块中的所述至少一者的一部分。
23.根据权利要求22所述的存储器装置，其中所述额外体育场结构中的每一者具有在从比所述体育场结构中的所述水平重叠者的竖直高度小约60％到小约80％的范围内的竖直高度。
24.根据权利要求22所述的存储器装置，其中所述堆叠结构的所述非块区基本上没有水平插入于在所述第二方向上彼此水平相邻的所述额外体育场结构的对之间的电介质填充的槽结构。
25.根据权利要求22至24中任一权利要求所述的存储器装置，其中所述堆叠结构的所述非块区内的所述额外体育场结构中的至少一些具有至少部分由所述非块区内的额外绝缘材料与所述绝缘材料的竖直交替序列界定的水平边界，所述额外绝缘材料定位于所述堆叠结构的所述块区内的所述块的所述层级的所述导电材料的竖直标高处。
26.根据权利要求22至24中任一权利要求所述的存储器装置，其中所述非块区进一步包括在所述第一方向上与所述体育场结构及所述额外体育场结构水平重叠的另外体育场结构，所述另外体育场结构中的每一者具有大于与所述额外体育场结构中的水平重叠者的竖直高度。
27.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其能够操作地耦合到所述输入装置及所述输出装置；及
存储器装置，其能够操作地耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：
堆叠结构，其具有各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级，所述堆叠结构包括：
块区，其包括通过绝缘槽结构彼此分离的块，所述块中的至少一者包括：
体育场结构，其个别地包括具有包括所述堆叠结构的所述层级中的一些的边缘的梯级的阶梯结构；
第一抬高区，其在第一水平方向上与所述体育场结构交替；及
第二抬高区，其与所述第一抬高区成一体且在正交于所述第一水平方向的第二水平方向上插入于所述体育场结构与所述绝缘槽结构中的两者之间；及
虚设区，其在所述第二方向上与所述块区相邻且包括在所述第一水平方向上与所述体育场结构重叠的虚设体育场结构，所述虚设体育场结构中的至少一者具有小于所述体育场结构中的水平重叠者的竖直高度；及
存储器单元串，其竖直延伸穿过所述块中的所述至少一者。
28.根据权利要求27所述的电子系统，其中所述存储器装置包括3D NAND快闪存储器装置。
CN202311161767.8A 2022-09-08 2023-09-08 包含阶梯结构的微电子装置及相关方法、存储器装置及电子系统 Pending CN117677196A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/930,656 US20240088031A1 (en) 2022-09-08 2022-09-08 Microelectronic devices including staircase structures, and related methods, memory devices, and electronic systems
US17/930,656 2022-09-08

Publications (1)

Publication Number Publication Date
CN117677196A true CN117677196A (zh) 2024-03-08

Family

ID=90068925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311161767.8A Pending CN117677196A (zh) 2022-09-08 2023-09-08 包含阶梯结构的微电子装置及相关方法、存储器装置及电子系统

Country Status (2)

Country Link
US (1) US20240088031A1 (zh)
CN (1) CN117677196A (zh)

Also Published As

Publication number Publication date
US20240088031A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US11665894B2 (en) Microelectronic devices, memory devices, and electronic systems
US20240215232A1 (en) Methods of forming microelectronic devices
WO2022010617A1 (en) Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US20220384342A1 (en) Microelectronic devices, memory devices, and electronic systems
US20240250033A1 (en) Methods of forming microelectronic devices
CN115700031A (zh) 包含体育场结构的微电子装置以及相关存储器装置和电子系统
US20240349498A1 (en) Microelectronic devices and memory devices
US11521897B2 (en) Methods of forming microelectronic devices
CN116583110A (zh) 包含狭槽区中的支柱的电子装置以及相关存储器装置、系统及方法
CN117677196A (zh) 包含阶梯结构的微电子装置及相关方法、存储器装置及电子系统
US20230307350A1 (en) Microelectronic devices including staircase structures, and related methods, memory devices, and electronic systems
US12127401B2 (en) Methods of forming microelectronic devices
US20240079322A1 (en) Microelectronic devices including contact structures, and related memory devices, electronic systems, and methods
US20240196606A1 (en) Microelectronic devices including stadium structures, and related memory devices and electronic systems
US20240071918A1 (en) Microelectronic devices including stadium structures, and related memory devices and electronic systems
US20240071919A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230395150A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20240057328A1 (en) Microelectronic devices, memory devices, and electronic systems, and methods of forming the same
US20240304722A1 (en) Microelectronic devices including contact structures, and related memory devices, and electronic systems
US20240071905A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
CN116744690A (zh) 形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication