CN116349424A - 包含与阶梯结构相邻的隔离结构的微电子装置以及相关存储器装置、电子系统及方法 - Google Patents

包含与阶梯结构相邻的隔离结构的微电子装置以及相关存储器装置、电子系统及方法 Download PDF

Info

Publication number
CN116349424A
CN116349424A CN202180071378.9A CN202180071378A CN116349424A CN 116349424 A CN116349424 A CN 116349424A CN 202180071378 A CN202180071378 A CN 202180071378A CN 116349424 A CN116349424 A CN 116349424A
Authority
CN
China
Prior art keywords
structures
insulating material
conductive
microelectronic device
stair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180071378.9A
Other languages
English (en)
Inventor
罗双强
I·V·恰雷
H·N·贾殷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116349424A publication Critical patent/CN116349424A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种微电子装置包括：堆叠结构，其包括布置成层级的导电结构及绝缘结构的垂直交替序列；阶梯结构，其在所述堆叠结构内，所述阶梯结构具有包括所述层级的水平边缘的台阶；第一绝缘材料，其垂直上覆于所述阶梯结构；导电接触结构，其包括延伸穿过所述第一绝缘材料且与所述阶梯结构的所述台阶接触的导电材料；及第二绝缘材料，其沿第一水平方向延伸于水平相邻导电接触结构之间且展现与所述第一绝缘材料不同的一或多个性质。还描述相关微电子装置、电子系统及方法。

Description

包含与阶梯结构相邻的隔离结构的微电子装置以及相关存储 器装置、电子系统及方法
优先权主张
本申请案主张2020年10月23日申请的“包含与阶梯结构相邻的隔离结构的微电子装置以及相关存储器装置、电子系统及方法(Microelectronic Devices IncludingIsolation Structures Neighboring Staircase Structures,and Related MemoryDevices,Electronic Systems,and Methods)”的序列号为17/078,755的美国专利申请案的申请日的权益。
技术领域
在各个实施例中，本公开大体上涉及微电子装置设计及制造领域。更明确来说，本公开涉及微电子装置以及相关电子系统及形成微电子装置的方法。
背景技术
微电子产业的持续目标是增大存储器装置(例如非易失性存储器装置(例如，NAND快闪存储器装置))的存储器密度(例如，每存储器裸片的存储器单元的数目)。增大非易失性存储器装置中的存储器密度的一个方式是利用垂直存储器阵列(还称为“三维(3D)”存储器阵列)架构。常规垂直存储器阵列包含延伸穿过导电结构(例如，字线)的层级中的开口的垂直存储器串及在垂直存储器串及导电结构的每一结处的介电材料。与具有晶体管的常规平坦(例如，二维)布置的结构相比，此配置允许通过在裸片上向上地(例如，纵向地、垂直地)构建阵列而将更大数目个开关装置(例如，晶体管)定位于裸片区域(即，消耗的作用表面的长度及宽度)的单元中。
常规垂直存储器阵列包含导电结构与存取线(例如，字线)之间的电连接，使得可唯一地选择垂直存储器阵列中的存储器单元以用于写入、读取或擦除操作。形成此电连接的一个方法包含在导电结构的层级的边缘(例如，水平端部)处形成所谓的至少一个“阶梯”(或“楼梯”)结构。阶梯结构包含提供导电结构的接触区的个别“台阶”，可将导电接触结构定位于所述接触区上以提供对导电结构的电接取。
随着垂直存储器阵列技术进展，已通过形成垂直存储器阵列以包含导电结构的额外层级及因此额外阶梯结构及/或与其相关联的个别阶梯结构中的额外台阶而提供额外存储器密度。然而，增加堆叠结构的导电结构的层级的数量(及因此阶梯结构的数量及/或个别阶梯结构中的台阶的数量)而不非所要地增加堆叠结构的总宽度(例如，横向占用面积)可导致非所要复杂及拥塞路由路径以将导电结构电连接到存储器装置的额外组件(例如，串驱动器)。另外，由于已增加堆叠结构的高度以提供额外存储器密度，因此归因于阶梯结构的高深宽比及绝缘材料借此形成于阶梯结构上方的方法，上覆于阶梯结构的绝缘材料展现一或多个空隙。然而，此类空隙可导致垂直存储器阵列的一或多个组件之间的不足电隔离。
发明内容
在一些实施例中，一种微电子装置包括：堆叠结构，其包括布置成层级的导电结构及绝缘结构的垂直交替序列；阶梯结构，其在所述堆叠结构内，所述阶梯结构具有包括所述层级的水平边缘的台阶；第一绝缘材料，其垂直上覆于所述阶梯结构；导电接触结构，其包括延伸穿过所述第一绝缘材料且与所述阶梯结构的所述台阶接触的导电材料；及第二绝缘材料，其沿第一水平方向延伸于水平相邻导电接触结构之间且展现与所述第一绝缘材料不同的一或多个性质。
在其它实施例中，一种微电子装置包括：堆叠结构，其包括布置成层级的交替导电结构及绝缘结构；楼梯结构，其在所述堆叠结构内且具有包括所述层级的水平端部的台阶；支撑柱结构，其延伸穿过所述堆叠结构；第一绝缘材料，其垂直上覆于所述楼梯结构且在所述第一绝缘材料内界定接缝；导电接触结构，其延伸穿过所述第一绝缘材料，所述导电接触结构中的每一者与所述楼梯结构的台阶电连通；及隔离结构，其包括延伸穿过所述第一绝缘材料且至少部分填充所述接缝并使水平相邻导电接触结构彼此电隔离的第二绝缘材料。
在又其它实施例中，一种形成微电子装置的方法包括：在包括布置成层级的导电结构及绝缘结构的垂直交替序列的堆叠结构中的阶梯结构上方形成第一绝缘材料，所述第一绝缘材料界定沿第一水平方向延伸的接缝；形成穿过所述堆叠结构的支撑柱结构，支撑柱结构之间的所述接缝在第二水平方向上彼此水平相邻；形成穿过所述第一绝缘材料的至少一部分且暴露所述接缝的部分的沟槽；用第二绝缘材料填充所述接缝的至少一部分及所述沟槽；及形成穿过所述第一绝缘材料且与所述阶梯结构的台阶电连通的导电接触结构，所述第一绝缘材料及所述第二绝缘材料使相邻导电接触结构彼此电隔离。
在另外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构。至少一个微电子装置结构包括：阶梯结构，其在包括布置成层级的导电结构及绝缘结构的垂直交替序列的堆叠结构内；第一绝缘材料，其垂直上覆于所述阶梯结构；支撑柱结构，其延伸穿过所述堆叠结构，所述支撑柱结构布置成列及行；及隔离结构，其包括第二绝缘材料，所述隔离结构定位于所述支撑柱结构的所述列的第一列与所述支撑柱结构的所述列的第二列之间，所述隔离结构的部分水平延伸于所述第一列的支撑柱结构与所述第二列的支撑柱结构之间，所述隔离结构包括第二绝缘材料。
附图说明
图1A到图1J是说明根据本公开的实施例的形成微电子装置的方法的简化横截面视图(图1A、图1B、图1D、图1F、图1H及图1J)及俯视图(图1C、图1E、图1G及图1I)；
图2A到图2D是说明根据本公开的其它实施例的形成微电子装置的方法的简化横截面视图(图2A及图2C)及俯视图(图2B及图2D)；
图3是根据本公开的实施例的微电子装置的部分剖视图；
图4是根据本公开的实施例的图3中展示的微电子装置的微电子装置结构的简化透视图；
图5是根据本公开的实施例的电子系统的框图；及
图6是根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
此处包含的说明不意在为任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而仅为用于描述本文中的实施例的理想化表示。图之间共同的元件及特征可保留相同数字符号，除了为了便于以下描述元件符号以引入或最完整地描述元件的图式编号开始之外。
以下描述提供例如材料类型、材料厚度、及处理条件的具体细节以便提供本文中描述的实施例的详尽描述。然而，所属领域的一般技术人员将理解，可在未采用这些具体细节的情况下实践本文中公开的实施例。实际上，可结合半导体产业中采用的常规制造技术来实践实施例。另外，本文中提供的描述未形成用于制造微电子装置结构或微电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)或完整微电子装置的完整过程流程。下文描述的结构未形成完整微电子装置。下文仅详细描述理解本文中描述的实施例所必需的所述过程动作及结构。可由常规技术执行由结构形成完整微电子装置的额外动作。
可由包含(但不限于)旋涂、毯覆式涂覆、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD、物理气相沉积(PVD)、等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)的常规技术形成本文中描述的材料。替代地，可原位生长材料。取决于待形成的特定材料，可由所属领域的一般技术人员选择用于沉积或生长所述材料的技术。除非上下文另外指示，否则可由包含(但不限于)蚀刻、研磨平坦化(例如，化学-机械平坦化)、或其它已知方法的任何适合技术完成材料的移除。
如本文中使用，术语“经配置”是指至少一个结构及至少一个设备中的一或多者的以预定方式促进所述结构及所述设备中的一或多者的操作的大小、形状、材料组合物、定向、及布置。
如本文中使用，术语“纵向”、“垂直”、“横向”及“水平”是指其中或其上形成一或多个结构及/或特征的衬底(例如，基底材料、基底结构、基底构造等)的主平面且不一定由地球的重力场界定。“横向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“垂直”方向是基本上垂直于衬底的主平面的方向。由与衬底的其它表面相比具有相对较大面积的衬底的表面界定衬底的主平面。
如本文中使用，关于给定参数、性质或条件的术语“基本上”意味着且包含所属领域的一般技术人员将理解给定参数、性质或条件在变化程度(例如在可接受容限内)下满足的程度。通过实例，取决于基本上满足的特定参数、性质或条件，所述参数、性质或条件可为至少90.0％满足、至少95.0％满足、至少99.0％满足、至少99.9％满足、或甚至100.0％满足。
如本文中使用，关于特定参数的数值的“约”或“近似”包含数值及所属领域的一般技术人员将理解在特定参数的可接受容限内的数值的变动程度。举例来说，关于数值的“约”或“近似”可包含从数值的90.0％到110.0％的范围内、例如从数值的95.0％到105.0％的范围内、从数值的97.5％到102.5％的范围内、从数值的99.0％到101.0％的范围内、从数值的99.5％到100.5％的范围内、或从数值的99.9％到100.1％的范围内的额外数值。
如本文中使用，为便于描述，例如“在…下面”、“在…下方”、“下”、“底部”、“在…上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似物的空间相对术语可用于描述一个元件或特征与另一(些)元件或特征的关系，如图中说明。除非另外指定，除图中描绘的定向以外，空间相对术语还希望涵盖材料的不同定向。举例来说，如果图中的材料反转，那么被描述为“在”其它元件或特征“下方”或“下面”或“下”或“底部上”的元件将接着定向成“在”其它元件或特征“上方”或“顶部上”。因此，取决于使用术语的上下文，术语“在…下方”可涵盖上方及下方的定向，此对于所属领域的一般技术人员来说将是显而易见的。材料可以其它方式经定向(例如，旋转90度、反转、翻转等)且本文中使用的空间相对描述符相应地解释。
如本文中使用，描述为彼此“相邻”的特征(例如，区、材料、结构、装置)意味着且包含定位成彼此最接近(例如，最靠近)的所公开标识(或若干标识)的特征。可将未匹配“相邻”特征的所公开标识(或若干标识)的额外特征(例如，额外区、额外材料、额外结构、额外装置)安置于“相邻”特征之间。换句话说，“相邻”特征可经定位彼此直接邻近，使得无其它特征介入“相邻”特征之间；或“相邻”特征可经定位彼此间接邻近，使得具有不同于与至少一个“相邻”特征相关联的标识的标识的至少一个特征定位于“相邻”特征之间。因此，描述为彼此“垂直相邻”的特征意味着且包含定位成彼此最垂直接近(例如，最垂直靠近)的所公开标识(或若干标识)的特征。此外，描述为彼此“水平相邻”的特征意味着且包含定位成彼此最水平接近(例如，最水平靠近)的所公开标识(或若干标识)的特征。
如本文中使用，术语“存储器装置”意味着且包含展现存储器功能性，但不一定限于存储器功能性的微电子装置。换句话说，且仅通过实例，术语“存储器装置”不但意味着且包含常规存储器(例如，常规易失性存储器，例如常规动态随机存取存储器(DRAM)；常规非易失性存储器，例如常规NAND存储器)，而且包含专用集成电路(ASIC)(例如，芯片上系统(SoC))、组合逻辑及存储器的微电子装置及并入存储器的图形处理单元(GPU)。
如本文中使用，“导电材料”意味着且包含导电材料，例如以下一或多者：金属(例如，钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))、合金(例如，Co基合金、Fe基合金、Ni基合金、Fe及Ni基合金、Co及Ni基合金、Fe及Co基合金、Co及Ni及Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢材、低碳钢、不锈钢)、含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)及导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))。另外，“导电结构”意味着且包含由导电材料形成且包含导电材料的结构。
如本文中使用，“绝缘材料”意味着且包含电绝缘材料，例如以下一或多者：至少一种介电氧化物材料(例如，氧化硅(SiOx)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbOx)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)及氧化镁(MgOx)中的一或多者)、至少一种介电氮化物材料(例如，氮化硅(SiNy))、至少一种介电氮氧化物材料(例如，氮氧化硅(SiOxNy))及至少一种介电碳氧氮化物材料(例如，碳氧氮化硅(SiOxCzNy))。本文中包含“x”、“y”及“z”中的一或多者的式(例如，SiOx、AlOx、HfOx、NbOx、TiOx、SiNy、SiOxNy、SiOxCzNy)表示针对另一元素(例如，Si、Al、Hf、Nb、Ti)的每个原子含有一种元素的“x”个原子、另一元素的“y”个原子及额外元素(如果有)的“z”个原子的平均比率的材料。由于式表示相对原子比率且非严格化学结构，因此绝缘材料可包括一或多种化学计量化合物及/或一或多种非化学计量化合物，且“x”、“y”及“z”(如果有)的值可为整数或可为非整数。如本文中使用，术语“非化学计量化合物”意味着且包含具有无法由明确定义自然数的比率表示且违反定比定律的元素组合物的化学化合物。另外，“绝缘结构”意味着且包含由绝缘材料形成且包含绝缘材料的结构。
根据本文中描述的实施例，微电子装置结构包含堆叠结构，所述堆叠结构包括布置成层级的垂直交替导电结构及绝缘结构。阶梯结构可经界定在堆叠结构内且可包含包括至少一些层级的边缘的台阶。第一绝缘材料可上覆于阶梯结构。导电接触结构可延伸穿过第一绝缘材料且可电连接到阶梯结构的台阶。导电接触结构可在第一水平方向上彼此间隔。支撑柱结构可延伸穿过阶梯结构且可在第一水平方向及第二水平方向上水平偏离导电接触结构。隔离结构可至少部分垂直延伸到水平相邻导电接触结构之间的第一绝缘材料中。隔离结构可包括展现与第一绝缘材料不同的一或多个性质的第二绝缘材料。第二绝缘材料可进一步沿第一水平方向至少部分延伸于绝缘结构与水平相邻导电接触结构之间。隔离结构及第二绝缘材料可促进水平相邻导电接触结构的电隔离。在一些实施例中，第二绝缘材料沿第二水平方向延伸于水平相邻支撑柱结构之间。第二绝缘材料可至少部分延伸到水平相邻支撑柱结构中，使得与第二绝缘材料相邻的支撑柱结构包括小于支撑柱结构的下部的对应尺寸的上尺寸(例如，直径)。
可通过形成包括垂直交替绝缘结构及牺牲结构(例如，展现相对于绝缘结构的蚀刻选择性的额外绝缘结构)的层级的初步堆叠结构而形成微电子装置结构。包含界定于绝缘结构及牺牲结构的层级的水平边缘处的台阶的阶梯结构可形成于堆叠结构内。第一绝缘材料可形成于阶梯结构上方。支撑柱结构(至少一些支撑柱结构可包括延伸穿过阶梯结构的导电结构)可形成穿过第一绝缘材料及阶梯结构。在一些实施例中，归因于第一绝缘材料的形成方法及第一绝缘材料的深宽比，第一绝缘材料可在其中包含接缝(间隙、空隙)。在一些实施例中，接缝沿第一水平方向延伸。狭槽可经形成穿过堆叠结构且可通过所谓的“替换栅极”或“后栅极”处理动作移除(例如，挖出)牺牲结构以形成包括布置成层级的绝缘结构及导电结构的垂直交替序列的堆叠结构。沟槽(例如，开口)可经形成穿过堆叠结构以暴露第一绝缘材料内的接缝的部分。可用展现与第一绝缘材料不同的一或多个性质的第二绝缘材料填充沟槽及接缝的至少一部分以形成隔离结构且用第二绝缘材料至少部分填充接缝。开口可经形成穿过第二绝缘材料或接缝的剩余部分且穿过第一绝缘材料以暴露每一台阶的导电结构。导电接触结构可形成于开口内，每一导电接触结构与阶梯结构的台阶的导电结构电连通。接缝的至少一部分内的隔离结构及第二绝缘材料可减少或防止水平相邻导电接触结构之间的电短接。
图1A到图1J说明根据本公开的实施例的形成微电子装置结构100的方法。运用下文提供的描述，所属领域的一般技术人员将容易明白，可在各种装置及电子系统的形成及配置中使用本文中参考图1A到图1J描述的方法及结构。
根据本公开的实施例，图1A及图1B是微电子装置结构100的简化部分横截面视图且图1C是微电子装置结构100的简化俯视图。图1A是通过图1C的剖面线A-A截取的微电子装置结构100的横截面，且图1B是通过图1C的剖面线B-B截取的微电子装置结构100的横截面。微电子装置结构100可例如包括存储器装置(例如，多层面3D NAND快闪存储器装置，例如双层面3D NAND快闪存储器装置)的部分。
参考图1A及图1B，微电子装置结构100包含堆叠结构102，其包含布置成层级108的绝缘结构104及导电结构106(例如，存取线板、字线板)的垂直交替(例如，在Z方向上)序列。堆叠结构102的层级108中的每一者可包含与导电结构106中的至少一者垂直相邻的绝缘结构104中的至少一(1)者。
绝缘结构104可各自个别地由例如绝缘材料(例如氧化物材料(例如，二氧化硅(SiO2)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛(TiO2)、氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化铪(HfO2)、氧化钽(TaO2)、氧化镁(MgO)、氧化铝(Al2O3)或其组合)及非晶碳中的一或多者)形成且包含所述绝缘材料。在一些实施例中，绝缘结构104包括二氧化硅。绝缘结构104中的每一者可个别地包含至少一个绝缘材料的基本上同质分布，或至少一个绝缘材料的基本上异质分布。如本文中使用，术语“同质分布”意味着材料的量贯穿结构的不同部分(例如，不同水平部分、不同垂直部分)不变。相反地，如本文中使用，术语“异质分布”意味着材料的量贯穿结构的不同部分变化。材料的量可贯穿结构的不同部分逐步变化(例如，突然改变)，或可连续变化(例如，渐进地(例如线性地、拋物线地)改变)。在一些实施例中，堆叠结构102的层级108中的每一者的绝缘结构104中的每一者展现绝缘材料的基本上同质分布。在额外实施例中，堆叠结构102的层级108中的至少一者的绝缘结构104中的至少一者展现至少一个绝缘材料的基本上异质分布。绝缘结构104可例如由至少两种不同绝缘材料的堆叠(例如，层压)形成且包含所述堆叠。堆叠结构102的层级108中的每一者的绝缘结构104可各自是基本上平坦的，且可各自个别地展现所要厚度。
堆叠结构102的层级108的导电结构106可由至少一种导电材料(例如金属(例如，钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))、合金(例如，Co基合金、Fe基合金、Ni基合金、Fe及Ni基合金、Co及Ni基合金、Fe及Co基合金、Co及Ni及Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢材、低碳钢、不锈钢)、导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))、含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、或其组合)形成且包含所述至少一种导电材料。在一些实施例中，导电结构106由钨形成且包含钨。
导电结构106中的每一者可个别地包含至少一种导电材料的基本上同质分布，或至少一种导电材料的基本上异质分布。在一些实施例中，堆叠结构102的层级108中的每一者的导电结构106中的每一者展现导电材料的基本上同质分布。在额外实施例中，堆叠结构102的层级108中的至少一者的导电结构106中的至少一者展现至少一种导电材料的基本上异质分布。导电结构106可例如由至少两种不同导电材料的堆叠形成且包含所述堆叠。堆叠结构102的层级108中的每一者的导电结构106可各自是基本上平坦的，且可各自展现所要厚度。
在一些实施例中，导电结构106可包含围绕导电结构106(例如在导电结构106与绝缘结构104之间)的导电衬层材料。导电衬层材料可包括例如可形成导电结构106的晶种材料。导电衬层材料可由例如金属(例如，钛、钽)、金属氮化物(例如，氮化钨、氮化钛、氮化钽)或另一材料形成且包含其。在一些实施例中，导电衬层材料包括氮化钛。
可采用堆叠结构102的至少一个下导电结构106作为微电子装置结构100的至少一个下选择栅极(例如，至少一个源极侧选择栅极(SGS))。在一些实施例中，采用堆叠结构102的垂直最下层级108的单个(例如，仅一个)导电结构106作为微电子装置结构100的下选择栅极(例如，SGS)。另外，可采用堆叠结构102的上导电结构106作为微电子装置结构100的上选择栅极(例如，漏极侧选择栅极(SGD))。在一些实施例中，采用堆叠结构102的垂直最上层级108的水平相邻导电结构106作为微电子装置结构100的上选择栅极(例如，SGD)。
尽管图1A及图1B说明绝缘结构104及导电结构106的特定数目个层级108，但本公开不限于此。在一些实施例中，堆叠结构102包含所要数量个层级108，例如六十四(64)个层级108。在其它实施例中，堆叠结构102包含绝缘结构104及导电结构106的不同数目个层级108，例如小于六十四(64)个层级108(例如，小于或等于六十(60)个层级108、小于或等于五十(50)个层级108、小于约四十(40)个层级108、小于或等于三十(30)个层级108、小于或等于二十(20)个层级108、小于或等于十(10)个层级108)；或大于六十四(64)个层级108(例如，大于或等于七十(70)个层级108、大于或等于一百(100)个层级108、大于或等于约一百二十八(128)个层级108)。另外，在一些实施例中，堆叠结构102上覆于包括绝缘结构104及导电结构106的额外层级108的层面结构，所述层面结构通过至少一个介电材料(例如层面间绝缘材料)与堆叠结构102分离。
继续参考图1A及图1B，微电子装置结构100进一步包含(例如，在Z方向上)垂直下伏于堆叠结构102的源极结构110(还被称为“源极层级”)。源极结构110可包括例如源极板。源极结构110可由至少一种导电材料(例如掺杂有一或多者的半导体材料(例如，掺杂有至少一种P型掺杂剂(例如硼、铝及镓中的一或多者)的多晶硅)或掺杂有一或多种N型导电性材料的半导体材料(例如，掺杂有至少一种N型掺杂剂(例如砷、磷、锑及铋中的一或多者)的多晶硅))形成且包含至少一个导电材料。在一些实施例中，源极结构110包括导电掺杂硅。
微电子装置结构100可进一步包含至少一个阶梯结构112，其包含由层级108的水平边缘界定的台阶114(例如，接触区)。包含于阶梯结构112中的台阶114的数量可与每一堆叠结构102中的层级108的数量基本上相同(例如，与其基本上相等)或可不同于(例如，小于、大于)层级108的数量。如图1A及图1B中展示，在一些实施例中，依序布置阶梯结构112的台阶114，使得在X方向上彼此直接水平相邻的台阶114对应于(例如，在Z方向上)彼此直接垂直邻近的堆叠结构102的层级108。在额外实施例中，无序地布置阶梯结构112的台阶114，使得在X方向上彼此直接水平相邻的阶梯结构112的至少一些台阶114对应于(例如，在Z方向上)未彼此直接垂直相邻的堆叠结构102的层级108。
阶梯结构112在最上台阶114与最下台阶114之间的高度H(例如，在Z方向上)可在从约5.0μm到约20.0μm(例如从约5微米(μm)到约10.0μm、从约10.0μm到约15.0μm、或从约15.0μm到约20.0μm)的范围内。在一些实施例中，高度H是约13.5μm。然而，本公开不限于此且高度H可不同于所描述的高度。
第一绝缘材料116可上覆于阶梯结构112且在其组件之间提供电绝缘。第一绝缘材料116可由上文参考绝缘结构104描述的材料中的一或多者形成且包含所述一或多者。在一些实施例中，第一绝缘材料116包括与绝缘结构104相同的材料组合物。在一些实施例中，第一绝缘材料116包括二氧化硅。
参考图1A，在一些实施例中，归因于第一绝缘材料116的深宽比(Z方向上的垂直高度与X方向及Y方向中的一者或两者上的宽度的比率)，第一绝缘材料116可包含一或多个所谓的接缝118，其还可被称为“间隙”或“空隙”。在一些实施例中，接缝118可为第一绝缘材料116借此形成于阶梯结构112上方的沉积方法的不足间隙填充性质的结果。接缝118可沿与台阶114延伸的方向相同的水平方向(例如，X方向)延伸。换句话说，接缝118可沿台阶114的垂直高度(例如，在Z方向上)改变的方向延伸。在一些实施例中，接缝118还可沿垂直方向(Z方向)延伸。在一些实施例中，接缝118垂直定位于层级108的最上者上方(例如，在Z方向上)。
接缝118可展现在从约40纳米(nm)到约80nm(例如从约40nm到约60nm，或从约60nm到约80nm)的范围内的水平尺寸(例如，在Y方向上)。然而，本公开不限于此且接缝118的水平尺寸可不同于上文描述的水平尺寸。
在一些实施例中，接缝118可(例如，在Z方向上)垂直定位于绝缘结构104及导电结构106的最上层级108上方。在其它实施例中，接缝118可(例如，在Z方向上)垂直定位于绝缘结构104及导电结构106的最上层级108下方。通过非限制实例，接缝118可垂直延伸于最上两(2)个层级108、最上四(4)个层级108或甚至最上六(6)个层级108下方。接缝118的垂直位置可至少部分取决于堆叠结构102的高度H及阶梯结构112的高度。
参考图1C，可通过狭槽结构122在与X方向正交的Y方向上分隔堆叠结构102(图1A、图1B)。狭槽结构122可垂直延伸(例如，在图1A中展示的Z方向上)到堆叠结构102中。狭槽结构122可例如完全垂直延伸穿过堆叠结构102而到例如源极结构110。狭槽结构122可将堆叠结构102划分(例如，在Y方向上)成多个块124。可例如采用狭槽结构122以通过所谓的“替换栅极”或“后栅极”处理动作形成堆叠结构102的导电结构106(图1A、图1B)。举例来说，初步堆叠结构可形成为包含交替绝缘结构104及牺牲结构(例如，可相对于绝缘结构104选择性地蚀刻的额外绝缘结构，例如在绝缘结构104包括介电氧化物结构的情况下为介电氮化物结构)的层级。阶梯结构112可形成于初步堆叠结构内。狭槽(本文中还被称为“替换栅极狭槽”)可经形成穿过对应于狭槽结构122的位置的位置处的初步堆叠结构以延伸穿过微电子装置结构100的第一绝缘材料116及初步堆叠结构。可通过狭槽选择性地移除(例如，挖出)牺牲结构且可用导电材料填充垂直相邻(例如，在Z方向上)绝缘结构104之间的空间以形成包含绝缘结构及导电结构106的层级108的堆叠结构102。导电结构106可定位于对应于通过狭槽移除的牺牲结构的位置的位置处。在形成导电结构106之后，可用介电材料填充狭槽以形成狭槽结构122。
在一些实施例中，可运用定位于举例来说阶梯结构112的端部(在Y方向上)处的第二狭槽细分至少一些(例如，全部)块124以将块124细分(在Y方向上)成多个子块。可例如采用第二狭槽进一步划分堆叠结构102的至少最上导电结构106(图1A、图1B)，使得可采用最上导电结构106作为堆叠结构102的块124的上选择栅极(例如，SGD)。
共同参考图1B及图1C，微电子装置结构100可进一步包含支撑柱结构126，支撑柱结构126包括垂直延伸穿过堆叠结构102而到源极结构110的第一材料128及在第一材料128的侧壁上的衬层材料130。衬层材料130可基本上围绕(例如，基本上水平及垂直覆盖)第一材料128的侧壁。
参考图1C，支撑柱结构126可经布置成行123及列125。列125可在与狭槽结构122相同的方向上沿第一水平方向延伸。在一些实施例中，行123沿基本上垂直于第一水平方向的第二水平方向延伸。
第一材料128可由至少一种导电材料形成且包含所述至少一种导电材料，例如以下一或多者：金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)、合金(例如，Co基合金、Fe基合金、Ni基合金、Fe及Ni基合金、Co及Ni基合金、Fe及Co基合金、Co及Ni及Fe基合金、Al基合金、Cu基合金、Mg基合金、Ti基合金、钢材、低碳钢、不锈钢)、含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge、导电掺杂SiGe)。在一些实施例中，支撑柱结构126中的每一者的第一材料128具有基本上相同材料组合物。
在其它实施例中，第一材料128由绝缘材料形成且包含绝缘材料。在一些此类实施例中，第一材料128可由至少一种介电材料形成且包含至少一种介电材料，例如以下一或多者：至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种介电氮化物材料(例如，SiNy)、至少一种介电氮氧化物材料(例如，SiOxNy)及至少一种介电碳氧氮化物材料(例如，SiOxCzNy)及非晶碳。在一些实施例中，第一材料128包括SiO2。在一些实施例中，例如在第一材料128包括绝缘材料的情况下，微电子装置结构100可不包含在第一材料128的侧壁上的衬层材料130且支撑柱结构126可仅包括第一材料128(例如，绝缘材料)。
支撑柱结构126可各自个别地展现所要几何配置(例如，尺寸及形状)及间距。可至少部分基于微电子装置结构100的其它组件(例如，阶梯结构112的台阶114、形成为与阶梯结构112的台阶114接触的导电接触结构、源极结构110)的配置及位置而选择支撑柱结构126的几何配置及间距。举例来说，支撑柱结构126可各自个别地具有允许支撑柱结构126垂直延伸(例如，在Z方向上)穿过堆叠结构102且物理上接触源极结构110的结构(例如，着陆于其上)以促进支撑柱结构126的预定功能(例如，电互连功能、支撑功能)的几何配置及间距。在其它实施例中，支撑柱结构126不包含电互连功能且主要(例如，仅)提供支撑功能。支撑柱结构126中的每一者可展现基本上与其它支撑柱结构126中的每一者相同的几何配置(例如，相同尺寸及相同形状)及水平间距(例如，在X方向上)，或至少一些支撑柱结构126可展现与至少一些其它支撑柱结构126不同的几何配置(例如，一或多个不同尺寸、不同形状)及/或不同的水平间距。在一些实施例中，支撑柱结构126在X方向上及在Y方向上至少部分均匀间隔。在一些实施例中，支撑柱结构126经布置成沿X方向延伸的列及沿Y方向延伸于狭槽结构122之间的行。在其它实施例中，支撑柱结构126在X方向上至少部分非均匀间隔。
支撑柱结构126可在形成微电子装置结构100的一或多个组件期间及/或之后充当支撑结构。举例来说，支撑柱结构126可在用导电结构106替换牺牲结构期间充当用于形成导电结构106的支撑结构，如上文参考“替换栅极”或“后栅极”处理动作描述。支撑柱结构126可在牺牲结构的选择性移除期间阻止(例如，防止)层级塌陷。另外，支撑柱结构126中的一或多者可充当提供微电子装置结构100的一或多个组件之间的电连通的导电结构(例如，贯穿阵列通孔)。通过非限制实例，支撑柱结构126中的一或多者可提供源极结构110与微电子装置结构100的至少另一组件之间的电连通。
衬层材料130可水平插置于支撑柱结构126的第一材料128中的每一者与堆叠结构102的层级108(包含其绝缘结构104及导电结构106)之间。参考图1B，在一些实施例中，与沿支撑柱结构126的其它部分相比，衬层材料130在与导电结构106相邻的部分131处在X方向及Y方向上展现较大尺寸。举例来说，相对于衬层材料130的其它部分，衬层材料130可在对应于导电结构106及支撑柱结构126的衬层材料130的相交点的部分131处展现相对较大尺寸。
衬层材料130可由至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种介电氮化物材料(例如，SiNy)、至少一种介电氮氧化物材料(例如，SiOxNy)、至少一种介电碳氧氮化物材料(例如，SiOxCzNy)及非晶碳中的一或多者形成且包含其。在一些实施例中，衬层材料130包括SiO2。在一些实施例中，衬层材料130具有与第一绝缘材料116不同的材料组合物。在其它实施例中，衬层材料130具有与第一绝缘结构116相同的材料组合物。在一些实施例中，衬层材料130包括响应于暴露于经配制且配置以移除氮化硅的蚀刻化学物而基本上未被移除的材料组合物。
现参考图1D及图1E，沟槽132(其在本文中还可被称为“开口”)可经形成穿过第一绝缘材料116的部分。图1D是通过图1E的剖面线D-D截取的微电子装置结构100的简化横截面视图，图1E是微电子装置结构100的简化俯视图。共同参考图1D及图1E，沟槽132可在水平方向上(例如，在X方向上)布置且间隔于狭槽结构122之间。换句话说，水平相邻沟槽132可在X方向上彼此间隔。至少一些沟槽132可与接缝118相交，使得沟槽132内的开放体积与接缝118的开放体积连通。
沟槽132可各自个别地沿垂直方向(例如，Z方向)及沿水平方向(例如，Y方向)延伸于水平相邻支撑柱结构126之间。沟槽132在本文中可被称为“水平条”。在图1E中以虚线说明沟槽132以指示其定位于第一绝缘材料116的最上表面下方。
沟槽132在第一水平方向(例如，X方向)上的宽度W1可在从约50nm到约70nm(例如从约50nm到约60nm，或从约60nm到约70nm)的范围内。在一些实施例中，宽度W1是约60nm。然而，本公开不限于此且宽度W1可不同于所描述的宽度。
沟槽132在第二水平方向(例如，Y方向)上的宽度W2可在从约200nm到约300nm(例如从约200nm到约250nm，或从约250nm到约300nm)的范围内。在一些实施例中，宽度W2是约250nm。然而，本公开不限于此且宽度W2可不同于所描述的宽度。
尽管沟槽132已被描述及说明为展现矩形形状，但本公开不限于此。在其它实施例中，沟槽132展现长圆形状、方形形状或另一形状。
参考图1D，沟槽132可延伸于绝缘结构104及导电结构106的最上层级108下方(例如，在Z方向上)。在一些实施例中，沟槽132可延伸低于最上层级108、最上三个层级108、最上五个层级108或多于最上六个层级108。在其它实施例中，沟槽132垂直延伸(例如，在Z方向上)到最上层级108垂直上方的位置。
沟槽132的垂直(例如，在Z方向上)深度D可在从约150nm到约190nm(例如从约150nm到约170nm，或从约170nm到约190nm)的范围内。在一些实施例中，深度D是约170nm。然而，本公开不限于此且深度D可不同于所描述的深度。
参考图1E，沟槽132的形成可移除与接缝118水平相邻(例如，最接近接缝118)的支撑柱结构126的部分且形成支撑柱结构126的凹入部分135。与接缝118水平相邻且定位于块结构124的水平中心部分内的支撑柱结构126可包含凹入部分135而不与接缝118水平相邻的支撑柱结构126不包含凹入部分135。
共同参考图1F及图1G，可用第二绝缘材料134填充沟槽结构132及接缝118以形成隔离结构136。图1F是通过图1G的剖面线F-F截取的图1G的微电子装置结构100的简化横截面视图，图1G是微电子装置结构100的俯视图。在一些实施例中，用第二绝缘材料134填充沟槽132(图1D、图1E)及接缝118内的基本上全部空隙空间以形成隔离结构136。在一些此类实施例中，基本上用第二绝缘材料134填充接缝118。
在一些实施例中，隔离结构136可展现锥形轮廓。在一些此类实施例中，隔离结构136的垂直(例如，在Z方向上)侧壁可相对于水平面(例如，源极结构110的主表面)成角度。
第二绝缘材料134可由介电材料形成且包含介电材料。在一些实施例中，第二绝缘材料134包括上文参考绝缘结构104描述的材料中的一或多者。在一些实施例中，第二绝缘材料134包括基本上与绝缘结构104相同的材料组合物。在一些实施例中，第二绝缘材料134包括二氧化硅。在一些实施例中，第二绝缘材料134包括与第一绝缘材料116不同的材料组合物。在一些实施例中，第二绝缘材料134展现与第一绝缘材料116不同的一或多个物理性质(例如，密度、介电常数)。
在一些实施例中，第一绝缘材料116与第二绝缘材料134之间可存在界面137，即使在第一绝缘材料116及第二绝缘材料134包括基本上相同材料组合物的实施例中。在一些实施例中，形成于沟槽结构132及接缝118中的第二绝缘材料134可展现基本上垂直于第一绝缘材料116的定向的定向。在一些实施例中，界面137可展现第一绝缘材料116及第二绝缘材料134的定向的变化。
可通过ALD、CVD、等离子体增强ALD、PVD、PECVD或LPCVD中的一或多者形成第二绝缘材料134。在一些实施例中，通过ALD形成第二绝缘材料134。在一些实施例中，第二绝缘材料134包括通过ALD形成的二氧化硅。
参考图1H及图1I，在形成隔离结构136之后，可形成穿过接缝118的第一绝缘材料116及第二绝缘材料134的开口以暴露阶梯结构112的台阶114的导电结构106的部分。图1H是通过剖面线H-H截取的图1I的微电子装置结构100的简化部分横截面视图。图1I是微电子装置结构100的简化部分俯视图。
在形成开口之后，可用导电材料填充开口以形成导电接触结构138。导电接触结构138可与块124对称地定位，使得其定位于狭槽结构122之间(在Y方向上)。在一些实施例中，导电接触结构138定位于邻近狭槽结构122之间的中心(在Y方向上)。换句话说，导电接触结构138可大致相等地定位于界定导电接触结构138定位于其内的特定块结构124的狭槽结构122之间。在一些此类实施例中，块124可为对称的。
导电接触结构138可由至少一种导电材料形成且包含所述至少一种导电材料，例如以下一或多者：金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)、合金(例如，Co基合金、Fe基合金、Ni基合金、Fe及Ni基合金、Co及Ni基合金、Fe及Co基合金、Co及Ni及Fe基合金、Al基合金、Cu基合金、Mg基合金、Ti基合金、钢材、低碳钢、不锈钢)、含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge、导电掺杂SiGe)。导电接触结构138中的每一者可具有基本上相同材料组合物，或导电接触结构138中的至少一者可具有与导电接触结构138的至少另一者不同的材料组合物。在一些实施例中，导电接触结构138包括钛、氮化钛及钨。在一些实施例中，导电接触结构138包括衬层，所述衬层包括界定其外部的氮化钛及界定其内部的钨。
堆叠结构102的至少一些层级108可耦合到阶梯结构112的台阶114中的一或多者处的导电接触结构138中的至少一者。参考图1H，在一些实施例中，阶梯结构112的台阶114上的至少一些导电接触结构138彼此水平对准。举例来说，如图1H及图1I中展示，在相同块结构124内(且因此在彼此不同的垂直位置处的台阶114上)彼此水平相邻的至少一些(例如，全部)导电接触结构138可基本上在Y方向上彼此对准。作为另一实例，还如图1H及图1I中展示，在Y方向上(且因此在基本上彼此相同的垂直位置处的台阶114上)彼此水平相邻的至少一些(例如，全部)导电接触结构138可基本上在X方向上彼此对准。在一些实施例中，每一块结构124可包含每一台阶114上的单个导电接触结构138且个别块结构124可不包含定位于相同块结构124中的在Y方向上彼此水平对准的导电接触结构138。在一些此类实施例中，在Y方向上彼此水平相邻的导电接触结构138可定位于邻近块结构124中。
在一些实施例中，接缝118的第二绝缘材料134可降低导电接触结构138之间的电短路的可能性。换句话说，由于用第二绝缘材料134填充沟槽132且用第二绝缘材料134至少部分填充接缝118，因此第二绝缘材料134可基本上防止导电接触结构138之间的电短接。换句话说，沟槽132及接缝118的第二绝缘材料134可介入水平相邻导电接触结构138可通过其短接的潜在路径之间。在形成导电接触结构138期间，第二绝缘材料134可基本上减少(例如，防止)在接缝118或沟槽132内形成导电材料。换句话说，由于在形成导电接触结构138之前用第二绝缘材料134填充接缝118及沟槽结构132(图1D、图1E)，因此第二绝缘材料134及隔离结构136可基本上减少或防止水平相邻导电接触结构138之间的电短接。通过比较，不包含第二绝缘材料134或隔离结构136的常规微电子装置结构可包含通过接缝彼此电短接的导电接触结构，这是因为在形成导电接触结构期间用导电材料填充接缝。
图1J是通过图1I的剖面线J-J截取的图1I的微电子装置结构100的简化部分横截面视图。参考图1J，隔离结构136可在狭槽结构122之间水平延伸于水平中心(例如，在Y方向上)支撑柱结构126之间且水平中心支撑柱结构126可包含用第二绝缘材料134填充的凹入部分135。
继续参考图1J，在一些实施例中，沟槽132(图1D、图1E)的形成可移除与沟槽132水平相邻的支撑柱结构126的部分。因此，在一些实施例中，相比于与隔离结构136水平相邻的支撑柱结构126的垂直下部处，支撑柱结构126可在其垂直上部(例如，接近隔离结构136)处在水平方向(例如，Y方向)上展现较小水平尺寸(例如，宽度)。在一些此类实施例中，与支撑柱结构126的下部处相比，水平方向(例如，Y方向)上的水平相邻支撑柱结构126之间的距离在接近隔离结构136处可能较大。在一些实施例中，第二绝缘材料134直接接触相邻支撑柱结构126的第一材料128。将理解，图1J中说明的最上导电结构106的垂直高度(例如，在Z方向上)取决于图1J中说明的横截面中的最上台阶114(图1H)的垂直高度。
尽管图1A到图1J已被描述及说明为包含特定结构以隔离导电接触结构138，但本公开不限于此。图2A到图2D说明根据本公开的额外实施例的形成微电子装置结构200的方法。
图2A是微电子装置结构200的简化横截面视图且图2B是微电子装置结构200的简化俯视图。图2A是通过图2B的剖面线A-A截取的图2B的微电子装置结构200的横截面。微电子装置结构200可基本上类似于处于先前参考图1F及图1G描述的处理阶段的微电子装置结构100，只不过代替基本上用第二绝缘材料134填充接缝118及沟槽132(图1D、图1E)，仅用第二绝缘材料134部分填充接缝118以形成隔离结构236。共同参考图2A及图2B，水平相邻隔离结构236之间的接缝118的部分可为空隙且可不包含第二绝缘材料134。
第二绝缘材料134可以基本上与上文参考图1F及图1G描述相同的方式形成。
现参考图2C及图2D，在形成隔离结构236之后，可形成穿过接缝118的第一绝缘材料116及第二绝缘材料134的开口以暴露台阶114的导电结构106的部分。图2C是通过图2D的剖面线D-D截取的图2D的微电子装置结构100的简化部分横截面视图。
在形成开口之后，可用导电材料填充开口以形成导电接触结构138，如上文参考图1H及图1I描述。继续参考图2C及图2D，可用第二绝缘材料134填充接缝118的部分且可用导电接触结构138的导电材料填充接缝118的其它部分。举例来说，导电接触结构138可包含水平延伸在水平相邻导电接触结构138之间且通过隔离结构236及第二绝缘材料134彼此分离的导电材料的水平延伸部分240。
隔离结构236及第二绝缘材料134可降低导电接触结构138之间的电短路的可能性。换句话说，由于用第二绝缘材料134填充沟槽132且用第二绝缘材料134至少部分填充接缝118，因此第二绝缘材料134可基本上防止导电接触结构138之间的电短接。
图3说明包含微电子装置结构300的微电子装置301(例如，存储器装置，例如双层面3D NAND快闪存储器装置)的部分的部分剖视图。微电子装置结构300可基本上类似于在先前参考图1H到图1J且参考图2C及图2D描述的处理阶段之后的微电子装置结构100、200。如图3中展示，微电子装置结构300可包含界定用于将存取线306连接到导电层级305(例如，导电层、导电板，例如导电结构106(图1H、图2C))的接触区的阶梯结构320(例如，包含阶梯结构112(图1H、图2C))。微电子装置结构300可包含彼此串联耦合的存储器单元303的垂直串307。垂直串307可垂直(例如，在Z方向上)且正交地延伸到导电线及层级305，例如数据线302、源极层级304(例如，源极结构110(图1H、图2C))、导电层级305、存取线306、第一选择栅极308(例如，上选择栅极、漏极选择栅极(SGD))、选择线309及第二选择栅极310(例如，下选择栅极、源极选择栅极(SGS))。选择栅极308可水平划分(例如，在Y方向上)成通过狭槽结构330(例如，狭槽结构122(图1I、图2D))彼此水平分离(例如，在Y方向上)的多个块332(例如，块结构124(图1I、图2D))。
垂直导电触点311(例如，导电接触结构138(图1H、图2C))可如展示般使组件彼此电耦合。举例来说，选择线309可电耦合到第一选择栅极308且存取线306可电耦合到导电层级305。微电子装置301还可包含定位于存储器阵列下方的控制单元312，控制单元312可包含经配置以控制微电子装置301的其它特征(例如，存储器单元303的垂直串307)的各种操作的控制逻辑装置。通过非限制实例，控制单元312可包含电荷泵(例如，VCCP电荷泵、VNEGWL电荷泵、DVC2电荷泵)、延迟锁定环路(DLL)电路系统(例如，环形振荡器)、Vdd调节器、驱动器(例如，串驱动器)、解码器(例如，本地层面解码器、列解码器、行解码器)、感测放大器(例如，均衡(EQ)放大器、隔离(ISO)放大器、NMOS感测放大器(NSA)、PMOS感测放大器(PSA))、修复电路系统(例如，列修复电路系统、行修复电路系统)、I/O装置(例如，本地I/O装置)、存储器测试装置、MUX、错误检查及校正(ECC)装置、自刷新/损耗均衡装置及其它芯片/层面控制电路系统中的一或多者(例如，每一者)。举例来说，控制单元312可电耦合到数据线302、源极层级304、存取线306、第一选择栅极308及第二选择栅极310。在一些实施例中，控制单元312包含CMOS(互补金属氧化物半导体)电路系统。在此类实施例中，控制单元312可特性化为具有“阵列下CMOS”(“CuA”)配置。
第一选择栅极308可沿第一方向(例如，X方向)水平延伸且可在垂直串307的第一端部(例如，上端)处耦合到存储器单元303的垂直串307的相应第一群组。第二选择栅极310可形成为基本上平坦配置且可在存储器单元303的垂直串307的第二相对端部(例如，下端)处耦合到垂直串307。
数据线302(例如，位线)可沿相对于第一选择栅极308延伸的第一方向成一角度(例如，垂直于第一方向)的第二方向(例如，沿Y方向)水平延伸。数据线302可在垂直串307的第一端部(例如，上端)处耦合到垂直串307的相应第二群组。耦合到相应第一选择栅极308的垂直串307的第一群组可与耦合到各自数据线302的垂直串307的第二群组共享特定垂直串307。因此，可在特定第一选择栅极308及特定数据线302的相交点处选择特定垂直串307。因此，第一选择栅极308可用于选择存储器单元303的垂直串307的存储器单元303。
导电层级305(例如，字线板，例如导电结构106(图1H、图2C))可在相应水平面中延伸。导电层级305可垂直堆叠，使得每一导电层级305耦合到存储器单元303的全部垂直串307，且存储器单元303的垂直串307垂直延伸穿过导电层级305的堆叠。导电层级305可耦合到导电层级305耦合到的存储器单元303的控制栅极或可形成所述控制栅极。每一导电层级305可耦合到存储器单元303的特定垂直串307的一个存储器单元303。
阶梯结构320可经配置以通过垂直导电触点311在存取线306与层级305之间提供电连接。换句话说，可经由与和特定层级305电连通的相应导电触点311电连通的存取线306选择层级305的特定层阶。
数据线302可通过导电接触结构334电耦合到垂直串307。
如上文描述，参考微电子装置结构100、200，绝缘材料(例如，第一绝缘材料116(图1H、图2C))可在相邻导电触点311之间提供电隔离。另外，第二绝缘材料(例如，第二绝缘材料134(图1H、图2C))可使相邻导电触点311电隔离。
图4是根据本公开的实施例的微电子装置结构400的简化透视图。可例如采用微电子装置结构400作为先前参考图3描述的微电子装置301的微电子装置结构300或先前参考图1H到图1J或图2C到图2D描述的微电子装置结构100、200。如图4中展示，微电子装置结构400可包含垂直交替导电结构及绝缘结构的堆叠结构405(例如，堆叠结构102(图1H、图2C))。微电子装置结构400可包含一或多个阶梯结构410(例如，阶梯结构112(图1H、图2C)或阶梯结构320(图3))。微电子装置结构400的阶梯结构410的台阶411可充当堆叠结构405的导电材料(例如，导电结构106(图1H、图2C))的不同层级(例如，导电层级305(图3))的接触区。台阶411可定位于导电结构(例如，导电层级305)及定位于相邻导电结构之间的绝缘结构的水平端部处。
阶梯结构410可包含例如第一体育场(stadium)结构401、第二体育场结构402、第三体育场结构403及第四体育场结构404。第一体育场结构401、第二体育场结构402、第三体育场结构403及第四体育场结构404中的每一者可包含在相对于第一体育场结构401、第二体育场结构402、第三体育场结构403及第四体育场结构404中的另一者的台阶411的不同高度(例如，垂直位置)处的台阶411。第一体育场结构401可包含第一楼梯结构401a及额外第一楼梯结构401b；第二体育场结构402可包含第二楼梯结构402a及额外第二楼梯结构402b；第三体育场结构403可包含第三楼梯结构403a及额外第三楼梯结构403b；且第四体育场结构404可包含第四楼梯结构404a及额外第四楼梯结构404b。第一楼梯结构401a、第二楼梯结构402a、第三楼梯结构403a及第四楼梯结构404a可包含与相应额外第一楼梯结构401b、额外第二楼梯结构402b、额外第三楼梯结构403b及额外第四楼梯结构404b相对且处于相同高度的台阶411。第一楼梯结构401a、第二楼梯结构402a、第三楼梯结构403a及第四楼梯结构404a中的每一者可个别地展现大致负斜率；且额外第一楼梯结构401b、额外第二楼梯结构402b、额外第三楼梯结构403b及额外第四楼梯结构404b中的每一者可个别地展现大致正斜率。
如图4中展示，凹部425可定位于第一楼梯结构401a与额外第一楼梯结构401b之间；定位于第二楼梯结构402a与额外第二楼梯结构402b之间；定位于第三楼梯结构403a与额外第三楼梯结构403b之间；且定位于第四楼梯结构404a与额外第四楼梯结构404b之间。在一些实施例中，可用第一绝缘材料(例如，第一绝缘材料116(图1H、图2C))填充凹部425。
相邻体育场结构(例如，第一体育场结构401、第二体育场结构402、第三体育场结构403及第四体育场结构404)之间的区可包括升高区440，其还可被称为所谓的阶梯或楼梯“波峰区”。
如上文描述，导电接触结构(例如，导电接触结构138(图1H、图2C)、垂直导电触点311(图3))可形成到微电子装置结构400的堆叠结构405的每一层级(例如，每一台阶411)的导电部分。在一些实施例中，体育场结构401、402、403、404中的一或多者可包含使相邻导电接触结构彼此电隔离的第二绝缘材料(例如，第二绝缘材料134(图1H、图2C))。在一些实施例中，仅体育场结构401、402、403、404中的一者包含第一绝缘材料及第二绝缘材料且另一体育场结构401、402、403、404仅包含第一绝缘材料。在其它实施例中，多于一个(例如，两个、三个、全部)体育场结构401、402、403、404包含水平位于相邻导电接触结构之间的第一绝缘材料及第二绝缘材料。
如所属领域的一般技术人员将理解，尽管微电子装置结构200(图3)及微电子装置结构400(图4)已被描述为具有特定结构，但本公开不限于此且微电子装置结构300、400可具有不同几何配置及定向。
因此，根据本公开的实施例，一种微电子装置包括：堆叠结构，其包括布置成层级的导电结构及绝缘结构的垂直交替序列；阶梯结构，其在所述堆叠结构内，所述阶梯结构具有包括所述层级的水平边缘的台阶；第一绝缘材料，其垂直上覆于所述阶梯结构；导电接触结构，其包括延伸穿过所述第一绝缘材料且与所述阶梯结构的所述台阶接触的导电材料；及第二绝缘材料，其沿第一水平方向延伸于水平相邻导电接触结构之间且展现与所述第一绝缘材料不同的一或多个性质。
因此，根据本公开的额外实施例，一种微电子装置包括：堆叠结构，其包括布置成层级的交替导电结构及绝缘结构；楼梯结构，其在所述堆叠结构内且具有包括所述层级的水平端部的台阶；支撑柱结构，其延伸穿过所述堆叠结构；第一绝缘材料，其垂直上覆于所述楼梯结构且在所述第一绝缘材料内界定接缝；导电接触结构，其延伸穿过所述第一绝缘材料，所述导电接触结构中的每一者与所述楼梯结构的台阶电连通；及隔离结构，其包括延伸穿过所述第一绝缘材料且至少部分填充所述接缝并使水平相邻导电接触结构彼此电隔离的第二绝缘材料。
因此，根据本公开的另外实施例，一种形成微电子装置的方法包括：在包括布置成层级的导电结构及绝缘结构的垂直交替序列的堆叠结构中的阶梯结构上方形成第一绝缘材料，所述第一绝缘材料界定沿第一水平方向延伸的接缝；形成穿过所述堆叠结构的支撑柱结构，支撑柱结构之间的所述接缝在第二水平方向上彼此水平相邻；形成穿过所述第一绝缘材料的至少一部分且暴露所述接缝的部分的沟槽；用第二绝缘材料填充所述接缝的至少一部分及所述沟槽；及形成穿过所述第一绝缘材料且与所述阶梯结构的台阶电连通的导电接触结构，所述第一绝缘材料及所述第二绝缘材料使相邻导电接触结构彼此电隔离。
本公开的微电子装置(例如，微电子装置301(图3))及微电子装置结构(例如，微电子装置结构100、200、300、400)可包含于本公开的电子系统的实施例中。举例来说，图5是根据本公开的实施例的电子系统503的框图。电子系统503可包括例如计算机或计算机硬件组件、服务器或其它网络硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、Wi-Fi或具备蜂窝功能的平板计算机(例如(举例来说)
Figure BDA0004185732120000211
或
Figure BDA0004185732120000212
平板计算机)、电子书、导航装置等。电子系统503包含至少一个存储器装置505。存储器装置505可包含例如本文中的微电子装置结构(例如，微电子装置结构100、200、300、400)及本文中先前描述的微电子装置(例如，微电子装置301)中的一或多者的实施例。
电子系统503可进一步包含至少一个电子信号处理器装置507(通常被称为“微处理器”)。电子信号处理器装置507可任选地包含本文中先前描述的微电子装置及微电子装置结构中的一或多者的实施例。电子系统503可进一步包含用于由用户将信息输入到电子系统503中的一或多个输入装置509，例如(举例来说)鼠标或其它指针装置、键盘、触摸垫、按钮或控制面板。电子系统503可进一步包含用于将信息(例如，视觉或音频输出)输出给用户的一或多个输出装置511，例如(举例来说)监测器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置509及输出装置511可包括单个触摸屏装置，所述单个触摸屏装置可用于将信息输入到电子系统503且将视觉信息输出给用户。输入装置509及输出装置511可与存储器装置505及电子信号处理器装置507中的一或多者电连通。
参考图6，描绘基于处理器的系统600。基于处理器的系统600可包含本文中先前描述且根据本公开的实施例制造的微电子装置及微电子装置结构中的一或多者。基于处理器的系统600可为各种类型中的任一者，例如计算机、传呼器、蜂窝电话、个人备忘记事本、控制电路或其它电子装置。基于处理器的系统600可包含一或多个处理器602(例如微处理器)以控制基于处理器的系统600中的系统功能及请求的处理。基于处理器的系统600的处理器602及其它子组件可包含本文中先前描述且根据本公开的实施例制造的微电子装置及微电子装置结构中的一或多者。
基于处理器的系统600可包含与处理器602可操作通信的电源供应器604。举例来说，如果基于处理器的系统600是便携式系统，那么电源供应器604可包含燃料电池、电力收集装置、永久电池、可替换电池及可再充电电池中的一或多者。电源供应器604还可包含AC适配器；因此，举例来说，可将基于处理器的系统600插入到壁式插座中。举例来说，电源供应器604还可包含DC适配器，使得可将基于处理器的系统600插入到车辆点烟器或车辆电力端口中。
各种其它装置可取决于基于处理器的系统600执行的功能而耦合到处理器602。举例来说，用户接口606可耦合到处理器602。用户接口606可包含例如按钮、开关、键盘、光笔、鼠标、数字化仪及尖笔、触摸屏、语音识别系统、麦克风或其组合的输入装置。显示器608还可耦合到处理器602。显示器608可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子体显示器、OLED显示器、LED显示器、三维投影、音频显示器、或其组合。此外，RF子系统/基带处理器610还可耦合到处理器602。RF子系统/基带处理器610可包含耦合到RF接收器且耦合到RF传输器(未展示)的天线。一通信端口612或多于一个通信端口612还可耦合到处理器602。举例来说，通信端口612可经调适以耦合到一或多个外围装置614(例如调制解调器、打印机、计算机、扫描仪、或相机)或耦合到网络(例如局域网、远程局域网、内部网络或因特网)。
处理器602可通过实施存储于存储器中的软件程序而控制基于处理器的系统600。举例来说，软件程序可包含操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件、或媒体播放软件。存储器可操作地耦合到处理器602以存储各种程序且促进各种程序的执行。举例来说，处理器602可耦合到系统存储器616，其可包含自旋扭矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器及其它已知存储器类型中的一或多者。系统存储器616可包含易失性存储器、非易失性存储器或其组合。系统存储器616通常为大的，使得其可存储动态加载应用程序及数据。在一些实施例中，系统存储器616可包含半导体装置，例如本文中先前描述的微电子装置及微电子装置结构中的一或多者。
处理器602还可耦合到非易失性存储器618，此并不意味系统存储器616必须为易失性的。非易失性存储器618可包含待结合系统存储器616使用的STT-MRAM、MRAM、只读存储器(ROM)(例如EPROM、电阻式只读存储器(RROM))及快闪存储器中的一或多者。非易失性存储器618的大小通常选择为恰好足够大以存储任何必要操作系统、应用程序及固定数据。此外，举例来说，非易失性存储器618可包含高容量存储器，例如磁盘驱动器存储器，例如包含电阻式存储器或其它类型的非易失性固态存储器的混合驱动器。非易失性存储器618可包含微电子装置，例如本文中先前描述的微电子装置及微电子装置结构中的一或多者。
因此，根据本公开的实施例，一种电子系统包含输入装置、输出装置、可操作地耦合到所述输入装置及所述输出装置的处理器装置、及可操作地耦合到所述处理器装置且包括至少一个微电子装置的存储器装置。至少一个微电子装置包括：阶梯结构，其在包括布置成层级的导电结构及绝缘结构的垂直交替序列的堆叠结构内；第一绝缘材料，其垂直上覆于所述阶梯结构；支撑柱结构，其延伸穿过所述堆叠结构，所述支撑柱结构布置成列及行；及隔离结构，其包括第二绝缘材料，所述隔离结构定位于所述支撑柱结构的所述列的第一列与所述支撑柱结构的所述列的第二列之间，所述隔离结构的部分水平延伸于所述第一列的支撑柱结构与所述第二列的支撑柱结构之间，所述隔离结构包括第二绝缘材料。
下文陈述本公开的额外非限制性实例实施例：
实施例1：一种微电子装置，其包括：堆叠结构，其包括布置成层级的导电结构及绝缘结构的垂直交替序列；阶梯结构，其在所述堆叠结构内，所述阶梯结构具有包括所述层级的水平边缘的台阶；第一绝缘材料，其垂直上覆于所述阶梯结构；导电接触结构，其包括延伸穿过所述第一绝缘材料且与所述阶梯结构的所述台阶接触的导电材料；及第二绝缘材料，其沿第一水平方向延伸于水平相邻导电接触结构之间且展现与所述第一绝缘材料不同的一或多个性质。
实施例2：根据实施例1的微电子装置，其进一步包括延伸穿过所述堆叠结构且与所述导电接触结构间隔的支撑柱结构，所述支撑柱结构在所述第一水平方向及第二水平方向上水平偏离所述导电接触结构。
实施例3：根据实施例2所述的微电子装置，其中所述第二绝缘材料沿所述第二水平方向水平延伸于水平相邻支撑柱结构之间。
实施例4：根据实施例2或实施例3所述的微电子装置，其中所述水平相邻支撑柱结构包括接近所述第二绝缘材料的凹入部分。
实施例5：根据实施例1至4中任一实施例所述的微电子装置，其中所述第二绝缘材料包括与所述第一绝缘材料不同的材料组合物。
实施例6：根据实施例1至5中任一实施例所述的微电子装置，其进一步包括隔离结构，所述隔离结构包括所述第二绝缘材料且部分延伸到所述水平相邻导电接触结构之间的所述堆叠结构中。
实施例7：根据实施例6所述的微电子装置，其中所述隔离结构延伸到所述堆叠结构中约150nm到约190nm的范围内的深度。
实施例8：根据实施例6或实施例7所述的微电子装置，其中所述隔离结构展现大于沿所述第一水平方向延伸于水平相邻导电接触结构之间的所述第二绝缘材料的垂直高度的垂直高度。
实施例9：根据实施例1至8中任一实施例所述的微电子装置，其进一步包括与所述水平相邻导电接触结构电连通且沿所述第一水平方向延伸的导电材料，所述导电材料与通过所述第二绝缘材料彼此间隔的水平相邻导电接触结构电连通。
实施例10：一种微电子装置，其包括：堆叠结构，其包括布置成层级的交替导电结构及绝缘结构；楼梯结构，其在所述堆叠结构内且具有包括所述层级的水平端部的台阶；支撑柱结构，其延伸穿过所述堆叠结构；第一绝缘材料，其垂直上覆于所述楼梯结构且在所述第一绝缘材料内界定接缝；导电接触结构，其延伸穿过所述第一绝缘材料，所述导电接触结构中的每一者与所述楼梯结构的台阶电连通；及隔离结构，其包括延伸穿过所述第一绝缘材料且至少部分填充所述接缝并使水平相邻导电接触结构彼此电隔离的第二绝缘材料。
实施例11：根据实施例10所述的微电子装置，其中所述第二绝缘材料展现与所述第一绝缘材料不同的密度。
实施例12：根据实施例10或实施例11所述的微电子装置，其中所述接缝垂直定位于所述堆叠结构的最上层级上方。
实施例13：根据实施例10或实施例11所述的微电子装置，其中所述接缝垂直定位于所述堆叠结构的最上层级下方。
实施例14：根据实施例10至13中任一实施例所述的微电子装置，其中所述隔离结构垂直延伸穿过所述第一绝缘材料。
实施例15：根据实施例10至14中任一实施例所述的微电子装置，其中所述第二绝缘材料水平延伸于相邻支撑柱结构之间且水平延伸于相邻导电接触结构之间。
实施例16：根据实施例10至15中任一实施例所述的微电子装置，其中水平延伸于相邻支撑柱结构之间的所述第二绝缘材料展现矩形形状。
实施例17：一种形成微电子装置的方法，所述方法包括：在包括布置成层级的导电结构及绝缘结构的垂直交替序列的堆叠结构中的阶梯结构上方形成第一绝缘材料，所述第一绝缘材料界定沿第一水平方向延伸的接缝；形成穿过所述堆叠结构的支撑柱结构，支撑柱结构之间的所述接缝在第二水平方向上彼此水平相邻；形成穿过所述第一绝缘材料的至少一部分且暴露所述接缝的部分的沟槽；用第二绝缘材料填充所述接缝的至少一部分及所述沟槽；及形成穿过所述第一绝缘材料且与所述阶梯结构的台阶电连通的导电接触结构，所述第一绝缘材料及所述第二绝缘材料使相邻导电接触结构彼此电隔离。
实施例18：根据实施例17所述的方法，其中用第二绝缘材料填充所述接缝的至少一部分及所述沟槽包括通过原子层沉积用所述第二绝缘材料填充所述接缝的所述至少一部分及所述沟槽。
实施例19：根据实施例17或实施例18所述的方法，其中形成穿过所述第一绝缘材料的至少一部分的沟槽包括移除所述水平相邻支撑柱结构中的每一支撑柱结构的至少一部分。
实施例20：根据实施例17至19中任一实施例所述的方法，其中形成穿过所述第一绝缘材料的至少一部分的沟槽包括从所述水平相邻支撑柱结构移除至少一些钨。
实施例21：根据实施例17至20中任一实施例所述的方法，其中形成穿过所述第一绝缘材料的至少一部分的沟槽包括通过所述沟槽暴露所述接缝的至少一部分。
实施例22：根据实施例17至21中任一实施例所述的方法，其中用第二绝缘材料填充所述接缝的至少一部分及所述沟槽包括用展现与所述第一绝缘材料不同的一或多个性质的第二绝缘材料填充所述接缝的至少一部分及所述沟槽。
实施例23：根据实施例17至22中任一实施例所述的方法，其中形成穿过所述堆叠结构的支撑柱结构包括通过所述水平相邻支撑柱结构中的一者形成与所述接缝间隔的额外支撑柱结构。
实施例24：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：阶梯结构，其在包括布置成层级的导电结构及绝缘结构的垂直交替序列的堆叠结构内；第一绝缘材料，其垂直上覆于所述阶梯结构；支撑柱结构，其延伸穿过所述堆叠结构，所述支撑柱结构布置成列及行；及隔离结构，其包括第二绝缘材料，所述隔离结构定位于所述支撑柱结构的所述列的第一列与所述支撑柱结构的所述列的第二列之间，所述隔离结构的部分水平延伸于所述第一列的支撑柱结构与所述第二列的支撑柱结构之间，所述隔离结构包括第二绝缘材料。
实施例25：根据实施例24所述的电子系统，其进一步包括与所述堆叠结构的所述导电结构电连通的导电接触结构。
实施例26：根据实施例25所述的电子系统，其中所述隔离结构垂直延伸到所述第一绝缘材料中且延伸于水平相邻导电接触结构之间。
虽然已结合图描述特定说明性实施例，但所属领域的一般技术人员将认识到并了解，本公开涵盖的实施例不限于本文中明确展示且描述的所述实施例。而是，可在不脱离本公开涵盖的实施例的范围的情况下进行本文中描述的实施例的许多添加、删除及修改，例如下文中主张的添加、删除及修改，包含合法等效物。另外，来自一个所公开实施例的特征可与另一所公开实施例的特征组合同时仍涵盖于本公开的范围内。

Claims (26)

1.一种微电子装置，其包括：
堆叠结构，其包括布置成层级的导电结构及绝缘结构的垂直交替序列；
阶梯结构，其在所述堆叠结构内，所述阶梯结构具有包括所述层级的水平边缘的台阶；
第一绝缘材料，其垂直上覆于所述阶梯结构；
导电接触结构，其包括延伸穿过所述第一绝缘材料且与所述阶梯结构的所述台阶接触的导电材料；及
第二绝缘材料，其沿第一水平方向延伸于水平相邻导电接触结构之间且展现与所述第一绝缘材料不同的一或多个性质。
2.根据权利要求1所述的微电子装置，其进一步包括延伸穿过所述堆叠结构且与所述导电接触结构间隔的支撑柱结构，所述支撑柱结构在所述第一水平方向及第二水平方向上水平偏离所述导电接触结构。
3.根据权利要求2所述的微电子装置，其中所述第二绝缘材料沿所述第二水平方向水平延伸于水平相邻支撑柱结构之间。
4.根据权利要求3所述的微电子装置，其中所述水平相邻支撑柱结构包括接近所述第二绝缘材料的凹入部分。
5.根据权利要求1所述的微电子装置，其中所述第二绝缘材料包括与所述第一绝缘材料不同的材料组合物。
6.根据权利要求1至5中任一权利要求所述的微电子装置，其进一步包括隔离结构，所述隔离结构包括所述第二绝缘材料且部分延伸到所述水平相邻导电接触结构之间的所述堆叠结构中。
7.根据权利要求6所述的微电子装置，其中所述隔离结构延伸到所述堆叠结构中约150nm到约190nm的范围内的深度。
8.根据权利要求6所述的微电子装置，其中所述隔离结构展现大于沿所述第一水平方向延伸于水平相邻导电接触结构之间的所述第二绝缘材料的垂直高度的垂直高度。
9.根据权利要求1至5中任一权利要求所述的微电子装置，其进一步包括与所述水平相邻导电接触结构电连通且沿所述第一水平方向延伸的导电材料，所述导电材料与通过所述第二绝缘材料彼此间隔的水平相邻导电接触结构电连通。
10.一种微电子装置，其包括：
堆叠结构，其包括布置成层级的交替导电结构及绝缘结构；
楼梯结构，其在所述堆叠结构内且具有包括所述层级的水平端部的台阶；
支撑柱结构，其延伸穿过所述堆叠结构；
第一绝缘材料，其垂直上覆于所述楼梯结构且在所述第一绝缘材料内界定接缝；
导电接触结构，其延伸穿过所述第一绝缘材料，所述导电接触结构中的每一者与所述楼梯结构的台阶电连通；及
隔离结构，其包括延伸穿过所述第一绝缘材料且至少部分填充所述接缝并使水平相邻导电接触结构彼此电隔离的第二绝缘材料。
11.根据权利要求10所述的微电子装置，其中所述第二绝缘材料展现与所述第一绝缘材料不同的密度。
12.根据权利要求10所述的微电子装置，其中所述接缝垂直定位于所述堆叠结构的最上层级上方。
13.根据权利要求10所述的微电子装置，其中所述接缝垂直定位于所述堆叠结构的最上层级下方。
14.根据权利要求10至13中任一权利要求所述的微电子装置，其中所述隔离结构垂直延伸穿过所述第一绝缘材料。
15.根据权利要求10至13中任一权利要求所述的微电子装置，其中所述第二绝缘材料水平延伸于相邻支撑柱结构之间且水平延伸于相邻导电接触结构之间。
16.根据权利要求15所述的微电子装置，其中水平延伸于相邻支撑柱结构之间的所述第二绝缘材料展现矩形形状。
17.一种形成微电子装置的方法，所述方法包括：
在包括布置成层级的导电结构及绝缘结构的垂直交替序列的堆叠结构中的阶梯结构上方形成第一绝缘材料，所述第一绝缘材料界定沿第一水平方向延伸的接缝；
形成穿过所述堆叠结构的支撑柱结构，支撑柱结构之间的所述接缝在第二水平方向上彼此水平相邻；
形成穿过所述第一绝缘材料的至少一部分且暴露所述接缝的部分的沟槽；
用第二绝缘材料填充所述接缝的至少一部分及所述沟槽；及
形成穿过所述第一绝缘材料且与所述阶梯结构的台阶电连通的导电接触结构，所述第一绝缘材料及所述第二绝缘材料使所述相邻导电接触结构彼此电隔离。
18.根据权利要求17所述的方法，其中用第二绝缘材料填充所述接缝的至少一部分及所述沟槽包括通过原子层沉积用所述第二绝缘材料填充所述接缝的所述至少一部分及所述沟槽。
19.根据权利要求17所述的方法，其中形成穿过所述第一绝缘材料的至少一部分的沟槽包括移除所述水平相邻支撑柱结构中的每一支撑柱结构的至少一部分。
20.根据权利要求17所述的方法，其中形成穿过所述第一绝缘材料的至少一部分的沟槽包括从所述水平相邻支撑柱结构移除至少一些钨。
21.根据权利要求17所述的方法，其中形成穿过所述第一绝缘材料的至少一部分的沟槽包括通过所述沟槽暴露所述接缝的至少一部分。
22.根据权利要求17至21中任一权利要求所述的方法，其中用第二绝缘材料填充所述接缝的至少一部分及所述沟槽包括用展现与所述第一绝缘材料不同的一或多个性质的第二绝缘材料填充所述接缝的至少一部分及所述沟槽。
23.根据权利要求17至21中任一权利要求所述的方法，其中形成穿过所述堆叠结构的支撑柱结构包括由所述水平相邻支撑柱结构中的一者形成与所述接缝间隔的额外支撑柱结构。
24.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及
存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：
阶梯结构，其在包括布置成层级的导电结构及绝缘结构的垂直交替序列的堆叠结构内；
第一绝缘材料，其垂直上覆于所述阶梯结构；
支撑柱结构，其延伸穿过所述堆叠结构，所述支撑柱结构布置成列及行；及
隔离结构，其包括第二绝缘材料，所述隔离结构定位于所述支撑柱结构的所述列的第一列与所述支撑柱结构的所述列的第二列之间，所述隔离结构的部分水平延伸于所述第一列的支撑柱结构与所述第二列的支撑柱结构之间，所述隔离结构包括第二绝缘材料。
25.根据权利要求24所述的电子系统，其进一步包括与所述堆叠结构的所述导电结构电连通的导电接触结构。
26.根据权利要求25所述的电子系统，其中所述隔离结构垂直延伸到所述第一绝缘材料中且延伸于水平相邻导电接触结构之间。
CN202180071378.9A 2020-10-23 2021-09-14 包含与阶梯结构相邻的隔离结构的微电子装置以及相关存储器装置、电子系统及方法 Pending CN116349424A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/078,755 2020-10-23
US17/078,755 US11637178B2 (en) 2020-10-23 2020-10-23 Microelectronic devices including isolation structures neighboring staircase structures, and related memory devices, electronic systems, and methods
PCT/US2021/050177 WO2022086643A1 (en) 2020-10-23 2021-09-14 Microelectronic devices including isolation structures neighboring staircase structures, and related memory devices, electronic systems, and methods

Publications (1)

Publication Number Publication Date
CN116349424A true CN116349424A (zh) 2023-06-27

Family

ID=81257597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180071378.9A Pending CN116349424A (zh) 2020-10-23 2021-09-14 包含与阶梯结构相邻的隔离结构的微电子装置以及相关存储器装置、电子系统及方法

Country Status (4)

Country Link
US (1) US11637178B2 (zh)
CN (1) CN116349424A (zh)
TW (1) TW202218088A (zh)
WO (1) WO2022086643A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230380151A1 (en) * 2022-05-18 2023-11-23 Sandisk Technologies Llc Three-dimensional memory device containing word line contacts which extend through drain-select-level isolation structures and methods of making the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279403B2 (ja) 2008-08-18 2013-09-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8803214B2 (en) 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
US8796778B2 (en) 2011-12-09 2014-08-05 Micron Technology, Inc. Apparatuses and methods for transposing select gates
US8609536B1 (en) 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
US9460792B2 (en) 2014-10-20 2016-10-04 Micron Technology, Inc. Apparatuses and methods for segmented SGS lines
US9613975B2 (en) 2015-03-31 2017-04-04 Sandisk Technologies Llc Bridge line structure for bit line connection in a three-dimensional semiconductor device
KR102358302B1 (ko) * 2015-05-21 2022-02-04 삼성전자주식회사 수직형 낸드 플래시 메모리 소자 및 그 제조 방법
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US10141330B1 (en) 2017-05-26 2018-11-27 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures, semiconductor devices, and electronic systems
US10971507B2 (en) 2018-02-15 2021-04-06 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10727215B1 (en) * 2019-01-30 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device with logic signal routing through a memory die and methods of making the same
US10580795B1 (en) 2019-08-15 2020-03-03 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Also Published As

Publication number Publication date
TW202218088A (zh) 2022-05-01
US11637178B2 (en) 2023-04-25
WO2022086643A1 (en) 2022-04-28
US20220130954A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US11665894B2 (en) Microelectronic devices, memory devices, and electronic systems
US20230148107A1 (en) Memory devices including strings of memory cells, and related electronic systems
CN114649343A (zh) 包含分层级堆叠的微电子装置及相关电子系统及方法
US20240071930A1 (en) Methods of forming microelectronic devices including stair step structures
CN115700031A (zh) 包含体育场结构的微电子装置以及相关存储器装置和电子系统
US20230157015A1 (en) Microelectronic devices including slot structures and additional slot structures
CN116349424A (zh) 包含与阶梯结构相邻的隔离结构的微电子装置以及相关存储器装置、电子系统及方法
CN114093878B (zh) 微电子装置及相关存储器装置、电子系统及方法
US20220406719A1 (en) Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods
US11785775B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
CN115942748A (zh) 包含阶梯结构的微电子装置，及相关存储器装置、电子系统及方法
US11985823B2 (en) Microelectronic devices with slit structures including metal plugs and related systems
CN115312524A (zh) 微电子装置和相关存储器装置、电子系统和方法
US11476266B2 (en) Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods
US11700727B2 (en) Microelectronic device structures including tiered stacks comprising staggered block structures separated by slot structures, and related electronic systems and methods
US20240057328A1 (en) Microelectronic devices, memory devices, and electronic systems, and methods of forming the same
US20240079322A1 (en) Microelectronic devices including contact structures, and related memory devices, electronic systems, and methods
US20240079057A1 (en) Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods
US20220238431A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230335439A1 (en) Microelectronic devices including slot structures, and related electronic systems and methods of forming the microelectronic devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination