CN114207702B - 阵列基板及其显示面板和显示装置 - Google Patents

阵列基板及其显示面板和显示装置 Download PDF

Info

Publication number
CN114207702B
CN114207702B CN202080001129.8A CN202080001129A CN114207702B CN 114207702 B CN114207702 B CN 114207702B CN 202080001129 A CN202080001129 A CN 202080001129A CN 114207702 B CN114207702 B CN 114207702B
Authority
CN
China
Prior art keywords
transistor
reset
signal line
sub
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080001129.8A
Other languages
English (en)
Other versions
CN114207702A (zh
Inventor
赵爽
陈祯祐
陈文波
卢红婷
任艳萍
杨静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114207702A publication Critical patent/CN114207702A/zh
Application granted granted Critical
Publication of CN114207702B publication Critical patent/CN114207702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及一种阵列基板及其显示面板和显示装置。所述阵列基板包括：衬底；设置在所述衬底上的像素阵列，其包括排布为多行多列的多个子像素；多对扫描信号线，其沿所述行方向延伸且沿所述列方向彼此间隔设置；以及复位电源信号线和数据信号线，其沿列方向延伸。

Description

阵列基板及其显示面板和显示装置
技术领域
本公开的实施例涉及显示技术领域，特别地，涉及一种阵列基板及其显示面板和显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板具有自发光、高效率、色彩鲜艳、轻薄省电、可卷曲以及使用温度范围宽等优点，已经逐步应用于大面积显示、照明以及车载显示等领域。
发明内容
本公开的实施例提供了一种阵列基板。该阵列基板包括：衬底；设置在所述衬底上的像素阵列，其包括排布为多行多列的多个子像素；多对扫描信号线，其沿所述行方向延伸且沿所述列方向彼此间隔设置；以及复位电源信号线和数据信号线，其沿列方向延伸。每个所述子像素具有像素电路和耦合到所述像素电路的数据信号输入端、扫描信号输入端、驱动复位控制信号输入端以及复位电压端。所述像素电路包括数据写入电路、驱动电路和驱动复位电路。所述驱动电路包括控制端、第一端和第二端。所述数据写入电路耦接所述数据信号输入端、所述扫描信号输入端和所述驱动电路的第一端，并被配置为在扫描信号的控制下将数据信号提供给所述驱动电路的所述第一端。所述驱动电路被配置为向发光器件提供驱动电流。所述驱动复位电路耦接所述驱动复位控制信号输入端、所述驱动电路的所述控制端和所述复位电压端，并被配置为在所述驱动复位控制信号的控制下对所述驱动电路的所述控制端进行复位。所述多对扫描信号线中的每一对包括第一扫描信号线和第二扫描信号线，其中，第m对扫描信号线与第m行子像素对应，m为大于等于1。所述第m对扫描信号线中的所述第一扫描信号线被配置为向所述第m行子像素中的第2n-1列子像素的所述扫描信号输入端提供第一扫描信号，n为大于等于1的整数。所述第m对扫描信号线中的所述第二扫描信号线被配置向所述第m行的第2n列子像素的所述扫描信号输入端提供第二扫描信号。所述复位电源信号线和所述数据信号线沿行方向彼此交替设置，彼此邻近的所述数据信号线和所述复位电源信号线之间的间隔限定一列子像素。所述复位电源信号线被配置为向与所述复位电源信号线邻近的子像素列中的所述子像素的复位电压端提供复位电压。所述数据信号线被配置为向与所述数据信号线邻近的子像素列中的所述子像素的数据信号输入端提供数据信号。
在本公开的实施例中，所述数据信号线和所述复位电源信号线同层设置。
在本公开的实施例中，所述阵列基板还包括多对驱动复位控制信号线，其沿所述行方向延伸且沿所述列方向彼此间隔设置。所述多对驱动复位控制信号线中的每一对包括第一驱动复位控制信号线和第二驱动复位控制信号线。第m对驱动复位控制信号线与第m行子像素对应。所述第m对驱动复位控制信号线中的所述第一驱动复位控制信号线被配置为向所述第m行子像素中的第2n-1列子像素的所述驱动复位控制信号输入端提供第一驱动复位控制信号。所述第m对驱动复位控制信号线中的所述第二驱动复位控制信号线被配置为向所述第m行子像素的第2n列子像素的所述驱动复位控制信号输入端提供第二驱动复位控制信号。
在本公开的实施例中，所述第m对扫描信号线中的所述第一扫描信号线与所述第m对驱动复位控制信号线中的所述第二驱动复位控制信号线为同一信号线。
在本公开的实施例中，所述像素电路还包括补偿电路，其耦接所述驱动电路的第二端、所述驱动电路的控制端和所述扫描信号输入端，并被配置为根据所述扫描信号对所述驱动电路进行阈值补偿。
在本公开的实施例中，所述像素电路还包括存储电路，所述存储电路耦接第一电压端和所述驱动电路的控制端，并被配置为存储所述第一电压端与所述驱动电路的控制端之间的电压差。
在本公开的实施例中，所述子像素还包括发光控制信号输入端，所述像素电路还包括发光控制电路。所述发光控制电路耦接所述发光控制信号输入端、所述第一电压端、所述驱动电路和所述发光器件，并被配置为将所述第一电压端的第一电压施加至所述驱动电路，且将所述驱动电路产生的驱动电流施加至所述发光器件。
在本公开的实施例中，所述阵列基板还包括多个发光控制信号线，其沿列方向延伸且沿所述行方向彼此间隔。第m发光控制信号线被配置为与第m行子像素的所述发光控制信号输入端耦接以提供发光控制信号。
在本公开的实施例中，所述子像素还包括发光复位控制信号输入端。所述像素电路还包括发光复位电路。所述发光复位电路耦接所述发光复位控制信号输入端、所述复位电压端和所述发光器件，并被配置为在发光复位控制信号的控制下复位所述发光器件。
在本公开的实施例中，所述阵列基板还包括多对发光复位控制信号线，其沿所述行方向延伸且沿所述列方向彼此间隔设置。所述多对发光复位控制信号线中的每一对包括第一发光复位控制信号线和第二发光复位控制信号线，第m对发光复位控制信号线与第m行子像素对应。所述第m对发光复位控制信号线中的所述第一发光复位控制信号线被配置为向所述第m行子像素的第2n-1列子像素的所述发光复位控制信号输入端提供第一发光复位控制信号。所述第m对发光复位控制信号线中的所述第二发光复位控制信号线被配置为向所述第m行子像素的第2n列子像素的所述发光复位控制信号输入端提供第二发光复位控制信号。
在本公开的实施例中，所述第m对发光复位控制信号线中的所述第一发光复位控制信号线与第m+1对驱动复位控制信号线中的所述第一驱动复位控制信号线为同一信号线。所述第m对发光复位控制信号线中的所述第二发光复位控制信号线与第m+1对驱动复位控制信号线中的所述第二驱动复位控制信号线为同一信号线。
在本公开的实施例中，所述数据写入电路包括数据写入晶体管。所述驱动电路包括驱动晶体管。所述驱动复位电路包括驱动复位晶体管。所述补偿电路包括补偿晶体管。所述发光控制电路包括第一发光控制晶体管和第二发光控制晶体管。所述发光复位电路包括发光复位晶体管。所述存储电路包括电容器。所述驱动晶体管的第一极与所述驱动电路的第一端耦接。所述驱动晶体管的第二极与所述驱动电路的第二端耦接。所述驱动晶体管的栅极与所述驱动电路的控制端耦接。所述数据写入晶体管的第一极与所述数据信号输入端耦接。所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接。所述数据写入晶体管的栅极与所述扫描信号输入端耦接。所述驱动复位晶体管的第一极与所述驱动晶体管的栅极耦接。所述驱动复位晶体管的第二极与所述复位电压端耦接。所述驱动复位晶体管的栅极与所述驱动复位控制信号输入端耦接。所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接。所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接。所述补偿晶体管的栅极与所述扫描信号输入端耦接。所述第一发光控制晶体管的第一极与所述第一电压端耦接。所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极耦接。所述第一发光控制晶体管的栅极与所述发光控制信号输入端耦接。所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极耦接。所述第二发光控制晶体管的第二极与所述发光器件的第一极耦接。所述第二发光控制晶体管的栅极与所述发光控制信号输入端耦接。所述发光复位晶体管的第一极与所述发光器件的第一极耦接。所述发光复位晶体管的第二极与所述复位电压端耦接。所述发光复位晶体管的栅极与所述发光复位控制信号输入端耦接。所述电容器的第一极与所述驱动晶体管的栅极耦接。所述电容器的第二极与所述第一电压端耦接。
在本公开的实施例中，所述阵列基板还包括位于所述衬底上的有源半导体层。所述有源半导体层包括所述像素电路中的晶体管的有源区。对于所述第m行子像素：所述第2n-1列子像素的所述有源半导体层包括彼此间隔设置的第一部分、第二部分和第三部分。所述第一部分和所述第二部分沿行方向依次设置。所述第一部分和第二部分的组合和所述第三部分与沿列方向依次设置。所述第一部分包括所述第2n-1列子像素中的驱动复位晶体管和补偿晶体管的有源区。所述第二部分包括所述第2n-1列子像素中的数据写入晶体管的有源区。所述第三部分包括所述第2n-1列子像素中的驱动晶体管、第一发光控制晶体管、第二发光控制晶体管和发光复位晶体管的有源区。所述第2n列子像素的所述有源半导体层包括沿列方向依次设置的第四部分和第五部分。所述第四部分包括所述第2n列子像素中的驱动复位晶体管、数据写入晶体管、补偿晶体管、驱动晶体管、第一发光控制晶体管和第二发光控制晶体管的有源区。所述第五部分包括所述第2n列子像素中的发光复位晶体管的有源区。
在本公开的实施例中，所述阵列基板还包括位于所述有源半导体层的远离所述衬底的一侧的第一导电层。所述第一导电层包括沿列方向依次设置的所述第一驱动复位控制信号线、所述第一扫描信号线、所述第二扫描信号线、所述电容器的第一极、所述发光控制信号线、所述第一发光复位控制信号线和所述第二发光复位控制信号线。所述第一扫描信号线用作所述第二驱动复位控制信号线。所述电容器的所述第一极与所述驱动晶体管的所述栅极为一体结构。
在本公开的实施例中，所述第一驱动复位控制信号线的在所述衬底上的正投影与所述有源半导体层的所述第一部分在所述衬底上的正投影重叠的部分为所述第2n-1列子像素中的驱动复位晶体管的栅极。所述第一扫描信号线的在所述衬底上的正投影与所述有源半导体层的所述第一部分、所述第二部分和所述第四部分在所述衬底上的正投影重叠的部分分别为所述第2n-1列子像素中的补偿晶体管和数据写入晶体管以及所述第2n列子像素中的驱动复位晶体管的栅极。所述第二扫描信号线的在所述衬底上的正投影与所述有源半导体层的所述第四部分在所述衬底上的正投影重叠的部分分别为所述第2n列子像素中的数据写入晶体管和补偿晶体管的栅极。所述第2n-1列子像素中的电容器的所述第一极的在所述衬底上的正投影与所述有源半导体层的所述第三部分在所述衬底上的正投影重叠的部分为所述第2n-1列子像素中的驱动晶体管的栅极。所述第2n列子像素中的电容器的所述第一极的在所述衬底上的正投影与所述有源半导体层的所述第四部分在所述衬底上的正投影重叠的部分为所述第2n列子像素中的驱动晶体管的栅极。所述发光控制信号线的在所述衬底上的正投影与所述有源半导体层的所述第三部分和所述第四部分在所述衬底上的正投影重叠的部分分别为所述第2n-1列子像素中的第一发光控制晶体管和第二发光控制晶体管以及所述第2n列子像素中的第一发光控制晶体管和第二发光控制晶体管的栅极。所述第一发光复位控制信号线的在所述衬底上的正投影与所述有源半导体层的所述第三部分在所述衬底上的正投影重叠的部分为所述第2n-1列子像素中的发光复位晶体管的栅极。所述第二发光复位控制信号线的在所述衬底上的正投影与所述有源半导体层的所述第五部分在所述衬底上的正投影重叠的部分为所述第2n列子像素中的发光复位晶体管的栅极。
在本公开的实施例中，所述阵列基板还包括位于所述第一导电层的远离所述衬底的一侧的第二导电层。所述第二导电层包括沿列方向设置的所述电容器的第二极和作为第一电压源的第一电源信号线。所述电容器的第二极和所述电容器的第一极在所述衬底上的投影至少部分重叠。所述第一电源信号线沿行方向延伸并与所述电容器的第二极一体形成。
在本公开的实施例中，所述阵列基板还包括位于所述第二导电层的远离所述衬底的一侧的第三导电层。所述第三导电层包括所述数据信号线、所述复位电源信号线、作为所述第一电压源的第二电源信号线、作为所述第一电压源的第三电源信号线、第一连接部、第二连接部、第三连接部、第四连接部、第五连接部以及第六连接部。所述第一连接部的一端耦接所述第2n-1列子像素的补偿晶体管的第一极，另一端耦接所述第2n-1列子像素的驱动晶体管的第二极。所述第二连接部的一端耦接所述第2n-1列子像素的驱动复位晶体管的第一极，另一端耦接所述第2n-1列子像素的驱动晶体管的栅极。所述第三连接部的一端耦接所述第2n-1列子像素的数据写入晶体管的第二极，另一端耦接所述第2n-1列子像素的驱动晶体管的第一极。所述第四连接部耦接所述第2n-1列子像素的第二发光控制晶体管的第二极。所述第五连接部的一端耦接所述第2n列子像素的驱动复位晶体管的第一极，另一端耦接所述第2n列子像素的驱动晶体管的栅极。所述第六连接部的一端耦接所述第2n列子像素的第二发光控制晶体管的第二极，另一端耦接所述第2n列子像素的发光复位晶体管的第一极。所述数据信号线耦接所述第2n-1列子像素的数据写入晶体管的第一极和所述第2n列子像素的数据写入晶体管的第一极。所述复位电源信号线耦接所述第2n列子像素的驱动复位晶体管的第二极和发光复位晶体管的第二极并且耦接所述第2n+1列子像素的驱动复位晶体管的第二极和发光复位晶体管的第二极。所述第二电源信号线沿列方向延伸且位于所述第2n-1列子像素中，并耦接所述第2n-1列子像素的所述电容器的第二极和所述第一发光控制晶体管的第一极。所述第三电源信号线沿列方向延伸且位于所述第2n列子像素中，并耦接所述第2n列子像素的所述电容器的第二极和所述第一发光控制晶体管的第一极。
在本公开的实施例中，所述第二导电层还包括沿行方向延伸的第一和第二附加复位电源信号线。所述电容器的第二极和所述第一电源信号线沿列方向位于所述第一与第二附加复位电源信号线之间。
在本公开的实施例中，所述阵列基板还包括位于所述第二导电层的远离所述衬底的一侧的第三导电层。所述第三导电层包括所述数据信号线、所述复位电源信号线、作为所述第一电压源的第二电源信号线、作为所述第一电压源的第三电源信号线、第一连接部、第二连接部、第三连接部、第四连接部、第五连接部、第六连接部、第七连接部、第八连接部、第九连接部以及第十连接部。所述第一连接部的一端耦接所述第2n-1列子像素的补偿晶体管的第一极，另一端耦接所述第2n-1列子像素的驱动晶体管的第二极。所述第二连接部的一端耦接所述第2n-1列子像素的驱动复位晶体管的第一极，另一端耦接所述第2n-1列子像素的驱动晶体管的栅极。所述第三连接部的一端耦接所述第2n-1列子像素的数据写入晶体管的第二极，另一端耦接所述第2n-1列子像素的驱动晶体管的第一极。所述第四连接部耦接所述第2n-1列子像素的第二发光控制晶体管的第二极。所述第五连接部的一端耦接所述第2n列子像素的驱动复位晶体管的第一极，另一端耦接所述第2n列子像素的驱动晶体管的栅极。所述第六连接部的一端耦接所述第2n列子像素的第二发光控制晶体管的第二极，另一端耦接所述第2n列子像素的发光复位晶体管的第一极。所述第七连接部的一端耦接所述第一附加复位电源信号线，另一端耦接所述第2n-1列子像素的驱动复位晶体管的第二极。所述第八连接部的一端耦接所述第二附加复位电源信号线，另一端耦接所述第2n-1列子像素的发光复位晶体管的第二极。所述第九连接部的一端耦接所述第一附加复位电源信号线，另一端耦接所述第2n列子像素的驱动复位晶体管的第二极。所述第十连接部的一端耦接所述第二附加复位电源信号线，另一端耦接所述第2n列子像素的发光复位晶体管的第二极。所述数据信号线耦接所述第2n-1列子像素的数据写入晶体管的第一极和所述第2n列子像素的数据写入晶体管的第一极。所述复位电源信号线耦接所述第一附加复位电源信号线和所述第二附加复位电源信号线。所述第二电源信号线沿列方向延伸且位于所述第2n-1列子像素中，并耦接所述第2n-1列子像素的所述电容器的第二极和所述第一发光控制晶体管的第一极。所述第三电源信号线沿列方向延伸且位于所述第2n列子像素中，并耦接所述第2n列子像素的所述电容器的第二极和所述第一发光控制晶体管的第一极。
在本公开的实施例中，所述阵列基板还包括位于所述第三导电层的远离所述衬底的一侧的第四导电层。所述第四导电层包括作为所述第一电压源的第四电源信号线、第十一连接部以及第十二连接部。所述第二电源信号线在所述衬底上的正投影与所述第四电源信号线在所述衬底上的正投影至少部分重叠。所述第三电源信号线在所述衬底上的正投影与所述第四电源信号线在所述衬底上的正投影至少部分重叠。所述第四电源信号线耦接所述第二电源信号线和所述第三电源信号线。所述第十一连接部耦接所述第四连接部。所述第十二连接部耦接所述第六连接部的所述一端。
本公开的实施例还提供了一种显示面板。该显示面板包括如上所述的阵列基板。
本公开的实施例还提供了一种显示装置。该显示装置包括如上所述的显示面板。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其他方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
附图说明
本文中描述的附图用于仅对所选择的实施例的说明的目的，并不是所有可能的实施方式，并且不旨在限制本申请的范围，其中：
图1示出了一种阵列基板的结构示意图。
图2示出了根据本公开的实施例的阵列基板的结构示意图。
图3示出了根据本公开的实施例的子像素的示意性框图。
图4示出了根据本公开的实施例的图3中的像素电路的示意图。
图5示出了根据本公开的实施例的驱动图4中的像素电路的信号的时序图。
图6示出了根据本公开的实施例的驱动图2中的阵列基板的信号的时序图。
图7-13示出了根据本公开的实施例的阵列基板中各层的平面示意图。
图14-15示出了堆叠的有源半导体层、第一导电层、第二导电层、第三导电层和第四导电层的平面布局示意图。
图16示出了根据本公开的实施例的沿图14中的线A1A1’截取的阵列基板的横截面结构示意图。
图17示出了根据本公开的实施例的沿图15中的线A2A2’截取的阵列基板的横截面结构示意图。
图18示出了根据本公开的实施例的沿图14中的线B1B1’截取的阵列基板的横截面结构示意图。
图19示出了根据本公开的实施例的沿图14中的线C1C1’截取的阵列基板的横截面结构示意图。
图20示出了根据本公开的实施例的沿图15中的线C2C2’截取的阵列基板的横截面结构示意图。
图21示出了根据本公开的实施例的显示面板的结构示意图。
图22示出了根据本公开的实施例的显示装置的结构示意图。
贯穿这些附图的各个视图，相应的参考编号指示相应的部件或特征。
具体实施方式
首先，需要说明的是，除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中另有说明。在本文中使用术语“实例”之处，特别是当其位于一组术语之后时，所述“实例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
另外，还需要说明的是，当介绍本申请的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素；除非另有说明，“多个”的含义是两个或两个以上；用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素；术语“第一”、“第二”、“第三”等仅用于描述的目的，而不能理解为指示或暗示相对重要性及形成顺序。
此外，在附图中，为了清楚起见夸大了各层的厚度及区域。应当理解的是，当提到层、区域、或组件在别的部分“上”时，指其直接位于别的部分上，或者也可能有别的组件介于其间。相反，当某个组件被提到“直接”位于别的组件上时，指并无别的组件介于其间。
现将参照附图更全面地描述示例性的实施例。
在通常的阵列基板中，由于同一行像素单元中的多列像素单元连接到同一条扫描信号线，因此同一行像素单元中的多列像素单元会在由同一条扫描线提供的扫描信号的驱动下同时打开，同一行像素单元中的多列像素单元的打开时间一致；此外，由于同一行像素单元中的多列像素单元连接到多条不同的数据线，因此同一行像素单元中的多列像素单元会先后写入由多条不同的数据线提供的数据信号。在这种情况下，就会导致同一行像素单元中的多列像素单元具有不同的充电方式，诸如先充电后放电和边充电边放电，这进而会导致同一行像素单元中的多列像素单元的显示亮度不均匀，影响显示质量。
图1示出了一种阵列基板的结构示意图，该阵列基板能够解决上述问题。如图1所示，该阵列基板10包括衬底以及设置在衬底上的多对扫描信号线S、多对驱动复位控制信号线R和像素阵列。像素阵列包括排布为多行多列的多个子像素P。如图1所示，子像素P具有像素电路和耦接到该像素电路的数据信号输入端Data、扫描信号输入端Gate和驱动复位控制信号输入端Rst1。在图1中，示出了第m行中的P2n-1子像素和P2n子像素以及第m+1行子像素中的P2n-1子像素和P2n子像素。在本公开的实施例中，m和n均为大于等于1的整数。
如图1所示，阵列基板10包括沿行方向延伸且沿列方向彼此间隔设置的两对扫描信号线，与第m行的第2n-1列子像素和第2n+1列子像素对应的第一扫描信号线SOm，以及与第m行的第2n列子像素和第2n+2列子像素对应的第二扫描信号线SEm，以及与第m+1行的第2n-1列子像素和第2n+1列子像素对应的第一扫描信号线SOm+1，以及与第m+1行的第2n列子像素和第2n+2列子像素对应的第二扫描信号线SEm+1。
如图1所示，该阵列基板包括沿行方向延伸且沿列方向彼此间隔设置的两对驱动复位控制信号线，与第m行的第2n-1列子像素和第2n+1列子像素对应的第一驱动复位控制信号线ROm，以及与第m行的第2n列子像素和第2n+2列子像素对应的第二驱动复位控制信号线REm，以及与第m+1行的第2n-1列子像素和第2n+1列子像素对应的第一驱动复位控制信号线ROm+1，以及与第m+1行的第2n列子像素和第2n+2列子像素对应的第二驱动复位控制信号线REm+1。
在图1所示的阵列基板中，第m行子像素中的第2n-1列子像素的扫描信号输入端可以连接到第一扫描信号线SOm以接收第一扫描信号，第m行子像素中的第2n列子像素的扫描信号输入端可连接到第二扫描信号线SEm以接收第二扫描信号，从而第m行子像素中的第2n-1列子像素会在第一扫描信号的驱动下先打开，第2n列子像素会在第二扫描信号的驱动下后打开，并且可使得第m行子像素中的第2n-1列子像素和第2n列子像素的打开时间长短一致。在这种情况下，第m行子像素中的第2n-1列子像素和第2n列子像素的充电方式相同，避免同一行像素单元中的多列子像素的显示亮度不均匀的问题，进而可以改善显示质量。
然而，对于图1所示的阵列基板，对于每一行子像素，需要提供通常设置在阵列基板边缘处的两个扫描信号生成电路和两个驱动复位控制信号生成电路而非常规情况下的一个扫描信号生成电路和一个驱动复位控制信号生成电路，这会不利地增加显示面板边框的尺寸。
此外，如图1所示，阵列基板还包括沿列方向延伸且沿行方向彼此间隔设置的复位电源信号线V和数据信号线D。第2n-1条复位电源信号线V2n-1与每行子像素中的第2n-1列子像素对应，……，第2n+2条复位电源信号线V2n+2与每行子像素中的第2n+2列子像素对应。类似地，第2n-1条数据信号线D2n-1与每行子像素中的第2n-1列子像素对应，……，第2n+2条数据信号线D2n+2与每行子像素中的第2n+2列子像素对应。在这种情况下，由于在阵列基板上每个子像素都具有不被其它子像素所共享的单独复位电源信号线和数据线，因此阵列基板上的布线的数量较多，这导致较低的PPI。
本公开至少一些实施例提供一种阵列基板，该阵列基板包括：多对扫描信号线，多对扫描信号线，其被配置为沿行方向延伸且沿列方向彼此间隔设置，该多对扫描信号线中的每对包括第一扫描信号线和第二扫描信号线；多对驱动复位控制信号线，其被配置为沿行方向延伸且沿列方向彼此间隔设置，该多对驱动复位控制信号线中的每对包括第一驱动复位控制信号线和第二驱动复位控制信号线；多条数据线；以及像素阵列，其包括排布为多行多列的多个子像素。多个子像素中的每个包括数据信号输入端、扫描信号输入端和驱动复位控制信号输入端。多行子像素与多对扫描信号线一一对应，每列子像素对应于多条数据线中的一条数据线。第m行子像素中的第2n-1列(即，奇数列)子像素的扫描信号输入端连接到第m对扫描信号线中的第一扫描信号线以接收第一扫描信号，m和n均为大于等于1的整数；第m行子像素中的第2n列(即，偶数列)子像素的扫描信号输入端连接到第m对扫描信号线中的第二扫描信号线以接收第二扫描信号。第m行像素单元中的第2n-1列像素单元的驱动复位控制信号输入端连接到所述第m对扫描信号线中的第一扫描信号线以接收第一扫描信号作为第一驱动复位控制信号；第m行像素单元中的第2n列子像素的驱动复位控制信号输入端连接到所述第m对扫描信号线中的第二扫描信号线以接收第二扫描信号作为第二驱动复位控制信号。
在本公开的实施例提供的阵列基板中，第m行像素单元中的第2n-1列子像素的扫描信号输入端可以连接到第m对扫描信号线中的第一扫描信号线以接收第一扫描信号，第m行子像素中的第2n列子像素的扫描信号输入端可以连接到第m对扫描信号线中的第二扫描信号线以接收第二扫描信号，从而第m行像素单元中的第2n-1列子像素会在第m对扫描信号线中的第一扫描信号线提供的第一扫描信号的驱动下先打开，第2n列子像素会在第m对扫描信号线中的第二扫描信号线提供的第二扫描信号的驱动下后打开，并且可使得第m行像素单元中的第2n-1列子像素和第2n列子像素的打开时间长短一致。在这种情况下，第m行像素单元中的第2n-1列子像素和第2n列子像素的充电方式相同，避免同一行子像素中的多列子像素的显示亮度不均匀的问题，进而可以改善显示质量。
在本公开的实施例提供的阵列基板中，第m对扫描信号线的第一扫描信号线与第m对驱动复位控制信号线的第二驱动复位控制信号线为同一信号线。具体地，第m行子像素中的第2n+1列子像素的扫描信号输入端可以连接到第m对扫描信号线中的第一扫描信号线，并且第m行像素单元中的第2n列子像素的驱动复位控制信号输入端也可以连接到第m对扫描信号线中的第一扫描信号线，从而可以将第m对扫描信号线中的第一扫描信号线提供给第m行子像素中的第2n-1列子像素的第一扫描信号作为第一驱动复位控制信号施加到第m行子像素中的第2n列子像素，以对第m行子像素中的第2n列子像素进行复位。在这种情况下，可以减少集成在阵列基板上的栅极驱动器(gate driver on array，GOA)的数量，有利于采用该阵列基板的显示装置实现窄边框设计。
在本公开的实施例中，在本公开的实施例中，子像素还可以包括复位电压端。阵列基板还包括多条复位电源信号线。该多条复位电源信号线沿列方向延伸，并和数据信号线沿行方向彼此交替设置，且彼此邻近的数据信号线之间和彼此邻近的复位电源信号线之间的间隔均限定一列子像素。复位电源信号线被配置为向与该复位电源信号线邻近的子像素列中的子像素的复位电压端提供复位电压。具体地，第n+1条复位电源信号线Vn+1与第2n列子像素和第2n+1列子像素邻近，并被配置为向第2n列子像素和第2n+1列子像素的复位电压端提供复位电压。数据信号线被配置为向与该数据信号线邻近的子像素列中的子像素的数据信号输入端提供数据信号。具体地，第n条数据信号线Dn与第2n-1列子像素和第2n列子像素邻近，并被配置为向第2n-1列子像素和第2n列子像素的数据信号输入端提供数据信号。第n+1条数据信号线Dn+1与第2n+1列子像素和第2n+2列子像素邻近，并被配置为向第2n+1列子像素和第2n+2列子像素的数据信号输入端提供数据信号。在这种情况下，可以减少集成在阵列基板上的布置的数据线的数量，进而提高PPI。
下面结合附图对本公开实施例提供的阵列基板进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体实施例中的不同特征可以相互组合，从而得到新的实施例，这些新的实施例也都属于本公开保护的范围。
图2为本公开的一些实施例的一种阵列基板的结构示意图。
如图2所示，阵列基板20包括衬底以及设置在衬底上的多对扫描信号线S、多对驱动复位控制信号线R、多条复位电源信号线V、多条数据线D和像素阵列。该衬底可以为玻璃基板、塑料基板等，本公开的实施例对此不作限制。多对扫描信号线S可以沿行方向延伸且沿列方向彼此间隔设置在衬底上，多对扫描信号线S中的每对包括第一扫描信号线SO和第二扫描信号线SE；多对驱动复位控制信号线R可以沿行方向延伸且沿列方向彼此间隔设置在衬底上，多对驱动复位控制信号线R可以包括第一驱动复位控制信号线RO和第二驱动复位控制信号线RE；多条复位电源线V和多条数据线D沿行方向彼此交替设置在衬底上，彼此邻近的数据信号线和复位电源信号线之间的间隔限定一列子像素；像素阵列包括排布为多行多列的多个子像素P，例如，多个子像素P位于由多对扫描信号线S和多条复位电源信号线V及多条数据线D交叉限定出的像素区域中，每个子像素P包括扫描信号输入端Gate、数据信号输入端DA、驱动复位控制信号输入端Rst1和复位电压端VINT，以分别接收用于该像素单元P的扫描信号(例如，第一扫描信号或第二扫描信号)、数据信号、驱动复位控制信号(例如，第一驱动复位控制信号或第二驱动复位控制信号)、复位电压。
例如，第一方向可以与第二方向垂直，第一方向可以是像素阵列的行方向(例如，图2中的X方向)，第二方向可以是像素阵列的列方向(例如，图2中的Y方向)。
如图2所示，多行像素单元可以与多对扫描信号线S一一对应，每行像素单元可以连接到与其对应的一对扫描信号线S，例如，第m行子像素可以对应于第m对扫描信号线Sm，第m行子像素中的第2n-1列子像素可以对应于第m对扫描信号线Sm中的第一扫描信号线SOm，第m行像素单元中的第2n列子像素可以对应于第m对扫描信号线中Sm的第二扫描信号线SEm，第m行像素单元中的第2n-1列子像素的扫描信号输入端Gate可以连接到第m对扫描信号线Sm中的第一扫描信号线SOm以接收第一扫描信号，第m行像素单元中的第2n列子像素的扫描信号输入端Gate可以连接到第m对扫描信号线Sm中的第二扫描信号线SEm以接收第二扫描信号，m和n均为大于等于1的整数。
如图2所示，多行像素单元可以与多对驱动复位控制信号线R一一对应。每行像素单元可以连接到与其对应的一对驱动复位控制信号线R，例如，第m行子像素可以对应于第m对驱动复位控制信号线Rm，第m行子像素中的第2n-1列子像素可以对应于第m对驱动复位控制信号线Rm中的第一驱动复位控制信号线ROm，第m行像素单元中的第2n列子像素可以对应于第m对驱动复位控制信号线Rm的第二驱动复位控制信号线REm，第m行像素单元中的第2n-1列子像素的驱动复位控制信号输入端Rst1可以连接到第m对驱动复位控制信号Rm中的第一驱动复位控制信号ROm以接收第一驱动复位控制信号，第m行像素单元中的第2n列子像素的驱动复位控制信号输入端Rst1可以连接到第m对驱动复位控制信号Rm中的第二驱动复位控制信号REm以接收第二扫描信号。
如图2所示，第m对扫描信号线Sm的第一扫描信号线SOm与第m对驱动复位控制信号线Rm的第二驱动复位控制信号线REm为同一信号线。具体地，第m行子像素中的第2n列子像素的驱动复位控制信号输入端Rst1可以连接到第m对扫描信号线Sm中的第一扫描信号线SOm/REm以接收第一扫描信号。在这种情况下，第m对扫描信号线Sm中的第一扫描信号线SOm提供给第m行子像素中的第2n列子像素的第一扫描信号可以作为第一驱动复位控制信号施加到第m行子像素中的第2n列子像素，以对第m行子像素中的第2n列子像素进行复位。
如图2所示，数据信号线D被配置为向与该数据信号线邻近的子像素列中的子像素的数据信号输入端提供数据信号。具体地，第2n-1列子像素和第2n列子像素可以对应于同一条数据线Dn，第2n+1列子像素和第2n+2列子像素可以对应于同一条数据线Dn+1，……，以此类推。第2n-1列子像素的数据信号输入端Data和第2n列子像素的数据信号输入端Data可以连接到同一条数据线Dn以接收数据信号，第2n+1列子像素的数据信号输入端Data和第2n+2列子像素的数据信号输入端Data可以连接到同一条数据线Dn+1以接收数据信号，……，以此类推。
如图2所示，复位电源信号线V被配置为向与该复位电源信号线邻近的子像素列中的子像素的复位电压端提供复位电压。具体地，第2n列子像素和第2n+1列子像素可以对应于同一条复位电源信号线Vn+1，第2n+2列子像素和第2n+3列子像素(未示出)可以对应于同一条复位电源信号线Vn+2，……，以此类推。第2n列子像素的复位电压端Vint和第2n+1列子像素的复位电压端Vint可以连接到同一条复位电源信号线Vn+1以接收复位电压，第2n+2列子像素的复位电压端Vint和第2n+3列子像素的复位电压端Vint可以连接到同一条复位电源信号线Vn+2以接收复位电压，……，以此类推。
如图2所示，第n条复位电源信号线Vn设置在第2n-1列子像素的左侧而第n条数据线Dn设置在第2n-1列子像素的右侧，第n条复位电源信号线Vn与第n条数据线Dn之间设置有一列子像素，相邻两条数据线D之间可以设置有两列子像素。相邻两条复位电源信号线V之间可以设置有两列子像素。但是本公开的实施例显然不限于此。例如，第n条复位电源信号线Vn设置在第2n-1列子像素的右侧，而第n条数据线Dn可以设置在第2n-1列子像素的左侧。
在本公开的一些实施例中，子像素P还包括发光复位控制信号输入端Rst2。阵列基板20还包括多对发光复位控制信号线(未示出)。多对发光复位信号线，沿行方向延伸且沿列方向彼此间隔设置。多对发光复位信号线中的每对包括第一发光复位控制信号线和第二发光复位控制信号线。第m对发光复位信号线与第m行子像素对应，第m对发光复位信号线的第一发光复位信号线被配置为向第m行子像素的第2n-1列子像素的发光复位信号输入端提供第一发光复位信号。第m对发光复位信号线的第二发光复位信号线被配置为向第m行子像素的第2n列子像素的发光复位信号输入端提供第二发光复位信号。
在本实施例中，第m对发光复位信号线的第一发光复位信号线与第m+1对驱动复位控制信号线的第一驱动复位控制信号线为同一信号线。第m对发光复位信号线的第二发光复位信号线与第m+1对驱动复位控制信号线的第二驱动复位控制信号线为同一信号线。具体地，第m行子像素中的第2n-1列子像素的发光复位控制信号输入端连接到第m+1对扫描信号线中的第一扫描信号线，以接收第m+1对扫描信号线中的第一扫描信号线提供的第一扫描信号作为第一发光复位控制信号，以对第m行子像素中的第2n-1列子像素进行复位。在这种情况下，第m+1对扫描信号线Sm+1中的第一扫描信号线SOm+1提供给第m行子像素中的第2n-1列子像素的第一扫描信号可以作为发光复位控制信号施加到第m行子像素中的第2n-1列子像素，以对第m行子像素中的第2n-1列子像素进行复位。第m行子像素中的第2n列子像素的发光复位控制信号输入端连接到第m+1对扫描信号线中的第二扫描信号线，以接收第m+1对扫描信号线中的第二扫描信号线提供的第二扫描信号作为第二发光复位控制信号，以对第m行子像素中的第2n列子像素进行复位。在这种情况下，第m+1对扫描信号线Sm+1中的第二扫描信号线SEm+1提供给第m行子像素中的第2n列子像素的第二扫描信号可以作为发光复位控制信号施加到第m行子像素中的第2n列子像素，以对第m行子像素中的第2n列子像素进行复位。
如图2所示，第m行子像素中的第2n-1列子像素的复位信号输入端RST可以连接到第m-1对扫描信号线Sm-1中的第一扫描信号线SOm-1。在这种情况下，第m-1对扫描信号线Sm-1中的第一扫描信号线SOm-1提供给第m-1行子像素中的第n列子像素的第一扫描信号可以作为第二复位信号施加到第m行子像素中的第n列子像素，以对第m行子像素中的第n列子像素进行复位。
此外，如图2所示，在第m行子像素中的第2n-1列子像素的发光复位控制信号输入端Rst2连接到第m+1对扫描信号线Sm+1中的第一扫描信号线SOm+1的情况下，第m行子像素中的第2n列子像素的发光复位控制信号输入端Rst2连接到第m+1对扫描信号线Sm+1中的第二扫描信号线SEm+1。在这种情况下，第m行子像素中的第2n-1列子像素和第2n列子像素的复位方式与第m+1行子像素中的第2n-1列子像素和第2n列子像素的复位方式是不同的。具体地，就第m行子像素和第m+1行子像素各自的工作周期而言，在第m行子像素中，第2n-1列子像素是利用提供给第m+1行子像素中第2n-1列子像素的第一扫描信号作为发光复位控制信号进行复位；在第m行子像素中，第2n列子像素是利用提供给第m+1行子像素中第2n列子像素的第二扫描信号作为发光复位控制信号进行复位。
在本公开的一些实施例中，子像素P还包括发光控制信号输入端，以接收用于该子像素的发光控制信号。相应地，该实施例提供的阵列基板20还可以包括沿列方向延伸且沿行方向彼此间隔设置在衬底上的多条发光控制信号线，多条发光控制信号线与多行子像素一一对应，第m行子像素的发光控制信号输入端连接到第m条发光控制信号线以接收发光控制信号。
如图2所示，每个子像素P还包括发光控制信号输入端EM。阵列基板20还包括设置在衬底上的多条发光控制信号线E，例如，多条发光控制信号线E可以沿第一方向设置在衬底上。多条发光控制信号线E可以与多行子像素一一对应，每行子像素可以连接到与其对应的一条发光控制信号线E。例如，第m行子像素对应于第m条发光控制信号线Em，第m行子像素的发光控制信号输入端EM可以连接到第m条发光控制信号线Em以接收发光控制信号。
需要说明的是，尽管在图2示出第m条发光控制信号线Em设置在第m行子像素的上侧，但是本公开的实施例显然不限于此。例如，第m条发光控制信号线Em可以设置在第m行子像素的下侧。
在本公开的一些实施例中，子像素P还可以包括第一电压端VDD。阵列基板还可以包括设置在衬底上的多条第一电压信号线。多条第一电压信号线与多行子像素一一对应，第m行子像素中的第2n-1列子像素的第一电压端连接到第2n-1条第一电压信号线以接收第一电压，……，第m行子像素中的第2n+2列子像素的第一电压端连接到第2n+2条第一电压信号线以接收第一电压。
图3为根据本公开的一些实施例的子像素的示意性框图。如图3所示，子像素P包括像素电路100和发光器件200。像素电路100包括数据写入电路110、驱动电路120、驱动复位电路130、补偿电路140、发光控制电路150、发光复位电路160和存储电路170。
如图3所示，数据写入电路110与数据信号输入端耦接、驱动电路120的第一端F和扫描信号输入端Gate耦接。数据写入电路被配置为在扫描信号的控制下将数据信号写入到驱动电路120中。例如，这里的扫描信号可以是前面的实施例中所述的第一扫描信号或第二扫描信号，后续的实施例中提到的扫描信号具有与此类似的含义，因此将不再赘述。
如图3所示，驱动电路120包括控制端G、第一端F和第二端S，并被配置为在来自控制端G的控制信号的控制下，向发光器件200提供驱动电路。
如图3所示，驱动复位电路130与驱动电路120的控制端G、复位电压端Vint和驱动复位控制信号输入端Rst1耦接，并被配置为在驱动复位控制信号的控制下将从复位电压端Vint接收到的复位电压施加到驱动电路120，以对驱动电路120的控制端G进行复位。例如，这里的驱动复位控制信号可以是前面的实施例中所述的第一驱动复位控制信号或第二驱动复位控制信号，后续的实施例中提到的驱动复位控制信号具有与此类似的含义，因此将不再赘述。
如图3所示，补偿电路140与驱动电路120的控制端G、驱动电路120的第二端S和扫描信号输入端Gate耦接，并被配置为在来自扫描信号输入端Gate的第一扫描信号或第二扫描信号的控制下，对驱动电路进行阈值补偿。
如图3所示，发光控制电路150与驱动电路120的第一端F、驱动电路120的第二端S和发光控制信号输入端EM耦接，并被配置为在发光控制信号的控制下将从第一电压端VDD接收到的第一电压施加至驱动电路120，从而将驱动电路120产生的驱动电流施加至发光器件200。
如图3所示，发光复位电路160与发光器件200、复位电压端VINT和发光复位控制信号输入端Rst2耦接，并被配置为在发光复位控制信号的控制下将从复位电压端VINT接收到的复位电压施加到发光器件200，以对发光器件200进行复位。例如，这里的发光复位控制信号可以是前面的实施例中所述的第一发光复位控制信号或第二发光复位控制信号，后续的实施例中提到的发光复位控制信号具有与此类似的含义，因此将不再赘述。
如图3所示，存储电路170与第一电压端VDD和驱动电路120的控制端G耦接，并被配置为存储来自第一电压端VDD的第一电压与驱动电路120的控制端G的电压之间的电压差。
如图3所示，发光器件200与第二电压源VSS和驱动电路120的第二端S耦接，并且被配置为在驱动电路120产生的驱动电流的驱动下发光。
例如，发光器件200可以为发光二极管等。发光二极管可以为有机发光二极管(OLED)或量子点发光二极管(QLED)等。
图4为图3中的像素电路的示意图。如图4所示，数据写入电路110包括数据写入晶体管T1，驱动电路120包括驱动晶体管T2，驱动复位电路130包括驱动复位晶体管T3，补偿电路140包括补偿晶体管T4，发光控制电路150包括第一发光控制晶体管T5和第二发光控制晶体管T6，发光复位电路160包括发光复位晶体管T7，存储电路170包括电容器C。
如图4所示，驱动晶体管T2的第一极与驱动电路120的第一端F耦接，驱动晶体管T2的第二极与驱动电路120的第二端S耦接，驱动晶体管T2的栅极与驱动电路120的控制端G耦接。
如图4所示，数据写入晶体管T1的第一极与数据信号输入端Data耦接，以从数据信号线D接收数据信号；数据写入晶体管T1的第二极与驱动晶体管T2的第一极耦接；数据写入晶体管T1的栅极与扫描信号输入端Gate耦接，以从扫描信号输入端Gate接收第一扫描信号或第二扫描信号，并被配置为根据来自扫描信号输入端Gate的第一扫描信号或第二扫描信号，将来自数据信号线D的数据信号提供给驱动晶体管T2的第一极。
如图4所示，驱动复位晶体管T3的第一极与驱动晶体管T2的栅极耦接；驱动复位晶体管T3的第二极与复位电压端VINT耦接，以从复位电压端VINT接收复位电压；驱动复位晶体管T3的栅极与驱动复位控制信号输入端Rst1耦接，以从驱动复位控制信号输入端Rst1接收第一驱动复位控制信号或第二驱动复位控制信，并被配置为根据来自驱动复位控制信号输入端Rst1的第一驱动复位控制信号或第二驱动复位控制信号，将复位电压提供给驱动晶体管T2的栅极，以对驱动晶体管T2的栅极进行复位。
如图4所示，补偿晶体管T4的第一极与驱动晶体管T2的第二极耦接；补偿晶体管T4的第二极与驱动晶体管T2的栅极耦接；补偿晶体管T4的栅极与扫描信号输入端Gate耦接，以从扫描信号输入端Gate接收第一扫描信号或第二扫描信号，并被配置为根据来自扫描信号输入端Gate的第一扫描信号或第二扫描信号，对驱动晶体管T2的阈值进行补偿。
如图4所示，第一发光控制晶体管T5的第一极与第一电压端VDD耦接，以从第一电压端VDD接收第一电压；第一发光控制晶体管T5的第二极与驱动晶体管T2的第一极耦接；第一发光控制晶体管T5的栅极与发光控制信号输入端EM耦接，以从发光控制信号输入端EM接收发光控制信号，并被配置为根据来自发光控制信号输入端EM发光控制信号控制第一电压端VDD与驱动晶体管T2的第一极之间的通断，从而控制是否将来自第一电压端VDD的第一电压提供给驱动晶体管T2的第一极。
第二发光控制晶体管T6的第一极与驱动晶体管T2的第二极耦接；第二发光控制晶体管T6的第二极与发光器件200的第一极耦接；第二发光控制晶体管T6的栅极与发光控制信号输入端EM耦接，以从发光控制信号输入端EM接收发光控制信号，并被配置为根据来自发光控制信号输入端EM发光控制信号控制驱动晶体管T2的第二极与发光器件200的第一极之间的通断，从而控制是否驱动晶体管产生的电流提供给发光器件200。
在发光控制信号的控制下，第一发光控制晶体管T5和第二发光控制晶体管T6共同被配置为将第一电压施加至驱动电路120，并将驱动电路120产生的驱动电流施加至发光器件200。
如图4所示，电容器C的第一极与驱动晶体管T2的栅极耦接；电容器的第二极与第一电压端VDD耦接，并被配置为存储来自第一电压端VDD的第一电压和驱动晶体管T2的栅极的电压之间的电压差。
需要说明的是，本公开实施例均是以复位电压端VINT输入低电压，第一电压端VDD输入高电压，第二电压端VSS输入低电压，或将发光器件120的第二端接地为例进行的说明，并且这里的高、低仅表示输入的电压之间的相对大小关系。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
此外，需要说明的是，本公开的实施例中采用的晶体管均可以为P型晶体管或N型晶体管，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。例如，对于N型晶体管，其输入端为漏极而输出端为源极，其控制端为栅极；对于P型晶体管，其输入端为源极而输出端为漏极，其控制端为栅极。对于不同类型的晶体管，其控制端的控制信号的电平也不相同。例如，对于N型晶体管，在控制信号为高电平时，该N型晶体管处于导通状态；而在控制信号为低电平时，N型晶体管处于截止状态。对于P型晶体管时，在控制信号为低电平时，该P型晶体管处于导通状态；而在控制信号为高电平时，P型晶体管处于截止状态。当采用N型晶体管时，可以采用氧化物半导体，例如氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)，作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。低温多晶硅通常指由非晶硅结晶得到多晶硅的结晶温度低于600摄氏度的情形。
需要说明的是，在本公开实施例中，子像素的像素电路除了可以为图4所示的7T1C(即七个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。
图5为驱动图4中的像素电路的信号的时序图。如图5所示，像素电路100的工作过程包括三个阶段，分别为复位阶段P1、数据写入和补偿阶段P2以及发光阶段P3。
下面以数据写入晶体管T1、驱动晶体管T2、驱动复位晶体管T3、补偿晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和发光复位晶体管均采用P型晶体管为例，结合图4对图5中的像素电路的工作过程进行说明。
如图5所示，在复位阶段P1，输入低电平的驱动复位控制信号RST，高电平的扫描信号GA、高电平的发光控制信号EMS和低电平的数据信号DA。
在复位阶段P1，驱动复位晶体管T3的栅极接收到低电平的驱动复位控制信号RST1，驱动复位晶体管T3导通，从而将复位电压VINT施加至驱动晶体管T2的栅极以对驱动晶体管T2的栅极进行复位，以使得驱动晶体管T2以导通状态进入数据写入与补偿阶段P2。
在复位阶段P1，发光复位晶体管T7的栅极接收低电平的发光复位控制信号RST2，发光复位晶体管T7导通，从而将复位电压VINT施加至OLED的阳极以对OLED的阳极进行复位，以使得OLED在发光阶段P3之前不发光。
此外，在复位阶段P1，数据写入晶体管T1的栅极接收到高点平的扫描信号GA，数据写入晶体管T1截止；补偿晶体管T4的栅极接收到高电平的扫描信号GA，补偿晶体管T4截止；第一发光控制晶体管T5的栅极接收到高电平的发光控制信号EMS，第一发光控制晶体管T5截止；第二发光控制晶体管T6的栅极接收到高电平的发光控制信号EM，第二发光控制晶体管T6截止。
在数据写入与补偿阶段P2，输入高电平的驱动复位控制信号RST，低电平的扫描信号GA、高电平的发光控制信号EM和高电平的数据信号DA。
在数据写入与补偿阶段P2，数据写入晶体管T1的栅极接收到低电平的扫描信号GA，数据写入晶体管T1导通，从而将数据信号写入第一节点驱动晶体管T2的第一极(以下称为第一节点)。补偿晶体管T4的栅极接收到低电平的扫描信号GA，补偿晶体管T3导通。由于数据写入晶体管T1、驱动晶体管T2和补偿晶体管T4均导通，所以数据信号DA经过数据写入晶体管T1、驱动晶体管T2和补偿晶体管T4对存储电容C进行充电，也就是对驱动晶体管T2的栅极(以下称为第二节点)进行充电，驱动晶体管T2的栅极的电压逐渐升高。
容易理解，在数据写入与补偿阶段P2，由于数据写入晶体管T1导通，第一节点的电压保持为Vda。同时，根据驱动晶体管T2自身的特性，当第二节点的电压升高至Vda+Vth时，驱动晶体管T2截止，充电过程结束。这里，Vda表示数据信号DA的电压，Vth表示驱动晶体管T2的阈值电压，由于在本实施例中，驱动晶体管T2是以P型晶体管为例进行说明的，所以此处阈值电压Vth可以是负值。
经过数据写入和补偿阶段P2后，驱动晶体管T2的栅极的电压为Vdata+Vth，也就是说数据信号DA和阈值电压Vth的电压信息被存储在存储电容C中，以用于后续在发光阶段P3时，对驱动晶体管T2的阈值电压进行补偿。
此外，在数据写入与补偿阶段P2，驱动复位晶体管T3的栅极接收到高电平的驱动复位控制信号RST1，驱动复位晶体管T3截止；发光复位晶体管T7的栅极接收到高电平的发光复位控制信号，发光复位晶体管T7截止；第一发光控制晶体管T5的栅极接收到高电平的发光控制信号EMS，第一发光控制晶体管T5截止；第二发光控制晶体管T6的栅极接收到高电平的发光控制信号EMS，第二发光控制晶体管T6截止。
在发光阶段P3，输入高电平的驱动复位控制信号RST1，高电平的扫描信号GA、低电平的发光控制信号EM和低电平的数据信号DA。
在发光阶段P3，第一发光控制晶体管T5的栅极接收到低电平的发光控制信号EM，第一发光控制晶体管T5导通，从而将第一电压Vdd施加至第一节点。第二发光控制晶体管T6的栅极接收到低电平的发光控制信号EM，第二发光控制晶体管T6导通，从而将驱动晶体管T2产生的驱动电流施加至OLED。
此外，在发光阶段P3，驱动复位晶体管T3的栅极接收到高电平的驱动复位控制信号RST1，驱动复位晶体管T3截止；发光复位晶体管T7的栅极接收到高电平的发光复位控制信号RST2，发光复位晶体管T7；数据写入晶体管T1的栅极接收到高点平的扫描信号GA，数据写入晶体管T1截止；补偿晶体管T4的栅极接收到高电平的扫描信号GA，补偿晶体管T4截止。
容易理解，在发光阶段P3，由于第一发光控制晶体管T5导通，第一节点的电压为Vdd，而第二节点的电压为Vdata+Vth，所以驱动晶体管T2也导通。
在发光阶段P3，OLED的阳极和阴极分别接入了第一电压Vdd(高电压)和第二电压Vss(低电压)，从而在驱动晶体管T2产生的驱动电流的驱动下发光。
基于驱动晶体管T2的饱和电流公式，驱动OLED发光的驱动电流ID可以根据下式得出：
ID＝K(VGS-Vth)2
＝K[(Vda+Vth-Vdd)-Vth]2
＝K(Vda-Vdd)2
在上述公式中，Vth表示驱动晶体管Td的阈值电压，VGS表示驱动晶体管Td的栅极和源极之间的电压，K为常数。从上式可以看出，流经OLED的驱动电流ID不再与驱动晶体管T2的阈值电压Vth有关，而只与数据信号DA的电压Vda有关，由此可以实现对驱动晶体管T2的阈值电压Vth的补偿，解决了驱动晶体管Td由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流ID的影响，从而可以改善显示效果。
例如，上述公式中K可以表示为：
K＝0.5nCox(W/L)，
其中，n为驱动晶体管Td的电子迁移率，Cox为驱动晶体管Td的栅极单位电容量，W为驱动晶体管Td的沟道宽，L为驱动晶体管Td的沟道长。
图6为驱动图2中的阵列基板的信号的时序图。
下面参考图6，对本公开的实施例提供的阵列基板中的第m行子像素的工作过程进行说明。
如图6所示，第m行子像素中的第2n-1列子像素的工作过程分为三个阶段，分别是第一复位阶段P1O、第一数据写入与补偿阶段P2O和第一发光阶段P3O；第m行子像素中的第2n列子像素的工作过程也分为三个阶段，分别是第二复位阶段P1E、第二数据写入与补偿阶段P2E和第三发光阶段P3E。
如图6所示，在第一复位阶段P1O向第m行子像素中的第2n-1列子像素提供低电平的驱动复位控制信号RST1O，以对第m行子像素中的第2n-1列子像素进行复位。
在本公开的实施例中，驱动复位控制信号RST1可以指第m-1对扫描信号线Sm-1中的第一扫描信号线SOm-1提供的第一扫描信号GAO充当的驱动复位控制信号。
如图6所示，在第一数据写入与补偿阶段P2O向第m行子像素中的第2n-1列子像素提供低电平的扫描信号GAO和高电平的数据信号DAO，以对第m行子像素中的第2n-1列子像素进行数据写入和补偿。
例如，扫描信号GAO指的是第m对扫描信号线Sm中的第一扫描信号线SOm提供的第一扫描信号。
例如，数据信号DAO指的是与第2n-1列子像素对应的一条数据线提供的数据信号。例如，相邻两列像素子像素共用一条数据线的情况下，数据信号DAO指第n条数据信号线Dn提供的数据信号。
如图6所示，在第一发光阶段P3O向第m行子像素中的第2n-1列子像素提供低电平的发光控制信号EMS，以使第m行子像素中的第2n-1列子像素进行显示。
例如，发光控制信号EMS指的是第m条发光控制信号线Em提供的发光控制信号。
如图6所示，在第二复位阶段P1E向第m行子像素中的第2n列子像素提供低电平的驱动复位控制信号RST1E，以对第m行子像素中的第2n列子像素进行复位。
例如，驱动复位控制信号RST1E指的是第m对扫描信号线SE中的第二扫描信号线SEm提供的第二扫描信号，也就是扫描信号GAE。
如图6所示，在第二数据写入与补偿阶段P2E向第m行子像素中的第2n列子像素提供低电平的扫描信号GAE和高电平的数据信号DAE，以对第m行子像素中的第2n列子像素进行数据写入和补偿。
例如，扫描信号GAE指的是第m对扫描信号线Sm中的第二扫描信号线SEm提供的第二扫描信号。
例如，数据信号DAE指的是与第n+1列子像素对应的一条数据线提供的数据信号。例如，相邻两列像素子像素共用一条数据线的情况下，数据信号DAE指第n+1条数据信号线Dn+1提供的数据信号。
如图6所示，在第二发光阶段P3E向第m行子像素中的第2n列子像素提供低电平的发光控制信号EMS，以使第m行子像素中的第2n列子像素进行显示。
例如，发光控制信号EMS指的是第m条发光控制信号线Em提供的发光控制信号。
参考图6可知，在第m行子像素中，第2n-1列子像素的扫描信号GAO可以充当第2n列子像素的复位信号RST1E。在这种情况下，在对第2n-1列子像素进行数据写入与补偿的同时，可以对第2n列子像素进行复位，也就是说，第一数据写入与补偿阶段P2O与第二复位阶段P1E在时间上可以是同步的。
参考图6可知，在第m行子像素中，第2n-1列子像素的发光控制信号EMS与第2n列子像素的发光控制信号EMS是同一个发光控制信号，也就是说，第一发光阶段P3O与第二发光阶段P3E在时间上可以是同步的。
此外，参考图6可知，在第m行子像素中，是先对第2n-1列子像素进行复位，然后同时对第2n-1列子像素进行数据写入与补偿并对第2n列子像素进行复位，然后在对第2n列子像素进行数据写入与补偿，最后同时使第2n-1列子像素和第2n列子像素进行显示。在这种情况下，第一复位阶段P1O、第一数据写入与补偿阶段P2O、第一发光阶段P3O、第二复位阶段P1E、第二数据写入与补偿阶段P2E和第三发光阶段P3E在时间上的顺序为：P1O→P2O&P1E→P2E→P3O&P3E。由此可知，在第m行子像素中，第2n-列子像素和第2n列子像素的充电过程(第一数据写入与补偿阶段P2O和第二数据写入与补偿阶段P2E)分开进行且充电时长相同，并且第2n-1列子像素和第2n列子像素的发光过程(第一发光阶段P3O和第三发光阶段P3E)同步且发光时长相同，这可以使得第m行子像素中的第2n-1列子像素和第2n列子像素的发光亮度均匀，改善显示质量。
需要说明的是，尽管在图6中示出第m行子像素中的第2n-1列子像素和第2n列子像素接收不同的数据信号(第2n-1列子像素接收数据信号DAO，第2n列子像素接收数据信号DAE)，但是由于第m行子像素中的第2n-2列子像素和第2n列子像素的充电过程(第一数据写入与补偿阶段P2O和第二数据写入与补偿阶段P2E)是分开进行的，所以第2n-1列子像素和第2n列子像素公用同一条数据线的技术方案得以实现。具体地，这个数据信号在第一数据写入与补偿阶段P2O和第二数据写入与补偿阶段P2E均处于高电平状态。由于在第一数据写入与补偿阶段P2O时第2n-1列子像素处于工作状态而第2n列子像素处于不工作状态(扫描信号GAO处于低电平，扫描信号GAE处于高电平)，且在第二数据写入与补偿阶段P2E第2n-1列子像素处于不工作状态而第2n列子像素处于工作状态(扫描信号GAO处于高电平，扫描信号GAE处于低电平)，所以通过同一条数据线可以在第一数据写入与补偿阶段P2O向第2n-1列子像素提供高电平的数据信号，并且在第二数据写入与补偿阶段P2E向第2n列子像素提供高电平的数据信号。需要说明的是，尽管仅结合图6对本公开的实施例提供的阵列基板中的第m行子像素的工作过程进行了说明，但是本公开的实施例提供的阵列基板中的其他行的子像素(例如，第m-1行子像素)的工作过程与第m行子像素的工作过程是类似的，因此可以参考上面结合图6对第m行子像素的工作过程所做的描述，这里不再赘述。
图7-13示出了根据本公开的实施例的阵列基板中各层的平面示意图。图7-13所示的示例以四个子像素的像素电路为例。在本公开的实施例中，第m行第2n-1列子像素和第2n列子像素可被视为最小重复单元。在图7-13中，对第m行第2n-1列子像素和第2n列子像素包括的像素电路的各晶体管的位置进行示意。应理解，其他子像素的像素电路包括的晶体管与第m行第2n-1列子像素和第2n列子像素包括的晶体管的位置大致相同。
下面结合附图7-13描述像素电路中的各个电路在衬底上的位置关系。
需要说明的是，以下内容均为针对所述第m行子像素描述，并且针对可被视为最小重复单元的第2n-1列子像素和第2n列子像素的描述的。需要说明的是，在以下平面布局图中，各个层的平面布局被放大，以更清楚地示出各个层的各个部分。本领域的技术人员将理解，图7-13中的比例为绘制比例，以便于更清楚地表示各部分的位置，其不可视为部件的真实比例。本领域技术人员可基于实际需求来选择各部件的尺寸，本公开对此不作具体限定。
在本公开的实施例中，阵列基板包括位于衬底上的有源半导体层。
图7示出了根据本公开的实施例的阵列基板中的有源半导体层310的平面示意图。有源半导体层包括像素电路中的晶体管的有源区。在本公开的示例性实施例中，有源半导体层310可用于制作上述的驱动晶体管、数据写入晶体管、补偿晶体管、第一发光控制晶体管、第二发光控制晶体管、驱动复位晶体管和发光复位晶体管的有源区。在本公开的示例性实施例中，有源半导体层310包括各晶体管的有源层图案和掺杂区图案(即，晶体管的第一源/漏区和第二源/漏区)。在本公开的实施例中，各晶体管的有源层图案和掺杂区图案一体设置。
需要说明的是，在图7中，白色圆圈被示出为以便更清楚地标示有源半导体层310中的用于各个晶体管源/漏区的区域。
如图7所示，第2n-1列子像素的有源半导体层310包括彼此间隔设置的第一部分311、第二部分312和第三部分313。第一部分311和第二部分312沿行方向Y依次设置。第一部分311和第二部分312的组合和第三部分313与沿列方向X依次设置。第一部分311包括第2n-1列子像素中的驱动复位晶体管T7的有源区T7-a和补偿晶体管T4的有源区T4-a。第二部分312包括第2n-1列子像素中的数据写入晶体管T1的有源区T1-a。第三部分313包括第2n-1列子像素中的驱动晶体管T2的有源区T2-a、第一发光控制晶体管T5的有源区T5-a、第二发光控制晶体管T5的有源区T6-a和发光复位晶体管T3的有源区T3-a。
如图7所示，第2n列子像素的有源半导体层包括沿列方向X依次设置的第四部分314和第五部分315。第四部分314包括第2n列子像素中的驱动复位晶体管T7的有源区T7-a、数据写入晶体管T1的有源区T1-a、补偿晶体管T4的有源区T4-a、驱动晶体管T2的有源区T2-a、第一发光控制晶体管T5的有源区T5-a和第二发光控制晶体管T6的有源区T6-a。第五部分315包括第2n列子像素中的发光复位晶体管T3的有源区T3-a。
在本公开的示例性实施例中，用于各晶体管的有源半导体层可以包括一体形成的低温多晶硅层。各晶体管的源极区域和漏极区域可以通过掺杂等进行导体化以实现各结构的电连接。也就是，每个子像素的各晶体管的有源半导体层为由p-硅形成的整体图案，且同一像素电路中的各晶体管包括掺杂区图案(即，源极区域s和漏极区域)和有源层图案。不同晶体管的有源层之间由掺杂结构隔开。
作为示例，有源半导体层310可以由非晶硅、多晶硅、氧化物半导体材料等形成。作为另一示例，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
在本公开的实施例中，阵列基板还包括位于有源半导体层的远离衬底的一侧的第一导电层。
图8示出了根据本公开的实施例的阵列基板中的第一导电层320的平面示意图。如图8所示，第一导电层320包括沿列方向X依次设置的第一驱动复位控制信号线ROm、第一扫描信号线SOm、第二扫描信号线SEm、电容器C的第一极CC1、发光控制信号线Em、第一发光复位控制信号线ROm+1和第二发光复位控制信号线SOm+1/REm+1。在本公开的示例性实施例中，第一扫描信号线SOm用作第二驱动复位控制信号线REm。电容器C的第一极CC1与驱动晶体管的栅极T2-g为一体结构。
在本公开的实施例中，参考图7和图8，第一驱动复位控制信号线ROm的在衬底上的正投影与有源半导体层310的第一部分311在衬底上的正投影重叠的部分为第2n-1列子像素中的驱动复位晶体管T7的栅极T7-g1、T7-g2。第一扫描信号线SOm的在衬底上的正投影与有源半导体层310的第一部分311、第二部分312和第四部分314在衬底上的正投影重叠的部分分别为第2n-1列子像素中的补偿晶体管T4的栅极T4-g1、T4-g2和数据写入晶体管T1的栅极T1-g以及第2n列子像素中的驱动复位晶体管T7的栅极T7-g1、T7-g2。第二扫描信号线SEm的在衬底上的正投影与有源半导体层310的第四部分314在衬底上的正投影重叠的部分分别为第2n列子像素中的数据写入晶体管T1的栅极T1-g和补偿晶体管T4的栅极T4-g1、T4-g2。第2n-1列子像素中的电容器C的第一极CC1的在衬底上的正投影与有源半导体层310的第三部分313在衬底上的正投影重叠的部分为第2n-1列子像素中的驱动晶体管T2的栅极T2-g。第2n列子像素中的电容器C的第一极CC1的在衬底上的正投影与有源半导体层310的第四部分314在衬底上的正投影重叠的部分为第2n列子像素中的驱动晶体管T2的栅极T2-g。发光控制信号线Em的在衬底上的正投影与有源半导体层310的第三部分313和第四部分314在衬底上的正投影重叠的部分分别为第2n-1列子像素中的第一发光控制晶体管T5的栅极T5-g和第二发光控制晶体管T6的栅极T6-g以及第2n列子像素中的第一发光控制晶体管T5的栅极T5-g和第二发光控制晶体管T6的栅极T6-g。第一发光复位控制信号线ROm+1的在衬底上的正投影与有源半导体层310的第三部分313在衬底上的正投影重叠的部分为第2n-1列子像素中的发光复位晶体管T3的栅极T3-g。第二发光复位控制信号线SOm+1/REm+1的在衬底上的正投影与有源半导体层310的第五部分315在衬底上的正投影重叠的部分为第2n列子像素中的发光复位晶体管T3的栅极T3-g。
在本公开的实施例中，如图8所示，在行方向Y上，对于第m行第2n-1列子像素和第2n列子像素，驱动复位晶体管T7的栅极T7-g1、T7-g2、补偿晶体管T4的栅极T4-g1、T4-g2和数据写入晶体管T1的栅极T1-g位于驱动晶体管T2的栅极T2-g的第一侧。第一发光控制晶体管T5的栅极T5-g、第二发光控制晶体管T6的栅极T6-g和发光复位晶体管T3的栅极T3-g位于驱动晶体管T2的栅极T2-g的第二侧。
需要说明的是，驱动晶体管T2的栅极T2-g的第一侧和第二侧为驱动晶体管T2的栅极T2-g的在行方向Y上的相对两侧。例如，如图8所示，在XY面内，驱动晶体管T2的栅极T2-g的第一侧可以为驱动晶体管T2的栅极T2-g的上侧。驱动晶体管T2的栅极T2-g的第二侧可以为驱动晶体管T2的栅极T2-g的下侧。在本公开的描述中，所述下侧例如为阵列基板的用于绑定IC的一侧。例如，驱动晶体管T2的栅极T2-g的下侧为驱动晶体管T2的栅极T2-g的靠近IC(图中未示出)的一侧。所述上侧为下侧的相对侧，例如为驱动晶体管T2的栅极T2-g的远离IC的一侧。
更具体地，驱动复位晶体管T7的栅极T7-g1、T7-g2位于补偿晶体管T4的栅极T4-g1、T4-g2和数据写入晶体管T1的栅极T1-g的上侧。发光复位晶体管T3的栅极T3-g位于第一发光控制晶体管T5的栅极T5-g和第二发光控制晶体管T6的栅极T6-g的下侧。
在本公开的实施例中，在列方向X上，对于第m行第2n-1列子像素，如图8所示，驱动复位晶体管T7的栅极T7-g1、T7-g2、补偿晶体管T4的栅极T4-g1、T4-g2、第二发光控制晶体管T6的栅极T6-g和发光复位晶体管T3的栅极T3-g位于驱动晶体管T2的栅极T2-g的第三侧。数据写入晶体管T1的栅极T1-g和第一发光控制晶体管T5的栅极T5-g位于驱动晶体管T2的栅极T2-g的第四侧。
需要说明的是，驱动复位晶体管T7的栅极T7-g1、T7-g2的第三侧和第四侧为驱动晶体管T2的栅极T2-g的在列方向X上的相对两侧。例如，如图8所示，在XY面内，驱动晶体管T2的栅极T2-g的第三侧可以为驱动晶体管T2的栅极T2-g的左侧。驱动晶体管T2的栅极T2-g的第四侧可以为驱动晶体管T2的栅极T2-g的右侧。
更具体地，补偿晶体管T4的栅极T4-g1、T4-g2位于数据写入晶体管T1的栅极T1-g的左侧。第一发光控制晶体管T5的栅极T5-g位于第二发光控制晶体管T6的栅极T6-g的右侧。
在本公开的实施例中，在列方向X上，对于第m行第2n列子像素，如图8所示，数据写入晶体管T1的栅极T1-g和第一发光控制晶体管T5的栅极T5-g位于驱动晶体管T2的栅极T2-g的第三侧。驱动复位晶体管T7的栅极T7-g1、T7-g2、补偿晶体管T4的栅极T4-g1、T4-g2、第二发光控制晶体管T6的栅极T6-g和发光复位晶体管T3的栅极T3-g位于驱动晶体管T2的栅极T2-g的第四侧。
类似地，驱动晶体管T2的栅极T2-g的第三侧和第四侧为驱动晶体管T2的栅极T2-g的在列方向X上的相对两侧。例如，如图8所示，在XY面内，驱动晶体管T2的栅极T2-g的第三侧可以为驱动晶体管T2的栅极T2-g的左侧，驱动晶体管T2的栅极T2-g的第四侧可以为驱动晶体管T2的栅极T2-g的右侧。
更具体地，补偿晶体管T4的栅极T4-g1、T4-g2位于数据写入晶体管T1的栅极T1-g的右侧。第一发光控制晶体管T5的栅极T5-g位于第二发光控制晶体管T6的栅极T6-g的左侧。
需要说明的是，在附图中，第2n-1列子像素中的驱动复位晶体管T7和补偿晶体管T4的栅极为双栅极结构；以及第2n列子像素中的驱动复位晶体管T7和补偿晶体管T4的栅极为双栅极电极。尽管在附图中示出为双栅极电极结构，但是本公开并不限于此。本公开的晶体管也可以采用单栅极结构，本领域的技术人员可以根据实际需要进行选择。
应注意，图8示出的各晶体管的有源区对应于第一导电层320与有源半导体层310交叠的各个区域。
在本公开的实施例中，阵列基板还包括位于第一导电层的远离衬底的一侧的第二导电层。
图9示出了根据本公开的实施例的阵列基板中的第二导电层330的平面示意图。如图9所示，第二导电层330包括沿列方向X设置的电容器的第二极CC2和作为第一电压源的第一电源信号线VDm1。
在本公开的实施例中，参考图8和图9，电容器C的第二极CC2和电容器C的第一极CC1在衬底上的投影至少部分重叠。
在本公开的示例性实施例中，如图9所示，第一电源信号线VDm1沿行方向Y延伸并与电容器C的第二极CC2一体形成。
在本公开的实施例中，阵列基板还包括位于第二导电层的远离衬底的一侧的第三导电层。
图10示出了根据本公开的实施例的阵列基板中的第三导电层340的平面示意图。如图10所示，第三导电层340包括数据信号线Dn和Dn+1、复位电源信号线Vn、Vn+1、作为第一电压源的第二电源信号线VDm2、作为第一电压源的第三电源信号线VDm3、第一连接部341、第二连接部342、第三连接部343、第四连接部344、第五连接部345以及第六连接部346。
在本公开的实施例中，第一连接部341、第二连接部342和第三连接部343沿行方向Y依次设置。第四连接部344沿列方向X设置在第一连接部341、第二连接部342和第三连接部343的下侧。在本公开的实施例中，第五连接部345和第六连接部346沿列方向X依次设置。第六连接部346位于第五连接部345的下侧。
需要说明的是，在图10中，白色圆圈被示出为以便更清楚地标示第三导电层中的各连接部的两端的区域。
需要说明的是，在本公开的实施例中，在有源半导体层310与第一导电层320之间、在第一导电层320与第二导电层330之间以及在第二导电层330与第三导电层340之间还分别设置有绝缘层或介质层(其在稍后关于截面图进行具体描述)。
应注意，以下描述的过孔(未示出)为同时贯穿有源半导体层310与第一导电层320之间的、在第一导电层320与第二导电层330之间的以及在第二导电层330与第三导电层340之间的各绝缘层或介质层的过孔。
参考图7和图10，第一连接部341的一端3411经由过孔耦接第2n-1列子像素的补偿晶体管T4的第一极T4-1(例如，该第一极对应于晶体管的第一源/漏区，以下描述与之类似)。第一连接部341的另一端3412经由过孔耦接第2n-1列子像素的驱动晶体管T2的第二极T4-2(例如，该第二极对应于晶体管的第二源/漏区，以下描述与之类似)。
第二连接部342的一端3421经由过孔耦接第2n-1列子像素的驱动复位晶体管T7的第一极T7-1和补偿晶体管T4的第二极T4-2。第二连接部342的另一端3422经由过孔耦接第2n-1列子像素的驱动晶体管T2的栅极T2-g和电容器C的第一极CC1。
第三连接部343的一端3431经由过孔耦接第2n-1列子像素的数据写入晶体管T1的第二极T1-2。第三连接部343的另一端3432经由过孔耦接第2n-1列子像素的驱动晶体管T2的第一极T2-1。
第四连接部344经由过孔耦接第2n-1列子像素的第二发光控制晶体管T6的第二极T6-2和发光复位晶体管T3的第一极T3-1。
第五连接部345的一端3451经由过孔耦接第2n列子像素的驱动复位晶体管T7的第一极T7-1和补偿晶体管T4的第二极T4-2。第五连接部345的另一端3452经由过孔耦接第2n列子像素的驱动晶体管T2的栅极T2-g和电容器C的第一极CC1。
第六连接部346的一端3461经由过孔耦接第2n列子像素的第二发光控制晶体管T6的第二极T6-2。第六连接部346的另一端3462经由过孔耦接第2n列子像素的发光复位晶体管T3的第一极T3-1。
在本公开的实施例中，如图10所示，数据信号线Dn经由过孔耦接第2n-1列子像素的数据写入晶体管T1的第一极T1-1和第2n列子像素的数据写入晶体管T1的第一极T1-1。需要说明的是，在图10中，标示在数据信号线Dn上的白色方框表示的是与过孔对应的区域。
在本公开的实施例中，如图10所示，复位电源信号线Vn+1具有在列方向X上设置的第一突出部Vn+1-1、第二突出部Vn+1-2、第三突出部Vn+1-3和第四突出部Vn+1-4。第一突出部Vn+1-1和第二突出部Vn+1-2从复位电源信号线Vn+1朝向第2n列子像素延伸。第三突出部Vn+1-3和第四突出部Vn+1-4从复位电源信号线Vn+1朝向第2n+1列子像素延伸。第一突出部Vn+1-1位于第五连接部345的上侧。第二突出部Vn+1-2位于第六连接部346的下侧。第三突出部Vn+1-3位于第一连接部341的上侧且位于第二连接部342的一端3421的左侧。第四突出部Vn+1-4位于第四连接部的下侧。需要说明的是，对于第2n+1列子像素的描述同样可应用于第2n-1列子像素的描述。
在本公开的实施例中，参考图7和图10，第一突出部Vn+1-1经由过孔耦接第2n列子像素的驱动复位晶体管T7的第一极T7-1。第二突出部Vn+1-2经由过孔耦接第2n列子像素的发光复位晶体管T3的第二极T3-2。第三突出部Vn+1-3经由过孔耦接第2n+1列子像素的驱动复位晶体管T7的第二极T7-2。第四突出部Vn+1-4经由过孔耦接第2n+1列子像素的发光复位晶体管T3的第二极T3-2。
在本公开的实施例中，如图10所示，第二电源信号线VDm2沿列方向X延伸且位于第2n-1列子像素中。第二电源信号线VDm2位于第一连接部341、第二连接部342、第三连接部343和第四连接部344与数据线Dn之间。
参考图7、图9和图10，第二电源信号线VDm2经由过孔耦接第2n-1列子像素的电容器C的第二极CC2和第一发光控制晶体管T5的第一极T5-1。在图10中，标示在第二电源信号线VDm2上的白色方框表示的是与过孔对应的区域。
在本公开的实施例中，如图10所示，第三电源信号线VDm3沿列方向X延伸且位于第2n列子像素中。第三电源信号线VDm3位于第五连接部345和第六连接部346与复位电源信号线Vn+1之间。
参考图7、图9和图10，第三电源信号线VDm3经由过孔耦接第2n列子像素的电容器C的第二极CC2和第一发光控制晶体管T5的第一极T5-1。在图10中，标示在第三电源信号线VDm3上的白色方框表示的是与过孔对应的区域。
在本公开的替代实施例中，在图9的结构的基础上，如图11所示，第二导电层330’还包括沿行方向Y延伸的第一附加复位电源信号线Va1和第二附加复位电源信号线Va2。
在本公开的实施例中，如图11所示，电容器C的第二极CC2和第一电源信号线VDm1沿列方向X位于第一附加复位电源信号线Va1和第二附加复位电源信号线Va2之间。第一附加复位电源信号线Va1位于电容器C的第二极CC2的上侧。第二附加复位电源信号线Va2位于电容器C的第二极CC2的下侧。
需要说明的是，关于电容器C的第二极CC2和第一电源信号线VDm1的描述与上述关于图9的描述类似，在此不再赘述。
在图11所示的上述实施例的基础上，阵列基板还包括位于第二导电层的远离衬底的一侧的第三导电层。
图12示出了根据本公开的实施例的阵列基板中的第三导电层340’的平面示意图。如图12所示，第三导电层340’包括数据信号线Dn、Dn+1、复位电源信号线Vn’、Vn+1’、作为第一电压源的第二电源信号线VDm2、作为第一电压源的第三电源信号线VDm3、第一连接部341、第二连接部342、第三连接部343、第四连接部344、第五连接部345、第六连接部346、第七连接部347、第八连接部348、第九连接部349以及第十连接部3410。
需要说明的是，关于数据信号线Dn、Dn+1、第二电源信号线VDm2、第三电源信号线VDm3、第一连接部341、第二连接部342、第三连接部343、第四连接部344、第五连接部345、第六连接部346的描述与上述关于图10的描述类似，在此不再赘述。
在本公开的实施例中，第七连接部347位于第一连接部341、第二连接部342和第三连接部343的上侧。第八连接部348位于第四连接部344的下侧。第九连接部349位于第五连接部345的上侧。第十连接部3410位于第六连接部346的左侧。
需要说明的是，在图12中，白色圆圈被示出为以便更清楚地标示第三导电层中的各连接部的两端的区域。
需要说明的是，在本公开的实施例中，在有源半导体层310与第一导电层320之间、在第一导电层320与第二导电层330’之间以及在第二导电层330’与第三导电层340’之间还分别设置有绝缘层/介质层(其在稍后关于截面图进行具体描述)。
应注意，以下描述的过孔(未示出)为同时贯穿有源半导体层310与第一导电层320之间的、在第一导电层320与第二导电层330’之间的以及在第二导电层330’与第三导电层340’之间的各绝缘层/介质层的过孔。
参考图7和图12，第七连接部347的一端3471经由过孔耦接第一附加复位电源信号线Va1。第七连接部347的另一端3472经由过孔耦接第2n-1列子像素的驱动复位晶体管T7的第二极T7-2。
第八连接部348的一端3481经由过孔耦接第二附加复位电源信号线Va2。第八连接部348的另一端3481经由过孔耦接第2n-1列子像素的发光复位晶体管T3的第二极T3-2。
第九连接部349的一端3491经由过孔耦接第一附加复位电源信号线Va1。第九连接部349的另一端3492经由过孔耦接第2n列子像素的驱动复位晶体管T7的第二极T7-2。
第十连接部3410的一端34101经由过孔耦接第二附加复位电源信号线Va2。第十连接部3410的另一端34102经由过孔耦接第2n列子像素的发光复位晶体管T3的第二极T3-2。
在本公开的实施例中，参考图11和图12，复位电源信号线Vn+1’经由过孔耦接第一附加复位电源信号线Va1和第二附加复位电源信号线Va2。在图12中，标示在复位电源信号线Vn+1’上的白色方框表示的是与过孔对应的区域。
在图10或图12的基础上，在本公开的实施例中，阵列基板还包括位于第三导电层的远离衬底的一侧的第四导电层。
图13示出了根据本公开的实施例的阵列基板中的第四导电层350的平面示意图。如图13所示，第四导电层350包括作为第一电压源的第四电源信号线VDm4、第十一连接部351以及第十二连接部352。在本公开的示例性实施例中，第四电源信号线VDm4沿列方向X和行方向Y交叉分布。
参考图10或图12和图13，第二电源信号线VDm2在衬底上的正投影与第四电源信号线VDm4在衬底上的正投影至少部分重叠。第三电源信号线VDm3在衬底上的正投影与第四电源信号线VDm4在衬底上的正投影至少部分重叠。
需要说明的是，在本公开的实施例中，在第三导电层340/340’与第四导电层350之间设置有绝缘层/介质层(其在稍后关于截面图进行具体描述)。
应注意，以下描述的过孔(未示出)为位于第三导电层340/340’与第四导电层350之间的有绝缘层/介质层中的过孔。
在本公开的实施例中，第四电源信号线VDm4经由过孔耦接第二电源信号线VDm2和第三电源信号线VDm3。在图13中，标示在第四电源信号线VDm4上的黑色方框表示的是与过孔对应的区域。
在本公开的实施例中，参考图10或图12和图13，第十一连接部351经由过孔耦接第四连接部344和第2n-1列子像素的发光器件(未示出)的第一极，从而使发光器件的第一极耦接第2n-1列子像素的第二发光控制晶体管T6的第二极T6-2和发光复位晶体管T3的第一极T3-1。
在本公开的实施例中，参考图10或图12和图13，第十二连接部352经由过孔耦接第六连接部346的一端3461和第2n列子像素的发光器件(未示出)的第一极，从而使发光器件的第一极耦接第2n列子像素的第二发光控制晶体管T6的第二极T6-2和发光复位晶体管T3的第一极T3-1。
在本公开的示例性实施例中，第四导电层350的材料可以与第三导电层340/340’中的第二电源信号线VDm2和第三电源信号线VDm3的材料相同。
图14和图15示出了堆叠的有源半导体层、第一导电层、第二导电层、第三导电层和第四导电层的平面布局示意图。
图14示出的图基于图9和图10的结构。如图14所示，数据信号线Dn经由过孔340-1耦接第2n-1列子像素的数据写入晶体管T1的第一极T1-1，且经由过孔340-2耦接第2n列子像素的数据写入晶体管T1的第一极T1-1。
继续参考图14，复位电源信号线Vn+1的第一突出部Vn+1-1经由过孔340-3耦接第2n列子像素的驱动复位晶体管T7的第二极T4-2。复位电源信号线Vn+1的第二突出部Vn+1-2经由过孔340-4耦接第2n列子像素的发光复位晶体管T3的第二极T3-2。复位电源信号线Vn+1的第三突出部Vn+1-3经由过孔340-5耦接第2n+1列子像素的驱动复位晶体管T7的第二极T7-2。复位电源信号线Vn+1的第四突出部Vn+1-4经由过孔340-6耦接第2n+1列子像素的发光复位晶体管T3的第二极T3-2。
需要说明的是，在14中所示的过孔340-1、340-2、340-3、340-4、340-5和340-6均设置在绝缘层/介质(稍后关于截面图描述)中。
在本公开的实施例中，在彼此相邻的奇列子像素(例如，第2n-1列子像素)与偶列子像素(例如，第2n列子像素)之间设置一条数据线并且通过将数据信号分时序写入奇列子像素和偶列子像素，从而可实现数据线的共用。由此，可减少像素电路中数据线的数量、降低布线布局的难度，进而能够实现PPI的提高。
此外，在本公开的实施例中，通过在复位电源信号线上设置四个突出部，进而经由各个突出部耦接相应的晶体管，由此实现在彼此相邻的偶列子像素(例如，第2n列子像素)与奇列子像素(例如，第2n-1列子像素)之间共用一条复位电源信号线，从而进一步减少像素电路中的布线数量，进而进一步实现PPI的提高。
图15示出的图基于图11和图12的结构。数据信号线Dn经由过孔340’-1耦接第2n-1列子像素的数据写入晶体管T1的第一极T1-1，且经由过孔340’-2耦接第2n列子像素的数据写入晶体管T1的第一极T1-1。
复位电源信号线Vn+1’经由过孔340’-3耦接第一附加复位电源信号线Va1，进而经由第一附加复位电源信号线Va1、第七连接部347耦接第2n+1列的子像素(对第2n-1列子像素同样适用)中的驱动复位晶体管T7的第二极T7-2。
复位电源信号线Vn+1’经由过孔340’-4耦接第二附加复位电源信号线Va2，进而经由第二附加复位电源信号线Va2、第十连接部3410耦接第2n列子像素中的发光复位晶体管T3的第二极T3-2耦接。
需要说明的是，在15中所示的过孔340’-1、340’-2、340’-3和340’-4均设置在绝缘层/介质层(稍后关于截面图描述)中。
在本公开的实施例中，在彼此相邻的奇列子像素(例如，第2n-1列子像素)与偶列子像素(例如，第2n列子像素)之间设置一条数据线并且通过将数据信号分时序写入奇列子像素和偶列子像素，从而可实现数据线的共用。由此，可减少像素电路中数据线的数量、降低布线布局的难度，进而能够实现PPI的提高。
此外，在本公开的实施例中，通过在复位电源信号线的两端设置两条附加复位电源信号线，由此经由两条附加复位电源信号线和相应的连接部耦接相应的晶体管，由此实现在彼此相邻的偶列子像素(例如，第2n列子像素)与奇列子像素(例如，第2n-1列子像素)之间共用一条复位电源信号线，从而进一步减少像素电路中的布线数量，进而进一步实现PPI的提高。
需要说明的是，本公开实施例中采用的晶体管的第一极(即，第一源/漏区)和第二极(即，第二源/漏区)在结构上可以是相同的。
图16示出了根据本公开的实施例的沿图14中的线A1A1’截取的阵列基板的横截面结构示意图。
如图16所示并且参考图7至图10和图13，阵列基板20包括：衬底300；位于衬底300上的缓冲层101；以及位于缓冲层101上的有源半导体层310。该截面图示出了有源半导体层310包括的第2n-1列子像素的补偿晶体管T4的有源区T4-a和数据写入晶体管T1的有源区T1-a以及第2n列子像素的驱动复位晶体管T7的有源区T7-a。
在本公开的实施例中，如图16所示，阵列基板20还包括：覆盖缓冲层101和有源半导体层310的第一栅极绝缘层102；以及位于第一栅极绝缘层102远离衬底300一侧的第一导电层320。该截面示出了第一导电层320包括的第一扫描信号线SOm。如上文所述，该第一扫描信号线SOm为用于第2n-1列子像素的扫描信号线。同时，该第一扫描信号线SOm也是用于第2n列子像素的第二驱动复位控制信号线REm。以下选择用名称第一扫描信号线SOm来进行描述。如图16所示，第一扫描信号线SOm的在衬底300上的正投影与有源半导体层310包括的第2n-1列子像素的补偿晶体管T4的有源区T4-a和数据写入晶体管T1的有源区T1-a以及第2n列子像素的驱动复位晶体管T7的有源区T7-a在衬底300上的正投影重叠的部分分别用作第2n-1列子像素的补偿晶体管T4的栅极T4-g2和数据写入晶体管T1的栅极T1-g以及第2n列子像素的驱动复位晶体管T7的栅极T7-g1、T7-g2。
在本公开的实施例中，如图16所示，阵列基板20还包括：位于第一导电层320的远离衬底300一侧的第二栅极绝缘层103；位于第二栅极绝缘层103远离衬底300一侧的层间绝缘层104；以及位于层间绝缘层104远离衬底300一侧的第三导电层340。该截面图示出了第三导电层340包括的复位电源信号线Vn、Vn+1、第二连接部342、第二电源信号线VDm2、数据信号线Dn和第三电源信号线VDm3。如图16所示，数据信号线Dn位于第2n-1列子像素与第2n列子像素之间。复位电源信号线Vn可位于第2n-1列子像素与第2n-2列子像素。复位电源信号线Vn+1可位于第2n列子像素与第2n+1列子像素之间。
在本公开的实施例中，如图16所示，阵列基板20还包括：覆盖层间绝缘层104和第三导电层340的介质层105；以及位于介质层105的远离衬底300一侧的第四导电层350。在本公开的示例性实施例中，介质层105可包括钝化层和位于钝化层上的第一平坦化层(图中未示出)。该截面图示出了第四导电层350包括的第四电源信号线VDm4。如图16所示，第三导电层340包括的第二电源线VDm2在衬底300上的正投影和第三电源线VDm3在衬底300上的正投影与第四导电层350包括的第四电源信号线VDm4在衬底300上的正投影重叠。
在本公开的实施例中，如图16所示，阵列基板20还包括：覆盖介质层105和第四导电层350的第二平坦化层105；以及位于第二平坦化层105的远离衬底300的一侧的像素定义层107。
图17示出了根据本公开的实施例的沿图15中的线A2A2’截取的阵列基板的横截面结构示意图。
图17示出的截面图结构与图16类似，除了第四导电层340’之外。如图17所示，第四导电层340’除了包括复位电源信号线Vn’、Vn+1’、第二连接部342、第二电源信号线VDm2、数据信号线Dn和第三电源信号线VDm3之外，还包括第九连接部349。关于第九连接部349的描述可参考上述关于图12的描述，在此不再赘述。
此外，关于图17的阵列基板20’中其他部件的描述可参考上述关于图16的阵列基板20的描述，在此不再赘述。
图18示出了根据本公开的实施例的沿图14中的线B1B1’截取的阵列基板的横截面结构示意图。该图同时也可作为沿15中的线B2B2’截取的阵列基板的横截面结构示意图。应注意，该截面图同样可适用于第m行第2n-2列子像素和第2n-1列子像素。
如图18所示并且参考图7至图13，阵列基板20/20’包括：衬底300；位于衬底300上的缓冲层101；以及位于缓冲层101上的有源半导体层310。该截面图示出了有源半导体层310包括的第2n-1列子像素的数据写入晶体管T1的第一极T1-1和第2n列子像素的数据写入晶体管T1的第一极T1-1。
在本公开的实施例中，如图18所示，阵列基板20/20’还包括：覆盖缓冲层101和有源半导体层310的第一栅极绝缘层102；以及位于第一栅极绝缘层102远离衬底300一侧的第一导电层320。该截面示出了第一导电层320包括的第一扫描信号线SOm。如上文所述，该第一扫描信号线SOm为用于第2n-1列子像素的扫描信号线。同时，该第一扫描信号线SOm也是用于第2n列子像素的第二驱动复位控制信号线REm。
在本公开的实施例中，如图18所示，阵列基板20/20’还包括：覆盖第一栅极绝缘层102和第一扫描信号线SOm的第二栅极绝缘层103；位于第二栅极绝缘层103远离衬底300一侧的层间绝缘层104；以及位于层间绝缘层104远离衬底300一侧的第三导电层340/340’。该截面图示出了第三导电层340/340’包括的第二电源信号线VDm2、数据信号线Dn和第三电源信号线VDm3。如图18所示，数据信号线Dn位于第2n-1列子像素与第2n列子像素之间。数据信号线Dn经由贯穿第一栅极绝缘层102、第二栅极绝缘层103和层间绝缘层104的过孔340-1/340’-1和过孔340-2/340’-2分别连接到第2n-1列子像素的数据写入晶体管T1的第一极T1-1和第2n列子像素的数据写入晶体管T1的第一极T1-1，从而使第2n-1列子像素和第2n列子像素之间共用一条数据信号线Dn。
在本公开的实施例中，如图18所示，阵列基板20/20’还包括：覆盖层间绝缘层104和第三导电层340/340’的介质层105；以及位于介质层105的远离衬底300一侧的第四导电层350。在本公开的示例性实施例中，介质层105可包括钝化层和位于钝化层上的第一平坦化层(图中未示出)。该截面图示出了第四导电层350包括的第四电源信号线VDm4。如图18所示，第三导电层340/340’包括的第二电源线VDm2在衬底300上的正投影和第三电源线VDm3在衬底300上的正投影与第四导电层350包括的第四电源信号线VDm4在衬底300上的正投影重叠。第四电源信号线VDm4经由介质层105的过孔353和过孔354分别连接到第三导电层340/340’包括的第二电源线VDm2和第三电源线VDm3。
在本公开的实施例中，如图18所示，阵列基板20/20’还包括：覆盖介质层105和第四导电层350的第二平坦化层105；以及位于第二平坦化层105的远离衬底300的一侧的像素定义层107。
图19示出了根据本公开的实施例的沿图14中的线C1C1’截取的阵列基板的横截面结构示意图。需要说明的是，该截面图针对阵列基板的第m行第2n列子像素和第2n+1列子像素。应注意，该截面图同样可适用于第m行第2n-2列子像素和第2n-1列子像素。
如图19所示并且参考图7至图10和图13，阵列基板20包括：衬底300；位于衬底300上的缓冲层101；以及位于缓冲层101上的有源半导体层310。该截面图示出了有源半导体层310包括的第2n列子像素的驱动复位晶体管T7的第一极T7-1和第2n+1列子像素的发光复位晶体管T3的第二极T3-2。
在本公开的实施例中，如图19所示，阵列基板20还包括：覆盖缓冲层101和有源半导体层310的第一栅极绝缘层102；以及位于第一栅极绝缘层102远离衬底300一侧的第一导电层320。该截面示出了第一导电层320包括的第二扫描信号线SEm和发光控制信号线Em。
在本公开的实施例中，如图19所示，阵列基板20还包括：覆盖第一栅极绝缘层102和第一导电层320的第二栅极绝缘层103；以及位于第二栅极绝缘层103的远离衬底300一侧的第二导电层330。该截面示出了第二导电层330包括的第一电源信号线VDm1。
在本公开的实施例中，如图19所示，阵列基板20还包括：覆盖第二栅极绝缘层103和第二导电层330的层间绝缘层104；以及位于层间绝缘层104远离衬底300一侧的第三导电层340。该截面图示出了第三导电层340包括的复位电源信号线Vn+1。复位电源信号线V n+1的第一突出部Vn+1-1经由贯穿第一栅极绝缘层102、第二栅极绝缘层103和层间绝缘层104中的过孔340-3连接到第2n列子像素的驱动复位晶体管T7的第一极T7-1。复位电源信号线V n+1的第四突出部Vn+1-4经由贯穿第一栅极绝缘层102、第二栅极绝缘层103和层间绝缘层104中的过孔340-6连接到第2n+1列子像素的发光复位晶体管T3的第二极T3-2。由此，可以实现仅通过一条复位电源信号线Vn+1向第2n列子像素(或者第2n-2列子像素)和第2n+1列子像素(或者第2n-1列子像素)提供复位电压。
在本公开的实施例中，如图19所示，阵列基板20还包括：位于第三导电层340的远离衬底300的一侧的介质层105；以及位于介质层105的远离衬底300一侧的第四导电层350。在本公开的示例性实施例中，介质层105可包括钝化层和位于钝化层上的第一平坦化层(图中未示出)。该截面图示出了第四导电层350包括的第四电源信号线VDm4。
在本公开的实施例中，如图19所示，阵列基板20还包括：覆盖介质层105和第四导电层350的第二平坦化层105；以及位于第二平坦化层105的远离衬底300的一侧的像素定义层107。
图20示出了根据本公开的实施例的沿图15中的线C2C2’截取的阵列基板的横截面结构示意图。需要说明的是，该截面图针对阵列基板的第m行第2n列子像素和第2n+1列子像素。应注意，该截面图同样可适用于第m行第2n-2列子像素和第2n-1列子像素。
如图20所示并且参考图7至图8和图11至图13，阵列基板20’包括：衬底300；位于衬底300上的缓冲层101；以及位于缓冲层101上的有源半导体层310。该截面图示出了有源半导体层310包括的第2n列子像素的驱动复位晶体管T7的第一极T7-1和有源区T7-a和第2n+1列子像素的发光复位晶体管T3的第一极T3-1和第二极T3-2。
在本公开的实施例中，如图20所示，阵列基板20’还包括：覆盖缓冲层101和有源半导体层310的第一栅极绝缘层102；以及位于第一栅极绝缘层102远离衬底300一侧的第一导电层320。该截面示出了第一导电层320包括的第一扫描信号线SOm、第一驱动复位控制信号线ROm、第二扫描信号线SEm和发光控制信号线Em。位于第2n列子像素中的第一扫描信号线SOm可作为第2n列子像素的驱动复位晶体管T7的栅极T7-g2。同时，该第一扫描信号线SOm也是用于第2n列子像素的第二驱动复位控制信号线REm。
在本公开的实施例中，如图20所示，阵列基板20’还包括：覆盖第一栅极绝缘层102和第一导电层320的第二栅极绝缘层103；以及位于第二栅极绝缘层103的远离衬底300一侧的第二导电层330’。该截面示出了第二导电层330’包括的第一电源信号线VDm1、第一附加复位电源信号线Va1和第二附加复位电源信号线Va2。
在本公开的实施例中，如图20所示，阵列基板20’还包括：覆盖第二栅极绝缘层103和第二导电层330’的层间绝缘层104；以及位于层间绝缘层104远离衬底300一侧的第三导电层340’。该截面图示出了第三导电层340’包括的复位电源信号线Vn+1’、第八连接部348和第九连接部349。第八连接部348的一端3481经由层间绝缘层104中的过孔340’-7耦接第二导电层330包括的第二附加复位电源信号线Va2。第八连接部348的另一端3482经由贯穿第一栅极绝缘层102、第二栅极绝缘层103和层间绝缘层104中的过孔340’-8耦接第2n+1列子像素(或者第2n-1列子像素)的发光复位晶体管T3的第二极T3-2。第九连接部349的一端3491经由层间绝缘层104中的过孔340’-6耦接第二导电层330包括的第一附加复位电源信号线Va1。第九连接部349的另一端3492经由贯穿第一栅极绝缘层102、第二栅极绝缘层103和层间绝缘层104中的过孔340’-5耦接第2n列子像素(或者第2n-2列子像素)的驱动复位晶体管T7的第一极T7-1。复位电源信号线Vn+1’经由层间绝缘层104中的过孔340’-3耦接第二导电层330包括的第一附加复位电源信号线Va1，从而经由第九连接部349耦接第2n列子像素(或者第2n-2列子像素)的驱动复位晶体管T7的第一极T7-1。复位电源信号线Vn+1’还经由层间绝缘层104中的过孔340’-4耦接第二导电层330包括的第二附加复位电源信号线Va2，从而经由第八连接部348耦接第2n+1列子像素(或者第2n-1列子像素)的发光复位晶体管T3的第二极T3-2。由此，可以实现仅通过一条复位电源信号线Vn+1’向第2n列子像素(或者第2n-2列子像素)和第2n+1列子像素(或者第2n-1列子像素)提供复位电压。
在本公开的实施例中，如图20所示，阵列基板20’还包括：位于第三导电层340’的远离衬底300的一侧的介质层105；以及位于介质层105的远离衬底300一侧的第四导电层350。在本公开的示例性实施例中，介质层105可包括钝化层和位于钝化层上的第一平坦化层(图中未示出)。该截面图示出了第四导电层350包括的第四电源信号线VDm4。
在本公开的实施例中，如图20所示，阵列基板20’还包括：覆盖介质层105和第四导电层350的第二平坦化层105；以及位于第二平坦化层105的远离衬底300的一侧的像素定义层107。
在本公开的示例性实施例中，衬底300可包括柔性衬底。作为示例，衬底300可包括依次层叠的第一聚酰亚胺层、第一氧化硅层、第二聚酰亚胺层和第二氧化硅层。
本公开的实施例还提供一种显示面板，该显示面板包括根据本公开任一实施例所述的阵列基板。
图21示出了根据本公开实施例的显示面板的结构示意图。如图21所示，显示面板700可以包括根据本公开任一实施例所述的阵列基板20/20’。
例如，显示面板700还可以包括其他部件，例如时序控制器、信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。
例如，显示面板700可以为矩形面板、圆形面板、椭圆形面板或多边形面板等。另外，显示面板700不仅可以为平面面板，也可以为曲面面板，甚至球面面板。例如，显示面板700还可以具备触控功能，即显示面板700可以为触控显示面板。
本公开的实施例还提供一种显示装置，该显示装置包括根据本公开任一实施例所述的显示面板。
图22示出了根据本公开的实施例的显示装置的结构示意图。如图22所示，显示装置800可以包括根据本公开任一实施例所述的显示面板700。
显示装置800可以是于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开实施例提供的显示面板和显示装置具有与本公开前述实施例提供的阵列基板相同或相似的有益效果，由于阵列基板在前述实施例中已经进行了详细说明，此处不再赘述。
以上为了说明和描述的目的提供了实施例的前述描述。其并不旨在是穷举的或者限制本申请。特定实施例的各个元件或特征通常不限于特定的实施例，但是，在合适的情况下，这些元件和特征是可互换的并且可用在所选择的实施例中，即使没有具体示出或描述。同样也可以以许多方式来改变。这种改变不能被认为脱离了本申请，并且所有这些修改都包含在本申请的范围内。

Claims (16)

1.一种阵列基板，包括：
衬底；
设置在所述衬底上的像素阵列，其包括排布为多行多列的多个子像素，其中，每个所述子像素具有像素电路和耦合到所述像素电路的数据信号输入端、扫描信号输入端、驱动复位控制信号输入端、复位电压端、发光控制信号输入端、以及发光复位控制信号输入端，其中，所述像素电路包括数据写入电路、驱动电路、驱动复位电路、补偿电路、存储电路、发光控制电路和发光复位电路，所述驱动电路包括控制端、第一端和第二端，所述数据写入电路耦接所述数据信号输入端、所述扫描信号输入端和所述驱动电路的第一端，并被配置为在扫描信号的控制下将数据信号提供给所述驱动电路的所述第一端，所述驱动电路被配置为向发光器件提供驱动电流，所述驱动复位电路耦接所述驱动复位控制信号输入端、所述驱动电路的所述控制端和所述复位电压端，并被配置为在所述驱动复位控制信号的控制下对所述驱动电路的所述控制端进行复位，所述补偿电路耦接所述驱动电路的第二端、所述驱动电路的控制端和所述扫描信号输入端，并被配置为根据所述扫描信号对所述驱动电路进行阈值补偿，所述存储电路耦接第一电压端和所述驱动电路的控制端，并被配置为存储所述第一电压端与所述驱动电路的控制端之间的电压差，所述发光控制电路耦接所述发光控制信号输入端、所述第一电压端、所述驱动电路和所述发光器件，并被配置为将所述第一电压端的第一电压施加至所述驱动电路，且将所述驱动电路产生的驱动电流施加至所述发光器件，所述发光复位电路耦接所述发光复位控制信号输入端、所述复位电压端和所述发光器件，并被配置为在发光复位控制信号的控制下复位所述发光器件；
多对扫描信号线，其沿所述行方向延伸且沿所述列方向彼此间隔设置，其中，所述多对扫描信号线中的每一对包括第一扫描信号线和第二扫描信号线，其中，第m对扫描信号线与第m行子像素对应，m为大于等于1，以及其中，所述第m对扫描信号线中的所述第一扫描信号线被配置为向所述第m行子像素中的第2n-1列子像素的所述扫描信号输入端提供第一扫描信号，n为大于等于1的整数，所述第m对扫描信号线中的所述第二扫描信号线被配置向所述第m行的第2n列子像素的所述扫描信号输入端提供第二扫描信号；以及
复位电源信号线和数据信号线，其沿列方向延伸，其中，所述复位电源信号线和所述数据信号线沿行方向彼此交替设置，彼此邻近的所述数据信号线和所述复位电源信号线之间的间隔限定一列子像素，其中，所述复位电源信号线被配置为向与所述复位电源信号线邻近的子像素列中的所述子像素的复位电压端提供复位电压，以及所述数据信号线被配置为向与所述数据信号线邻近的子像素列中的所述子像素的数据信号输入端提供数据信号，
其中，所述数据写入电路包括数据写入晶体管，所述驱动电路包括驱动晶体管，所述驱动复位电路包括驱动复位晶体管，所述补偿电路包括补偿晶体管，所述发光控制电路包括第一发光控制晶体管和第二发光控制晶体管，所述发光复位电路包括发光复位晶体管，所述存储电路包括电容器，
其中，所述驱动晶体管的第一极与所述驱动电路的第一端耦接，所述驱动晶体管的第二极与所述驱动电路的第二端耦接，所述驱动晶体管的栅极与所述驱动电路的控制端耦接，
所述数据写入晶体管的第一极与所述数据信号输入端耦接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接，所述数据写入晶体管的栅极与所述扫描信号输入端耦接，
所述驱动复位晶体管的第一极与所述驱动晶体管的栅极耦接，所述驱动复位晶体管的第二极与所述复位电压端耦接，所述驱动复位晶体管的栅极与所述驱动复位控制信号输入端耦接，
所述补偿晶体管的第一极与所述驱动晶体管的第二极耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极耦接，所述补偿晶体管的栅极与所述扫描信号输入端耦接，
所述第一发光控制晶体管的第一极与所述第一电压端耦接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极耦接，所述第一发光控制晶体管的栅极与所述发光控制信号输入端耦接，
所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极耦接，所述第二发光控制晶体管的第二极与所述发光器件的第一极耦接，所述第二发光控制晶体管的栅极与所述发光控制信号输入端耦接，
所述发光复位晶体管的第一极与所述发光器件的第一极耦接，所述发光复位晶体管的第二极与所述复位电压端耦接，所述发光复位晶体管的栅极与所述发光复位控制信号输入端耦接，以及
所述电容器的第一极与所述驱动晶体管的栅极耦接，所述电容器的第二极与所述第一电压端耦接，
其中，所述阵列基板还包括位于所述衬底上的有源半导体层，所述有源半导体层包括所述像素电路中的晶体管的有源区，其中，对于所述第m行子像素：
所述第2n-1列子像素的所述有源半导体层包括彼此间隔设置的第一部分、第二部分和第三部分，其中，所述第一部分和所述第二部分沿行方向依次设置，所述第一部分和第二部分的组合和所述第三部分与沿列方向依次设置，
其中，所述第一部分包括所述第2n-1列子像素中的驱动复位晶体管和补偿晶体管的有源区，
所述第二部分包括所述第2n-1列子像素中的数据写入晶体管的有源区，以及
所述第三部分包括所述第2n-1列子像素中的驱动晶体管、第一发光控制晶体管、第二发光控制晶体管和发光复位晶体管的有源区，
所述第2n列子像素的所述有源半导体层包括沿列方向依次设置的第四部分和第五部分，
其中，所述第四部分包括所述第2n列子像素中的驱动复位晶体管、数据写入晶体管、补偿晶体管、驱动晶体管、第一发光控制晶体管和第二发光控制晶体管的有源区，以及
所述第五部分包括所述第2n列子像素中的发光复位晶体管的有源区。
2.根据权利要求1所述的阵列基板，其中，所述数据信号线和所述复位电源信号线同层设置。
3.根据权利要求2所述的阵列基板，还包括多对驱动复位控制信号线，其沿所述行方向延伸且沿所述列方向彼此间隔设置，其中，所述多对驱动复位控制信号线中的每一对包括第一驱动复位控制信号线和第二驱动复位控制信号线，第m对驱动复位控制信号线与第m行子像素对应，
其中，所述第m对驱动复位控制信号线中的所述第一驱动复位控制信号线被配置为向所述第m行子像素中的第2n-1列子像素的所述驱动复位控制信号输入端提供第一驱动复位控制信号，以及所述第m对驱动复位控制信号线中的所述第二驱动复位控制信号线被配置为向所述第m行子像素的第2n列子像素的所述驱动复位控制信号输入端提供第二驱动复位控制信号。
4.根据权利要求3所述的阵列基板，其中，所述第m对扫描信号线中的所述第一扫描信号线与所述第m对驱动复位控制信号线中的所述第二驱动复位控制信号线为同一信号线。
5.根据权利要求4所述的阵列基板，还包括多个发光控制信号线，其沿列方向延伸且沿所述行方向彼此间隔，
其中，第m发光控制信号线被配置为与第m行子像素的所述发光控制信号输入端耦接以提供发光控制信号。
6.根据权利要求5所述的阵列基板，还包括多对发光复位控制信号线，其沿所述行方向延伸且沿所述列方向彼此间隔设置，其中所述多对发光复位控制信号线中的每一对包括第一发光复位控制信号线和第二发光复位控制信号线，第m对发光复位控制信号线与第m行子像素对应，
其中，所述第m对发光复位控制信号线中的所述第一发光复位控制信号线被配置为向所述第m行子像素的第2n-1列子像素的所述发光复位控制信号输入端提供第一发光复位控制信号，以及所述第m对发光复位控制信号线中的所述第二发光复位控制信号线被配置为向所述第m行子像素的第2n列子像素的所述发光复位控制信号输入端提供第二发光复位控制信号。
7.根据权利要求6所述的阵列基板，其中，所述第m对发光复位控制信号线中的所述第一发光复位控制信号线与第m+1对驱动复位控制信号线中的所述第一驱动复位控制信号线为同一信号线，以及所述第m对发光复位控制信号线中的所述第二发光复位控制信号线与第m+1对驱动复位控制信号线中的所述第二驱动复位控制信号线为同一信号线。
8.根据权利要求7所述的阵列基板，还包括位于所述有源半导体层的远离所述衬底的一侧的第一导电层，所述第一导电层包括沿列方向依次设置的所述第一驱动复位控制信号线、所述第一扫描信号线、所述第二扫描信号线、所述电容器的第一极、所述发光控制信号线、所述第一发光复位控制信号线和所述第二发光复位控制信号线，其中，所述第一扫描信号线用作所述第二驱动复位控制信号线，所述电容器的所述第一极与所述驱动晶体管的所述栅极为一体结构。
9.根据权利要求8所述的阵列基板，其中，所述第一驱动复位控制信号线的在所述衬底上的正投影与所述有源半导体层的所述第一部分在所述衬底上的正投影重叠的部分为所述第2n-1列子像素中的驱动复位晶体管的栅极，
所述第一扫描信号线的在所述衬底上的正投影与所述有源半导体层的所述第一部分、所述第二部分和所述第四部分在所述衬底上的正投影重叠的部分分别为所述第2n-1列子像素中的补偿晶体管和数据写入晶体管以及所述第2n列子像素中的驱动复位晶体管的栅极，
所述第二扫描信号线的在所述衬底上的正投影与所述有源半导体层的所述第四部分在所述衬底上的正投影重叠的部分分别为所述第2n列子像素中的数据写入晶体管和补偿晶体管的栅极，
所述第2n-1列子像素中的电容器的所述第一极的在所述衬底上的正投影与所述有源半导体层的所述第三部分在所述衬底上的正投影重叠的部分为所述第2n-1列子像素中的驱动晶体管的栅极，
所述第2n列子像素中的电容器的所述第一极的在所述衬底上的正投影与所述有源半导体层的所述第四部分在所述衬底上的正投影重叠的部分为所述第2n列子像素中的驱动晶体管的栅极，
所述发光控制信号线的在所述衬底上的正投影与所述有源半导体层的所述第三部分和所述第四部分在所述衬底上的正投影重叠的部分分别为所述第2n-1列子像素中的第一发光控制晶体管和第二发光控制晶体管以及所述第2n列子像素中的第一发光控制晶体管和第二发光控制晶体管的栅极，
所述第一发光复位控制信号线的在所述衬底上的正投影与所述有源半导体层的所述第三部分在所述衬底上的正投影重叠的部分为所述第2n-1列子像素中的发光复位晶体管的栅极，以及
所述第二发光复位控制信号线的在所述衬底上的正投影与所述有源半导体层的所述第五部分在所述衬底上的正投影重叠的部分为所述第2n列子像素中的发光复位晶体管的栅极。
10.根据权利要求9所述的阵列基板，还包括位于所述第一导电层的远离所述衬底的一侧的第二导电层，所述第二导电层包括沿列方向设置的所述电容器的第二极和作为第一电压源的第一电源信号线，
其中，所述电容器的第二极和所述电容器的第一极在所述衬底上的投影至少部分重叠，以及所述第一电源信号线沿行方向延伸并与所述电容器的第二极一体形成。
11.根据权利要求10所述的阵列基板，还包括位于所述第二导电层的远离所述衬底的一侧的第三导电层，所述第三导电层包括所述数据信号线、所述复位电源信号线、作为所述第一电压源的第二电源信号线、作为所述第一电压源的第三电源信号线、第一连接部、第二连接部、第三连接部、第四连接部、第五连接部以及第六连接部，
其中，所述第一连接部的一端耦接所述第2n-1列子像素的补偿晶体管的第一极，另一端耦接所述第2n-1列子像素的驱动晶体管的第二极，
所述第二连接部的一端耦接所述第2n-1列子像素的驱动复位晶体管的第一极，另一端耦接所述第2n-1列子像素的驱动晶体管的栅极，
所述第三连接部的一端耦接所述第2n-1列子像素的数据写入晶体管的第二极，另一端耦接所述第2n-1列子像素的驱动晶体管的第一极，
所述第四连接部耦接所述第2n-1列子像素的第二发光控制晶体管的第二极，
所述第五连接部的一端耦接所述第2n列子像素的驱动复位晶体管的第一极，另一端耦接所述第2n列子像素的驱动晶体管的栅极，
所述第六连接部的一端耦接所述第2n列子像素的第二发光控制晶体管的第二极，另一端耦接所述第2n列子像素的发光复位晶体管的第一极，
所述数据信号线耦接所述第2n-1列子像素的数据写入晶体管的第一极和所述第2n列子像素的数据写入晶体管的第一极，
所述复位电源信号线耦接所述第2n列子像素的驱动复位晶体管的第二极和发光复位晶体管的第二极并且耦接所述第2n+1列子像素的驱动复位晶体管的第二极和发光复位晶体管的第二极，
所述第二电源信号线沿列方向延伸且位于所述第2n-1列子像素中，并耦接所述第2n-1列子像素的所述电容器的第二极和所述第一发光控制晶体管的第一极，以及
所述第三电源信号线沿列方向延伸且位于所述第2n列子像素中，并耦接所述第2n列子像素的所述电容器的第二极和所述第一发光控制晶体管的第一极。
12.根据权利要求10所述的阵列基板，其中，所述第二导电层还包括沿行方向延伸的第一和第二附加复位电源信号线，
其中，所述电容器的第二极和所述第一电源信号线沿列方向位于所述第一与第二附加复位电源信号线之间。
13.根据权利要求12所述的阵列基板，还包括位于所述第二导电层的远离所述衬底的一侧的第三导电层，所述第三导电层包括所述数据信号线、所述复位电源信号线、作为所述第一电压源的第二电源信号线、作为所述第一电压源的第三电源信号线、第一连接部、第二连接部、第三连接部、第四连接部、第五连接部、第六连接部、第七连接部、第八连接部、第九连接部以及第十连接部，
其中，所述第一连接部的一端耦接所述第2n-1列子像素的补偿晶体管的第一极，另一端耦接所述第2n-1列子像素的驱动晶体管的第二极，
所述第二连接部的一端耦接所述第2n-1列子像素的驱动复位晶体管的第一极，另一端耦接所述第2n-1列子像素的驱动晶体管的栅极，
所述第三连接部的一端耦接所述第2n-1列子像素的数据写入晶体管的第二极，另一端耦接所述第2n-1列子像素的驱动晶体管的第一极，
所述第四连接部耦接所述第2n-1列子像素的第二发光控制晶体管的第二极，
所述第五连接部的一端耦接所述第2n列子像素的驱动复位晶体管的第一极，另一端耦接所述第2n列子像素的驱动晶体管的栅极，
所述第六连接部的一端耦接所述第2n列子像素的第二发光控制晶体管的第二极，另一端耦接所述第2n列子像素的发光复位晶体管的第一极，
所述第七连接部的一端耦接所述第一附加复位电源信号线，另一端耦接所述第2n-1列子像素的驱动复位晶体管的第二极，
所述第八连接部的一端耦接所述第二附加复位电源信号线，另一端耦接所述第2n-1列子像素的发光复位晶体管的第二极，
所述第九连接部的一端耦接所述第一附加复位电源信号线，另一端耦接所述第2n列子像素的驱动复位晶体管的第二极，
所述第十连接部的一端耦接所述第二附加复位电源信号线，另一端耦接所述第2n列子像素的发光复位晶体管的第二极，
所述数据信号线耦接所述第2n-1列子像素的数据写入晶体管的第一极和所述第2n列子像素的数据写入晶体管的第一极，
所述复位电源信号线耦接所述第一附加复位电源信号线和所述第二附加复位电源信号线，
所述第二电源信号线沿列方向延伸且位于所述第2n-1列子像素中，并耦接所述第2n-1列子像素的所述电容器的第二极和所述第一发光控制晶体管的第一极，以及
所述第三电源信号线沿列方向延伸且位于所述第2n列子像素中，并耦接所述第2n列子像素的所述电容器的第二极和所述第一发光控制晶体管的第一极。
14.根据权利要求11或13所述的阵列基板，还包括位于所述第三导电层的远离所述衬底的一侧的第四导电层，所述第四导电层包括作为所述第一电压源的第四电源信号线、第十一连接部以及第十二连接部，
其中，所述第二电源信号线在所述衬底上的正投影与所述第四电源信号线在所述衬底上的正投影至少部分重叠，所述第三电源信号线在所述衬底上的正投影与所述第四电源信号线在所述衬底上的正投影至少部分重叠，
所述第四电源信号线耦接所述第二电源信号线和所述第三电源信号线，
所述第十一连接部耦接所述第四连接部，以及
所述第十二连接部耦接所述第六连接部的所述一端。
15.一种显示面板，其包括根据权利要求1至14中任一项所述的阵列基板。
16.一种显示装置，其包括根据权利要求15所述的阵列基板。
CN202080001129.8A 2020-06-30 2020-06-30 阵列基板及其显示面板和显示装置 Active CN114207702B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/099343 WO2022000284A1 (zh) 2020-06-30 2020-06-30 阵列基板及其显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN114207702A CN114207702A (zh) 2022-03-18
CN114207702B true CN114207702B (zh) 2023-12-08

Family

ID=79317276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080001129.8A Active CN114207702B (zh) 2020-06-30 2020-06-30 阵列基板及其显示面板和显示装置

Country Status (4)

Country Link
US (1) US11640787B2 (zh)
EP (1) EP4036901A4 (zh)
CN (1) CN114207702B (zh)
WO (1) WO2022000284A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204257651U (zh) * 2014-12-18 2015-04-08 昆山国显光电有限公司 有机发光二极管显示器的阵列基板及显示器
CN107767819A (zh) * 2017-09-28 2018-03-06 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
CN110956929A (zh) * 2020-01-02 2020-04-03 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、阵列基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833753B1 (ko) * 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
JP5399008B2 (ja) * 2008-06-06 2014-01-29 株式会社ジャパンディスプレイ 画像表示装置
JP2016045300A (ja) * 2014-08-21 2016-04-04 株式会社ジャパンディスプレイ 表示装置
CN107230455A (zh) * 2017-07-21 2017-10-03 京东方科技集团股份有限公司 一种像素驱动电路、像素驱动方法和显示基板
CN107274825B (zh) * 2017-08-18 2020-11-24 上海天马微电子有限公司 显示面板、显示装置、像素驱动电路及其控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204257651U (zh) * 2014-12-18 2015-04-08 昆山国显光电有限公司 有机发光二极管显示器的阵列基板及显示器
CN107767819A (zh) * 2017-09-28 2018-03-06 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
CN110956929A (zh) * 2020-01-02 2020-04-03 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US20220199007A1 (en) 2022-06-23
EP4036901A4 (en) 2022-11-16
EP4036901A1 (en) 2022-08-03
CN114207702A (zh) 2022-03-18
WO2022000284A1 (zh) 2022-01-06
US11640787B2 (en) 2023-05-02

Similar Documents

Publication Publication Date Title
CN112967682A (zh) 一种显示面板及显示装置
CN112309332B (zh) 像素电路及其驱动方法、显示基板和显示面板
CN113078174B (zh) 阵列基板、显示面板及显示装置
CN114175257B (zh) 阵列基板及其显示面板和显示装置
CN113870767B (zh) 像素电路、显示基板、显示面板和显示装置
CN110100275A (zh) 像素阵列基板及其驱动方法、显示面板、显示装置
CN112992246A (zh) 发光控制移位寄存器及方法、栅极驱动电路、显示装置
CN115735244A (zh) 像素电路及驱动方法、显示基板及驱动方法、显示装置
WO2022041227A1 (zh) 显示面板及显示装置
CN114223026B (zh) 阵列基板及其显示面板和显示装置
CN115244606A (zh) 显示面板和显示装置
US20230267888A1 (en) Array substrate, display panel comprising the array substrate, and display device
CN114207702B (zh) 阵列基板及其显示面板和显示装置
WO2022198480A1 (zh) 阵列基板及其显示面板和显示装置
WO2022170661A1 (zh) 阵列基板及其显示面板和显示装置
EP4141858A1 (en) Display panel and display apparatus
CN113994416B (zh) 阵列基板、显示面板以及阵列基板的驱动方法
CN115836597A (zh) 显示面板及显示装置
CN114333699B (zh) 像素驱动电路及显示基板
WO2023226005A1 (zh) 显示基板、显示面板和显示装置
WO2023159602A9 (zh) 显示面板、显示装置
WO2023279373A1 (zh) 显示基板以及显示面板
WO2022165712A1 (zh) 阵列基板和显示装置
WO2023123237A1 (zh) 像素组、阵列基板和显示面板
WO2024011635A9 (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant