CN114157260B - 一种滤波器芯片晶圆级封装结构及封装工艺 - Google Patents

一种滤波器芯片晶圆级封装结构及封装工艺 Download PDF

Info

Publication number
CN114157260B
CN114157260B CN202210123269.3A CN202210123269A CN114157260B CN 114157260 B CN114157260 B CN 114157260B CN 202210123269 A CN202210123269 A CN 202210123269A CN 114157260 B CN114157260 B CN 114157260B
Authority
CN
China
Prior art keywords
layer
metal
wafer
bonding
filter chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210123269.3A
Other languages
English (en)
Other versions
CN114157260A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202210123269.3A priority Critical patent/CN114157260B/zh
Publication of CN114157260A publication Critical patent/CN114157260A/zh
Application granted granted Critical
Publication of CN114157260B publication Critical patent/CN114157260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)

Abstract

本发明提出了一种滤波器芯片晶圆级封装结构及封装工艺。所述滤波器芯片晶圆级封装结构包括滤波器芯片晶圆和硅盖晶圆；所述滤波器芯片晶圆和硅盖晶圆上均设有多层金属叠加式金属键合层；所述滤波器芯片晶圆和硅盖晶圆通过所述多层金属叠加式金属键合层键合连接形成滤波器空腔。其中，所述滤波器空腔的厚度不少于2μm。所述封装结构及封装工艺能够有效降低工艺成本，并提高硅盖晶圆的机械强度。

Description

一种滤波器芯片晶圆级封装结构及封装工艺
技术领域
本发明提出了一种滤波器芯片晶圆级封装结构及封装工艺，属于薄膜滤波器技术领域。
背景技术
滤波器芯片晶圆级封装是薄膜滤波器制造过程中必不可少的环节，现有封装结构中，滤波晶圆上的电极引线金属衬底通常为包括金属粘合层和金属键合层两层金属膜结构。并且，通过蚀刻在硅盖晶圆上形成凹槽结构，用于形成滤波器腔体，这种方式存在以下两种缺陷：
第一：需要引入额外的光刻刻蚀工艺层次以在硅盖200上形成凹槽空腔结构，是额外的工艺成本。
第二：硅盖晶圆上的200倍刻蚀成密集的凹槽结构，形成很多个凸凹结构而产生应力集中点拐角处，影响硅盖的机械强度，导致后续晶圆级封装对硅盖的将薄不宜做薄，总体上影响封装芯片的结构强度和厚度。
发明内容
本发明提供了一种滤波器芯片晶圆级封装结构和封装工艺，用以解决现有技术中工艺成本过高，硅盖晶圆的机械强度不足导致封装芯片结构强度不足，无法降低厚度的问题，所采取的技术方案如下：
一种滤波器芯片晶圆级封装结构，所述滤波器芯片晶圆级封装结构包括滤波器芯片晶圆400和硅盖晶圆500；所述滤波器芯片晶圆400和硅盖晶圆500上均设有多层金属叠加式金属键合层；所述滤波器芯片晶圆400和硅盖晶圆500通过所述多层金属叠加式金属键合层键合连接形成滤波器空腔2000。其中，所述滤波器空腔2000的厚度不少于2μm。
进一步地，所述滤波器芯片晶圆400上设有的多层金属叠加式金属键合层包括电极引线金属衬垫PAD 420和芯片外围键合密封结构层430；所述硅盖晶圆500上设有的多层金属叠加式金属键合层包括第一键合金属层520和第二键合金属层530；所述滤波器芯片晶圆400通过所述电极引线金属衬垫PAD 420和所述芯片外围键合密封结构层430与所述硅盖晶圆500的第一键合金属层520和第二键合金属层530通过键合连接形成一个或多个滤波器空腔2000。其中，第一键合金属层520和第二键合金属层530是同样的材料的叠层，同样厚度；电极引线金属衬垫PAD 420和芯片外围键合密封结构层430是同样的材料的叠层，同样厚度。
进一步地，所述滤波器芯片晶圆400上还设有一个或多个滤波器芯片功能区域结构410；所述滤波器芯片功能区域结构410一一对应设置于所述滤波器空腔2000内部。
进一步地，所述电极引线金属衬垫PAD 420设置于所述滤波器芯片功能区域结构410的两侧；所述芯片外围键合密封结构层430设置在所述滤波器芯片功能区域结构410和所述电极引线金属衬垫PAD 420外围；所述硅盖晶圆500上设置的第一键合金属层520和第二键合金属层530分别垂直对齐于所述电极引线金属衬垫PAD 420和所述芯片外围键合密封结构层430。
当所述电极引线金属衬垫PAD 420为所述滤波器芯片功能区域结构410的两侧为一侧多个设置时，所述电极引线金属衬垫PAD 420为正方形结构，所述电极引线金属衬垫PAD 420与滤波器芯片功能区域结构410之间的垂直距离D1满足0.7D0≤D1≤1.2D0；所述电极引线金属衬垫PAD 420与所述芯片外围键合密封结构层430之间的垂直距离D2满足0.3D0≤D2≤0.6D0。其中，D0表示所述电极引线金属衬垫PAD 420的正方形结构的对角线长度。
进一步地，所述多层金属叠加式金属键合层采用三层金属叠加层结构或两层金属叠加层结构。所述多层金属叠加式金属键合层的叠层结构通过使用lift-off淀积或者化学镀层/电镀等工艺一次性形成。
进一步地，当所述金属叠加层结构采用三层金属叠加层结构时，所述三层金属叠加层结构包括金属粘附层、中间金属层和键合金属层；所述金属粘附层用于附着在所述滤波器芯片晶圆400和硅盖晶圆500上；所述中间金属层附着于所述金属粘附层上；所述键合金属层附着于所述中间金属层上。
进一步地，所述金属粘附层采用Cr薄膜层或者Ti薄膜层，所述金属粘附层的厚度小于0.5μm；所述中间金属层和键合金属层采用Ni薄膜层、Sn薄膜层、Au薄膜层和Cu薄膜层中的一种或多种；其中，所述Ni薄膜层、Sn薄膜层和Au薄膜层的厚度小于0.5μm；所述Cu薄膜层的厚度范围为3μm-6μm。
进一步地，在所述滤波器芯片晶圆400和硅盖晶圆500上，至少在一侧晶圆上的多层金属叠加式金属键合层采用三层金属叠加层结构，并且，当所述滤波器芯片晶圆400和硅盖晶圆500上只有一侧晶圆上的多层金属叠加式金属键合层采用三层金属叠加层结构时，所述三层金属叠加层结构的多层金属叠加式金属键合层的中间金属层采用Cu金属层制成；当所述滤波器芯片晶圆400和硅盖晶圆500上多层金属叠加式金属键合层均采用三层金属叠加层结构时，只有一侧晶圆上的所述三层金属叠加层结构的多层金属叠加式金属键合层的中间金属层采用Cu金属层制成。
一种滤波器芯片晶圆级封装工艺，所述滤波器芯片晶圆级封装工艺的工艺过程包括：
步骤1、在滤波器芯片晶圆400上形成若干个滤波器芯片功能区域结构410；
步骤2、在所述滤波器芯片晶圆400上的每个所述滤波器芯片功能区域结构410的两侧位置分别形成一个或多个电极引线金属衬垫PAD 420；并且，在所述电极引线金属衬垫PAD 420和所述滤波器芯片功能区域结构410的外围形成芯片外围键合密封结构层430；
步骤3、在硅盖晶圆500上形成与所述电极引线金属衬垫PAD垂直对齐的第一键合金属层520，同时，形成与所述芯片外围键合密封结构层430垂直对齐的第二键合金属层530；
步骤4、将所述滤波器芯片晶圆400与所述硅盖晶圆500进行对齐键合，形成滤波器空腔2000；
步骤5、对所述硅盖晶圆500未进行键合的一侧进行减薄处理，获得减薄后的硅盖晶圆500，并且，在所述硅盖晶圆500减薄处理的一侧表面上形成硅通孔TSV600；
步骤6、利用RDL金属层、UBM金属层和焊锡球在所述硅盖晶圆500未进行键合的一侧形成对外电气连接结构。
进一步地，步骤6所述利用RDL金属层、UBM金属层和焊锡球在所述硅盖晶圆500未进行键合的一侧形成对外电气连接结构，包括：
步骤601、在所述硅通孔TSV600的通孔表面上形成RDL金属层700，并且，所RDL金属层700延展于所述硅通孔TSV600一侧的硅盖晶圆500表面；
步骤602、在延展于所述硅通孔TSV600一侧的硅盖晶圆500表面上的所述RDL金属层700上形成所述UBM金属层720，并在所述UBM金属层720上设置焊锡球730；
步骤603、在裸露的硅盖晶圆500表面和RDL金属层700上形成一层钝化层710。
本发明有益效果：
本发明提出的一种滤波器芯片晶圆级封装结构及封装工艺通过金属叠层方式取代蚀刻在滤波器晶圆和硅盖晶圆上形成金属键合层，通过这种方式能够大幅度降低滤波器制造过程中的工艺流程环节，也能够大幅度降低工艺成本。同时，通过这种方式能够有效消除蚀刻过程在硅盖晶圆上产生的密集的凹槽结构，进而减少凹凸结构所产生的应力集中点，通过减少硅盖晶圆上的凹凸结构所产生的应力集中点的方式，能够有效提高硅盖晶圆的机械强度，进而能够在封装过程中增加硅盖晶圆减薄处理幅度，最大程度上将硅盖晶圆做到极其轻薄，进而在有效提高芯片封装结构强度的同时，最大程度上降低芯片封装结构的整体厚度。
附图说明
图1为本发明所述滤波器芯片晶圆级封装结构的结构示意图一；
图2为本发明所述滤波器芯片晶圆级封装结构的俯视图；
图3为本发明所述滤波器芯片晶圆级封装结构的结构示意图二；
图4为本发明所述滤波器芯片晶圆级封装结构的结构示意图三；
图5为本发明所述滤波器芯片晶圆级封装工艺的流程图；
（400，滤波器芯片晶圆；410，滤波器芯片功能区域结构；420，电极引线金属衬垫PAD；420a，PAD金属粘附层；420b，PAD中间金属层；420c键合金属层；430，芯片外围键合密封结构层；430a，外围键合金属粘附层；430b，外围键合中间金属层；430c，外围键合金属层；500，硅盖晶圆；520，第一键合金属层；520a，第一键合金属粘附层；520b，第一键合中间金属层；520c，第一键合金属层；530，第二键合金属层；530a，第二键合金属粘附层；530b，第二键合中间金属层；530c，第二键合金属层；600，硅通孔TSV；700，RDL金属层；710，钝化层；720，UBM金属层；730，焊锡球一；800，TSV电镀技术籽晶层；810，TSV填充金属层；820，焊锡球二；2000，滤波器空腔）。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例提出了一种滤波器芯片晶圆级封装结构，利用金属融熔键合、共晶键合实现贴硅盖并形成滤波器空腔的晶圆级封装。在滤波器晶圆、硅盖晶圆之上形成金属键合层的时候，加入Cu中间层以加厚整个金属叠层厚度，使得两边的金属叠层总厚度达到或超过3~6微米，直接实施键合，利用金属叠层本身的厚度形成足够高度的空腔，而不再需要刻蚀硅硅盖衬底以形成空腔：在滤波器晶圆或者硅盖晶圆之一的键合金属层中引入中间金属层Cu，增加厚度（高度）。如图1至图2所示，所述滤波器芯片晶圆级封装结构包括滤波器芯片晶圆400和硅盖晶圆500；所述滤波器芯片晶圆400和硅盖晶圆500上均设有多层金属叠加式金属键合层；所述滤波器芯片晶圆400和硅盖晶圆500通过所述多层金属叠加式金属键合层键合连接形成滤波器空腔2000。其中，所述滤波器空腔2000的厚度不少于2μm。
其中，所述滤波器芯片晶圆400上设有的多层金属叠加式金属键合层包括电极引线金属衬垫PAD 420和芯片外围键合密封结构层430；所述硅盖晶圆500上设有的多层金属叠加式金属键合层包括第一键合金属层520和第二键合金属层530；所述滤波器芯片晶圆400通过所述电极引线金属衬垫PAD 420和所述芯片外围键合密封结构层430与所述硅盖晶圆500的第一键合金属层520和第二键合金属层530通过键合连接形成一个或多个滤波器空腔2000。其中，第一键合金属层520和第二键合金属层530是同样的材料的叠层，同样厚度；电极引线金属衬垫PAD 420和芯片外围键合密封结构层430是同样的材料的叠层，同样厚度。
所述滤波器芯片晶圆400上还设有一个或多个滤波器芯片功能区域结构410；所述滤波器芯片功能区域结构410一一对应设置于所述滤波器空腔2000内部。
所述电极引线金属衬垫PAD 420设置于所述滤波器芯片功能区域结构410的两侧；所述芯片外围键合密封结构层430设置在所述滤波器芯片功能区域结构410和所述电极引线金属衬垫PAD 420外围；所述硅盖晶圆500上设置的第一键合金属层520和第二键合金属层530分别垂直对齐于所述电极引线金属衬垫PAD 420和所述芯片外围键合密封结构层430。
所述多层金属叠加式金属键合层采用三层金属叠加层结构或两层金属叠加层结构。所述多层金属叠加式金属键合层的叠层结构通过使用lift-off淀积或者化学镀层/电镀等工艺一次性形成。
当所述金属叠加层结构采用三层金属叠加层结构时，所述三层金属叠加层结构包括金属粘附层、中间金属层和键合金属层；所述金属粘附层用于附着在所述滤波器芯片晶圆400和硅盖晶圆500上；所述中间金属层附着于所述金属粘附层上；所述键合金属层附着于所述中间金属层上。
具体的，所述电极引线金属衬垫PAD 420包括PAD金属粘附层420a、PAD中间金属层420b和PAD键合金属层420c；所述PAD金属粘附层420a设置于所述滤波器芯片晶圆400的表面上；所述PAD中间金属层420b设置于所述PAD金属粘附层420a上方；所述PAD键合金属层420c设置于所述PAD中间金属层420b上方。所述芯片外围键合密封结构层430包括外围键合金属粘附层430a、外围键合中间金属层430b和外围键合金属层430c；所述外围键合金属粘附层430a设置于所述滤波器芯片晶圆400的表面上；所述外围键合中间金属层430b设置于所述外围键合金属粘附层430a上方；所述外围键合金属层430c设置于所述外围键合中间金属层430b上方。所述第一键合金属层520包括第一键合金属粘附层520a、第一键合中间金属层520b和第一键合金属层520c；所述第一键合金属粘附层520a设置于所述硅盖晶圆500的表面上；所述第一键合中间金属层520b设置于所述第一键合金属粘附层520a上方；所述第一键合金属层520c设置于所述第一键合中间金属层520b上方。所述第二键合金属层530包括第二键合金属粘附层530a、第二键合中间金属层530b和第二键合金属层530c；所述第二键合金属粘附层530a设置于所述硅盖晶圆500的表面上；所述第二键合中间金属层530b设置于所述第二键合金属粘附层530a上方；所述第二键合金属层530c设置于所述第二键合中间金属层530b上方。
所述金属粘附层采用Cr薄膜层或者Ti薄膜层，所述金属粘附层的厚度小于0.5μm；所述中间金属层和键合金属层采用Ni薄膜层、Sn薄膜层、Au薄膜层和Cu薄膜层中的一种或多种；其中，所述Ni薄膜层、Sn薄膜层和Au薄膜层的厚度小于0.5μm；所述Cu薄膜层的厚度范围为3μm-6μm。
在所述滤波器芯片晶圆400和硅盖晶圆500上，至少在一侧晶圆上的多层金属叠加式金属键合层采用三层金属叠加层结构，并且，当所述滤波器芯片晶圆400和硅盖晶圆500上只有一侧晶圆上的多层金属叠加式金属键合层采用三层金属叠加层结构时，所述三层金属叠加层结构的多层金属叠加式金属键合层的中间金属层采用Cu金属层制成；当所述滤波器芯片晶圆400和硅盖晶圆500上多层金属叠加式金属键合层均采用三层金属叠加层结构时，只有一侧晶圆上的所述三层金属叠加层结构的多层金属叠加式金属键合层的中间金属层采用Cu金属层制成。
其中，所述多层金属叠加式金属键合层的各层所采用的金属组合如表1所示
表1
Figure 498189DEST_PATH_IMAGE001
上述技术方案的效果为：本实施例提出的一种滤波器芯片晶圆级封装结构通过金属叠层方式取代蚀刻在滤波器晶圆和硅盖晶圆上形成金属键合层，通过这种方式能够大幅度降低滤波器制造过程中的工艺流程环节，也能够大幅度降低工艺成本。同时，通过这种方式能够有效消除蚀刻过程在硅盖晶圆上产生的密集的凹槽结构，进而减少凹凸结构所产生的应力集中点，通过减少硅盖晶圆上的凹凸结构所产生的应力集中点的方式，能够有效提高硅盖晶圆的机械强度，进而能够在封装过程中增加硅盖晶圆减薄处理幅度，最大程度上将硅盖晶圆做到极其轻薄，进而在有效提高芯片封装结构强度的同时，最大程度上降低芯片封装结构的整体厚度。
本发明的一个实施例，当所述电极引线金属衬垫PAD 420为所述滤波器芯片功能区域结构410的两侧为一侧多个设置时，所述电极引线金属衬垫PAD 420为正方形结构，所述电极引线金属衬垫PAD 420与滤波器芯片功能区域结构410之间的垂直距离D1满足0.7D0≤D1≤1.2D0；所述电极引线金属衬垫PAD 420与所述芯片外围键合密封结构层430之间的垂直距离D2满足0.3D0≤D2≤0.6D0。其中，D0表示所述电极引线金属衬垫PAD 420的正方形结构的对角线长度。
上述技术方案的效果为：通过上述方式能够有效保证为滤波器芯片功能区域结构提供足够的空腔空间的情况下，最大限度限制电极引线金属衬垫PAD和芯片外围键合密封结构层的位置关系和距离，进而通过电极引线金属衬垫PAD和芯片外围键合密封结构层的位置关系和距离的限制有效降低凹槽部分的垂直跨度距离，间接的限制硅盖晶圆中凹槽部分的垂直跨度距离，进而能够在出现空腔高度形成相对较高的情况下，有效提高对应的硅盖晶圆的机械强度，防止凹槽跨度过大导致机械强度降低的问题发生。
本发明实施例提出了一种滤波器芯片晶圆级封装工艺，如图5所示，所述滤波器芯片晶圆级封装工艺的工艺过程包括：
步骤1、在滤波器芯片晶圆400上形成若干个滤波器芯片功能区域结构410；
步骤2、在所述滤波器芯片晶圆400上的每个所述滤波器芯片功能区域结构410的两侧位置分别形成一个或多个电极引线金属衬垫PAD 420；并且，在所述电极引线金属衬垫PAD 420和所述滤波器芯片功能区域结构410的外围形成芯片外围键合密封结构层430；
步骤3、在硅盖晶圆500上形成与所述电极引线金属衬垫PAD垂直对齐的第一键合金属层520，同时，形成与所述芯片外围键合密封结构层430垂直对齐的第二键合金属层530；
步骤4、将所述滤波器芯片晶圆400与所述硅盖晶圆500进行对齐键合，形成滤波器空腔2000；
步骤5、对所述硅盖晶圆500未进行键合的一侧进行减薄处理，获得减薄后的硅盖晶圆500，并且，在所述硅盖晶圆500减薄处理的一侧表面上形成硅通孔TSV600；
步骤6、利用RDL金属层、UBM金属层和焊锡球在所述硅盖晶圆500未进行键合的一侧形成对外电气连接结构。其中，外电气连接结构的形成结构如图3和图4所示。
其中，步骤6所述利用RDL金属层、UBM金属层和焊锡球在所述硅盖晶圆500未进行键合的一侧形成对外电气连接结构，可以通过直接在TSV上做Bump，完成对外电气连接，完成晶圆级封装，也可以通过如下过程完成封装：
步骤601、在所述硅通孔TSV600的通孔表面上形成RDL金属层700，并且，所RDL金属层700延展于所述硅通孔TSV600一侧的硅盖晶圆500表面；
步骤602、在延展于所述硅通孔TSV600一侧的硅盖晶圆500表面上的所述RDL金属层700上形成所述UBM金属层720，并在所述UBM金属层720上设置焊锡球一730；
步骤603、在裸露的硅盖晶圆500表面和RDL金属层700上形成一层钝化层710，完成晶圆级封装。
上述技术方案的效果为：本实施例提出的一种滤波器芯片晶圆级封装工艺通过金属叠层方式取代蚀刻在滤波器晶圆和硅盖晶圆上形成金属键合层，通过这种方式能够大幅度降低滤波器制造过程中的工艺流程环节，也能够大幅度降低工艺成本。同时，通过这种方式能够有效消除蚀刻过程在硅盖晶圆上产生的密集的凹槽结构，进而减少凹凸结构所产生的应力集中点，通过减少硅盖晶圆上的凹凸结构所产生的应力集中点的方式，能够有效提高硅盖晶圆的机械强度，进而能够在封装过程中增加硅盖晶圆减薄处理幅度，最大程度上将硅盖晶圆做到极其轻薄，进而在有效提高芯片封装结构强度的同时，最大程度上降低芯片封装结构的整体厚度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种滤波器芯片晶圆级封装结构，其特征在于，所述滤波器芯片晶圆级封装结构包括滤波器芯片晶圆和硅盖晶圆；所述滤波器芯片晶圆和硅盖晶圆上均设有多层金属叠加式金属键合层；所述滤波器芯片晶圆和硅盖晶圆通过所述多层金属叠加式金属键合层键合连接形成滤波器空腔；所述滤波器芯片晶圆上设有的多层金属叠加式金属键合层包括电极引线金属衬垫PAD和芯片外围键合密封结构层；所述硅盖晶圆上设有的多层金属叠加式金属键合层包括第一键合金属层和第二键合金属层；所述滤波器芯片晶圆通过所述电极引线金属衬垫PAD和所述芯片外围键合密封结构层与所述硅盖晶圆的第一键合金属层和第二键合金属层通过键合连接形成一个或多个滤波器空腔。
2.根据权利要求1所述滤波器芯片晶圆级封装结构，其特征在于，所述滤波器芯片晶圆上还设有一个或多个滤波器芯片功能区域结构；所述滤波器芯片功能区域结构一一对应设置于所述滤波器空腔内部。
3.根据权利要求2所述滤波器芯片晶圆级封装结构，其特征在于，所述电极引线金属衬垫PAD设置于所述滤波器芯片功能区域结构的两侧；所述芯片外围键合密封结构层设置在所述滤波器芯片功能区域结构和所述电极引线金属衬垫PAD外围；所述硅盖晶圆上设置的第一键合金属层和第二键合金属层分别垂直对齐于所述电极引线金属衬垫PAD和所述芯片外围键合密封结构层。
4.根据权利要求1所述滤波器芯片晶圆级封装结构，其特征在于，所述多层金属叠加式金属键合层采用三层金属叠加层结构或两层金属叠加层结构。
5.根据权利要求1所述滤波器芯片晶圆级封装结构，其特征在于，当所述多层金属叠加式金属键合层采用三层金属叠加层结构时，所述三层金属叠加层结构包括金属粘附层、中间金属层和键合金属层；所述金属粘附层用于附着在所述滤波器芯片晶圆和硅盖晶圆上；所述中间金属层附着于所述金属粘附层上；所述键合金属层附着于所述中间金属层上。
6.根据权利要求5所述滤波器芯片晶圆级封装结构，其特征在于，所述金属粘附层采用Cr薄膜层或者Ti薄膜层，所述金属粘附层的厚度小于0.5μm；所述中间金属层采用Cu薄膜层；所述键合金属层采用Ni薄膜层、Sn薄膜层、Au薄膜层和Cu薄膜层中的一种或多种；其中，所述Ni薄膜层、Sn薄膜层和Au薄膜层的厚度小于0.5μm；所述Cu薄膜层的厚度范围为3μm-6μm。
7.根据权利要求1所述滤波器芯片晶圆级封装结构，其特征在于，在所述滤波器芯片晶圆和硅盖晶圆上，至少在一侧晶圆上的多层金属叠加式金属键合层采用三层金属叠加层结构，并且，当所述滤波器芯片晶圆和硅盖晶圆上只有一侧晶圆上的多层金属叠加式金属键合层采用三层金属叠加层结构时，所述三层金属叠加层结构的多层金属叠加式金属键合层的中间金属层采用Cu金属层制成；当所述滤波器芯片晶圆和硅盖晶圆上多层金属叠加式金属键合层均采用三层金属叠加层结构时，只有一侧晶圆上的所述三层金属叠加层结构的多层金属叠加式金属键合层的中间金属层采用Cu金属层制成。
8.一种滤波器芯片晶圆级封装工艺，其特征在于，所述滤波器芯片晶圆级封装工艺的工艺过程包括：
步骤1、在滤波器芯片晶圆上形成若干个滤波器芯片功能区域结构；
步骤2、在所述滤波器芯片晶圆上的每个所述滤波器芯片功能区域结构的两侧位置分别形成多个电极引线金属衬垫PAD；并且，在所述电极引线金属衬垫PAD和所述滤波器芯片功能区域结构的外围形成芯片外围键合密封结构层；
步骤3、在硅盖晶圆上形成与所述电极引线金属衬垫PAD垂直对齐的第一键合金属层，同时，形成与所述芯片外围键合密封结构层垂直对齐的第二键合金属层；步骤4、将所述滤波器芯片晶圆与所述硅盖晶圆进行对齐键合，形成滤波器空腔；
步骤5、对所述硅盖晶圆未进行键合的一侧进行减薄处理，获得减薄后的硅盖晶圆，并且，在所述硅盖晶圆减薄处理的一侧表面上形成硅通孔TSV；
步骤6、利用RDL金属层、UBM金属层和焊锡球在所述硅盖晶圆未进行键合的一侧形成对外电气连接结构。
9.根据权利要求8所述滤波器芯片晶圆级封装工艺，其特征在于，步骤6所述利用RDL金属层、UBM金属层和焊锡球在所述硅盖晶圆未进行键合的一侧形成对外电气连接结构，包括：
步骤601、在所述硅通孔TSV的通孔表面上形成RDL金属层，并且，所RDL金属层延展于所述硅通孔TSV一侧的硅盖晶圆表面；
步骤602、在延展于所述硅通孔TSV一侧的硅盖晶圆表面上的所述RDL金属层上形成所述UBM金属层，并在所述UBM金属层上设置焊锡球；
步骤603、在裸露的硅盖晶圆表面和RDL金属层上形成一层钝化层。
CN202210123269.3A 2022-02-10 2022-02-10 一种滤波器芯片晶圆级封装结构及封装工艺 Active CN114157260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210123269.3A CN114157260B (zh) 2022-02-10 2022-02-10 一种滤波器芯片晶圆级封装结构及封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210123269.3A CN114157260B (zh) 2022-02-10 2022-02-10 一种滤波器芯片晶圆级封装结构及封装工艺

Publications (2)

Publication Number Publication Date
CN114157260A CN114157260A (zh) 2022-03-08
CN114157260B true CN114157260B (zh) 2022-05-20

Family

ID=80450158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210123269.3A Active CN114157260B (zh) 2022-02-10 2022-02-10 一种滤波器芯片晶圆级封装结构及封装工艺

Country Status (1)

Country Link
CN (1) CN114157260B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115882811A (zh) * 2023-02-09 2023-03-31 深圳新声半导体有限公司 一种声表面波滤波器的封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728790A (zh) * 2019-01-16 2019-05-07 厦门云天半导体科技有限公司 一种滤波器的晶圆级封装结构及其工艺
CN110729979A (zh) * 2019-09-30 2020-01-24 中国电子科技集团公司第二十六研究所 一种薄膜体声波滤波器晶圆级封装方法及其结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393874B (zh) * 2007-09-21 2010-04-14 中芯国际集成电路制造(上海)有限公司 基于硅通孔的三维堆叠封装方法
JP6392654B2 (ja) * 2014-02-04 2018-09-19 エイブリック株式会社 光センサ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728790A (zh) * 2019-01-16 2019-05-07 厦门云天半导体科技有限公司 一种滤波器的晶圆级封装结构及其工艺
CN110729979A (zh) * 2019-09-30 2020-01-24 中国电子科技集团公司第二十六研究所 一种薄膜体声波滤波器晶圆级封装方法及其结构

Also Published As

Publication number Publication date
CN114157260A (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
KR101191492B1 (ko) 반도체 장치 및 그 제조 방법
US9373610B2 (en) Process for forming package-on-package structures
US11961791B2 (en) Package structures and methods for forming the same
US9379081B2 (en) Semiconductor device package and method of the same
US11211350B2 (en) Semiconductor package and manufacturing method thereof
JP2009071095A (ja) 半導体装置の製造方法
JP2013105840A (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
EP3361502B1 (en) Semiconductor package with rigid under bump metallurgy (ubm) stack
WO2021232891A1 (zh) 一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法
US20090243081A1 (en) System and method of forming a wafer scale package
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
CN114157260B (zh) 一种滤波器芯片晶圆级封装结构及封装工艺
US20230378055A1 (en) Semiconductor package with improved interposer structure
KR101890711B1 (ko) 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법
US20090127705A1 (en) Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
CN115881705A (zh) 封装结构及封装方法
US8575749B2 (en) Semiconductor device and method for fabricating the same
CN113097167A (zh) 半导体封装结构及其制造方法
CN108461464B (zh) 半导体封装结构及其制造方法
TW201543621A (zh) 半導體元件封裝結構及其形成方法
JP5581064B2 (ja) 半導体装置
TWI426588B (zh) 封裝結構以及封裝製程
US8476760B2 (en) Electroplated posts with reduced topography and stress
CN110690119A (zh) 半导体装置及半导体装置的制造方法
TWI824623B (zh) 晶片結構及其製法、半導體封裝結構及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant