CN114144880A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN114144880A
CN114144880A CN202080050953.2A CN202080050953A CN114144880A CN 114144880 A CN114144880 A CN 114144880A CN 202080050953 A CN202080050953 A CN 202080050953A CN 114144880 A CN114144880 A CN 114144880A
Authority
CN
China
Prior art keywords
power semiconductor
conductive pattern
wiring
semiconductor chips
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080050953.2A
Other languages
English (en)
Inventor
增田彻
早川诚一
高柳雄治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN114144880A publication Critical patent/CN114144880A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Abstract

本发明提供一种功率半导体模块，其在绝缘基板上并列配置有多个半导体芯片，能够实现半导体芯片的高密度安装，且半导体芯片间的动作特性差少、可靠性高。功率半导体模块具备：绝缘基板；第一导电图案，其配置在所述绝缘基板上；多个功率半导体芯片，其配置在所述第一导电图案上；架桥形状的第一布线，其将多个所述功率半导体芯片各自的栅极电极彼此直接连接；以及架桥形状的第二布线，其将多个所述功率半导体芯片各自的源极电极彼此直接连接，将所述第一布线沿着所述第二布线配置成与所述第二布线所成的角度在30度以内。

Description

功率半导体模块
技术领域
本发明涉及功率半导体模块的结构，特别是涉及适用于使用了SiC基板的SiC功率半导体模块的有效的技术。
背景技术
在工业设备、电气铁道车辆、混合动力汽车、电动汽车等的电力控制、电动机控制中使用电力变换器，由功率半导体模块、电容器等电气部件、连接它们的布线、对由于电气部件的电力损耗而产生的发热进行散热的散热器等构成。
对于电力变换器，一直以来持续地要求降低其体积和重量。例如，在电动汽车中，能够在通过电力变换器的小型化而得到的空间搭载蓄电池等新电气部件来提高行驶距离的延长等附加价值，或者，能够实现进一步扩大乘车空间来提高乘客的舒适性等的改善。因此，对于构成电力变换器的功率半导体模块，要求增大额定电流值的同时使其体积小型化。同样地，散热器也需要减小体积。
作为应对这些主要电气部件的小型化的要求的手段之一，有将SiC(Siliconcarbide：碳化硅)制、GaN(Gallium nitride：氮化镓)制的化合物半导体芯片应用于功率半导体模块的方法。化合物半导体芯片与以往使用的使用Si(silicon：硅)的半导体芯片相比，具有开关速度为高速、同时工作温度的上限为更高温等优点。通过高速动作能够降低开关时的损耗，而且由于能够进行高温动作，因此能够将散热性抑制得较低。因此，具有能够将散热器的体积设计得较小的优点。
另一方面，这些化合物半导体芯片与Si半导体芯片相比，由于基板的晶体缺陷、制作工艺的问题而导致芯片成品率低，因此将芯片外形尺寸设定得较小而提高成品率。因此，为了构成满足预定的额定电流的功率半导体模块，需要将多个化合物半导体芯片并联连接而安装于模块内的绝缘基板。
作为本技术领域的背景技术，例如有专利文献1那样的技术。在专利文献1中公开了“在绝缘基板2上并列配置多个晶体管元件5和二极管元件31的结构”(图5)，在绝缘基板2的表面，除了连接多个晶体管元件5的集电极电极(或者漏极电极)和二极管元件31的阴极电极的布线图案3B之外，还配置有经由连接端子36连接各晶体管元件5的发射极电极(或者源极电极)和二极管元件31的阳极电极的布线图案3A、连接各晶体管元件5的栅极电极的布线图案3C、以及用于与栅极电极布线成对的源极感测布线的布线图案3D。
另外，在专利文献2中公开了“作为用于使多个区段1并行动作的布线构造，在多个区段1间的栅极电极焊盘(gate electrode pad)间的连接中使用利用了导线(铝制)的架桥形状的连接布线7，将3个区段1的栅极电极焊盘与栅极电极端子43连接的结构”(图1)，通过将多个区段1的栅极电极焊盘一起与栅极电极端子43连接，从而使栅极电极端子43所需的面积减少。
现有技术文献
专利文献
专利文献1：日本特开2015-142059号公报
专利文献2：日本特开2004-289103号公报
发明内容
发明所要解决的课题
正在推进向功率半导体模块的导入的化合物半导体芯片为了提高成品率而与现有的Si制芯片相比芯片外形尺寸变得小型，因此与现有技术相比能够进一步在功率半导体芯片搭载基板上搭载更多的功率半导体芯片成为第一课题。
为了使功率半导体模块小型化或者增加搭载于内部的功率半导体芯片的搭载芯片数，如上述专利文献2那样，将搭载于功率半导体芯片搭载基板的多个功率半导体芯片间的栅电极间用架桥形状的布线进行连接是有效的。
另一方面，为了最大限度地灵活运用功率半导体芯片的性能，需要使在功率半导体模块的栅极驱动用的端子观测到的栅极驱动电压与搭载于功率半导体模块的功率半导体芯片的栅极驱动电压波形无差异地追随。
如果能够进行这样的追随，则能够将因开关而产生的噪声电压抑制在功率半导体芯片的栅极额定电压的范围内，并且能够将栅极驱动波形设定为高速或者尽可能大的电压，能够最大限度地灵活运用功率半导体芯片的性能。
在上述专利文献2的结构中，由于开关时产生的噪声电压，在功率半导体模块的栅极驱动用的端子观测到的栅极驱动电压与搭载于模块内的基板的功率半导体芯片的栅极驱动电压波形中产生差异。
化合物半导体芯片具有与现有的Si制芯片相比导通时的等效电阻小、另外开关时的损耗小的优点，但为了在功率半导体模块中发挥该优点，需要进行适当的栅极驱动，相对于现有技术，减小在功率半导体模块的栅极驱动用的端子观测到的栅极驱动电压与搭载于功率半导体模块的功率半导体芯片的栅极驱动电压波形的差异成为第二课题。
上述专利文献1的结构(图5)是晶体管元件5和二极管元件31等半导体元件在绝缘基板2中所占的面积的比例为50％以下，半导体元件的表面安装效率低的构造。如上所述，为了构成满足预定的额定电流的小型的功率半导体模块，需要提高表面安装效率，例如，期望减少布线图案3A、布线图案3C、布线图案3D的图案面积。
另外，在上述专利文献2(图1)的结构中，栅极驱动电压的控制性成为课题。在专利文献2中，由于将大电流的源极电流流通的源极电极端子41兼用作栅极控制信号的控制基准信号的输入端子，因此开关时因主电流流通的路径的阻抗而在栅极电极端子43与源极电极端子41之间的栅极驱动电压上重叠噪声电压。因桥接形状连接布线(导线)6、源极电极端子41的布线图案而产生成为噪声电压的原因的阻抗。
栅极电极端子43与源极电极端子41之间的电压能够作为功率半导体模块的端子电压来测定，但成为不同于功率半导体模块内部的功率半导体芯片的栅极电极与源极电极之间的栅极驱动电压的瞬态响应波形。
即，在功率半导体模块的端子中明确的栅极驱动电压与功率半导体模块内部的功率半导体芯片的栅极驱动电压中产生差异，因此可以说功率半导体模块的栅极驱动电压的控制性差，难以在电压、电流的额定范围内以最大性能驱动功率半导体芯片。
因此，本发明的目的在于提供一种在绝缘基板上并列配置有多个半导体芯片的功率半导体模块中，能够实现半导体芯片的高密度安装，并且半导体芯片间的动作特性差少，可靠性高的功率半导体模块。
用于解决课题的手段
为了解决上述课题，本发明的特征在于，具备：绝缘基板；第一导电图案，其配置在所述绝缘基板上；多个功率半导体芯片，其配置在所述第一导电图案上；架桥形状的第一布线，其将多个所述功率半导体芯片各自的栅极电极彼此直接连接；以及架桥形状的第二布线，其将多个所述功率半导体芯片各自的源极电极彼此直接连接，将所述第一布线沿着所述第二布线配置成与所述第二布线所成的角度在30度以内。
发明效果
根据本发明，在绝缘基板上并列配置有多个半导体芯片的功率半导体模块中，能够实现半导体芯片的高密度安装，并且半导体芯片间的动作特性差少、可靠性高的功率半导体模块。
由此，能够同时实现电力变换器的小型化和可靠性提高。
上述以外的课题、结构以及效果通过以下的实施方式的说明而变得明确。
附图说明
图1是表示本发明的实施例1的功率半导体模块的内部结构的图。
图2是表示现有的功率半导体模块的内部结构的图。
图3是图1所示的功率半导体模块的等效电路图。
图4是用于验证本发明的效果的计算电路的概要图。
图5是表示本发明的效果的一例的图。
图6是现有的功率半导体模块的等效电路图。
图7是现有的功率半导体模块的等效电路图。
图8是表示本发明的效果的一例的图。
图9是表示本发明的实施例2的功率半导体模块的内部结构的图。
图10是表示本发明的实施例3的功率半导体模块的内部结构的图。
具体实施方式
以下，使用附图对本发明的实施例进行说明。此外，在各附图中，对相同的结构标注相同的符号，对于重复的部分省略其详细的说明。
实施例1
参照图1至图8，对本发明的实施例1的功率半导体模块进行说明。
在本实施例中，使用例子来示出了本发明能够同时实现如下功能：1)能够提高内置于功率半导体模块的功率半导体芯片搭载基板(主基板)中的多个功率半导体芯片的搭载效率；2)通过降低与开关时的功率半导体模块的栅极控制端子-源极控制端子间电压Vgs重叠的噪声电压，能够提高栅极控制性。
通过使可观测的栅极控制端子-源极控制端子间的电压Vgs的瞬态响应(transient response)波形接近于向搭载于功率半导体模块内的功率半导体芯片的栅极电极与源极电极间施加的电压Vgschip的瞬态响应波形，能够掌握开关时的Vgschip的电压趋势而辨别针对其额定电压的动作裕度、针对误动作的动作裕度。
其结果，在功率半导体模块不发生超过额定、误动作的范围内，能够最大限度地将该主电压和主电压在开关时时间变化的比例(dv/dt和di/dt)设定得较高。
例如，在Vgs上重叠了噪声电压的情况下，与实际的Vgschip的瞬态波形相比，可预测针对额定电压的裕度较少，不得不将dv/dt和di/dt设定为较小的值，因此产生开关损耗变大的问题。
首先，对搭载于功率半导体芯片搭载基板(主基板)的多个功率半导体芯片的配置进行说明。在将功率半导体芯片配置在绝缘基板上(芯片搭载基板上)时，需要确保芯片间的绝缘距离，形成开关元件芯片(在此以MOSFET芯片为例进行说明)的栅极控制布线。在上述专利文献1的图5中，在绝缘基板(芯片搭载基板)2上划分区域，作为栅极控制布线图案而设置布线图案3C，作为源极控制布线图案而设置布线图案3D。
图1表示本实施例的功率半导体模块的内部结构。(a)是平面图，(b)是(a)的A-A’截面图。图1是搭载了MOSFET型功率半导体芯片的2in1模块的内部结构。将1片功率半导体芯片搭载基板100经由焊料接合层9配置在底板(baseplate)300上。功率半导体芯片搭载基板100同时搭载2in1模块的上臂用功率半导体芯片和下臂用功率半导体芯片。
作为2in1模块的高电位端子(P端子)的漏极1端子51与功率半导体芯片搭载基板100的漏极1供电点51连接，作为中间电位端子(AC端子)的漏极2端子64与功率半导体芯片搭载基板100的漏极2供电点64连接，作为低电位端子(N端子)的源极2端子63(63A、63B)与功率半导体芯片搭载基板100的源极2供电点63(63A、63B)连接。
将进行功率半导体模块的上臂的栅极控制的控制端子即栅极1控制端子91经由键合线31与搭载于功率半导体芯片搭载基板100的功率半导体芯片13的栅极电极连接。将上臂的源极感测1控制端子92经由键合线32与功率半导体芯片13的源极电极连接。
同样地，将下臂的栅极2控制端子93经由键合线41与搭载于功率半导体芯片搭载基板100的功率半导体芯片23的栅极电极连接。另外，将下臂的源极感测2控制端子94经由键合线42与功率半导体芯片23的源极电极连接。
用于观测上下臂的漏极电压的漏极感测1控制端子52与漏极感测1供电点52连接，漏极感测2控制端子62与漏极感测2供电点62连接。如上所述，将功率半导体模块的端子与功率半导体芯片搭载基板100的端子电连接。
此外，在图1中，没有图示漏极1端子、漏极感测1控制端子、漏极2端子、漏极感测2控制端子、源极2端子的各端子，但这些端子是从功率半导体芯片搭载基板100的供电点电连接的导电性的端子，当然对于施加在该端子间的电压、流通的电流具有充分的耐电压性和耐电流性。
在功率半导体芯片搭载基板100中，在绝缘基板99的一面设置漏极1导电图案1(高电位P施加图案)、漏极2导电图案2(中间电位AC施加图案)和源极2导电图案3(低电位N施加图案)，在另一面设置背面导电图案5。
漏极1导电图案1经由焊料接合层10与设置于多个纵型构造的功率半导体芯片11～13的背面的漏极电极电连接，并且设为能够连接功率半导体模块的漏极1端子51、用于电位观测的漏极1控制端子52的形状。
在上臂用功率半导体芯片11～13流通的电流从功率半导体芯片11～13的源极电极焊盘502经由多个键合线35A、35B、35C流向配置于功率半导体芯片搭载基板100的漏极2导电图案2。为了流过数百A到数千A的大电流，将漏极1导电图案1、漏极2导电图案2和源极2导电图案3的截面积设计为不会因流通引起的发热而熔断的值。
漏极2导电图案2为能够将漏极2端子64与用于电位观测的漏极2控制端子62连接的形状，并且经由焊料接合层10与设置在下臂用功率半导体芯片21～23的背面的漏极电极电连接。
功率半导体芯片11～13的栅极电极焊盘501通过连续地配置有架桥形状的导线的键合线31与栅极控制端子91电连接。
另外，与作为主电流路径的键合线35A、35B、35C不同地，配置将功率半导体芯片11～13的源极电极焊盘502间连接的键合线32而与功率半导体模块的源极感测控制端子92电连接。
在下臂用功率半导体芯片21～23流通的电流从功率半导体芯片21～23的源极电极焊盘502经由多个键合线45A、45B、45C流向配置在功率半导体芯片搭载基板100上的源极2导电图案3。源极2导电图案3设为能够将源极2端子63A、63B连接的形状。
另外，功率半导体芯片21～23的栅极电极焊盘501通过连续配置有架桥形状的导线的键合线41与栅极控制端子93电连接。另外，与作为主电流路径的键合线45A、45B、45C不同地，配置将功率半导体芯片21～23的源极电极焊盘502间连接的键合线42，而与功率半导体模块的源极感测控制端子94电连接。
在本实施例中示出了以不经由布线图案而将栅极电极焊盘501彼此以及源极电极焊盘502彼此直接连接的方式连续配置上述的架桥形状的键合线41、42，从而不需要上述专利文献1所记载的栅极控制布线图案和源极控制布线图案(布线图案3C、3D)的情形。作为其效果，能够在搭载预定数量的功率半导体芯片的同时实现小面积的功率半导体芯片搭载基板。或者，能够在维持预定的功率半导体芯片搭载基板的面积的同时，增加搭载于基板的功率半导体芯片个数、芯片总面积。
在本实施例中，与将功率半导体芯片11、12、13的各栅极电极焊盘501之间连续连接的键合线31同样地，具有如下特征：设置将各源极电极焊盘502之间连续连接的键合线32，确保电绝缘的同时接近地配置，并使其配置方向大致并行(大致平行)。
开关时的功率半导体芯片的栅极控制电流和源极控制电流的相位为反相，交流地从键合线31经由功率半导体芯片的栅极电极焊盘501以及源极电极焊盘502向键合线32产生交流电流回路。通过将键合线31和32的配置方向设定为并行(平行)或者接近于并行(平行)的夹角，能够在键合线31和32间产生负的互感，降低交流电流回路的回路电感Lgloop。
另外，为了有效地降低交流电流回路的回路电感Lgloop，需要将键合线31和32所成的角度维持在30度以内，更优选在20度以内沿着键合线31对键合线32进行布线。
通过降低回路电感Lgloop，能够实现使从功率半导体模块的栅极控制端子91或93和源极感测控制端子92或94对模块内部进行预测的栅极回路电感减小，因此能够抑制在与功率半导体模块的栅极驱动电路(未图示)之间产生的谐振，能够抑制开关时在栅极控制端子91或93与源极感测控制端子92或94间电压Vgs中产生的振动噪声电压。
并且，在本实施例中，将键合线31和32分别与配置在功率半导体模块的树脂壳体310上的栅极1控制端子91、源极感测1控制端子92连接，将键合线41和42分别与配置在功率半导体模块的树脂壳体310上的栅极2控制端子93、源极感测2控制端子94连接，从而不需要在功率半导体芯片搭载基板100上配置专用导电图案，能够实现小面积的功率半导体芯片搭载基板100。由此，能够进一步提高增加搭载于基板的功率半导体芯片个数、芯片总面积的效果，并且还能够同时得到抑制Vgs中产生的振动噪声电压的效果。
另外，图1所示的本实施例的结构具有在上臂用功率半导体芯片11～13与下臂用功率半导体芯片21～23之间配置源极2导电图案3的特征。在图1的被虚线围住的区域，设为在漏极2导电图案2中流动的电流与在源极2导电图案3中流动的电流并行地相邻的配置，但由于在导体图案2、3中分别流动的电流方向为相反方向，因此产生负的互感，是能够降低在被虚线围住的区域中产生的电感的值的配置。由此，能够降低开关时的噪声电压。
即，当限定于图1的被虚线围住的区域进行观察时，在金属图案1(第一导电图案)与金属图案2(第二导电图案)之间，与金属图案2(第二导电图案)相邻地配置有金属图案3(第三导电图案)，在金属图案2(第二导电图案)和金属图案3(第三导电图案)各自的导电图案中流动的电流方向相差180°。
另外，通过源极2导电图案3，具有能够在逆变器支腿(inverter leg)的上下臂的栅极布线间(31-41间)、以及源极感测(source sense)布线间(32-42间)设置距离而降低磁干扰的效果。
图1的(b)表示俯视图(a)所记载的单点划线的线段A-A’的截面图。在截面图中，示出了向上方凸出的架桥形状的导线31的形状例，但其形状在能够实现连接功率半导体芯片间的功能、确保与功率半导体芯片搭载基板100上的其他布线的绝缘性的范围内没有限定。即，并不限定于通过键合线的连接，即使使用键合带(bonding ribbon)、窄幅的导体也能够得到同样的效果。
另外，在截面构造中，例示了通过焊料接合层9将功率半导体芯片搭载基板100连接于底板300的例子，但对于其连接手段也没有限定。
图2是表示为了容易理解本发明的结构而作为比较例示出的现有的功率半导体模块的内部结构的图。使图1的功率半导体芯片搭载基板100和功率半导体芯片的个数相等。在图2所示的功率半导体芯片搭载基板101中，例如对上臂用功率半导体芯片11～13进行说明，配置栅极导电图案4并经由键合线31A、31B、31C将功率半导体芯片11～13的栅极电极焊盘501之间进行连接。同样地，配置源极感测导电图案5并经由键合线32A、32B、32C将功率半导体芯片11～13的源极电极焊盘502之间进行连接。
这些导电图案4和5是用于进行图2所例示的3个功率半导体芯片11～13的栅极驱动所需的导电图案。成为沿着所配置的功率半导体芯片的配置的形状，同时需要连接多个键合线31A～31C、32A～32C的面积。
相对于图2所示的现有的功率半导体芯片搭载基板101，图1所示的本实施例的功率半导体芯片搭载基板100能够将其面积减少到80％。此外，上述的降低率虽然受到应用于功率半导体芯片搭载基板的设计规则的影响，但显然通过本实施例(图1)所示的功率半导体芯片搭载基板100的结构能够得到面积降低效果。
图1所示的本实施例是在搭载于该功率半导体芯片搭载基板100的功率半导体芯片的种类为1种的情况下，例如搭载多个内包二极管的MOSFET型功率半导体芯片的例子。例如，在功率半导体芯片的种类为IGBT芯片和二极管芯片这2种的情况下，或IGBT芯片和SBD芯片这2种的情况下，或MOSFET和SBD芯片这2种的情况下，也能够得到本实施例所示的效果。
特别是，在使用MOSFET型功率半导体芯片、能够进行反向流通的IGBT型功率半导体芯片等能够在1种芯片中进行正向流通和回流方向(反向)流通的功率半导体芯片的情况下，本发明的效果的程度大。
因此，优选本实施例的多个功率半导体芯片11～13、21～23的每一个均具有电流开关功能和回流功能。
此外，在图1中，将漏极1端子51、漏极2端子64、源极2端子63的供电点各图示了1个，但当然也可以根据在端子流通的电流值来增加其供电点数。
接着，使用本实施例来说明能够提高开关时的功率半导体模块的栅极控制性的情况。图3是相当于图1所示的功率半导体模块的简易等效电路601。关于上臂电路，以下对其结构进行叙述。将表示MOSFET型功率半导体芯片的3个MOSFET符号M11～M13的栅极经由作为键合线的等效表现的电感Lg1和Lg2来连接，同样地，将源极感测经由电感Lss1和Lss2来连接。
MOSFET M13的栅极经由电感Lg3与相当于栅极1控制端子91的节点91连接。MOSFETM13的源极经由电感Lss3与相当于源极感测1控制端子92的节点92连接。为了将图1所示的键合线31和32配置成并行或接近并行的夹角，互感在键合线31、32之间作用。
在图3的等效电路中，用Mg1～Mg3表示其互感，设定在电感Lg1与Lss1之间、电感Lg2与Lss2之间、电感Lg3与Lss3之间。由于互感的符号为负，因此能够降低上述的栅极交流电流回路的回路电感Lgloop。节点51(与图1中的漏极供电点51等效)与MOSFET的M11～M13的漏极之间经由电感Ld1～Ld3连接，表现在图1的功率半导体芯片搭载基板100的漏极1导电图案1中产生的阻抗。
另外，将节点64(与图1中的源极供电点64等效)和MOSFET的M11～M13的源极经由电感Ls1～Ls3连接，表现在图1的功率半导体芯片搭载基板100的源极键合线35A～35C和漏极2导电图案2中产生的阻抗。对于将MOSFET符号M21～M23作为开关元件的下臂电路也是同样的结构，省略其详细的说明。
另外，在图1中用虚线围住的区域中，因漏极2导电图案2和源极2导电图案3并行相邻的配置而产生的互感作为M16、M25、M34包含在等效电路中。虽然用电感的符号来表现键合线和导电图案的阻抗，但在后述的仿真电路中虽然未图示，但也考虑寄生电阻的影响。
此外，在图3的等效电路中，电阻Rgc11～Rgc13和Rgc21～Rgc23串联配置在MOSFET的各个栅极。虽然在图1中未图示，但示出了功率半导体芯片的内置栅极电阻，对于其效果在后面进行叙述。
此外，图3中箭头所示的Is1～Is6分别表示流过MOSFET源极主电流路径的寄生电感Ls1～Ls6的电流的方向。另外，VgsChipSIM表示功率半导体芯片的栅极-源极间电压。
图4是由图3所示的2in1功率半导体模块的等效电路601及其栅极驱动电路(GDC1、GDC2)、感应性负载L1、电源Vcc、电源稳定化电容器C1构成的仿真电路。将图3的简易等效电路601的节点91～94、节点51、节点63、节点64与上述的仿真电路要素接线。
图5表示通过电路仿真得到的开关瞬态波形。图5的(a)-1的曲线图是在图4所示的仿真电路中，由栅极驱动电路GDC1驱动等效电路601中的上臂电路的栅极控制端子91和源极感测控制端子92的情况下的瞬态响应波形。
图5的(a)中的实线表示栅极控制端子91与源极感测控制端子92之间的电压VgsSIM的电压波形，虚线表示包含在等效电路601(图3)中的MOSFET的M11的栅极-源极间的VgsChipSIM(参照图5)的电压波形。表示导通时的波形，是从GDC1的截止驱动电压VGSN向导通驱动电压VGSP变化的中途的波形。图5的(a)-2表示开关时最重要的栅极平稳电压(gateplateau voltage)附近的放大图。
显然，作为功率半导体模块的端子间电压可观测的VgsSIM的波形良好地再现了内置于模块的芯片搭载基板上100的功率半导体芯片的栅极-源极间电压VgsChipSIM。通过实现良好的再现，将功率半导体模块安装于电力变换器，能够不设置不需要的余量地实施基于由功率半导体模块的栅极驱动端子(由栅极控制端子和源极感测控制端子构成)得到的瞬态波形的dv/dt、di/dt的调整、损耗的最佳化等驱动控制。
图6的等效电路602是针对图3所示的等效电路601的比较电路。等效电路602在将MOSFET型功率半导体芯片M11～M13的栅极经由电感Lg1和Lg2连接、将源极感测经由电感Lss1和Lss2连接这一点上与等效电路601相同。但是，是使作为源极感测控制电压的取得接点的节点92共用主电流流通的节点64(在图1中相当于端子64)的例子。对于等效电路602内的下臂电路，也实施与上述的上臂电路相同的变更。
图5的(b)-1和图5的(b)-2表示开关瞬态波形。与图5的(a)同样地，示出了导通时的波形，是从GDC1的截止驱动电压VGSN向导通驱动电压VGSP变化的中途的波形。在图5的(b)-2中，在实线所示的栅极控制端子91(在等效电路中为节点91)与源极感测控制端子92(在等效电路中为节点92)之间的电压(Vgs SIM)中产生了振动，但可知在等效电路602中包含的MOSFET的M11的栅极-源极间的电压波形VgsChipSIM中几乎没有振动。
即，与搭载于模块内的芯片搭载基板的功率半导体芯片的栅极-源极间电压的瞬态波形不同，表示在功率半导体模块的栅极控制端子与源极感测控制端子间的电压上重叠噪声电压(振动电压)。
图7的等效电路603也与图6同样地，是针对等效电路601的比较电路。等效电路603经由电感Lg1和Lg2将MOSFET型功率半导体芯片M11～M13的栅极与等效电路601连接，但排除了各芯片间的源极感测路径。通过该布线，无法得到图1的电路以及图3的等效电路所示的、在芯片间对源极电极间连续布线的效果。
作为源极感测控制电压的取得接点的节点92共用主电流流通的节点64(在图1中相当于端子64)。对于等效电路603内的下臂电路，也实施与上述的上臂电路相同的变更。
图5的(c)-1和图5的(c)-2表示开关瞬态波形。在图5的(c)-1和图5的(c)-2中，与上述的图5的(b)同样地，实线所示的栅极控制端子91与源极感测控制端子92之间的电压(Vgs SIM)产生振动，可知在一个基板等效电路中包含的MOSFET的M1的栅极-源极间的电压波形VgsChipSIM中几乎没有振动。
在图7的等效电路603中，也与搭载于模块内的芯片搭载基板的功率半导体芯片的栅极-源极间电压的瞬态波形不同，示出了在功率半导体模块的栅极控制端子与源极感测控制端子间的电压上重叠噪声电压(振动电压)的情况。
即，在图5的(b)和图的5(c)的任一波形中，都示出了与搭载于模块内的功率半导体芯片搭载基板的功率半导体芯片的栅极-源极间电压VgsChip的瞬态波形不同的波形在功率半导体模块的栅极控制端子和源极感测控制端子间出现在可观测电压Vgs的瞬态波形中。
本来，需要以在VgsChip中出现的瞬态波形为基准，在不超过栅极额定电压的范围内使栅极驱动的速度最佳化，并有效利用功率半导体芯片所具有的特性，但如上所述，在VgsChip与可观测的Vgs的瞬态波形产生差异的情况下，根据可观测的Vgs的波形使栅极驱动的速度最佳化。
因此，尽管是本来能够更高速动作的功率半导体芯片，但由于Vgs的波形而选择减缓了速度的栅极驱动，开关损耗增大，难以有效利用功率半导体芯片所具有的特性。
另一方面，根据本实施例所示的功率半导体芯片搭载基板的芯片间以及栅极控制端子与源极感测控制端子的连接结构，能够克服上述问题，构成最大限度地利用功率半导体芯片的性能的功率半导体模块。
如以上说明的那样，根据本实施例可知，能够提高内置于功率半导体模块的功率半导体芯片搭载基板(主基板)中的多个功率半导体芯片的搭载效率，同时能够提高开关时的功率半导体模块的栅极控制性。
在图3的等效电路图中，在MOSFET型晶体管M11～M13的栅极上串联配置有电阻Rgc11～Rgc13，针对其效果进行说明。
通过图1所示的多个芯片的栅极电极间以及源极电极间的并联键合连接，能够实现芯片向功率半导体芯片搭载基板的搭载效率的提高、或者功率半导体芯片搭载基板的面积减少。并且，为了提高所搭载的功率半导体芯片的可靠性而使功率半导体模块长寿命化，需要使针对各功率半导体芯片和包含作为其布线结构的键合线、焊料(solder)的布线安装材料的热应力的历史尽可能均等。
上述的功率半导体芯片内置的栅极电阻Rgc用于使各功率MOSFET芯片的开关时的电流平衡尽可能均等而使针对功率半导体芯片及其周围的布线安装材料的热历史均等化。
图8示出了使用图4的开关仿真电路增减了等效电路601中的MOSFET即M11～M13的内置栅极电阻值Rgc11～Rgc13以及M21～M23的内置栅极电阻值Rgc21～Rgc23时的电路仿真结果。
图8表示导通时的各功率MOSFET芯片的漏极电流的瞬态波形。图8的(a)表示整体波形，图8的(b)表示将Rgc11～Rgc13以及Rgc21～Rgc23设定为较大的值、例如设定为32Ω的情况下的波形，图8的(c)表示将Rgc11～Rgc13以及Rgc21～Rgc23设定为较小的值、例如设定为2Ω的情况下的波形。
显然，通过使用多个芯片的栅极电极间以及源极电极间的并行键合连接，从栅极驱动电路GDC1观察到的到各功率半导体芯片的栅极电极以及源极电极的阻抗变得不均匀。
因此，通过配置适当值的上述栅极内置电阻Rgc来缓和阻抗的不均匀性，使各功率半导体芯片流通的时刻(timing)接近。
通过图8的(b)与图8的(c)的比较可知，通过将Rgc设定为预定值以上，能够使开关时的功率MOSFET芯片的电流波动为一定以下。
如以上说明的那样，本实施例的功率半导体模块具备：绝缘基板99；配置在绝缘基板99上的第一导电图案(金属图案1)；配置在第一导电图案(金属图案1)上的多个功率半导体芯片11～13；将多个功率半导体芯片11～13各自的栅极电极(栅极电极焊盘501)彼此直接连接的架桥形状的第一布线(键合线31)；以及将多个功率半导体芯片11～13各自的源极电极(源极电极焊盘502)彼此直接连接的架桥形状的第二布线(键合线32)，其中，将第一布线(键合线31)沿着第二布线(键合线32)配置成与第二布线(键合线32)所成的角度为30度以内。
另外，具有与第一导电图案(金属图案1)电绝缘地配置的栅极控制端子91和与第一导电图案(金属图案1)分离地配置的源极感测控制端子92，第一布线(键合线31)与栅极控制端子91连接，第二布线(键合线32)与源极感测控制端子32连接。
另外，将配置在第一导电图案(金属图案1)上的多个功率半导体芯片11～13和配置在第二导电图案(金属图案2)上的多个功率半导体芯片21～23配置在点对称的位置。
另外，多个功率半导体芯片11～13、21～23分别具备在从栅极电极焊盘501预测芯片内部的阻抗中具有预定的电阻值的内置电阻。此外，多个功率半导体芯片11～13、21～23分别具备多晶硅制的内置电阻，从而有利于功率半导体模块的小型化。通过使内置电阻为多晶硅制，容易形成于半导体芯片上，温度依赖性变小。
由此，在绝缘基板上并列配置有多个半导体芯片的功率半导体模块中，能够进行半导体芯片的高密度安装，并且能够实现半导体芯片间的动作特性差少、可靠性高的功率半导体模块。
另外，能够实现使用了该功率半导体模块的电力变换器的小型化以及可靠性提高。
实施例2
参照图9，对本发明的实施例2的功率半导体模块进行说明。与实施例1(图1)同样地，示出了搭载有MOSFET型功率半导体芯片的2in1模块的内部结构。截面结构也与图1的(b)相同，因此省略图示。
功率半导体芯片搭载基板102同时搭载2in1模块的上臂用功率半导体芯片和下臂用功率半导体芯片。作为2in1模块的高电位端子(P端子)的漏极1端子51与功率半导体芯片搭载基板102的漏极1供电点51连接，作为中间电位端子(AC端子)的漏极2端子64与功率半导体芯片搭载基板102的漏极2供电点64连接，作为低电位端子(N端子)的源极2端子63与功率半导体芯片搭载基板102的源极2供电点63连接。
用于观测上下臂的漏极电压的漏极感测1控制端子52与漏极感测1供电点52连接，漏极感测2控制端子62与漏极感测2供电点62连接。如上所述，将功率半导体模块的端子与功率半导体芯片搭载基板电连接。
在本实施例中，例示了为了增加功率半导体模块的额定电流、或者在预定的模块面积中增加所搭载的功率半导体芯片的总面积而增加功率半导体芯片的搭载数的情况。
如图9所示，作为上臂电路的开关元件进行动作的功率半导体芯片11～16构成每3个芯片的芯片组，在同一芯片组的芯片间使用架桥状的布线将各自的栅极电极间及源极电极间电连接。作为下臂电路的开关元件进行动作的功率半导体芯片21～26也构成每3个芯片的芯片组，在同一芯片组的芯片间使用架桥状的布线将各自的栅极电极间及源极电极间电连接。
以上臂电路为例，对本实施例的特征进行说明。上臂电路的第一芯片组由功率半导体芯片11～13构成，第二芯片组由功率半导体芯片14～16构成。第一芯片组和第二芯片组的芯片间的栅极电极间的布线和源极电极间的布线是实施例1中说明的结构。
在本实施例中，特征性的结构是利用配置在树脂壳体310上或内部的导体95将第一芯片组和第二芯片组的栅极电极间的布线彼此电连接。
同样地，源极电极间的布线彼此也通过配置在树脂壳体310上或内部的导体96而电连接。
以往，使用配置在同一芯片搭载基板上的导电图案进行电连接，该导电图案成为妨碍功率半导体芯片搭载基板的面积增大或搭载芯片数增加的主要原因。
因此，通过采用本实施例的结构，除了在实施例1中叙述的本发明的效果以外，在搭载多个功率半导体芯片并设为2列并行配置的情况下，也能够抑制基板面积的增大。
在上臂电路的情况下，通过与导体95电连接的栅极1控制端子91以及与导体96电连接的源极感测1控制端子92，能够向功率半导体芯片11～16的栅极电极提供驱动信号。
对于下臂也是同样如此，通过与导体97电连接的栅极1控制端子93、以及与导体98电连接的源极感测1控制端子94，能够向功率半导体芯片21～26的栅极电极提供驱动信号。
与现有结构相比，采用本实施例的功率半导体模块的底面积能够减少到83％
此外，上述的降低率虽然受到应用于功率半导体芯片搭载基板的设计规则的影响，但显然通过实施例2所示的功率半导体芯片搭载基板的构成能够得到面积降低效果。
如以上说明的那样，本实施例的功率半导体模块中，多个功率半导体芯片11～16在第一导电图案(金属图案1)上，按一定数量的芯片作为多个芯片组而配置，各芯片组的第一布线(键合线31、33)与共用的栅极控制端子91连接，各芯片组的第二布线(键合线32、34)与共用的源极感测控制端子92连接。
本实施例中例示的功率半导体芯片的个数设为上下臂电路的芯片个数相同，示出了以3个芯片数构成芯片组，芯片组数为2组的例子。即使每1组芯片的芯片个数、芯片组数芯片与图示不同，也能够得到本发明的效果。例如，即使相邻配置的2个芯片组的芯片个数不同，也能够获得本发明的效果。另外，即使各臂电路的芯片组数的值为3个以上，也是同样如此。
实施例3
参照图10，对本发明的实施例3的功率半导体模块进行说明。图10所示的功率半导体模块在形成于功率半导体芯片搭载基板103的漏极2导电图案2和源极2导电图案3上分别配置有狭缝图案71A和71B。将狭缝图案71A和71B配置在相互点对称的位置。
狭缝图案71A降低从多个MOSFET型功率半导体芯片11～13的源极电极焊盘经由多个键合线35A、35B、35C流入到与中间电位(AC)端子连接的漏极2供电点64的源极主电流路径的电感的不平衡。
相对于漏极2供电点64，从功率半导体芯片13流出的源极电流经由漏极2导电图案2的路径最短，功率半导体芯片11的路径最长。图10所示的配置于漏极2导电图案2的狭缝图案71A以绕过来自最靠近漏极2供电点64的功率半导体芯片13的电流路径的方式配置成倒L字状。通过狭缝71A的导入，能够降低功率半导体芯片11～13的源极电流路径的电感波动。
功率半导体芯片14～16也同样地从源极电极焊盘经由多个键合线35D、35E、35F与连接中间电位(AC)端子的漏极2供电点64连接。但是，在漏极2导电图案2中，因为功率半导体芯片14～16而不配置狭缝图案。功率半导体芯片14～16与功率半导体芯片11～13相比配置在电气上的远方，因此不应用使电感进一步增大的狭缝图案。
以上的说明是针对上臂电路进行的叙述，但对于配置于源极2导电图案3的狭缝图案71B也是相同的功能，因此省略说明。
此外，狭缝图案的形状示出了倒L字状的例子，但在不脱离上述说明的范围内，即使是L字状、I字状等，也能够得到本实施例的效果。
如以上说明的那样，在本实施例的功率半导体模块中，第二导电图案(金属图案2)通过多个键合线35A、35B、35C与第一导电图案(金属图案1)上的多个功率半导体芯片11～13的源极电极焊盘502连接，在第二导电图案(金属图案2)与键合线35A、35B、35C的连接点以及第二导电图案(金属图案2)的供电点64之间具有降低源极电流路径的电感波动的L字形状或I字形状的第一狭缝图案71A，并且，第三导电图案(金属图案3)通过多个键合线45A、45B、45C与第二导电图案(金属图案2)上的多个功率半导体芯片的源极电极连接，在第三导电图案(金属图案3)与键合线45A、45B、45C的连接点以及第三导电图案(金属图案3)的供电点63之间具有降低源极电流路径的电感波动的L字形状或I字形状的第二狭缝图案71B。
应用狭缝图案71A及71B的本实施例的功率半导体芯片搭载基板103的结构与实施例2(图9)所示的功率半导体模块的结构相比，能够改善所搭载的功率半导体芯片间的电流平衡。
根据以上说明的本发明的各实施例，在功率半导体模块的内部结构中，能够提高功率半导体芯片向功率半导体芯片搭载基板的安装效率，能够减少功率半导体芯片搭载基板的面积，或者增加在预定面积的所述基板上搭载的功率半导体芯片的芯片数。
同时，通过采用本发明的结构，能够减小在半导体模块的栅极驱动用的端子观测到的栅极驱动电压与搭载于功率半导体模块的功率半导体芯片的栅极驱动电压波形的差异。根据以上的效果，特别是能够实现搭载芯片面积小但高性能的化合物半导体芯片的功率半导体模块的小型化、或者通过实现多个芯片搭载而实现的大电流化，同时，能够将因开关产生的噪声电压抑制在功率半导体芯片的栅极额定电压的范围内，并且能够将栅极驱动波形设定为高速或者尽可能大的电压，能够提供可最大灵活运用功率半导体芯片的性能的功率半导体模块。
具体而言，在功率半导体模块的内部构造中，能够将多个功率半导体芯片并联连接的同时实现高速开关。因此，能够使搭载由于芯片成品率比Si半导体芯片低而芯片面积小的SiC(Silicon carbide：碳化硅)制或GaN(Gallium nitride：氮化镓)制的化合物半导体芯片的功率半导体模块高性能，即，能够使其额定电流值增加并且降低开关损耗。
另外，本发明由于来自基板的晶体缺陷、制作工艺的问题而芯片成品率低，因此在应用了成为小型芯片形状的化合物半导体芯片的情况下，其效果较大。特别是，在应用了使用SiC基板制作的纵型构造的SiC功率MOSFET芯片的情况下，由于该芯片还具有回流二极管功能，所以仅将1种SiC功率MOSFET芯片搭载于芯片搭载基板，因此能够得到较高的芯片安装效率。
另外，本发明并不限定于上述的实施例，包含各种变形例。例如，上述的实施例是为了容易理解地说明本发明而详细说明的，并不限定于必须具备所说明的全部结构。另外，能够将某实施例的结构的一部分置换为其他实施例的结构，另外，也能够在某实施例的结构中添加其他实施例的结构。另外，对于各实施例的结构的一部分，能够进行其他结构的追加、删除、置换。
例如，对于本实施例中使用的MOSFET型(MOS型场效应晶体管)，将开关元件置换为J-FET型(结型场效应晶体管)的单极器件、以及IGBT型(绝缘栅双极晶体管)这样的双极器件中的任一个器件，并且，在端子的功能内，例如，即使在将漏极置换为集电极、将源极置换为发射极、将栅极置换为基极的情况下，本发明的效果也不会改变，另外，关于二极管元件，同样地，即使使用PN结二极管、SB(肖特基结)二极管中的任一个，本发明的效果也不会改变。
符号说明
1～7绝缘基板上的金属(导电)图案
9、10焊料接合层
11～16、21～26功率半导体芯片
31～34、35A～35C、41～44、45A～45C键合线
36、46栅极布线用导线
37、47源极布线用导线
51、63A、63B、64端子(基板上的端子供电点)
52、62端子(基板上的电位监视用供电点)
71A、71B狭缝图案
91、93栅极控制端子
92、94源极感测控制端子
95、97(芯片间栅极连接用)导体
96、98(芯片间源极感测连接用)导体
99绝缘基板
100～103功率半导体芯片搭载基板
300底板
310树脂壳体
501(功率半导体芯片的)栅极电极焊盘
502(功率半导体芯片的)源极电极焊盘
601、602、603(简易)等效电路
Mg1～Mg6、M16、M25、M34互感
Ld1～Ld6 MOSFET漏极路径的寄生电感
Ls1～Ls6 MOSFET源极主电流路径的寄生电感
Lg1～Ls6 MOSFET栅极路径的寄生电感
Lss1～Lss6 MOSFET源极控制路径的寄生电感
Rgc11～Rgc13、Rgc21～Rgc23 MOSFET芯片内部的栅极路径的电阻值。

Claims (11)

1.一种功率半导体模块，其特征在于，具备：
绝缘基板；
第一导电图案，其配置在所述绝缘基板上；
多个功率半导体芯片，其配置在所述第一导电图案上；
架桥形状的第一布线，其将多个所述功率半导体芯片各自的栅极电极彼此直接连接；以及
架桥形状的第二布线，其将多个所述功率半导体芯片各自的源极电极彼此直接连接，
将所述第一布线沿着所述第二布线配置成与所述第二布线所成的角度在30度以内。
2.根据权利要求1所述的功率半导体模块，其特征在于，
所述功率半导体模块具有：
栅极控制端子，其被配置成与所述第一导电图案电绝缘；以及
源极感测控制端子，其被配置成与所述第一导电图案分离，
所述第一布线与所述栅极控制端子连接，
所述第二布线与所述源极感测控制端子连接。
3.根据权利要求2所述的功率半导体模块，其特征在于，
在所述第一导电图案上，将多个所述功率半导体芯片按一定数量的芯片配置为多个芯片组，
各芯片组的所述第一布线与共用的栅极控制端子连接，
各芯片组的所述第二布线与共用的源极感测控制端子连接。
4.根据权利要求1所述的功率半导体模块，其特征在于，
所述功率半导体模块具备：
第二导电图案，其配置在所述绝缘基板上；
多个功率半导体芯片，其配置在所述第二导电图案上；
架桥形状的第三布线，其将所述第二导电图案上的多个功率半导体芯片各自的栅极电极彼此直接连接；以及
架桥形状的第四布线，其将所述第二导电图案上的多个功率半导体芯片各自的源极电极彼此直接连接，
将所述第三布线沿着所述第四布线配置成与所述第四布线所成的角度在30度以内。
5.根据权利要求4所述的功率半导体模块，其特征在于，
在所述第一导电图案与所述第二导电图案之间，与所述第二导电图案相邻地配置有第三导电图案，
存在流过所述第二导电图案和所述第三导电图案各自的导电图案的电流方向相差180°的部分。
6.根据权利要求5所述的功率半导体模块，其特征在于，
所述第二导电图案通过多个键合线与所述第一导电图案上的多个功率半导体芯片的源极电极连接，在所述第二导电图案与键合线的连接点和所述第二导电图案的供电点之间具有降低源极电流路径的电感波动的L字形状或I字形状的第一狭缝图案，
所述第三导电图案通过多个键合线与所述第二导电图案上的多个功率半导体芯片的源极电极连接，在所述第三导电图案与键合线的连接点和所述第三导电图案的供电点之间具有降低源极电流路径的电感波动的L字形状或I字形状的第二狭缝图案。
7.根据权利要求6所述的功率半导体模块，其特征在于，
将所述第一狭缝图案和所述第二狭缝图案配置在点对称的位置。
8.根据权利要求1所述的功率半导体模块，其特征在于，
所述多个功率半导体芯片均具有电流开关功能和回流功能。
9.根据权利要求1所述的功率半导体模块，其特征在于，
多个所述功率半导体芯片分别具备内置电阻，该内置电阻在从栅极电极焊盘预测芯片内部的阻抗中具有预定的电阻值。
10.根据权利要求9所述的功率半导体模块，其特征在于，
多个所述功率半导体芯片分别具备多晶硅制的内置电阻。
11.根据权利要求1至10中任一项所述的功率半导体模块，其特征在于，
多个所述功率半导体芯片是SiC功率半导体芯片。
CN202080050953.2A 2019-07-19 2020-04-06 功率半导体模块 Pending CN114144880A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-133942 2019-07-19
JP2019133942A JP7198168B2 (ja) 2019-07-19 2019-07-19 パワー半導体モジュール
PCT/JP2020/015565 WO2021014692A1 (ja) 2019-07-19 2020-04-06 パワー半導体モジュール

Publications (1)

Publication Number Publication Date
CN114144880A true CN114144880A (zh) 2022-03-04

Family

ID=74193148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080050953.2A Pending CN114144880A (zh) 2019-07-19 2020-04-06 功率半导体模块

Country Status (5)

Country Link
US (1) US20220302075A1 (zh)
JP (1) JP7198168B2 (zh)
CN (1) CN114144880A (zh)
DE (1) DE112020002901T5 (zh)
WO (1) WO2021014692A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022137811A1 (ja) * 2020-12-21 2022-06-30 富士電機株式会社 半導体ユニット及び半導体装置
JPWO2022224935A1 (zh) * 2021-04-22 2022-10-27
WO2022259646A1 (ja) * 2021-06-10 2022-12-15 富士電機株式会社 半導体装置
DE112022001872T5 (de) 2021-12-27 2024-01-18 Fuji Electric Co., Ltd. Halbleitermodul

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
JP2001168112A (ja) * 1999-12-03 2001-06-22 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3997730B2 (ja) * 2001-06-20 2007-10-24 株式会社日立製作所 電力変換装置及びそれを備えた移動体
JP4557507B2 (ja) 2002-06-13 2010-10-06 パナソニック株式会社 半導体デバイス及びその製造方法
JP2004228164A (ja) * 2003-01-20 2004-08-12 Toshiba Corp 半導体集積回路及びその製造方法
JP2007234690A (ja) 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP5136343B2 (ja) * 2008-10-02 2013-02-06 三菱電機株式会社 半導体装置
JP5525917B2 (ja) * 2010-05-27 2014-06-18 ローム株式会社 電子回路
US9325257B2 (en) * 2012-06-01 2016-04-26 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor device to reduce voltage variation between terminals
JP2015142059A (ja) 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
DE112018004893T5 (de) 2017-09-04 2020-06-10 Mitsubishi Electric Corporation Halbleitermodul und Leistungswandlervorrichtung
JP6958474B2 (ja) * 2017-09-28 2021-11-02 三菱電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP7198168B2 (ja) 2022-12-28
WO2021014692A1 (ja) 2021-01-28
US20220302075A1 (en) 2022-09-22
DE112020002901T5 (de) 2022-03-03
JP2021019094A (ja) 2021-02-15

Similar Documents

Publication Publication Date Title
JP7198168B2 (ja) パワー半導体モジュール
CN111033735B (zh) 半导体模块以及电力变换装置
US8921998B2 (en) Semiconductor module
JP6400201B2 (ja) パワー半導体モジュール
US11605613B2 (en) Semiconductor device
KR102063101B1 (ko) 균일하게 분배된 전류 흐름을 위한 리드 프레임 상의 인터디지트 디바이스
US20220344310A1 (en) Semiconductor module
JP7138596B2 (ja) 半導体装置
KR20180073474A (ko) 반도체 장치 및 인버터 시스템
KR20050081845A (ko) 절연게이트 바이폴라 트랜지스터 모듈
US20220216157A1 (en) Semiconductor module
JP2022050887A (ja) 半導体装置
JP3896940B2 (ja) 半導体装置
US11631668B2 (en) Current concentration-suppressed electronic circuit, and semiconductor module and semiconductor apparatus containing the same
US20210366813A1 (en) Power semiconductor module
US11251162B2 (en) Semiconductor device with reduced thermal resistance
US20230282561A1 (en) Power semiconductor module and power conversion device
WO2023042482A1 (ja) パワー半導体モジュールおよび電力変換装置
CN111341749B (zh) 半导体模块
EP3955290A1 (en) Switch device and method for manufacturing the switch device
JP2013504999A (ja) パワー半導体モジュール、および、パワー半導体回路装置
JP2023044583A (ja) 半導体装置
JP2024516510A (ja) スイッチ素子およびダイオードを備えるパワーモジュール
CN115706098A (zh) 具有高功率密度的碳化硅模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination