JP2024516510A - スイッチ素子およびダイオードを備えるパワーモジュール - Google Patents

Abstract

パワーモジュール（１）は、第１のスイッチ素子（９）および関連する第１のダイオード（１０）を備える第１のスイッチ（２）と、第２のスイッチ素子（１１）および関連する第２のダイオード（１２）を備える第２のスイッチ（３）とを備え、第１および第２のスイッチ（２、３）は、ハーフブリッジを形成するように電気的に接続され、スイッチ素子（９、１１）およびダイオード（１０、１２）は互いに隣接して配置され、第２のスイッチ素子（１１）および第２のダイオード（１２）は、第１のスイッチ素子（９）と第１のダイオード（１０）との間に配置される。

Description

本開示は、第１および第２のスイッチを備えるパワーモジュールに関し、各スイッチは、少なくとも１つのスイッチ素子および関連するダイオードを備える。スイッチは、ハーフブリッジを形成するように接続される。ハーフブリッジは、ＤＣ＋端子とＤＣ－端子との間に直列に接続された２つのスイッチを備える電気回路であり、ＡＣ端子がスイッチ間に接続される。ＤＣ＋端子に接続されたスイッチをハイサイド（ＨＳ）スイッチと表記し、ＤＣ－端子に接続されたスイッチをローサイド（ＬＳ）スイッチと表記する。

ハーフブリッジパワーモジュールは、電気自動車（ＥＶ）で使用することができるモータ駆動装置または電力変換器などの様々なパワー電子デバイスの重要な構成要素を形成する。パワーモジュールは、小型で、過酷な環境で長期間動作するように設計される必要がある。パワーモジュールは、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）または他の半導体素子を備え得る。３つのハーフブリッジパワーモジュールは、いわゆる６パックパワーモジュールを形成し、インバータの３つの相を形成する。スイッチの電磁設計は、デバイスの高速スイッチング能力を利用するために重要である。

国際公開第２０１０／００４８０２号および国際公開第２０１３／１７１９９６号は、異なるパワーモジュールレイアウトを開示している。欧州特許出願公開第３２４６９４５号は、パワーモジュールの浮遊インダクタンスに対する端子の寄与を低減するために、交互の極性で配置された３つのＤＣ端子を有するパワーモジュールを開示している。

特開２００５－２１６８７６号公報は、ハイサイドおよびローサイドのＩＧＢＴとダイオードとを、ワイヤが並列に配置され、逆方向に流れる電流によって配線インダクタンスが低減されるように配置したパワーモジュールを開示している。欧州特許第３６１３０７７号および米国特許出願公開第２０１１／０６２４９１号は、さらなるハーフブリッジパワーモジュールを開示している。

本開示の実施形態は、改善された電磁気特性を有するパワーモジュールに関する。
一実施形態によれば、パワーモジュールは、第１のスイッチ素子および関連する第１のダイオードを備える第１のスイッチと、第２のスイッチ素子および関連する第２のダイオードを備える第２のスイッチとを備える。スイッチ素子の各々は、その関連するダイオードに並列に電気的に接続される。第１および第２のスイッチは、ハーフブリッジを形成するように電気的に接続される。スイッチ素子およびダイオードは互いに隣接して配置され、第２のスイッチ素子および第２のダイオードは、第１のスイッチ素子と第１のダイオードとの間に配置されてもよい。

パワーモジュールは、たとえば、Ｓｉ、またはＳｉＣもしくはＧａＮモジュールなどのワイドバンドギャップモジュールであってもよい。スイッチ素子は、一例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であってもよい。スイッチ素子は、たとえば、ＭＯＳＦＥＴまたはＭＩＳＦＥＴトランジスタであってもよい。関連するダイオードは、フリーホイールダイオード（ＦＷＤ）であってもよい。スイッチ素子は、関連するダイオードがスイッチ素子のコレクタとエミッタとの間に接続されるように、関連するダイオードと電気的に接続される。このようにして、電流をダイオードを介して一方向に導くことができる。

一実施形態では、第１のスイッチは、ＤＣ＋端子に接続されたＨＳスイッチである。第１のスイッチ素子および第１のダイオードは、この場合、それぞれＨＳスイッチ素子およびＨＳダイオードと呼ばれる。第２のスイッチは、ＤＣ－端子に接続されたＬＳスイッチである。第２のスイッチ素子および第２のダイオードは、この場合、それぞれＬＳスイッチ素子およびＬＳダイオードと呼ばれる。

代替の実施形態では、第１のスイッチはＬＳスイッチであり、第２のスイッチはＨＳスイッチである。

指定された順序で互いに隣接するスイッチ素子およびダイオードの配置は、構成要素が属するサイドの順序が両方向で同じであるという意味で対称である。これにより、浮遊インダクタンスを低減することができる。また、スイッチ素子と他方のダイオードとＤＣ端子との間の転流経路の長さも制限することができ、ループ電流のインダクタンスが低減する。

一実施形態では、第１のスイッチ素子は第２のダイオードに隣接して配置され、第１のダイオードは第２のスイッチ素子に隣接して配置される。したがって、異なるサイドのスイッチおよびダイオードが互いに隣接して配置され、転流経路が短くなる。いくつかの実施形態では、第２のスイッチ素子は、関連する第２のダイオードよりも第１のダイオードの近くに配置される。

パワーモジュールは、パワーモジュールの同じ側に配置された少なくとも３つのＤＣ端子を備えることができ、ＤＣ端子は交互の極性を有する。一例として、端子のレイアウトはＤＣ＋／ＤＣ－／ＤＣ＋であってもよい。あるいは、端子のレイアウトはＤＣ－／ＤＣ＋／ＤＣ－であってもよい。パワーモジュールは、同じ側に交互の極性のさらなるＤＣ端子を有することも可能である。パワーモジュールは、ＤＣ端子とは反対側に配置されたＡＣ端子を備え得る。

パワーモジュールは、メタライゼーションを備えてもよい。メタライゼーションは、それぞれの端子に接続されたＤＣ＋、ＤＣ－、およびＡＣメタライゼーションの形態であってもよい。スイッチ素子およびダイオードは、ＤＣ＋およびＡＣメタライゼーション上に配置されてもよい。メタライゼーションは、互いに平行なストリップの形態で配置されてもよい。

実施形態では、第１および第２のスイッチの各々は、同じスイッチの他のスイッチ素子および関連するダイオードに並列に接続されたいくつかのスイッチ素子および関連するダイオードを備える。スイッチの各々は、奇数個のスイッチ素子および関連するダイオードを備え得る。一例として、スイッチの各々は、３つのスイッチ素子および関連するダイオードを備え得る。

パワーモジュールは、対称性の高いレイアウトを有し得る。一例として、同じスイッチのスイッチ素子は１つの行に配置されてもよい。スイッチ素子は、規則的な距離に配置されてもよい。また、同じスイッチの関連するダイオードは１つの行に配置されてもよい。同じスイッチのスイッチ素子の各々は、同じメタライゼーション上に配置されてもよい。また、関連するダイオードの各々は、同じメタライゼーション上に配置されてもよい。

実施形態では、パワーモジュールは、第１および第２のスイッチ素子および関連するダイオードと同じ列に配置された、追加の第１のスイッチ素子、関連する追加の第１のダイオード、追加の第２のスイッチ素子および関連する追加の第２のダイオードを備える。追加のスイッチ素子およびダイオードは、第１および第２のスイッチ素子およびダイオードと同じ順序で配置されてもよい。追加のスイッチ素子およびダイオードは、第１および第２のスイッチ素子およびダイオードとは反対の順序で配置することもできる。追加の第１のスイッチ素子および第２のスイッチ素子ならびに関連するダイオードは、第１のスイッチ素子および第２のスイッチ素子ならびに関連するダイオードに電気的に並列に接続されてもよい。

これにより、列に沿ってスイッチ素子とダイオードのパターンが繰り返される。それに加えて、スイッチは、第１および第２のスイッチ素子およびダイオードの同じ行に配置されたさらなるスイッチ素子およびダイオードを備えてもよい。

本開示は、いくつかの実施形態を含む。各特徴が特定の実施形態の文脈で明示的に言及されていない場合であっても、実施形態のうちの１つに関して説明されたすべての特徴は、他の実施形態に関しても本明細書に開示される。

さらなる特徴、改良および便宜は、図面に関連する例示的な実施形態の以下の説明から明らかになる。図では、同じ構造および／または機能の要素は、同じ参照符号で参照され得る。図に示される実施形態は例示的な表現であり、必ずしも一定の縮尺で描かれていないことを理解されたい。

ハーフブリッジの形態のパワーモジュールの概略回路図である。 一実施形態によるパワーモジュールの概略図である。 図２のレイアウトによるパワーモジュールの上面図である。 図３の実施形態のゲートメタライゼーションレイアウトの詳細図である。 図３の実施形態に対する代替的なゲートメタライゼーションレイアウトの詳細図である。 さらなる実施形態によるパワーモジュールの概略図である。 さらなる実施形態によるパワーモジュールの概略図である。 さらなる実施形態によるパワーモジュールの概略図である。 さらなる実施形態によるパワーモジュールの概略図である。

図１は、ハーフブリッジの形態のパワーモジュール１の概略回路図を示す。パワーモジュール１は、たとえば、電気自動車のモータ駆動装置や電力変換器に用いられてもよい。

パワーモジュール１は、２つのＤＣ＋／－端子４、５の間に直列に接続された第１のスイッチ２および第２のスイッチ３を備え、スイッチ２、３の間にＡＣ端子６が接続されている。ＤＣ＋／－端子４、５間に電圧を供給し、ゲート端子７、８でスイッチ２、３を交互にオンおよびオフに切り替えると、ＡＣ端子６にＡＣ電圧が生成される。

第１のスイッチ２は、第１のスイッチ素子９と、関連する第１のダイオード１０とを備える。第１のダイオード１０は、第１のスイッチ素子９のエミッタ－コレクタ間に接続されている。第２のスイッチ３は、第２のスイッチ素子１１と、第２のスイッチ素子１１のエミッタとコレクタとの間に接続された関連する第２のダイオード１２とを備える。スイッチ素子９、１１は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であってもよい。ダイオード１０、１２は、フリーホイールダイオード（ＦＷＤ）であってもよい。第１のスイッチ２は、この場合、ＤＣ＋端子に直接接続され、「ハイサイド」（ＨＳ）スイッチとも呼ばれる。第１のダイオード１０および第１のスイッチ素子９は、それぞれＨＳダイオード１０およびＨＳスイッチ素子９と呼ばれる。第２のスイッチ３は、この場合、ＤＣ－端子に直接接続され、「ローサイド」（ＬＳ）スイッチとも呼ばれる。第２のダイオード１１および第２のスイッチ素子１２は、それぞれＬＳダイオードおよびＬＳスイッチ素子と呼ばれる。

第１のスイッチ２が、第１のスイッチ素子９および関連する第１のダイオード１０に並列に接続された、１つまたは複数のさらなる第１のスイッチ素子９’および関連するさらなる第１のダイオード１０’を備え、第２のスイッチ３が、第２のスイッチ素子１１および関連する第２のダイオード１２に並列に接続された１つまたは複数のさらなる第２のスイッチ素子１１’および１つまたは複数の関連するさらなる第２のダイオード１２’を備えることも可能である。

１つまたは複数のさらなる第１のスイッチ素子９’は、第１のスイッチ素子９と同じ特徴を有し得る。同じことが、第２のスイッチ素子１１、第１のダイオード１０および第２のダイオード１２のそれぞれに対するさらなる第２のスイッチ素子１１’、さらなる第１のダイオード１０’およびさらなる第２のダイオード１２’にも当てはまる。以下では、第１のスイッチ素子９およびさらなる第１のスイッチ素子９’は、第１のスイッチ素子９、９’としても示され、第２のスイッチ素子１１およびさらなる第２のスイッチ素子１１’は、第２のスイッチ素子１１、１１’としても示される。以下では、第１のダイオード１０およびさらなる第１のダイオード１０’は、第１のダイオード１０、１０’としても示され、第２のダイオード１２およびさらなる第２のダイオード１２は、第２のダイオード１２、１２’としても示される。

一例として、奇数個の第１のスイッチ素子９、９’および関連するダイオード１０、１０’が並列に接続されてもよく、奇数個の第２のスイッチ素子１１、１１’および関連する第２のダイオード１２、１２’が並列に接続されてもよい。

スイッチング中、第１のスイッチ２と第２のスイッチ３との間に転流ループ電流が流れ、関連する転流ループインダクタンスがスイッチング速度に影響を与える。

図２は、図１の回路図によるハーフブリッジを備えるパワーモジュール１のレイアウト方式の一実施形態を示す。第１のスイッチ素子９および第２のスイッチ素子１１ならびに関連するダイオード１０、１２のみが示されている。さらなる第１および第２のスイッチ素子は、長さ方向Ｌに沿ってシフトされた対応する配置で存在することができる。

スイッチ素子９、１１および関連するダイオード１０、１２は、基板上のメタライゼーション３１上に配置される。メタライゼーション３１は、「トレース」と称されることもできる。特に、第１のスイッチ素子９および第１のダイオード１０はＤＣ＋メタライゼーション１３、１３ａ上に配置され、第２のスイッチ素子１１および第２のダイオード１２はＡＣメタライゼーション１５、１５ａ上に配置される。図示の実施形態では、第１のスイッチ素子９および第１のダイオード１０は、それぞれＨＳスイッチ素子およびＨＳダイオードである。第２のスイッチ素子１１および第２のダイオード１２は、それぞれＬＳスイッチ素子およびＬＳダイオードである。

スイッチ素子９、１１および関連するダイオード１０、１２は、第１のスイッチ素子９－第２のダイオード１２－第１のダイオード１０－第２のスイッチ素子１２（図２では下から上）の順序で互いに隣接して配置される。図２に見られるように、互いに「隣接して」配置された２つの構成要素の間には、他のスイッチ素子またはダイオードは配置されていない。構成要素（ＨＳ－ＬＳ－ＬＳ－ＨＳ）のサイドの順序は、下から上に向かって、または上から下に向かって同じである。素子は、パワーモジュール１の幅方向Ｗに沿って１つの列に配置されている。列内に配置される素子は、長さ方向Ｌに沿って少なくとも重なり合うか、または互いに中心に配置される。

この配置では、第１のスイッチ素子９は、関連する第１のダイオード１０に隣接して配置されない。その代わりに、第１のスイッチ素子９と第２のダイオード１２とが近接して対として配置され、第２のスイッチ素子１１と第１のダイオード１０とが近接して対として配置される。したがって、異なるサイドのスイッチ素子９、１１およびダイオード１０、１１は、対として空間的にクラスタ化される。これは、第１のダイオード１０から第２のスイッチ素子１１を介してＤＣ－メタライゼーション１４への電流転流経路１６が空間的に良好に画定され制限されるという効果を有する。また、第１のスイッチ素子９から第２のダイオード１２を介してＤＣ－メタライゼーション１４への電流転流経路１７も空間的に良好に画定され制限される。これにより、転流ループのインダクタンスが最小化される。

２つのＤＣ＋メタライゼーション１３、１３ａは同電位であるが、別々の端子に接続されてもよい。２つのＡＣメタライゼーション１５、１５ａは同じＡＣ電位にある。ＡＣメタライゼーション１５、１５ａは、単一の端子に接続されてもよい。

図３は、基板１８上に配置された図２のレイアウト方式を有するパワーモジュール１の一実施形態の上面図を示す。

図示の実施形態では、３つの第１のダイオード１０、１０’、１０’’は、同じＤＣ＋メタライゼーション１３上に互いに隣接して配置され、さらなるＤＣ＋メタライゼーション１３ａ上に互いに隣接して配置された３つの第１のスイッチ素子９、９’、９’’に関連付けられる。３つの第２のダイオード１２、１２’、１２’’は、同じＡＣメタライゼーション１５上に互いに隣接して配置され、同じさらなるＡＣメタライゼーション１５ａ上に互いに隣接して配置された３つの第２のスイッチ素子１１、１１’、１１’’に関連付けられる。したがって、本実施形態は、サイドごとに３つのスイッチ素子および関連するダイオードを有する。スイッチ素子および関連するダイオードは、長さ方向Ｌに沿って互いに対してのみシフトされた規則的な距離に配置される。各サイドのダイオードおよびスイッチ素子は、図１の回路図のいくつかの第１のスイッチの並列接続およびいくつかの第２のスイッチの並列接続に対応する同じメタライゼーション上で長さ方向Ｌに沿って互いに隣接して配置される。示されているダイオードおよびスイッチ素子の配置は非常に規則的であり、それによって、ダイオードおよびスイッチ素子の負荷および損失のバランスのとれた分配を達成することができる。

レイアウト方式は、同じメタライゼーション上に配置されたサイド当たり３つのダイオードおよびスイッチ素子を示しているが、サイド当たり３つより多いまたは少ないダイオードが存在してもよい。実施形態では、サイド当たり単一のダイオードおよび単一のスイッチ素子のみが存在してもよい。

ＡＣメタライゼーション１５、１５ａは、単一のＡＣ端子６に接続される。ＤＣ＋メタライゼーションは、図１に示す単一の端子４の代わりに２つの別個のＤＣ＋端子４、４’に接続される。ＤＣ＋端子４、４’は、ＤＣ－端子５を囲み、ＡＣ端子６とは反対側に配置される。

スイッチ素子９、９’、９’’、１１、１１’、１１’’の各々およびダイオード１１、１１’、１１’’および１２、１２’、１２’’の各々は、ワイヤボンド１９によって隣り合うＤＣ＋、ＤＣ－またはＡＣメタライゼーション１３、１３ａ、１４、１５、１５ａに接続される。この実施形態では、ワイヤボンド１９も幅方向Ｗに沿って均一に方向付けられている。全体として、メタライゼーションおよび接続構造の非常に希薄なレイアウトが達成される。これにより、チップ配置面積を最大化することができ、熱の広がりを大きくすることができる。

図４は、図３の実施形態のゲートメタライゼーションレイアウトの詳細図を示す。詳細図の位置は、図３に破線で示されている。

第２のスイッチ素子１１、１１’、１１’’のゲート２０、２０’、２０’’は、第１のＤＣ＋メタライゼーション１３と第１のＡＣメタライゼーション１５との間に配置されたゲートメタライゼーション２１に接続されている。図３から分かるように、第１のスイッチ素子９、９’、９’’のゲートは、第２のＤＣ＋メタライゼーション１３ａと基板１８の縁部との間に位置する第２のゲートメタライゼーション２２に接続されている。全体的なレイアウトに応じて、第２のゲートメタライゼーション２２は、第１のゲートメタライゼーション２１の位置に対応して、第２のＤＣ＋メタライゼーション１３ａと第２のＡＣメタライゼーション１５ａとの間に代替的に配置されてもよい。図から分かるように、ゲートメタライゼーションの非常に希薄なレイアウトが達成される。

図５は、図４に示すゲートメタライゼーションレイアウトの代わりに図３のパワーモジュール１に具現化することができる代替のゲートメタライゼーションレイアウトの一例を詳細図で示す。図５では、第１のゲートメタライゼーション２１はＤＣ－メタライゼーション上に配置される。図４のように、第１のゲートメタライゼーション２１は、ＤＣ＋、ＤＣ－、およびＡＣメタライゼーションに平行に配置された細長いストリップの形態である。

図６、図７、図８および図９は、パワーモジュール１の実施形態のさらなるレイアウトを示す。

図６は、図３と比較して、第２のスイッチ素子１１および第２のダイオード１２の位置が交換されているパワーモジュール１のレイアウトを示す。この場合も、長さ方向Ｌに沿ったダイオードおよびスイッチの配置は均一である。これにより、サイド内のダイオードおよびスイッチの負荷および損失のバランスのとれた分配が達成される。

図２の実施形態とは対照的に、異なるサイドのスイッチ素子９、１１は互いに近接して配置され、異なるサイドのダイオード１０、１２は互いに近接して配置される。スイッチ素子９、１１は、関連するダイオード１０、１２から離れて配置される。スイッチ素子９、１１の対は、ダイオード１０、１２の対からＡＣメタライゼーション１５によって分離されている。

メタライゼーション１３、１３ａ、１４、１５、１５ａは、単一の行で互いに平行に配置された細長いストリップである。また、ここでは、サイド当たりいくつかのスイッチの場合、スイッチのスイッチ素子およびダイオードのさらなるセットは、それぞれのメタライゼーションに沿って、行内の規則的な距離で、すなわち長さ方向Ｌに沿って配置される。

スイッチ素子９、１１は、それぞれＡＣメタライゼーション１５およびＤＣ＋メタライゼーション１３に隣接して配置されたゲートメタライゼーションに接続することができる。一例として、ＨＳスイッチ素子１１に接続するための第１のゲートメタライゼーションは、ＡＣメタライゼーション１５ａとは反対側のＤＣ＋メタライゼーション１３ａの側に配置され得る。ＬＳスイッチ素子９に接続するための第２のゲートメタライゼーションは、ＡＣメタライゼーション１５に隣接して、たとえば、ＤＣ＋メタライゼーション１３とＡＣメタライゼーション１５との間に配置され得る。第２のゲートメタライゼーションは、代替的にＤＣ－メタライゼーション１４上に配置されてもよい。

さらなるスイッチ素子９’、９’’、１１’、１１’’およびさらなるダイオード１０’、１０’’、１２’、１２’’の相対的な配置は同じであるが、長さ方向Ｌに沿ってのみシフトされる。

図７は、パワーモジュール１のさらなるレイアウトを示す。この実施形態では、ＤＣ－メタライゼーションおよび関連する端子は、（図の上から下へ）「＋／－／＋」方式ではなく、「－／＋／－」方式で配置されている。

本実施形態では、第１のスイッチ素子９および第１のダイオード１０はＨＳスイッチの一部であり、第２のスイッチ素子１１および第２のダイオード１２はＬＳスイッチの一部である。ここでも、サイドの順序（ＨＳ－ＬＳ－ＬＳ－ＨＳ）は、下から上に向かって、または上から下に向かって同じである。第２のスイッチ素子１１および第２のダイオード１２は、幅方向Ｗに沿って異なる位置において、同一のＤＣ＋メタライゼーション１３上で互いに近接して配置される。第１のスイッチ素子１１および関連する第１のダイオード１２とは近接して配置される。しかしながら、第１のスイッチ素子９および関連するダイオード１０は、ＤＣ＋メタライゼーション１３および第２のスイッチ素子１１および第２のダイオード１２によって互いに分離されている。また、この実施形態では、第２のダイオード１２から第１のスイッチ素子９を介してＤＣ－メタライゼーション１４への転流経路１６、および第２のスイッチ素子１１から第１のダイオード１０を介してＤＣ－メタライゼーション１４ａへの転流経路１７は短く、インダクタンスは低い。

先の実施形態と同様に、スイッチの第１の組のスイッチ素子９、１１および関連するダイオード１０、１２は、パワーモジュール１の長さＬに沿って同じ位置に配置される。第２の組のスイッチ素子９’、１１’および関連するダイオード１０’、１２’は、同一に配置されているが、長さ方向Ｌに沿ってのみシフトされている。また、第３の組のスイッチ素子９’’、１１’’および関連するダイオード１０’’、１２’’は、同一に配置されているが、長さ方向Ｌに沿ってのみシフトされている。

図８は、パワーモジュール１のさらなるレイアウトを示す。図７のレイアウトと比較して、第２のスイッチ素子１１、１１’、１１’’の位置および関連するダイオード１２、１２’、１２’’の位置が入れ替えられる。この場合も、負荷と損失のバランスのとれた分布を得ることができる。

図９は、パワーモジュール１のさらなるレイアウトを示す。この実施形態では、ＤＣ－メタライゼーションおよび関連する端子は、幅方向Ｗに沿って「－／＋／－／＋／－」方式で配置されている。

図示の実施形態は、図８に示すレイアウト方式が共有ＤＣ－端子１４ａを用いて幅方向Ｗに倍にされた場合に得られる。したがって、パワーモジュール１は、ハーフブリッジを形成する第１の組のスイッチを備え、第１の組は、第１のスイッチ素子９および第２のスイッチ素子１１ならびに関連するダイオード１０、１２を備え、第２の組のスイッチは、追加のスイッチ素子９ａ、１１ａおよび関連する追加のダイオード１０ａ、１２ａを備える。パワーモジュール１内のそれぞれのメタライゼーションの分離により、モジュール端子が、たとえば、インバータにさらに接続されると、並列接続が確立され得る。

同一に配置されたスイッチのさらなるセットは、例示的には互いに一定の距離をおいて、長手方向Ｌに沿ってシフトした位置に配置される。したがって、メタライゼーションに沿う方向におけるスイッチ素子およびダイオードの配置に関して、レイアウトは対称である。例示的には、各サイドのスイッチ素子およびダイオードは単にメタライゼーション方向に沿ってシフトされるにすぎず、レイアウトはメタライゼーションに沿って変化しない。

図３に示すレイアウトのシミュレーションは、関連する転流ループとゲートループとの間の各スイッチ素子の相互結合インダクタンスが負でバランスがとれており、したがって適切な動的電流分担を達成できることを示している。それに加えて、３つすべてのスイッチ素子のスイッチ素子のシミュレートされたターンオフおよびターンオンダイオードにおけるスイッチング挙動は、良好に整列され、したがって、スイッチのスイッチ素子間で良好なバランスが達成される。また、ダイオードのスイッチング挙動もバランスがとれている。

参照符号
１ パワーモジュール
２ 第１のスイッチ
３ 第２のスイッチ
４，４’ ＤＣ＋端子
５ ＤＣ－端子
６ ＡＣ端子
７ 第１のゲート端子
８ 第２のゲート端子
９ 第１のスイッチ素子
９’，９’’，９ａ さらなる第１のスイッチ素子
１０ 第１のダイオード
１０’，１０’’，１０ａ さらなる第１のダイオード
１１ 第２のスイッチ素子
１１’，１１’’，１１ａ さらなる第２のスイッチ素子
１２ 第２のダイオード
１２’，１２’’，１２ａ さらなる第２のダイオード
１３，１３ａ ＤＣ＋メタライゼーション
１４，１４ａ，１４ｂ ＤＣ－メタライゼーション
１５，１５ａ，１５ｂ，１５ｃ ＡＣメタライゼーション
１６ 転流経路
１７ 転流経路
１８ 基板
１９ ワイヤボンド
２０，２０’，２０’’ ゲート
２１ 第１のゲートメタライゼーション
２２ 第２のゲートメタライゼーション
２３ 第１のゲート端子
２４ 第２のゲート端子
２５ 実施形態のシミュレーション結果
２６ 参考のためのシミュレーション結果
２７ 追加の第１のスイッチ素子
２８ 追加の第１のダイオード
２９ 追加の第２のスイッチ素子
３０ 追加の第２のダイオード
３１ メタライゼーション
Ｕ 電圧
Ｉ 電流
Ｗ 幅方向
Ｌ 長さ方向

Claims (15)

1. 第１のスイッチ素子（９）および関連する第１のダイオード（１０）を備える第１のスイッチ（２）と、
   第２のスイッチ素子（１１）および関連する第２のダイオード（１２）を備える第２のスイッチ（３）と、であって、
   ハーフブリッジを形成するように電気的に接続される、前記第１のスイッチ（２）および前記第２のスイッチ（３）と、
   １つまたは複数のＡＣメタライゼーション（１５、１５ａ、１５ｂ、１５ｃ）、１つまたは複数のＤＣ＋メタライゼーション（１３、１３ａ）および１つまたは複数のＤＣ－メタライゼーション（１４、１４ａ、１４ｂ）を備えるメタライゼーション（３１）と、
   前記ＡＣメタライゼーション（１５、１５ａ、１５ｂ、１５ｃ）に接続された１つまたは複数のＡＣ端子（６）、前記ＤＣ＋メタライゼーション（１３、１３ａ）に接続された１つまたは複数のＤＣ＋端子（４、４’）および前記ＤＣ－メタライゼーション（１４、１４ａ、１４ｂ）に接続された１つまたは複数のＤＣ－端子（５）と
   を備えるパワーモジュール（１）であって、
   少なくとも１つのＡＣメタライゼーション（１５、１５ａ、１５ｂ、１５ｃ）は、少なくとも１つのＤＣ－メタライゼーション（１４、１４ａ、１４ｂ）と少なくとも１つのＤＣ＋メタライゼーション（１３、１３ａ）との間に配置され、
   前記第１のスイッチ素子（９）、前記第２のスイッチ素子（１１）、前記第１のダイオード（１０）および前記第２のダイオード（１２）は、互いに隣接して配置されるとともに前記ＤＣ＋メタライゼーション（１３、１３ａ）およびＡＣメタライゼーション（１５、１５ａ、１５ｂ、１５ｃ）上に配置され、前記第２のスイッチ素子（１１）および前記第２のダイオード（１２）は、前記第１のスイッチ素子（９）と前記第１のダイオード（１０）との間に配置される、パワーモジュール（１）。
2. 前記メタライゼーション（３１）（）は、互いに平行なストリップの形態で配置される、請求項１に記載のパワーモジュール（１）。
3. 前記第２のスイッチ素子（１１）のゲート（２０）に接続されたゲートメタライゼーション（２１、２２）を備え、前記ゲートメタライゼーション（２１、２２）は、前記第２のスイッチ素子（１１）と、前記第２のスイッチ素子（１１）に隣接して配置された前記第１のダイオード（１０）および前記第２のダイオード（１２）のうちの一方との間に配置されたストリップの形態を有する、先行する請求項のいずれかに記載のパワーモジュール（１）。
4. 前記第１のスイッチ（２）は、１つまたは複数のさらなる第１のスイッチ素子（９’、９’’）および関連するさらなる第１のダイオード（１０’、１０’’）を備え、前記第２のスイッチ（３）は、１つまたは複数のさらなる第２のスイッチ素子（１１’、１１’’）および関連するさらなる第２のダイオード（１２’、１２’’）を備え、前記第１のスイッチ素子（９）および前記さらなる第１のスイッチ素子（９’、９’’）は１つの行に互いに隣接して配置され、前記第２のスイッチ素子（１１）および前記さらなる第２のスイッチ素子（１１’、１１’’）は１つの行に互いに隣接して配置され、前記第１のダイオード（１０）および前記さらなる第１のダイオード（１０’、１０’’）は１つの行に互いに隣接して配置され、前記第２のダイオード（１２）および前記さらなる第２のダイオード（１２’、１２’’）は１つの行に互いに隣接して配置される、先行する請求項のいずれかに記載のパワーモジュール（１）。
5. 前記第１のスイッチ素子（９）および前記１つまたは複数のさらなる第１のスイッチ素子（９’、９’’）は前記メタライゼーション（３１）のうちの同じメタライゼーションの上に配置され、前記第２のスイッチ素子（１１）および前記１つまたは複数のさらなる第２のスイッチ素子（１１’、１１’’）は前記メタライゼーション（３１）のうちの同じメタライゼーションの上に配置される、請求項４に記載のパワーモジュール（１）。
6. 前記第１のスイッチ素子（９）は前記第２のダイオード（１２）に隣接して配置され、前記第１のダイオード（１０）は前記第２のスイッチ素子（１１）に隣接して配置される、先行する請求項のいずれかに記載のパワーモジュール（１）。
7. 前記第１のスイッチ素子（９）は前記第２のスイッチ素子（１１）に隣接して配置され、前記第１のダイオード（１０）は前記第２のダイオード（１２）に隣接して配置される、先行する請求項のいずれかに記載のパワーモジュール（１）。
8. 少なくとも１つのＤＣ－端子（５）および少なくとも１つのＤＣ＋端子（４、４’）の形態の少なくとも３つのＤＣ端子を備え、前記３つのＤＣ端子は、前記パワーモジュール（１）の一方の側に配置されて交互の極性を有し、および、前記パワーモジュール（１）の反対側に配置された少なくとも１つのＡＣ端子（６）を備える、先行する請求項のいずれかに記載のパワーモジュール（１）。
9. 前記第２のダイオード（１２）および前記第２のスイッチ素子（１１）は、前記第１および第２のスイッチ素子（９、１１）ならびに関連する第１および第２のダイオード（１０、１２）が配置された前記メタライゼーション（３１）のうちの１つによって分離される、先行する請求項のいずれかに記載のパワーモジュール（１）。
10. 前記第２のスイッチ素子（１１）および前記第２のダイオード（１２）は、前記メタライゼーション（３１）のうちの同じメタライゼーションの上に配置される、先行する請求項のいずれかに記載のパワーモジュール。
11. 前記第２のダイオード（１２）は、前記第２のスイッチ素子（１１）に対してよりも前記第１のスイッチ素子（９）に対して、より近くに配置される、先行する請求項のいずれかに記載のパワーモジュール（１）。
12. 前記第１のスイッチ（９）はＤＣ－端子（５）に接続されたローサイドスイッチであり、前記第２のスイッチ（１１）はＤＣ＋端子（４、４’）に接続されたハイサイドスイッチである、先行する請求項のいずれかに記載のパワーモジュール（１）。
13. 前記第１のスイッチ（９）はＤＣ＋端子（４、４’）に接続されたハイサイドスイッチであり、前記第２のスイッチ（１１）はＤＣ－端子（５）に接続されたローサイドスイッチである、請求項１～１１のいずれかに記載のパワーモジュール（１）。
14. 前記第１のスイッチ素子（９）、前記第２のスイッチ素子（９）、前記第１のダイオード（１９）および前記第２のダイオード（１２）と同じ列に配置された少なくとも１つの追加の第１のスイッチ素子（９ａ）、関連する追加の第１のダイオード（１０ａ）、追加の第２のスイッチ素子（１１ａ）および関連する追加の第２のダイオード（１２ａ）を備える、先行する請求項のいずれかに記載のパワーモジュール（１）。
15. 前記第１のスイッチ（２）は１つまたは複数のさらなる第１のスイッチ素子（９’、９’’）を備え、前記第２のスイッチ（３）は１つまたは複数のさらなる第２のスイッチ素子（１１’、１１’’）を備え、前記第１のスイッチ（２）および前記第２のスイッチ（３）の各々は、奇数個のスイッチ素子（９、９’、９’’、１１、１１’、１１’’）を有する、先行する請求項のいずれかに記載のパワーモジュール（１）。

Images