CN114121908A - 一种电子电路封装及电子设备 - Google Patents

一种电子电路封装及电子设备 Download PDF

Info

Publication number
CN114121908A
CN114121908A CN202010874083.2A CN202010874083A CN114121908A CN 114121908 A CN114121908 A CN 114121908A CN 202010874083 A CN202010874083 A CN 202010874083A CN 114121908 A CN114121908 A CN 114121908A
Authority
CN
China
Prior art keywords
layer
magnetic conduction
conduction layer
electronic circuit
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010874083.2A
Other languages
English (en)
Inventor
胡彬
王惠娟
温淏然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010874083.2A priority Critical patent/CN114121908A/zh
Publication of CN114121908A publication Critical patent/CN114121908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本申请提供一种电子电路封装及电子设备，涉及电子封装技术领域。该电子电路封装包括：包括：基板、电子器件、塑封层和复合导磁层；基板上形成有接地层；电子器件设置在基板的表面；塑封层覆盖基板的表面，并包裹电子器件；复合导磁层至少覆盖塑封层的上表面；其中，复合导磁层包括层叠的第一导磁层和第二导磁层，第一导磁层包括堆叠的多个钴‑锆‑钽合金层，第二导磁层包括堆叠的多个镍‑铁合金层，每相邻两个钴‑锆‑钽合金层之间，以及每相邻两个镍‑铁合金层之间均具有隔离层。

Description

一种电子电路封装及电子设备
技术领域
本申请涉及电子封装技术领域，尤其涉及一种电子电路封装及电子设备。
背景技术
手机，手表，真正无线立体声(True Wireless Stereo，TWS)耳机等电子设备轻薄化和高性能需求推动系统级整合和模块化，以使越来越多的系统级封装(System inPackage，SiP)芯片得到应用。
以手机为例，随着第五代移动通信技术(5th generation mobile networks，5G)的发展，更多天线的引入，电池的扩容，给手机中的主板带来更大的空间压力，造成手机主板的尺寸进一步缩小，主板上的芯片进一步模块化，做成了SiP芯片，如射频SiP、WiFi SiP和电源管理芯片(Power Management Integrated Circuit，PMIC)SiP等。
图1是手机的内部结构图，随着手机小型化、高密化的发展，手机01中的主板101、天线模组102、摄像模组103都非常靠近，另外，主板101上的SiP芯片100布设的也越来越紧密，这样就可造成电磁干扰问题，比如，SiP芯片100之间的电磁干扰，SiP芯片100与其他模组(如摄像模组103、天线模组102等)之间的电磁干扰。
图2是SiP芯片的封装结构图，为了减少这些电磁干扰，塑封材料3将各种电子器件1通过封装的形式包裹住，再在塑封材料3的表面通过物理气相沉积(Physical vapordeposition，PVD)的方法将铜、不锈钢等金属溅射到塑封材料3的表面，以形成金属层4，金属层4再与基板2的接地层201接地，以实现多个电子器件1的电磁隔离。
图3是图2中的金属层4的材料为铜，厚度为3μm时的屏蔽效果，由图3所示的数据可以看出：该金属层4在500MHz以上的频率可实现40dB以上的电磁屏蔽效果，能基本满足射频SiP对于电磁屏蔽的需求；在100MHz可以实现30dB以上的电磁屏蔽效果，在10MHz可以实现10dB以上的电磁屏蔽效果，对于频率在500MHz以下的低频的屏蔽效果，是无法满足未来PMIC SiP，基带等SiP对于低频屏蔽的要求的。
所以，需要设计一种新的屏蔽结构，以提高对低频(不大于500MHz)频段的屏蔽效果，满足对低频频段屏蔽有较高的要求的SIP芯片应用场景，进一步减少芯片和芯片之间，芯片和模组之间的电磁干扰问题。
发明内容
本申请提供一种电子电路封装及电子设备，主要目的是提升低频屏蔽效果。
为达到上述目的，本申请采用如下技术方案：
第一方面，本申请提供了一种电子电路封装，包括：基板、电子器件、塑封层和复合导磁层；基板上形成有接地层；电子器件设置在基板的表面；塑封层覆盖基板的表面，并包裹电子器件；复合导磁层至少覆盖塑封层的上表面；其中，复合导磁层包括层叠的第一导磁层和第二导磁层，第一导磁层包括堆叠的多个钴-锆-钽合金层，第二导磁层包括堆叠的多个镍-铁合金层，每相邻两个钴-锆-钽合金层之间，以及每相邻两个镍-铁合金层之间均具有隔离层。
本申请提供的电子电路封装，由于该电子电路封装是通过复合导磁层作为的，且复合导磁层是层叠结构，其中，层叠结构中的第一导磁层是由多个钴-锆-钽合金层堆叠的，且通过隔离层将具有较高的磁导率的多层钴-锆-钽合金层隔离开，这样的话，电磁波在经过第一导磁层时，会形成多次反射，以增加电磁波的传播路径；另外，层叠结构中的第二导磁层是由多个镍-铁合金层堆叠的，且通过隔离层将具有较高的磁导率的多层镍-铁合金层隔离开，从而，电磁波在经过第二导磁层时，也会形成多次反射，以增加电磁波的传播路径。钴-锆-钽材料和镍-铁材料的磁导率和电导率均在不同的范围内，这样可得到更宽频率范围的干扰屏蔽效果，再加上多次反射可以进一步实现更宽频段范围的电磁波的吸收，进而相比现有技术可提升低频屏蔽效果。所以，本申请的复合导磁层在实现对高频频段的电磁波具有较好的屏蔽效果的基础上，会提升对低频频段电磁波的屏蔽效果。
在第一方面可能的实现方式中，第一导磁层贴合在塑封层的表面，第二导磁层位于第二导磁层的背离塑封层的一侧。由于第一导磁层中的钴-锆-钽材料一般是非晶薄膜材料，应力较小，在与塑封层接合时，不会造成脱落的现象。
在第一方面可能的实现方式中，塑封层的除与基板接触之外的其余表面上均覆盖有复合导磁层，且复合导磁层与接地层电连接。也就是说，在塑封层的除与基板接触之外的其余表面上均被复合导磁层覆盖，这样的话，屏蔽效果会更好。
在第一方面可能的实现方式中，电子电路封装还包括金属层，金属层设置在复合导磁层和塑封层之间，或者，金属层设置在复合导磁层的远离塑封层的一侧。通过增加金属层，会使屏蔽的频率范围更宽，进一步提高屏蔽效果。
在第一方面可能的实现方式中，塑封层内掺有软磁材料颗粒，软磁材料为软磁合金材料，软磁材料颗粒的外部被绝缘层包覆。通过在塑封层内掺入软磁合金材料，可以进一步提升对低频频段电磁波的屏蔽效果；另外，通过将软磁材料颗粒的外部被绝缘层包覆，可以防止有些不需要电连接的电子器件之间通过软磁材料颗粒电连接的现象。
在第一方面可能的实现方式中，软磁材料为镍-铁合金、铁-硅-铬合金、或者钴-铁合金。
在第一方面可能的实现方式中，软磁材料颗粒的平均径向尺寸为10μm-50μm。
在第一方面可能的实现方式中，隔离层为导电层或者绝缘层。
在第一方面可能的实现方式中，导电层的材料选用Cu、Al、Ni、Ti等。
在第一方面可能的实现方式中，绝缘层的材料选用SiO2、Ta2O、Al2O3等。
在第一方面可能的实现方式中，所述第一导磁层的磁导率为100-2000，所述第一导磁层的电导率为50uΩ·cm-200uΩ·cm；和/或；
所述第二导磁层的磁导率为100-600，所述第一导磁层的电导率为1uΩ·cm-50uΩ·cm。
在第一方面可能的实现方式中，所述第一导磁层的磁导率为500-1200，所述第一导磁层的电导率为50uΩ·cm-100uΩ·cm；和/或；
所述第二导磁层的磁导率为300-500，所述第一导磁层的电导率为20uΩ·cm-40uΩ·cm。
第二方面，本申请还提供了一种电子电路封装，包括基板、电子器件、塑封层和金属层；基板上形成有接地层；电子器件设置在基板的表面；塑封层覆盖基板的表面，并包裹电子器件，塑封层内掺有软磁材料颗粒，软磁材料为软磁合金材料，软磁材料颗粒的外部被绝缘层包覆；金属层覆盖塑封层的表面，并与接地层电连接。
本申请提供的电子电路封装，由于在塑封层内掺有软磁合金材料，这些软磁合金材料具有吸收电磁波和反射电磁波的特点，所以，通过这些软磁合金材料可以实现更宽频段范围的电磁波的吸收，进而相比现有技术可提升低频屏蔽效果。又因为该软磁材料采用的是软磁合金材料，则使软磁材料颗粒的外部被绝缘层包覆，绝缘层可有效防止不需要电连接的电子器件之间通过软磁合金材料电连接。
在第二方面可能的实现方式中，软磁材料为镍-铁合金、铁-硅-铬合金、或者钴-铁合金。
在第二方面可能的实现方式中，软磁材料颗粒的平均径向尺寸为10μm-50μm。
在第二方面可能的实现方式中，软磁材料颗粒的平均径向尺寸为20μm-30μm。
在第二方面可能的实现方式中，该电子电路封装还包括复合导磁层，复合导磁层设置在塑封层和金属层之间，或者，复合导磁层设置在金属层的远离塑封层的一侧；复合导磁层包括层叠的第一导磁层和第二导磁层，第一导磁层包括堆叠的多个钴-锆-钽合金层，第二导磁层包括堆叠的多个镍-铁合金层，每相邻两个钴-锆-钽合金层之间，以及每相邻两个镍-铁合金层之间均具有隔离层。
层叠结构中的第一导磁层是由多个钴-锆-钽合金层堆叠的，且通过隔离层将具有较高的磁导率的多层钴-锆-钽合金层隔离开，这样的话，电磁波在经过第一导磁层时，会形成多次反射；另外，层叠结构中的第二导磁层是由多个镍-铁合金层堆叠的，且通过隔离层将具有较高的磁导率的多层镍-铁合金层隔离开，从而，电磁波在经过第二导磁层时，也会形成多次反射，上述的多次反射可以进一步实现更宽频段范围的电磁波的吸收，进而进一步提升低频屏蔽效果，再加上塑封层内掺软磁合金材料，会进一步增加对低频电磁波的屏蔽效果。
在第二方面可能的实现方式中，在复合导磁层设置在塑封层和金属层之间时，第一导磁层贴合在塑封层的表面，第二导磁层位于第一导磁层的背离塑封层的一侧；在复合导磁层设置在金属层的远离塑封层的一侧时，第一导磁层贴合在金属层的表面，第二导磁层位于第一导磁层的背离金属层的一侧。
在第二方面可能的实现方式中，在复合导磁层设置在塑封层和金属层之间时，塑封层的除与基板接触之外的其余表面上均覆盖有复合导磁层，且复合导磁层与接地层电连接；在复合导磁层设置在金属层的远离塑封层的一侧时，金属层的除与基板接触之外的其余表面上均覆盖有复合导磁层。
在第二方面可能的实现方式中，隔离层为导电层或者绝缘层。
第三方面，本申请还提供了一种电子设备，包括印制电路板和上述第一方面任一实现方式中的电子电路封装，或者第二方面任一实现方式中的电子电路封装，印制电路板与电子电路封装电连接。
本申请实施例提供的电子设备包括第一方面实施例或者第二方面实施例的电子电路封装，因此本申请实施例提供的电子设备与上述技术方案的电子电路封装能够解决相同的技术问题，并达到相同的预期效果。
附图说明
图1为手机的内部的部分结构示意图；
图2为现有技术的电子电路封装的结构示意图；
图3为图2的屏蔽效果图；
图4为本申请实施例电子设备的部分结构示意图；
图5为本申请实施例提供的电子电路封装的结构示意图；
图6为扫描电子显微镜拍摄的本申请实施例提供的电子电路封装的部分结构图；
图7为本申请实施例提供的第一导磁层的结构示意图；
图8为本申请实施例提供的第一导磁层的电磁波传播的路径图；
图9为本申请实施例提供的第二导磁层的结构示意图；
图10为本申请实施例提供的第二导磁层的电磁波传播的路径图；
图11为本申请实施例提供的电子电路封装的结构示意图；
图12为图11的屏蔽效果和现有技术的屏蔽效果对比图；
图13为本申请实施例提供的电子电路封装的结构示意图；
图14为本申请实施例提供的电子电路封装的结构示意图；
图15为本申请实施例提供的电子电路封装的结构示意图；
图16为本申请实施例提供的电子电路封装的结构示意图；
图17为软磁材料颗粒的结构图；
图18为扫描电子显微镜拍摄的本申请实施例提供的电子电路封装的部分结构图；
图19为图16的屏蔽效果和现有技术的屏蔽效果对比图；
图20为本申请实施例提供的电子电路封装的结构示意图；
图21为本申请实施例提供的电子电路封装的结构示意图；
图22为本申请实施例提供的电子电路封装的结构示意图；
图23为图22的屏蔽效果和现有技术的屏蔽效果对比图；
图24为本申请实施例提供的电子电路封装的制备方法的流程框图。
附图标记：
01-手机；100-SiP芯片；101-印制线路板；102-天线模组；103-摄像模组；104-电连接结构；105-电子电路封装；1-电子器件；2-基板；201-接地层；3-塑封层；31-硅微粉；4-金属层；5-复合导磁层；51-第一导磁层；511-CZT合金层；512-第一隔离层；52-第二导磁层；521-NiFe合金层；522-第二隔离层；6-软磁材料颗粒；601-第一软磁材料颗粒；602-第二软磁材料颗粒；7-绝缘层。
具体实施方式
本申请实施例提供一种电子设备。该电子设备可以包括手机(mobile phone)、平板电脑(pad)、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)设备、增强现实(augmented reality，AR)等设备。本申请实施例对上述电子设备的具体形式不做特殊限制。
如图4所示，上述电子设备可以包括电子电路封装105以及印制电路板(printedcircuit board，PCB)101。电子电路封装105通过电连接结构104与PCB101电连接。从而使得电子电路封装105能够与PCB101上其他芯片或者其他模块实现信号传输。
该电连接结构104可以是焊球阵列(ball grid array，BGA)。在可选择的实施方式中，该电连接结构104为多个呈阵列排布的铜柱凸块(copper pillar bump)。
以下对上述电子电路封装105的结构进行详细的说明。
图5所示是一种电子电路封装105的结构图，包括基板2，以及至少一个电子器件1，电子器件1集成在基板2的表面上，并与基板2电连接。
上述的电子器件1可以是有源器件(比如，场效应晶体管、晶闸管等)，也可以是无源器件(比如，电容、电感、继电器等)，或者，也可以是集成有有源器件和无源器件的芯片，该芯片可以是射频SiP、WiFi SiP或者PMIC SiP等。
为了提高整个电子电路封装105的强度，以及对集成在基板2上的电子器件1进行保护和加固，如图5所示，在基板2的表面上覆盖有塑封层3，塑封层3包裹该电子器件1。塑封层3一般采用环氧树脂模塑料(Epoxy Molding Compound，EMC)制得。当然，也可以采用其他塑封材料。
电子器件1包括射频SiP、WiFi SiP、PMIC SiP或者其他电子结构时，这些电子器件在工作时会释放电磁波，为了避免这些电子器件之间的电磁干扰，或者这些电子器件与位于该电子电路封装105周围的模块之间发生电磁干扰，比如，如图1所示的与天线模组102或者摄像模组103之间的干扰，如图5所示，在塑封层3的表面形成有屏蔽结构，屏蔽结构能够对电磁波进行吸收，以防止各电子器件之间的相互干扰。
结合图5，上述的屏蔽结构包括复合导磁层5。复合导磁层5可以仅覆盖在塑封层3的上表面A1面。在可选择的实施方式中，如图11，复合导磁层5不仅覆盖在塑封层3的上表面A1面，还覆盖塑封层3的侧面A2面，也就是说，塑封层3的除与基板2接触的面之外的其余面上均被复合导磁层5覆盖。从屏蔽效果分析，多面覆盖相比仅有一面覆盖，会进一步增加屏蔽效果；从制备工艺分析，一般在形成复合导磁层5时，是通过溅射、电镀或者涂覆的方法制得，多面覆盖相比仅一面覆盖也会简化整个制备工艺难度。
当复合导磁层5不仅覆盖在塑封层3的上表面A1面，还覆盖塑封层3的侧面A2面上时，结合图11，位于塑封面3的侧面A2面上的复合导磁层5延伸至基板2的侧面，与与接地层201电连接。这样的话，就可使集成在基板2上的所有电子器件1被包围在复合导磁层5和接地层201围成的屏蔽腔内，实现对这些电子器件1的屏蔽隔离，屏蔽效果会更好。
如图5，上述的复合导磁层5包括层叠的第一导磁层51和第二导磁层52。图6是通过扫描电子显微镜拍摄的堆叠在塑封层3上的第一导磁层51和第二导磁层52的实物图。由于在制备过程中，塑封层3的表面不会被完全的抹平，所以会导致第一导磁层51和第二导磁层52呈波浪式起伏，但是，由于工艺造成的这种现象几乎会屏蔽效果没有影响。
在一些可选择的实施方式中，第一导磁层的磁导率为100-2000，第一导磁层的电导率为50uΩ·cm-200uΩ·cm。在另外可选择的实施方式中，第二导磁层的磁导率为100-600，第一导磁层的电导率为1uΩ·cm-50uΩ·cm。
在另外的可选择的实施方式中，第一导磁层的磁导率为500-1200，第一导磁层的电导率为50uΩ·cm-100uΩ·cm。在另外可选择的实施方式中，第二导磁层的磁导率为300-500，第一导磁层的电导率为20uΩ·cm-40uΩ·cm。
如图7所示，第一导磁层51包括堆叠的多个钴-锆-钽(CZT)合金层511，每相邻两个CZT合金层511之间具有第一隔离层512，也就是，利用第一隔离层512将多个CZT合金层511间隔开。如图9所示，第二导磁层52包括堆叠的多个镍-铁(NiFe)合金层521，每相邻两个NiFe合金层521之间具有第二隔离层522，也就是，利用第二隔离层522将多个NiFe合金层521间隔开。
下述表一为CZT和NiFe的物理参数。
Figure BDA0002652061740000051
表1
由上述表1的各参数可以看出，NiFe和CZT均具有较高的磁导率和电导率，铁磁共振(Ferro Magnetic Resonance，FMR)频率也较大。采用这两种不同的材料是为了得到更宽频率范围的干扰屏蔽效果，另外，两种材料铁磁共振FMR在不同的频段，可以实现更宽范围的电磁波的吸收。这样的话，不仅对高频(大于500MHz)的电磁波具有很好的屏蔽效果，相比现有技术，也会提升对低频(不大于500MHz)的电磁波的屏蔽效果。
在可选择的实施方式中，第一导磁层51的总厚度大致在1μm至20μm，每一个CZT合金层511的厚度大致为1μm至5μm，每一个第一隔离层512的厚度为1nm至10nm。当然，第一导磁层51中的CZT合金层和第一隔离层512厚度也可以在其他范围之内。
结合图8，第一导磁层51的屏蔽原理可以这样理解：由于第一导磁层51是由多层结构堆叠而成，图8带有箭头的黑色线条代表电磁波的传播方向，黑色的带箭头线条的粗细代表电磁波的辐射能量。由图8可以看出，电磁波在经第一导磁层51传播时，每在CZT合金层511与第一隔离层512的交界面上会形成反射，这样一来，经过多次反射，会延长电磁波的传播路径，进而会增加电磁波的吸收量，提高屏蔽效果。
在可选择的实施方式中，第二导磁层52的总厚度大致在1μm至20μm，每一个NiFe合金层521的厚度大致为100nm至500nm，每一个第一隔离层512的厚度为1nm至10nm。当然，第二导磁层52中的NiFe合金层和第二隔离层厚度也可以在其他范围之内。
结合图10，第二导磁层52的屏蔽原理也可以这样理解：由于第二导磁层52是由多层结构堆叠而成，电磁波在经第二导磁层52传播时，每在NiFe层521与第二隔离层522的交界面上会形成反射，这样一来，经过多次反射，也会延长电磁波的传播路径，进而会增加电磁波的吸收量，提高屏蔽效果。
同时，由于，两种材料铁磁共振FMR在不同的频段，可以实现更宽范围的电磁波的吸收。不仅对高频(大于500MHz)的电磁波具有很好的屏蔽效果，也会提升对低频(不大于500MHz)的电磁波的屏蔽效果。
还有，由于在每相邻两个CZT合金层511之间，以及每相邻两个NiFe合金层521之间，均通过隔离层隔离开，这样一来，电磁波产生的涡流是在CZT合金层所处的平面，以及NiFe合金层所处的平面内流动，这样就可产生反向磁场，以抵消或者吸收电磁干扰，提高屏蔽效果。
因为NiFe材料相比CZT材料的磁导率低，进而将每层NiFe合金层的厚度设计的更薄(比如，每一个CZT合金层511的厚度大致为1μm至5μm，每一个NiFe合金层521的厚度大致为100nm至500nm)，这样就可增加堆叠的NiFe合金层的层数，增加反射次数，以进一步延长电磁波的传播路径，进一步增加电磁波的吸收量，提高屏蔽效果。
所以，本申请实施例提供的屏蔽结构的屏蔽效果(Shielding Effect，SE)等于表面反射损耗(Reflection loss)+吸收损耗(Absorption Loss)+多次内反射损耗(Multipleinternal reflection loss)，提高电磁波的损耗量，以提高屏蔽效果。其中，表面反射损耗(Reflection loss)指的是在两种不同介质的交界面上产生的损耗，比如，在CZT合金层和第一隔离层的交界面上，吸收损耗(Absorption Loss)指的是在CZT合金层或者NiFe合金层内产生的吸收损耗，多次内反射损耗(Multiple internal reflection loss)指的是在相邻两层隔离层之间产生的多次反射损耗。
在CZT合金层中，Co、Zr、Ta的原子比为90％∶5％∶5％，或者，Co、Zr、Ta的原子比为91.5％∶4％∶4.5％。Co、Zr、Ta的原子比也可以选择其他比例值。
在NiFe合金层中，Ni、Fe的原子比为80％∶20％，或者，Ni、Fe的原子比为81％∶19％。Ni、Fe的原子比也可以选择其他比例值。
第一导磁层51和第二导磁层52在塑封层3上的堆叠方式可以是：如图11所示，第一导磁层51贴合在塑封层3的表面，第二导磁层52位于第一导磁层51的背离塑封层3的一侧。也可以是，如图13所示，第二导磁层52贴合在塑封层3的表面，第一导磁层51位于第二导磁层52的背离塑封层3的一侧。
由于第一导磁层51中的CZT材料一般是非晶薄层材料，应力较小，第二导磁层52中的NiFe材料一般是多晶薄层材料，应力较大。若先在塑封层3上形成第二导磁层52时，会因为NiFe材料的大应力造成薄层脱落现象，影响最终产品质量。所以，本申请的实施例可以选择先在塑封层3上形成第一导磁层51，再形成第二导磁层52。
上述的第一隔离层512和第二隔离层522可以是绝缘层，也可以是导电层。例如，可以选择SiO2、Ta2O,Al2O3等材料制得绝缘层，或者，可以选择Cu、Al、Ni、Ti等材料制得导电层。
采用导电层作为隔离层时，在实现多次反射的前提下，导电层可以得到更好的屏蔽电磁干扰效果。采用绝缘层作为隔离层时，可以提高整个屏蔽结构的磁导率，也会提高屏蔽效果。
图12是采用图11所示的结构时的屏蔽效果对比图，在该图中，虚线代表现有技术中的仅采用金属层作为屏蔽结构的屏蔽效果曲线，实线代表采用本申请的图11所示的结构的屏蔽效果曲线。由该图可以看出，在电磁波为10MHz时，实现19dB屏蔽效果，相比现有的14MHz的屏蔽效果，提升了接近5dB左右，在电磁波为100MHz时，实线了33dB屏蔽效果的屏蔽效果，且从两条曲线可以看出，在10MHz至100MHz区间，本申请的屏蔽效果均优于现有技术。
为了进一步使屏蔽的电磁波频率范围更宽，对低频屏蔽效果更好，本申请还给出了一种屏蔽结构，结合图14，除包括复合导磁层之外，还包括了金属层4。金属层4可以是采用铜材料制得，也可以是通过不锈钢材料制得，也可以是其他非磁性金属材料制得，本申请对金属层4的材料不做限定。
金属层4与复合导磁层的相对位置具有两种情况，例如，如图14所示，金属层4位于复合导磁层和塑封层3之间，在此基础上，若复合导磁层的第一导磁层51靠近塑封层3时，则金属层4位于第一导磁层51和塑封层3之间，位于塑封层3侧面的金属层4可以延伸至基板2的侧面，并与接地层201电连接。再例如，如图15所示，金属层4位于复合导磁层的远离塑封层3的一侧，当复合导磁层的第一导磁层51靠近塑封层3时，金属层4位于第二导磁层52的远离第一导磁层51的一侧。
为了进一步提升对低频的屏蔽效果，本申请还给出了一种屏蔽结构，如图16所示，除包括上述涉及的复合导磁层外，塑封层3内掺有软磁材料颗粒6，其中，软磁材料为软磁合金材料。例如，该软磁材料为镍-铁(NiFe)合金、铁-硅-铬(FeSiCr)合金、或者钴-铁(合金)CoFe等。软磁材料颗粒6可以随机的分布在塑封层3内。
图17所示的为塑封层3内的软磁材料颗粒6的结构，软磁材料颗粒6的形状几乎为球形，平均径向尺寸在10μm至50μm，最大的径向尺寸也不超过100μm，进一步的，软磁材料颗粒6的平均径向尺寸在20μm至30μm，再进一步的，软磁材料颗粒6的平均径向尺寸在25μm左右。掺入在塑封层3中的软磁材料颗粒6不仅具有吸收低频电磁波的效果，也能够实现反射，从而得到更宽频率范围的干扰屏蔽效果，进而提升对低频电磁波的屏蔽效果。
另外，在塑封层3内掺入球形结构的软磁材料颗粒6时，由于球形结构流动性好，与塑封层3的树脂材料搅拌后成膜均匀掺有球形结构软磁材料颗粒6的塑封层3的应力集中较小，强度较高，进而会提高整个电子电路封装的强度。
如图16和图18，有可能软磁材料颗粒中的第一软磁材料颗粒601与第一电子器件11电连接，第二软磁材料颗粒602与第二电子器件12电连接，且第一软磁材料颗粒601与第二软磁材料颗粒602相抵接，由于该软磁材料选用的是软磁合金材料，这样的话，第一电子器件11和第二电子器件12就会导致器件短路，但是在电路结构中，是不需要将第一电子器件11和第二电子器件12电连接的，所以，参照图17，本申请还包括绝缘层7，绝缘层7包裹在软磁材料颗粒的外部。这样就可实现相接触的两个软磁材料颗粒的电隔离。
绝缘层7可以选择Ni，Fe等金属材料的氧化物制得，也可以选择氮化物或者磷化物制得。
绝缘层7在此仅作为绝缘结构，所以，可以将绝缘层设置的比较薄，例如，绝缘层7的厚度可以是1nm至10nm。
图19是采用图16所示的结构时的屏蔽效果对比图，在该图中，虚线代表现有技术中的仅采用金属层作为屏蔽结构的屏蔽效果曲线，实线代表采用本申请的图16所示的结构的屏蔽效果曲线。由该图可以看出，在电磁波为10MHz时，实现28dB屏蔽效果，相比现有的14MHz的屏蔽效果，提升了接近14dB左右，在电磁波为100MHz时，实线了43dB屏蔽效果的屏蔽效果，且从两条曲线可以看出，在10MHz至100MHz区间，本申请的屏蔽效果均明显的优于现有技术。
在掺有软磁材料颗粒6的塑封层3中，软磁材料颗粒6的体积比可以选在1％至10％的范围之内。当然，该体积比也可以调整改变，不局限于上述范围。
图20所示的是另外一种屏蔽结构，不仅在塑封层3内掺入了软磁材料颗粒6，也在塑封层的表面覆盖了金属层4，在金属层4的表面层叠布设第一导磁层51和第二导磁层52，金属层与接地层201电连接。
图21所示的是另外一种屏蔽结构，不仅在塑封层3内掺入了软磁材料颗粒6，也在塑封层的表面层叠布设第一导磁层51和第二导磁层52，并在第二导磁层52的表面覆盖了金属层4，第一导磁层51与接地层201电连接。
图22所示的是另外一种屏蔽结构，在塑封层3内掺入了软磁材料颗粒6，在塑封层3的表面覆盖了金属层4，金属层与接地层201电连接。
图23是采用图22所示的结构时的屏蔽效果对比图，在该图中，虚线代表现有技术中的仅采用金属层作为屏蔽结构的屏蔽效果曲线，实线代表采用本申请的图22所示的结构的屏蔽效果曲线。由该图可以看出，在电磁波为10MHz时，实现22dB屏蔽效果，相比现有的12MHz的屏蔽效果，提升了接近10dB左右，在电磁波为100MHz时，实线了36dB屏蔽效果的屏蔽效果，且从两条曲线可以看出，在10MHz至1000MHz区间，本申请的屏蔽效果均明显的优于现有技术。
本申请实施例还给出了一种电子电路封装的制备方法，参照图24，该方法包括下述步骤：
S1：在具有电子器件的基板的表面上形成塑封层，以使该塑封层将电子器件包裹住。
该电子器件可以是有源器件，也可以是无源器件，也可以是集成有有源器件和无源器件的芯片。
S2：在塑封层的表面形成复合导磁层，其中，复合导磁层包括层叠的第一导磁层和第二导磁层，且第一导磁层包括堆叠的多个钴-锆-钽合金层，第二导磁层包括堆叠的多个镍-铁合金层，每相邻两个钴-锆-钽合金层之间，以及每相邻两个镍-铁合金层之间均具有隔离层。
通过该制备方法制得的电子电路封装，由于包含有多个堆叠的钴-锆-钽合金层和多个堆叠的镍-铁合金层，钴-锆-钽合金和镍-铁合金的磁导率范围不同，频率特性范围不同，这样可以实现更宽范围的电磁波的吸收，以提升对低频电磁波的屏蔽效果。
另外，由于每相邻两个钴-锆-钽合金层之间具有隔离层，以及每相邻两个镍-铁合金层之间也具有隔离层，这样的话，就会在该复合导磁层内形成多次反射，进而增加电磁波的传播路径，增加反射损耗和吸收损耗，进一步提升对低频电磁波的屏蔽效果。
在执行上述的步骤S2时，具体包括：
在塑封层的表面依次堆叠形成钴-锆-钽合金层和隔离层，重复此步骤，以形成第一导磁层。
在第一导磁层的表面依次堆叠形成镍-铁合金层和隔离层，重复此步骤，以形成第二导磁层。
在形成钴-锆-钽合金层和镍-铁合金层，以及隔离层时，可以采用溅射工艺、或者电镀工艺、或者涂覆工艺制得。
在一些可选择的实施方式中，为了进一步提升对低频电磁波的屏蔽效果，在具有电子器件的基板的表面上形成塑封层具体包括：
在塑封材料内掺入软磁材料颗粒，该软磁材料为软磁合金材料，比如，NiFe、FeSiCr、或者CoFe等，且软磁材料颗粒的表面形成有绝缘层。可以是氧化层、氮化层或者磷化层。该绝缘层可以是Ni，Fe等金属材料的氧化物，氮化物或者磷化物。
将掺有软磁材料颗粒的塑封材料形成在基板的表面上，以形成包含有软磁材料颗粒的塑封层。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (17)

1.一种电子电路封装，其特征在于，包括：
基板，形成有接地层；
电子器件，设置在所述基板的表面；
塑封层，覆盖所述基板的表面，并包裹所述电子器件；
复合导磁层，至少覆盖所述塑封层的上表面；
其中，所述复合导磁层包括层叠的第一导磁层和第二导磁层，所述第一导磁层包括堆叠的多个钴-锆-钽合金层，所述第二导磁层包括堆叠的多个镍-铁合金层，每相邻两个所述钴-锆-钽合金层之间，以及每相邻两个所述镍-铁合金层之间均具有隔离层。
2.根据权利要求1所述的电子电路封装，其特征在于，所述第一导磁层贴合在所述塑封层的表面，所述第二导磁层位于所述第一导磁层的背离所述塑封层的一侧。
3.根据权利要求1或2所述的电子电路封装，其特征在于，所述塑封层的除与所述基板接触之外的其余表面上均覆盖有所述复合导磁层，且所述复合导磁层与所述接地层电连接。
4.根据权利要求1～3中任一项所述的电子电路封装，其特征在于，所述电子电路封装还包括：
金属层，设置在所述复合导磁层和所述塑封层之间，或者，设置在所述复合导磁层的远离所述塑封层的一侧。
5.根据权利要求1～4中任一项所述的电子电路封装，其特征在于，所述塑封层内掺有软磁材料颗粒，所述软磁材料为软磁合金材料，所述软磁材料颗粒的外部被绝缘层包覆。
6.根据权利要求5所述的电子电路封装，其特征在于，所述软磁材料为镍-铁合金、铁-硅-铬合金、或者钴-铁合金。
7.根据权利要求5或6所述的电子电路封装，其特征在于，所述软磁材料颗粒的平均径向尺寸为10μm-50μm。
8.根据权利要求1～7中任一项所述的电子电路封装，其特征在于，所述隔离层为导电层或者绝缘层。
9.根据权利要求1～8中任一项所述的电子电路封装，其特征在于，
所述第一导磁层的磁导率为100-2000，所述第一导磁层的电导率为50uΩ·cm-200uΩ·cm；和/或；
所述第二导磁层的磁导率为100-600，所述第一导磁层的电导率为1uΩ·cm-50uΩ·cm。
10.一种电子电路封装，其特征在于，包括：
基板，形成有接地层；
电子器件，设置在所述基板的表面；
塑封层，覆盖所述基板的表面，并包裹所述电子器件，所述塑封层内掺有软磁材料颗粒，所述软磁材料为软磁合金材料，所述软磁材料颗粒的外部被绝缘层包覆；
金属层，覆盖所述塑封层的表面，并与所述接地层电连接。
11.根据权利要求10所述的电子电路封装，其特征在于，所述软磁材料为镍-铁合金、铁-硅-铬合金、或者钴-铁合金。
12.根据权利要求10或11所述的电子电路封装，其特征在于，所述软磁材料颗粒的平均径向尺寸为10μm-50μm。
13.根据权利要求10～12中任一项所述的电子电路封装，其特征在于，所述电子电路封装还包括：
复合导磁层，设置在所述塑封层和所述金属层之间，或者，设置在所述金属层的远离所述塑封层的一侧；
所述复合导磁层包括层叠的第一导磁层和第二导磁层，所述第一导磁层包括堆叠的多个钴-锆-钽合金层，所述第二导磁层包括堆叠的多个镍-铁合金层，每相邻两个所述钴-锆-钽合金层之间，以及每相邻两个所述镍-铁合金层之间均具有隔离层。
14.根据权利要求13所述的电子电路封装，其特征在于，
在所述复合导磁层设置在所述塑封层和所述金属层之间时，所述第一导磁层贴合在所述塑封层的表面，所述第二导磁层位于所述第一导磁层的背离所述塑封层的一侧；
在所述复合导磁层设置在所述金属层的远离所述塑封层的一侧时，所述第一导磁层贴合在所述金属层的表面，所述第二导磁层位于所述第一导磁层的背离所述金属层的一侧。
15.根据权利要求13或14所述的电子电路封装，其特征在于，
在所述复合导磁层设置在所述塑封层和所述金属层之间时，所述塑封层的除与所述基板接触之外的其余表面上均覆盖有所述复合导磁层，且所述复合导磁层与所述接地层电连接；
在所述复合导磁层设置在所述金属层的远离所述塑封层的一侧时，所述金属层的除与所述基板接触之外的其余表面上均覆盖有所述复合导磁层。
16.根据权利要求13～15中任一项所述的电子电路封装，其特征在于，所述隔离层为导电层或者绝缘层。
17.一种电子设备，其特征在于，包括：
印制电路板；
如权利要求1-16中任一项所述的电子电路封装；
所述电子电路封装与所述印制电路板电连接。
CN202010874083.2A 2020-08-26 2020-08-26 一种电子电路封装及电子设备 Pending CN114121908A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010874083.2A CN114121908A (zh) 2020-08-26 2020-08-26 一种电子电路封装及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010874083.2A CN114121908A (zh) 2020-08-26 2020-08-26 一种电子电路封装及电子设备

Publications (1)

Publication Number Publication Date
CN114121908A true CN114121908A (zh) 2022-03-01

Family

ID=80374230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010874083.2A Pending CN114121908A (zh) 2020-08-26 2020-08-26 一种电子电路封装及电子设备

Country Status (1)

Country Link
CN (1) CN114121908A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649308A (zh) * 2022-05-17 2022-06-21 宁波芯健半导体有限公司 一种封装器件及封装器件的制作方法
CN118173543A (zh) * 2024-05-14 2024-06-11 西安博康电子有限公司 一种防电磁红外敏感元芯片及制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649308A (zh) * 2022-05-17 2022-06-21 宁波芯健半导体有限公司 一种封装器件及封装器件的制作方法
CN114649308B (zh) * 2022-05-17 2023-04-11 宁波芯健半导体有限公司 一种封装器件及封装器件的制作方法
CN118173543A (zh) * 2024-05-14 2024-06-11 西安博康电子有限公司 一种防电磁红外敏感元芯片及制备方法

Similar Documents

Publication Publication Date Title
TW551017B (en) Transmission line-typed component
CN107452691B (zh) 电子电路封装
US5808878A (en) Circuit substrate shielding device
US9793223B2 (en) Semiconductor package and method of manufacturing the same
US10236260B2 (en) Shielded package with integrated antenna
TWI358117B (en) Packaging structure and packaging method thereof
TWI605564B (zh) 封裝結構及其製法
US7436683B2 (en) Wafer level packaging structure with inductors and manufacture method thereof
TW201605010A (zh) 封裝結構及其製法
JP2003273571A (ja) 素子間干渉電波シールド型高周波モジュール
CN107305884B (zh) 具有虚拟接地能力的板级屏蔽件
CN103929933B (zh) 抑制电磁波干扰结构及具有该结构的软性印刷电路板
TW201909344A (zh) 微電子裝置
CN114121908A (zh) 一种电子电路封装及电子设备
US9318403B2 (en) Integrated circuit packaging system with magnetic film and method of manufacture thereof
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
US20110068283A1 (en) Electromagnetic wave absorption component and device
WO2022063239A1 (zh) 封装体及其制备方法、终端和电子设备
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
TW200933859A (en) Electromagnetic shilding structure and method for multi-chip package module
KR20150130915A (ko) 자기억제 시트 및 그 제조방법
JPH09116289A (ja) ノイズ抑制型電子装置およびその製造方法
CN203105046U (zh) 抑制电磁波干扰结构及具有该结构的软性印刷电路板
KR20200069626A (ko) 코일 전자 부품
KR102678628B1 (ko) 코일 전자 부품

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination