CN114121809A - 用于形成存储器装置的方法以及相关联装置及系统 - Google Patents

用于形成存储器装置的方法以及相关联装置及系统 Download PDF

Info

Publication number
CN114121809A
CN114121809A CN202110712321.4A CN202110712321A CN114121809A CN 114121809 A CN114121809 A CN 114121809A CN 202110712321 A CN202110712321 A CN 202110712321A CN 114121809 A CN114121809 A CN 114121809A
Authority
CN
China
Prior art keywords
memory
layer
forming
memory elements
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110712321.4A
Other languages
English (en)
Inventor
M·B·杰普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114121809A publication Critical patent/CN114121809A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文公开制造存储器装置的方法以及相关联系统及装置。在一个实施例中，一种制造存储器装置的方法包含：(a)移除绝缘材料的一部分以界定凹槽；(b)在所述凹槽中形成存储器堆叠；及(c)蚀刻所述存储器堆叠以界定多个存储器元件。在一些实施例中，所述方法可进一步包含在所述绝缘材料的剩余部分中形成导电孔，及形成将所述导电孔电耦合到所述存储器元件中的对应者的金属化结构。

Description

用于形成存储器装置的方法以及相关联装置及系统
技术领域
本技术大体上涉及存储器装置及用于制造存储器装置的方法，且更特定来说涉及包含在形成存储器装置的存储器元件之前在存储器装置的槽孔区域中形成氧化物的方法。
背景技术
存储器装置广泛用于存储与各种电子装置相关的信息，所述电子装置例如计算机、无线通信装置、照相机、数字显示器及类似者。信息是通过对存储器单元的不同状态进行编程来存储的。存在各种类型的存储器装置，例如非易失性存储器装置(例如，NAND快闪存储器装置)及易失性存储器装置(例如，动态RAM(DRAM)、同步动态RAM(SDRAM)等)。
改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或以其它方式减少操作延时、增加可靠性、增加数据留存、降低功耗或降低制造成本等指标。降低制造成本的一种方法是改进制造工艺以增大成功制造的装置的容限。制造商可通过实施例如增加制造步骤的一致性或公差(例如，材料的移除或沉积)的工艺来改进制造容限，提高制造规模等。
发明内容
一方面，本申请案提供一种制造存储器装置的方法，所述方法包括：移除绝缘材料的一部分以界定凹槽；在所述凹槽中形成存储器堆叠；及蚀刻所述存储器堆叠以界定多个存储器元件。
另一方面，本申请案提供一种制造存储器装置的方法，所述方法包括：在第一绝缘层上方形成第二绝缘层，其中所述第二绝缘层包含片块区域及槽孔区域；蚀刻所述第二绝缘层的所述片块区域以界定凹槽；在所述凹槽中形成多个存储器元件；及在所述第二绝缘层的所述槽孔区域中形成多个导电通路。
另一方面，本申请案提供一种制造存储器装置的方法，所述方法包括：形成绝缘层；移除所述绝缘层的一部分以界定凹槽；在所述凹槽中形成存储器堆叠；蚀刻所述存储器堆叠以界定多个存储器元件；将电介质材料沉积在所述存储器元件及所述绝缘层上上方；平坦化所述电介质材料及所述存储器元件(a)以移除在所述绝缘层上方的所述电介质材料及(b)使得所述存储器元件及所述绝缘层延伸到大体上相同高程；及在所述绝缘层中形成多个导电通路。
附图说明
参考以下图式可更好地理解本技术的许多方面。图式中的组件不一定按比例缩放。而是，重点放在清楚地说明本技术的原理上。
图1A到1J是说明根据本技术的实施例的制造存储器装置的方法中的各个阶段的放大侧横截面图。
图2是包含根据本技术的实施例的存储器装置的系统的示意图。
具体实施方式
本技术的实施例包含制造存储器装置的方法以及相关联装置及系统。在下面描述的若干实施例中，举例来说，一种制造存储器装置的方法包含：(i)移除绝缘材料的一部分以界定凹槽；(ii)在凹槽中形成存储器堆叠；以及(iii)蚀刻存储器堆叠以界定多个存储器元件。在一些实施例中，所述方法可进一步包含在剩余(例如，非蚀刻)绝缘材料中形成多个导电通路，以及形成金属化层以将导电通路电耦合到存储器元件中的对应者。因此，绝缘材料及导电通路可形成具有用于存储器元件的电连接的“槽孔”。
在本技术的一个方面中，存储器堆叠直接沉积到绝缘材料中的凹槽中，并且绝缘材料用于形成槽孔。相比之下，制造存储器装置的一些已知方法包含蚀刻多个存储器元件以形成凹槽，且接着用绝缘材料填充凹槽以形成槽孔。因此，本技术的方法不需要蚀刻存储器元件以形成槽孔。此方法流程有利地避免暴露原本将在用于形成绝缘材料的槽孔的蚀刻步骤期间暴露的存储器元件的一部分。这有助于抑制或甚至防止存储器元件的污染(例如，氧化)。在本技术的另一方面，由于可省略与保护及蚀刻存储器元件相关的阶段，因此方法流程得以简化。
本文公开众多特定细节以提供对本技术的实施例的透彻且具有启发性的描述。然而，所属领域的技术人员将理解，所述技术可具有额外实施例，并且所述技术可在没有下面参考图1A到2描述的实施例的若干细节的情况下实践。举例来说，省略所属领域中众所周知的存储器装置的一些细节以便不模糊本技术。一般来说，应理解，除本文公开的那些特定实施例之外的各种其它装置及系统可在本技术的范围内。
如本文中所使用，术语“垂直”、“横向”、“上”、“下”、“之上”及“之下”可指代鉴于图中所展示的定向的半导体装置中的特征件的相对方向或位置。举例来说，“上”或“最上”可指代定位成比另一特征件更接近于页面的顶部的特征件。然而，这些术语应被广义地解释为包含具有其它定向的半导体装置，例如倒转或倾斜定向，其中顶部/底部、上方/下方、之上/之下及左/右可取决于定向而互换。
相关领域的一般技术人员将认识到，可在晶片级或裸片级执行本文中所描述的方法的合适阶段。因此，取决于其使用上下文，术语“衬底”可指晶片级衬底或经单切的裸片级衬底。此外，除非上下文另有指示，否则可使用常规半导体制造技术来形成本文中所公开的结构。可(例如)使用化学气相沉积、物理气相沉积、原子层沉积、旋涂及/或其它合适技术来沉积材料。类似地，可(例如)使用等离子体蚀刻、湿式蚀刻、化学机械平坦化或其它合适技术来移除材料。相关领域的技术人员还将理解，技术可具有额外实施例，并且可在不具有下面参考图1A到2描述的实施例的若干细节的情况下实践所述技术。
图1A到1J是说明根据本技术的实施例的制造存储器装置100(例如，半导体装置)的方法中的各个阶段的放大侧横截面图。一般来说，存储器装置100可被制造例如为离散装置或被制造为较大晶片或面板的一部分。在晶片级或面板级制造中，在经单切以形成多个个别结构之前形成较大结构。为便于解释及理解，图1A到1J说明单个存储器装置100的一部分的制造。然而，所属领域的技术人员将容易理解，存储器装置100的制造可按比例缩放到晶片及/或面板级—也就是说，包含更多组件，以便于能够被单切成两个或更多个存储器装置—同时包含类似特征件及使用如本文所描述的类似工艺。
图1A说明在形成以下各者之后的存储器装置100：(i)第一绝缘层102；(ii)第一导电通路104，其延伸通过第一绝缘层102；(iii)第二导电通路106，其延伸通过第一绝缘层102；及(iv)第二绝缘层108，其在第一绝缘层102上方。第一及第二绝缘层102、108可包含一或多种绝缘材料，例如钝化材料、电介质材料、氧化物(例如，氧化硅)、正硅酸乙酯(TEOS)等，并且第一及第二绝缘层102、108中的绝缘材料可相同或不同。在特定实施例中，第一及第二绝缘层102、108两者都包括氧化物材料。第一及第二导电通路104、106可包括金属，例如钨、金属合金、含导电金属的材料等，并且可具有相同或不同的尺寸(例如，宽度、直径等)及/或横截面形状(例如，圆形、多边形、直线形、不规则形等)。
在一些实施例中，存储器装置100包含划线区域110、片块区域112及槽孔区域114。如下面更详细地描述，多个(例如，阵列)存储器元件可形成在划线及片块区域110、112中，并且用于存储器元件的电连接可形成在槽孔区域114中。划线区域110可为用于(例如，破坏性地)测试在片块区域112中形成的存储器元件的牺牲区域。在所说明实施例中，可形成第一导电通路104以延伸通过划线及片块区域110、112中的第一绝缘层102，并且可形成第二导电通路106以延伸通过槽孔区域114中的第一绝缘层102。
在一些实施例中，第二绝缘层108可具有厚度或高度H1，其经选择以对应于存储器元件的最终高度(例如，如图1H中所展示)。高度H1还可基于从来自对存储器装置100的蚀刻、抛光及/或其它下游处理步骤的潜在凹陷效应到平面性需要的时间来选择/调谐。在一些实施例中，第一绝缘层102可具有可与第二绝缘层108的高度H1相同或不同的厚度或高度H2。
图1B说明在从划线及片块区域110、112移除第二绝缘层108以形成凹槽116之后的存储器装置100。光刻、蚀刻、遮蔽及/或其它合适工艺可用于移除第二绝缘层108在划线及片块区域110、112上方的部分。在所说明实施例中，第二绝缘层108在槽孔区域114中的剩余部分在片块区域112与槽孔区域114之间的过渡处包含大体上垂直侧壁115。
图1C说明在形成/沉积以下各者之后的存储器装置100：(i)在第一及第二绝缘层102、108上方的第一金属化层118；及(ii)在第一金属化层118上方的存储器堆叠120。第一金属化层118可包括金属，例如钨、铜、银、铝、金属合金、含导电金属的材料等，并且可将第一导电通路104电耦合到存储器堆叠120。在所说明实施例中，存储器堆叠120包含存储器单元层122及选择器层124，其可包括例如一或多种硫系材料。在一些实施例中，存储器单元层122及/或选择器层124可包含两层或更多层的不同材料。在一些实施例中，存储器堆叠120可省略存储器单元层122，可省略选择器层124，及/或可包含在存储器装置中使用的各种其它结构(例如，经布置以提供另一存储器结构及/或相关联功能的其它存储器材料)。第一金属化层118及存储器堆叠120可经由溅射、化学气相沉积、物理气相沉积、原子层沉积、旋涂、电镀、无电镀覆及/或其它合适沉积技术形成。
一起参考图1B及1C，第一金属化层118及存储器堆叠120可形成在(i)划线及片块区域110、112中/上方的凹槽116中及(ii)在槽孔区域114中的第二绝缘层108上。如下面参考图1D到1J详细描述，存储器堆叠120可在划线及片块区域110、112中图案化以形成个别存储器元件，而槽孔区域114中的存储器堆叠120可被移除以提供空间用于形成用于个别存储器元件的电连接。因此，在一些实施例中，第一金属化层118及存储器堆叠120不需要形成在槽孔区域114中的第二绝缘层108上方。
图1D说明在划线及片块区域110、112(图1A及1B)中形成(i)在存储器堆叠120上方的保护层130(例如，在存储器单元层122的上表面上)及(ii)在保护层130上方的掩模132之后的存储器装置100。在一些实施例中，保护层是硬掩模，例如氮化物硬掩模(例如，包括氮化硅(SiN))。掩模132可为用于在下游材料移除阶段期间抑制掩模132之下的存储器堆叠120的部分的移除的光掩模或其它掩模(例如，包括氧化物)。在所说明实施例中，掩模132可界定邻近(例如，可与之间隔开)第二绝缘层108的侧壁115的开口或开放区域134。在一些实施例中，除保护层130外，一或多个牺牲层(例如，碳层、氮化物层等；未展示)可沉积在存储器堆叠120上方。
图1E说明在蚀刻存储器装置100以(i)在划线及片块区域110、112中形成/界定个别存储器元件140及(ii)从槽孔区域114中的第二绝缘层108移除存储器堆叠120及第一金属化层118之后的存储器装置100。更具体来说，一起参考图1D及1E，光刻、等离子体蚀刻、湿式蚀刻及/或其它合适工艺可用于移除从掩模132暴露的第一金属化层118及存储器堆叠120的部分。在所说明实施例中，在蚀刻之后，存储器元件140布置成由开口141分离的列。此外，存储器元件140中的每一者包含由存储器单元层122的一部分形成的存储器单元142及由选择器层124的一部分形成的选择器144。存储器单元142可操作地(例如，电地)耦合到选择器144，并且经由由第一金属化层118的一部分形成的对应导电线146(例如，字线)耦合到第一导电通路104中的对应者。在所说明实施例中，存储器元件140从第一绝缘层102延伸到大于第二绝缘层108的高程的高程(例如，到第二绝缘层108的上表面149之上的高程)。在其它实施例中，存储器元件140可延伸到与第二绝缘层108相同的高程或更低的高程。
图1E进一步说明在围绕存储器元件140中的每一者形成衬垫层148(例如，密封层、保护层等)之后的存储器装置100。可围绕存储器元件140的全部或一部分(例如，顶部部分、侧壁部分等)形成衬垫层148。衬垫层148可包括绝缘材料，例如氮化硅、氧化物等，并且经配置以在下游制造阶段期间及/或在存储器装置100的操作期间保护存储器元件140免受污染、损坏等。在一些实施例中，衬垫层148的一部分由在图1D中所展示的阶段处沉积的保护层130形成。
图1F说明在将绝缘材料150沉积在存储器元件140及第二绝缘层108上方之后的存储器装置100。在所说明实施例中，绝缘材料150填充存储器元件140之间的开口141，并且包含上表面152。在一些实施例中，绝缘材料150可为经由旋涂工艺施加的电介质材料或膜，使得例如尽管存储器元件140、开口141及第二绝缘层108的形貌不同(例如，变化的高度、厚度等)，但上表面152大体上是平面的。
图1G说明在移除存储器元件140及第二绝缘层108上方的绝缘材料150的一部分之后的存储器装置100。在一些实施例中，可使用等离子体蚀刻、湿式蚀刻、化学机械平坦化(CMP)、磨光及/或其它合适技术来平坦化/抛光绝缘材料150以移除绝缘材料150。在特定实施例中，通过使用在存储器元件140的衬垫层148(例如，氮化物层)上停止的CMP工艺来平坦化绝缘材料150的上表面152(图1F)来移除绝缘材料150。在一些实施例中，绝缘材料150的一部分可保留在第二绝缘层108上，如图1G中所展示。
图1H说明在进一步平坦化/抛光存储器装置100以移除存储器元件140的衬垫层148的一部分以暴露存储器单元142之后的存储器装置100。在一些实施例中，在平坦化之后，存储器元件140延伸到与第二绝缘层108的上表面149的高程相同或大约相同的高程。因此，存储器装置100在平坦化之后可具有大体上平坦上表面。存储器装置100可使用等离子体蚀刻、湿式蚀刻、化学机械平坦化(CMP)、磨光及/或其它合适技术来平坦化/抛光。
图1I说明通过第二绝缘层108形成第三导电通路160之后的存储器装置100。为便于说明，图1I中仅展示第三导电通路160中的一者。在一些实施例中，第三导电通路160通过合适遮蔽、蚀刻及沉积工艺形成。举例来说，光刻及/或蚀刻工艺可用于通过第二绝缘层108蚀刻高宽高比孔，且接着可使用化学气相沉积、物理气相沉积、原子层沉积、旋涂、电镀、无电镀覆及/或另一合适技术将导电材料沉积到孔中以形成第三导电通路160。
图1J说明在存储器元件140、绝缘材料150、第二绝缘层108及第三导电通路160上方形成/沉积第二金属化层170之后的存储器装置100。第二金属化层170可包括金属，例如钨、金属合金、含导电金属的材料等，并且可经由溅射、化学气相沉积、物理气相沉积、原子层沉积、旋涂、电镀、无电镀覆及/或另一合适沉积技术形成。第二金属化层170将存储器元件140电耦合到第三导电通路160中的对应者。因此，存储器元件140可经由第一及第二导电通路104、106电存取。在一些实施例中，第二金属化层170可经图案化以例如形成电耦合到存储器元件140的一部分/子集的导电线(例如，位线)。在一些实施例中，第二金属化层170包含大体上垂直于第一金属化层118的导电线146延伸的导电线。
在一些实施例中，第三导电通路160(图1I)的形成及第二金属化层170(图1J)的形成可组合成单个步骤。举例来说，在将金属沉积在用于形成第三导电通路160的孔中的同时，可将用于形成第二金属化层170的金属沉积在存储器元件140、绝缘材料150、第二绝缘层108及第三导电通路160上方。
在操作中，存储器单元142中的每一者可存储一位数据，并且可通过改变经由导电线146(例如，第一金属化层118)及/或第二金属化层170供应到选择器144中的对应者的电压来写入(例如，存取)。更具体来说，将电压施加到选择器144可引起/起始对应存储器单元142的材料中的主体性质改变，这会改变存储器单元104的电阻电平。存储器单元104可具有可被读取为1或0的高电阻状态或低电阻状态。在一些实施例中，存储器单元142是非易失性的。第一及第二导电通路104、106可用于将存储器装置100可操作地耦合到外部装置(例如，处理器装置)及/或集成存储器封装内的其它组件(例如，其它存储器装置)。如所属领域的一般技术人员将了解，存储器装置100可进一步“封装”以用于进行保护并包含适当电互连件。
一些存储器装置的制造包含形成存储器元件阵列，然后移除所述存储器元件的一部分以形成包含用于存储器元件的电连接的槽孔。举例来说，在2020年2月3日申请的且标题为“用于形成存储器装置的方法以及相关联装置及系统(METHODS FOR FORMING MEMORYDEVICES,AND ASSOCIATED DEVICES AND SYSTEMS)”的第16/780,594号美国专利申请案描述此类方法，并且其全部内容以引用的方式并入本文中。一起参考图1A到1J，在本技术的一个方面中，第二绝缘层108在存储器元件140之前形成。因此，存储器堆叠120被直接沉积到第二绝缘层108中的凹槽116中，并且存储器堆叠120不需要经蚀刻/移除以形成用于第二绝缘层108及第三导电通路160的槽孔。此方法流程避免在蚀刻步骤期间暴露存储器元件140的一部分(例如，邻近第二绝缘层108的侧壁115相邻的一行存储器元件140)以形成绝缘材料的槽孔。这可有助于抑制或甚至防止存储器元件140的污染(例如，氧化)。在本技术的另一方面中，所述流程被简化，因为不需要蚀刻存储器元件140的一部分并且随后将第二绝缘层108沉积在槽孔区域114中。举例来说，可省略在蚀刻期间保护划线及片块区域110、112中的存储器元件140的步骤，并用简单遮蔽/蚀刻步骤来替换所述步骤，以在第二绝缘层108中形成凹槽116(图1B)。
在一些实施例中，存储器装置100可包含在存储器元件140之上的一或多个额外存储器元件层，借此形成三维(3D)存储器阵列。在一些实施例中，一或多个额外层可以与图1A到1J中所说明的单个层大体上类似或等同的方式形成。举例来说，(i)第一及第二绝缘层可形成在第二金属化层170上/之上，并且导电通路可通过第一绝缘层形成(例如，如在图1A中)，(ii)第二绝缘层可凹入(例如，如在图1B中)，(iii)存储器堆叠可沉积在凹槽中(例如，如在图1C中)，以此类推。在一些实施例中，用于每一后续存储器元件层的片块区域112及/或槽孔区域114可至少部分彼此偏移(例如，横向偏移)以为导电通路提供空间。
上文参考图1A到1J详细描述的存储器装置100及/或并入存储器装置100的封装可被并入无数更大及/或更复杂的系统中的任一者，其代表性实例是图2中示意性地展示的系统280。系统280可包含处理器282、存储器284(例如，SRAM、DRAM、快闪存储器及/或其它存储器装置)、输入/输出装置286及/或其它子系统或组件288。上文参考图1A到1J描述的存储器装置及/或封装可包含在图2中所展示的元件中的任一者中。所得系统280可经配置以执行各种各样的合适计算、处理、存储、感测、成像及/或其它功能中的任一者。因此，系统280的代表性实例包含(但不限于)计算机及/或其它数据处理器，例如桌上型计算机、膝上型计算机、因特网设备、手持装置(例如，掌上计算机、可穿戴计算机、蜂窝式或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器或可编程消费型电子产品、网络计算机及小型计算机。系统280的额外代表性实例包含灯、照相机、交通工具等。关于这些及其它实例，系统280可容置在单个单元中，或者例如通过通信网络分布在多个互连单元上。因此，系统280的组件可包含本地及/或远程存储器存储装置以及各种各样的合适计算机可读媒体中的任一者。
可从上文了解，本文已为了说明而描述技术的特定实施例，但可在不背离本公开的情况下作出各种修改。因此，本发明仅受限于所附权利要求书。此外，还可在其它实施例中组合或消除特定实施例的上下文中所描述的新技术的特定方面。此外，尽管已在所述实施例的上下文中描述与新技术的特定实施例相关联的优点，但其它实施例也可展现此类优点，且并非全部实施例都需要展现此类优点以要落入本技术的范围内。因此，本公开及相关联技术可涵盖本文中未明确展示或描述的其它实施例。

Claims (20)

1.一种制造存储器装置的方法，所述方法包括：
移除绝缘材料的一部分以界定凹槽；
在所述凹槽中形成存储器堆叠；及
蚀刻所述存储器堆叠以界定多个存储器元件。
2.根据权利要求1所述的方法，其中所述方法进一步包括通过所述绝缘材料形成导电通路。
3.根据权利要求2所述的方法，其中所述方法进一步包括在所述存储器元件及所述导电孔上方形成金属化层，其中所述金属化层将所述导电孔电耦合到所述存储器元件中的对应者。
4.根据权利要求1所述的方法，其中所述绝缘材料是氧化物材料。
5.根据权利要求1所述的方法，其中在所述凹槽中形成所述存储器堆叠包含—
将选择器层沉积在所述凹槽中；及
将存储器单元层沉积在所述选择器层上方。
6.根据权利要求5所述的方法，其中所述选择器层及所述存储器单元层中的至少一者包括硫系材料。
7.根据权利要求5所述的方法，其中所述方法进一步包括在所述凹槽中形成金属化层，且其中将所述选择器层沉积在所述凹槽中包含将所述选择器层沉积在所述金属化层上方。
8.根据权利要求7所述的方法，其中蚀刻所述存储器堆叠以界定所述存储器元件包含蚀刻所述金属化层以形成电耦合到所述存储器元件中的对应者的多个导电线。
9.根据权利要求1所述的方法，其中所述绝缘材料具有上表面，且其中在所述凹槽中形成所述存储器堆叠包含形成所述存储器堆叠以使其具有大于所述绝缘材料的所述上表面的高程的高程。
10.根据权利要求9所述的方法，其中所述方法进一步包括使所述存储器元件平坦化以具有与所述绝缘材料的所述上表面的所述高程相同的高程。
11.根据权利要求1所述的方法，其中所述方法进一步包括围绕所述存储器元件中的个别者形成保护性衬垫。
12.根据权利要求11所述的方法，其中所述方法进一步包括移除围绕所述存储器元件的所述保护衬垫的一部分以暴露所述存储器元件中的每一者的存储器单元。
13.根据权利要求1所述的方法，其中所述方法进一步包括将电介质材料沉积在所述存储器元件及所述绝缘材料的上表面上方。
14.根据权利要求14所述的方法，其中所述方法进一步包括移除在所述绝缘材料上方的所述电介质材料。
15.一种制造存储器装置的方法，所述方法包括：
在第一绝缘层上方形成第二绝缘层，其中所述第二绝缘层包含片块区域及槽孔区域；
蚀刻所述第二绝缘层的所述片块区域以界定凹槽；
在所述凹槽中形成多个存储器元件；及
在所述第二绝缘层的所述槽孔区域中形成多个导电通路。
16.根据权利要求15所述的方法，其中所述导电通路是第一导电通路，且其中所述方法进一步包括：
在所述第一绝缘层中形成多个第二导电通路；
形成将所述第一导电通路电耦合到所述存储器元件中的对应者的第一金属化层；及
形成将所述第二导电通路电耦合到所述存储器元件中的对应者的第二金属化层。
17.根据权利要求16所述的方法，其中所述存储器元件中的个别者包含可操作地耦合到存储器单元的选择器，其中所述第一金属化层将所述第一导电通路电耦合到所述存储器单元中的对应者，且其中所述第二金属化层将所述第二导电通路电耦合到所述选择器中的对应者。
18.根据权利要求15所述的方法，其中在所述凹槽中形成所述存储器元件包含—
将选择器层沉积在所述凹槽中；
将存储器单元层沉积在所述选择器层上方，其中所述选择器层及所述存储器单元层中的至少一者包含硫系材料；及
蚀刻所述选择器层及所述存储器单元层以形成所述存储器元件。
19.一种制造存储器装置的方法，所述方法包括：
形成绝缘层；
移除所述绝缘层的一部分以界定凹槽；
在所述凹槽中形成存储器堆叠；
蚀刻所述存储器堆叠以界定多个存储器元件；
将电介质材料沉积在所述存储器元件及所述绝缘层上上方；
平坦化所述电介质材料及所述存储器元件(a)以移除在所述绝缘层上方的所述电介质材料及(b)使得所述存储器元件及所述绝缘层延伸到大体上相同高程；及
在所述绝缘层中形成多个导电通路。
20.根据权利要求19所述的方法，其中所述方法进一步包括在所述存储器元件及所述导电通路上方形成金属化层，其中所述金属化层将所述导电通路电耦合到所述存储器元件中的对应者。
CN202110712321.4A 2020-06-29 2021-06-25 用于形成存储器装置的方法以及相关联装置及系统 Pending CN114121809A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/914,887 US11398599B2 (en) 2020-06-29 2020-06-29 Methods for forming memory devices, and associated devices and systems
US16/914,887 2020-06-29

Publications (1)

Publication Number Publication Date
CN114121809A true CN114121809A (zh) 2022-03-01

Family

ID=79030381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110712321.4A Pending CN114121809A (zh) 2020-06-29 2021-06-25 用于形成存储器装置的方法以及相关联装置及系统

Country Status (3)

Country Link
US (2) US11398599B2 (zh)
CN (1) CN114121809A (zh)
TW (1) TW202218149A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398599B2 (en) 2020-06-29 2022-07-26 Micron Technology, Inc. Methods for forming memory devices, and associated devices and systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279403B2 (ja) 2008-08-18 2013-09-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US9236416B2 (en) * 2013-05-30 2016-01-12 Alexander Mikhailovich Shukh High density nonvolatile memory
JP2019161067A (ja) * 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体装置およびその製造方法
WO2019200561A1 (en) 2018-04-18 2019-10-24 Yangtze Memory Technologies Co., Ltd. Method for forming channel hole plug of three-dimensional memory device
US10964752B2 (en) * 2019-06-13 2021-03-30 Western Digital Technologies, Inc. Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
US11069707B2 (en) * 2019-10-29 2021-07-20 Sandisk Technologies Llc Variable die size memory device and methods of manufacturing the same
US11201083B2 (en) 2019-12-31 2021-12-14 Micron Technology, Inc. Methods for forming memory devices, and associated devices and systems
US11398599B2 (en) 2020-06-29 2022-07-26 Micron Technology, Inc. Methods for forming memory devices, and associated devices and systems

Also Published As

Publication number Publication date
TW202218149A (zh) 2022-05-01
US20220302387A1 (en) 2022-09-22
US11889772B2 (en) 2024-01-30
US20210408377A1 (en) 2021-12-30
US11398599B2 (en) 2022-07-26

Similar Documents

Publication Publication Date Title
KR102066247B1 (ko) 메모리를 위한 동종의 하부 전극 비아(beva) 상부면을 형성하는 방법
US9985075B2 (en) Dummy bottom electrode in interconnect to reduce CMP dishing
CN107706204B (zh) 包含存储器区域及逻辑区域的集成电路ic
TWI789775B (zh) 形成微電子裝置的方法、及相關的微電子裝置、記憶體裝置、電子系統、及其他方法
US20170110402A1 (en) Conductive structures, systems and devices including conductive structures and related methods
KR20150130979A (ko) 임베딩된 자기 터널 접합들을 포함하는 로직 칩
CN111106237A (zh) 集成芯片及其形成方法
US11735473B2 (en) Methods for forming memory devices, and associated devices and systems
KR100747142B1 (ko) 에칭 단계 수가 감소된 이중 다마신 구조체에 ｍｒａｍ오프셋 셀을 제조하는 방법
US20240258167A1 (en) Methods for forming conductive vias, and associated devices and systems
US7851302B2 (en) Capacitors and methods of manufacture thereof
US8518773B2 (en) Method of fabricating semiconductor capacitor
US11978705B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11889772B2 (en) Methods for forming memory devices, and associated devices and systems
US11476415B2 (en) Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
CN112397515A (zh) 包括铝互连件的设备、包括互连件的存储器装置以及相关方法
TW202132603A (zh) 混合低電阻金屬線
TWI786760B (zh) 半導體裝置及其製造方法
KR100791012B1 (ko) 반도체 소자의 콘택 형성 방법
CN118841366A (zh) 半导体结构及其制作方法、存储器装置、存储器系统
WO2024057136A1 (en) Vtfet circuit with optimized output
CN118714854A (zh) 存储器及其制备方法
CN116390482A (zh) 一种存储器及其制造方法、存储器系统
CN116313768A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination