CN114078920A - 显示面板和包括该显示面板的显示装置 - Google Patents

显示面板和包括该显示面板的显示装置 Download PDF

Info

Publication number
CN114078920A
CN114078920A CN202110911325.5A CN202110911325A CN114078920A CN 114078920 A CN114078920 A CN 114078920A CN 202110911325 A CN202110911325 A CN 202110911325A CN 114078920 A CN114078920 A CN 114078920A
Authority
CN
China
Prior art keywords
data line
line
main
layer
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110911325.5A
Other languages
English (en)
Inventor
李仙花
朴京淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114078920A publication Critical patent/CN114078920A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示面板和包括该显示面板的显示装置，在具有主显示区域、包括彼此间隔开的像素组的组件区域和在像素组之间的透射区域的显示面板中，显示面板包括：基底；主显示元件和主像素电路，主显示元件在基底上以与主显示区域对应，主像素电路分别连接到主显示元件；辅助显示元件和辅助像素电路，辅助显示元件在基底上以分别与像素组对应，辅助像素电路分别连接到辅助显示元件；第一数据线和第二数据线，彼此间隔开，且组件区域在第一数据线与第二数据线之间；以及绕行线，使第一数据线连接到第二数据线，其中，绕行线在比其上布置有第一数据线和第二数据线的层靠近基底的层上。

Description

显示面板和包括该显示面板的显示装置
本申请要求于2020年8月10日在韩国知识产权局提交的第10-2020-0099993号韩国专利申请的优先权和权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
一个或更多个示例实施例的方面涉及一种显示面板和一种包括该显示面板的显示装置。
背景技术
最近，显示装置的使用已经多样化。此外，显示装置已经变得更轻薄，因此，显示装置的用途的多样性已经扩大。
由于显示装置用于各种目的，因此可以存在设计显示装置的形状的各种方法，并且可以连接到显示装置或与显示装置相关联的功能已经增加。
在该背景技术部分中公开的以上信息仅用于增强对背景技术的理解，因此在该背景技术部分中讨论的信息不必构成现有技术。
发明内容
一个或更多个示例实施例的方面涉及一种显示面板和一种包括该显示面板的显示装置，例如，涉及一种为了在其中布置有作为电子元件的组件的区域中显示图像而增加显示区域的显示面板和包括该显示面板的显示装置。
一个或更多个示例实施例的方面包括一种显示面板和包括该显示面板的显示装置，在该显示面板中显示区域增大，使得在其中布置有作为电子元件的组件的区域中显示图像。然而，这些特征是示例，并且不限制公开的范围。
另外的方面将在以下描述中部分地阐述，并且部分地将根据描述更明显，或者可以通过实践公开的所呈现的实施例来获知。
根据一个或更多个示例实施例中，显示面板包括：主显示区域；组件区域，包括彼此间隔开的像素组；透射区域，在像素组之间；基底；主显示元件和主像素电路，主显示元件布置在基底上以与主显示区域对应，主像素电路分别连接到主显示元件；辅助显示元件和辅助像素电路，辅助显示元件布置在基底上以分别与像素组对应，辅助像素电路分别连接到辅助显示元件；第一数据线和第二数据线，彼此间隔开，且组件区域在第一数据线与第二数据线之间；以及绕行线，使第一数据线连接到第二数据线，其中，绕行线布置比其上布置有第一数据线和第二数据线的层靠近基底的层上。
根据一些示例实施例，显示面板还可以包括：下金属层，在组件区域中布置在基底与辅助像素电路之间，并且包括与透射区域对应的下孔，绕行线可以与下金属层布置在同一层上。
根据一些示例实施例，绕行线的至少一部分可以布置在主显示区域中。
根据一些示例实施例，显示面板还可以包括：第三数据线，布置在组件区域中，并且连接到辅助像素电路。
根据一些示例实施例，显示面板还可以包括：初始化电压线，被构造为在主显示区域中向主像素电路传输初始化电压，并且在第一方向上延伸，绕行线的在第一方向上延伸的部分可以与初始化电压线叠置。
根据一些示例实施例，绕行线的在与第一数据线平行的第二方向上延伸的部分可以与在主显示区域中连接主像素电路的第四数据线叠置。
根据一些示例实施例，显示面板还可以包括：连接电极，布置在绕行线与第一数据线之间。连接电极可以通过第一接触孔连接到绕行线，并且第一数据线可以通过第二接触孔连接到连接电极。
根据一个或更多个示例实施例，显示面板包括：主显示区域；组件区域，包括彼此间隔开的像素组；透射区域，在像素组之间；基底；主显示元件和主像素电路，主显示元件布置在基底上以与主显示区域对应，主像素电路分别连接到主显示元件；辅助显示元件和辅助像素电路，辅助显示元件布置在基底上以分别与像素组对应，辅助像素电路分别连接到辅助显示元件；下金属层，在组件区域中布置在基底与辅助像素电路之间，并且包括与透射区域对应的下孔；第一数据线和第二数据线，彼此间隔开，且组件区域在第一数据线与第二数据线之间；以及绕行线，使第一数据线连接到第二数据线，其中，绕行线布置在主显示区域中，并且与下金属层布置在同一层上。
根据一些示例实施例，主像素电路可以包括驱动薄膜晶体管、开关薄膜晶体管和初始化薄膜晶体管，并且绕行线的在第一方向上延伸的部分可以与被构造为向初始化薄膜晶体管传输初始化电压的初始化电压线叠置。
根据一些示例实施例，绕行线的在与第一方向交叉的第二方向上延伸的部分可以与被构造为向开关薄膜晶体管传输数据信号的第四数据线至少部分地叠置。
根据一些示例实施例，显示面板还可以包括：连接电极，布置在绕行线与第一数据线之间。连接电极可以通过第一接触孔连接到绕行线，并且第一数据线可以通过第二接触孔连接到连接电极。
根据一些示例实施例，显示面板还可以包括：第三数据线，布置在组件区域中，并且连接到辅助像素电路。
根据一些示例实施例，第三数据线可以沿着透射区域的形状被弯曲。
根据一个或更多个示例实施例，显示装置包括：显示面板，包括主显示区域、组件区域和透射区域，主显示区域包括主子像素，组件区域包括像素组；以及组件，布置在显示面板下方，以与组件区域对应，其中，显示面板还包括：基底；主显示元件和主像素电路，主显示元件布置在基底上以与主显示区域对应，主像素电路分别连接到主显示元件；辅助显示元件和辅助像素电路，辅助显示元件布置在基底上以分别与像素组对应，辅助像素电路分别连接到辅助显示元件；第一数据线和第二数据线，彼此间隔开，且组件区域在第一数据线与第二数据线之间；以及绕行线，使第一数据线连接到第二数据线，其中，绕行线布置在比其上布置有第一数据线和第二数据线的层靠近基底的层上。
根据一些示例实施例，显示装置还可以包括：下金属层，在组件区域中布置在基底与辅助像素电路之间，并且包括与透射区域对应的下孔，绕行线可以与下金属层布置在同一层上。
根据一些示例实施例，绕行线的至少一部分可以布置在主显示区域中。
根据一些示例实施例，显示装置还可以包括：第三数据线，布置在组件区域中，并且连接到辅助像素电路。
根据一些示例实施例，显示装置还可以包括：初始化电压线，被构造为在主显示区域中向主像素电路传输初始化电压，并且在第一方向上延伸，绕行线的在第一方向上延伸的部分可以与初始化电压线叠置。
根据一些示例实施例，绕行线的在与第一数据线平行的第二方向上延伸的部分可以与在主显示区域中连接主像素电路的第四数据线叠置。
根据一些示例实施例，显示装置还可以包括：连接电极，布置在绕行线与第一数据线之间。连接电极可以通过第一接触孔连接到绕行线，并且第一数据线可以通过第二接触孔连接到连接电极。
附图说明
通过以下结合附图的描述，公开的某些实施例的以上和其他方面、特征和特性将更加明显，在附图中：
图1是根据一些示例实施例的显示装置的示意性透视图；
图2是根据一些示例实施例的显示装置的一部分的示意性剖视图；
图3是可以包括在图1的显示装置中的显示面板的示意性平面图；
图4是根据一些示例实施例的驱动子像素的像素电路的等效电路图；
图5是根据一些示例实施例的任何一个像素的像素电路的平面图；
图6是根据一些示例实施例的主显示区域中的像素布置结构的示意性布置图；
图7A和图7B是根据一些示例实施例的组件区域中的像素布置结构的示意性布置图；
图8A是根据一些示例实施例的显示面板的与主显示区域和组件区域对应的部分的示意性剖视图；
图8B是根据一些示例实施例的显示面板的与主显示区域和组件区域对应的部分的示意性剖视图；
图9是示出根据一些示例实施例的显示面板的子像素与一条或更多条线的布置关系的示意性平面图；
图10是图9的区域I的放大图；
图11是沿着图10的线II-II'截取的显示面板的剖视图；以及
图12是沿着图9的线III-III'截取的显示面板的剖视图。
具体实施方式
现在将详细地参照在附图中示出的一些示例实施例的方面，在附图中同样的附图标记始终表示同样的元件。就此而言，本实施例可以具有不同的形式，并且不应该被解释为限于这里阐述的描述。因此，下面仅通过参照附图来描述实施例，以解释本说明书的方面。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。贯穿公开，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或其变型。
虽然公开能够具有各种修改和替代形式，但是公开的实施例在附图中通过示例的方式示出并且将在这里详细描述。通过参照下面详细描述的附图和实施例，公开的效果和特征及其实现方法将变得明显。然而，根据本公开的实施例不限于在下文中公开的实施例，并且可以以各种形式实现。
在下文中，将通过参照附图更详细地描述公开的一些示例实施例的方面。在参照附图的描述中，相同的附图标记被赋予给相同或基本相同的组件，并且将不再重复描述。
在下文中将要描述的实施例中，当诸如层、膜、区域、板等的元件被称为“在”另一元件“上”时，该提及不仅可以指示该元件“直接在”所述另一元件“上”的情况，而且还可以指示其他元件在该元件与所述另一元件之间的情况。此外，为了便于解释，附图中的元件可以具有夸大或减小的尺寸。例如，为了便于解释，随机标示了附图中的元件的尺寸和厚度，因此，根据本公开的实施例不必限于附图的图示。
在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广泛的意义上进行解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
图1是根据一些示例实施例的显示装置1的示意性透视图。
参照图1，显示装置1可以包括显示区域DA和在显示区域DA外部的外围区域DPA。显示区域DA可以包括组件区域CA和至少部分地围绕组件区域CA的主显示区域MDA。也就是说，组件区域CA和主显示区域MDA中的每个可以单独地或一起显示图像。外围区域DPA可以包括其中未布置有显示元件的一种非显示区域。显示区域DA可以完全被外围区域DPA围绕。
图1示出了一个组件区域CA位于主显示区域MDA中。根据一些示例实施例，显示装置1可以包括两个或更多个组件区域CA，其中，组件区域CA可以具有彼此不同的形状和尺寸。当从相对于显示装置1的上表面近似垂直或正交的视角(例如，从平面图)观看组件区域CA时，组件区域CA可以具有诸如包括四边形形状、星形形状、菱形形状等的多边形形状、圆形形状、椭圆形形状等的各种形状。此外，图1示出了组件区域CA布置在主显示区域MDA的中心上侧(+y方向)处，当从与显示装置1的上表面近似垂直的方向看时，主显示区域MDA具有近似四边形形状。然而，组件区域CA可以布置在具有四边形形状的主显示区域MDA的一侧处，其中，所述一侧包括例如右上侧或左上侧。
显示装置1可以通过使用布置在主显示区域MDA中的多个主子像素Pm和布置在组件区域CA中的多个辅助子像素Pa来显示图像。
如下面参照图2描述的，作为电子元件的组件40可以布置在显示面板下方以与组件区域CA对应。组件40可以与使用红外线或可见光线的相机对应，并且可以包括获取设备。可选地，组件40可以包括太阳能电池、闪光设备、照度传感器、接近传感器、虹膜传感器等。可选地，组件40可以具有接收声音的功能。为了尽可能地防止组件40的功能受到限制，组件区域CA可以包括光和/或声音(或其他信号)可以穿过其的透射区域TA，光和/或声音从组件40输出到外部或从外部朝向组件40行进。在根据一些示例实施例的显示面板和包括该显示面板的显示装置的情况下，当光透射通过组件区域CA时，透光率可以为约10％或更大，更具体地，约40％或更大、约25％或更大、约50％或更大、约85％或更大、或约90％或更大。
多个辅助子像素Pa可以布置在组件区域CA中。多个辅助子像素Pa可以发射光以提供特定图像。在组件区域CA中显示的图像可以与辅助图像对应，辅助图像可以具有比在主显示区域MDA中显示的图像的分辨率低的分辨率。也就是说，在组件区域CA包括光和/或声音可以穿过其透射的透射区域TA并且辅助子像素Pa不布置在透射区域TA中的情况下，在组件区域CA中每单位面积布置的辅助子像素Pa的数量可以比在主显示区域MDA中每单位面积布置的主子像素Pm的数量少。
图2是根据一些示例实施例的显示装置1的一部分的示意性剖视图。
参照图2，显示装置1可以包括显示面板10(见图3)和被布置为与显示面板10叠置的组件40。根据一些示例实施例，还可以在显示面板10上方布置保护显示面板10的覆盖窗。
显示面板10可以包括作为与组件40叠置的区域的组件区域CA和其中显示主图像的主显示区域MDA。显示面板10可以包括基底100、在基底100上的显示层DISL、触摸屏层TSL、光学功能层OFL和在基底100下方的面板保护构件PB。
显示层DISL可以包括电路层PCL(见图8A)、显示元件层EDL(见图8A)和封装构件ENCM(诸如薄膜封装层或封装基底)，电路层PCL包括主薄膜晶体管TFT和辅助薄膜晶体管TFT'，显示元件层EDL包括作为显示元件的主发光元件ED和辅助发光元件ED'。主绝缘层IL(即，图8A中描述的无机绝缘层IL)和辅助绝缘层111(即，图8A中描述的缓冲层111)可以在基底100与触摸屏层TSL之间布置在显示层DISL中。
基底100可以包括诸如玻璃、石英、聚合物树脂的绝缘材料。基底100可以包括刚性基底或柔性基底，柔性基底可以被弯曲、折叠或卷曲。
主薄膜晶体管TFT和与其连接的主发光元件ED可以布置在显示面板10的主显示区域MDA中，以实现主子像素Pm。辅助薄膜晶体管TFT'和与其连接的辅助发光元件ED'可以布置在显示面板10的组件区域CA中，以实现辅助子像素Pa。组件区域CA的其中布置有辅助子像素Pa的区域可以被称为辅助显示区域ADA。
此外，组件区域CA可以包括其中未布置有显示元件的透射区域TA。透射区域TA可以是从组件40发射或入射到组件40中的光/信号可以穿过其的区域，组件40被布置为与组件区域CA对应。辅助显示区域ADA和透射区域TA可以交替地布置在组件区域CA中。
下金属层BML可以布置在组件区域CA中。下金属层BML可以被布置为与辅助薄膜晶体管TFT'的下部对应。例如，下金属层BML可以布置在辅助薄膜晶体管TFT'与基底100之间。下金属层BML可以防止或减少外部光到达辅助薄膜晶体管TFT'的情况。在一些示例实施例中，恒定电压或信号可以施加到下金属层BML，以防止或减少因静电放电引起的对像素电路的损坏。
显示层DISL可以由薄膜封装层或封装基底覆盖。在一些示例实施例中，薄膜封装层可以包括至少一个无机封装层和至少一个有机封装层。根据一些示例实施例，薄膜封装层可以包括第一无机封装层、第二无机封装层和它们之间的有机封装层。
第一无机封装层和第二无机封装层可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅之中的一种或更多种无机绝缘材料。有机封装层可以包括聚合物类材料。聚合物类材料可以包括丙烯酰类树脂、环氧类树脂、聚酰亚胺、聚乙烯等。
当显示层DISL由封装基底封装时，封装基底可以被布置为面对基底100，显示层DISL在封装基底与基底100之间。封装基底和显示层DISL可以在它们之间具有间隙。封装基底可以包括玻璃。包括玻璃料等的密封剂可以布置在基底100与封装基底之间，并且密封剂可以布置在上面描述的外围区域DPA中。布置在外围区域DPA中的密封剂可以围绕显示区域DA并且防止或减少水通过显示区域DA的侧表面的渗透。
触摸屏层TSL可以基于外部输入(例如，触摸事件)获得坐标信息。触摸屏层TSL可以包括触摸电极和连接到触摸电极的触摸线。触摸屏层TSL可以基于磁电容方法或互电容方法来感测外部输入。
触摸屏层TSL可以形成在薄膜封装层上。可选地，触摸屏层TSL可以单独形成在触摸基底上，然后可以通过粘合层(诸如光学透明粘合剂(OCA))结合到薄膜封装层上。根据一些示例实施例，触摸屏层TSL可以直接形成在薄膜封装层上方，在这种情况下，可以不在触摸屏层TSL与薄膜封装层之间布置粘合层。
可以设置光学功能层OFL以提高可见度。如图2中所示，光学功能层OFL可以包括包含黑矩阵183和滤色器182的滤色器板180。滤色器板180可以包括基体层181、在基体层181上的滤色器182、黑矩阵183和外涂层184。
可以通过考虑从在显示面板10中的像素中的每个发射的光的颜色来布置滤色器182。例如，滤色器182可以根据从主发光元件ED和辅助发光元件ED'发射的光的颜色而具有红色、绿色或蓝色。滤色器182和黑矩阵183可以不布置在透射区域TA中。例如，包括滤色器182和黑矩阵183的层可以包括与透射区域TA对应的孔183OP，孔183OP可以被至少部分地填充有外涂层184的一部分。外涂层184可以包括有机材料(诸如树脂)，其中，有机材料可以是透明的。
可以在显示面板10上方布置覆盖窗以保护显示面板10。光学功能层OFL可以经由OCA结合到覆盖窗或触摸屏层TSL上。
面板保护构件PB可以结合在基底100下面，以支撑并保护基底100。面板保护构件PB可以包括与组件区域CA对应的开口PB_OP。当面板保护构件PB包括开口PB_OP时，可以提高组件区域CA的透光率。面板保护构件PB可以包括聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺(PI)。
组件区域CA可以具有比组件40大的面积。因此，设置在开口PB_OP中的组件40的面积可以不与组件区域CA的面积对应。
此外，多个组件40可以布置在组件区域CA中。多个组件40可以具有彼此不同的功能。例如，多个组件40可以包括相机(成像设备)、太阳能电池、闪光设备、接近传感器、照度传感器和虹膜传感器中的至少两种。
图3是根据一些示例实施例的显示面板10的示意性平面图。
参照图3，包括在显示面板10中的各种组件可以布置在基底100上方。基底100可以包括显示区域DA和围绕显示区域DA的外围区域DPA。显示区域DA可以包括其中显示主图像的主显示区域MDA和其中显示辅助图像的组件区域CA，其中，组件区域CA包括透射区域TA。辅助图像可以与主图像一起形成普通图像，或者可以是与主图像分离的图像。
多个主子像素Pm可以布置在主显示区域MDA中。主子像素Pm中的每个可以实现为诸如有机发光二极管(OLED)的显示元件。每个主子像素Pm可以发射例如红光、绿光、蓝光或白光。主显示区域MDA可以被封装构件ENCM覆盖，并且可以被保护而免受外部物质、湿气等的影响。
组件区域CA可以如上所述位于主显示区域MDA的一侧处，或者可以布置在显示区域DA中并被主显示区域MDA围绕。多个辅助子像素Pa可以布置在组件区域CA中。辅助子像素Pa中的每个可以被实现为诸如OLED的显示元件。每个辅助子像素Pa可以发射例如红光、绿光、蓝光或白光。组件区域CA可以被封装构件ENCM覆盖，并且可以被保护而免受外部物质、湿气等的影响。
组件区域CA可以具有透射区域TA。透射区域TA可以被布置为围绕多个辅助子像素Pa。可选地，透射区域TA可以被布置为与多个辅助子像素Pa形成网格形状。
因为组件区域CA具有透射区域TA，所以组件区域CA的分辨率可以比主显示区域MDA的分辨率低。例如，组件区域CA的分辨率可以是主显示区域MDA的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9、1/16等。例如，主显示区域MDA的分辨率可以是约400ppi或更高，而组件区域CA的分辨率可以是约200ppi或约100ppi。
驱动主子像素Pm和辅助子像素Pa的像素电路中的每个可以电连接到布置在外围区域DPA中的外部电路。第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、端子部分PAD、驱动电压供应线11和共电压供应线13可以布置在外围区域DPA中。
第一扫描驱动电路SDRV1可以被构造为通过第二扫描线SL向驱动主子像素Pm和辅助子像素Pa的像素电路中的每个施加扫描信号。第一扫描驱动电路SDRV1可以被构造为通过发射控制线EL向每个像素电路施加发射控制信号。第二扫描驱动电路SDRV2可以相对于主显示区域MDA与第一扫描驱动电路SDRV1相对，并且可以与第一扫描驱动电路SDRV1近似平行。主显示区域MDA的主子像素Pm的像素电路中的一个或更多个可以电连接到第一扫描驱动电路SDRV1，其他像素电路可以电连接到第二扫描驱动电路SDRV2。组件区域CA的辅助子像素Pa的像素电路中的一个或更多个可以电连接到第一扫描驱动电路SDRV1，其他像素电路可以电连接到第二扫描驱动电路SDRV2。可以省略第二扫描驱动电路SDRV2。
端子部分PAD可以布置在基底100的一侧处。端子部分PAD可以不被绝缘层覆盖，并且可以被暴露以连接到显示电路板30。显示驱动器32可以布置在显示电路板30中。
显示驱动器32可以生成将要传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。显示驱动器32可以生成数据信号，并且生成的数据信号可以通过扇出布线FW和连接到扇出布线FW的数据线DL传输到主子像素Pm和辅助子像素Pa的像素电路。
显示驱动器32可以向驱动电压供应线11供应驱动电压ELVDD(见图4)，并向共电压供应线13供应共电压ELVSS(见图4)。驱动电压ELVDD可以通过连接到驱动电压供应线11的驱动电压线PL施加到主子像素Pm和辅助子像素Pa的像素电路，共电压ELVSS可以通过共电压供应线13施加到显示元件的对电极。
驱动电压供应线11可以设置在主显示区域MDA下面以在x方向上延伸。共电压供应线13可以具有拥有开口侧的环形形状，并且可以部分地围绕主显示区域MDA。
图3示出了存在一个组件区域CA的情况。然而，可以存在多个组件区域CA。在这种情况下，多个组件区域CA可以被布置为彼此分开，第一相机可以被布置为与一个组件区域CA对应，第二相机可以被布置为与另一组件区域CA对应。可选地，相机可以被布置为与一个组件区域CA对应，红外传感器可以被布置为与另一组件区域CA对应。多个组件区域CA可以具有彼此不同的形状和尺寸。
组件区域CA可以被设置为具有多边形形状。例如，组件区域CA可以被设置为具有八边形形状。组件区域CA可以被设置为具有诸如四边形形状、六边形形状等的各种多边形形状。组件区域CA可以被主显示区域MDA围绕。
图4是根据一些示例实施例的驱动主子像素Pm或辅助子像素Pa的像素电路PC的等效电路图。
参照图4，像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6、第二初始化薄膜晶体管T7和存储电容器Cst。
图4示出了每个像素电路PC包括信号线(包括第二扫描线SL、第一扫描线SL-1、第三扫描线SL+1、发射控制线EL和数据线DL)、初始化电压线VL和驱动电压线PL的情况。然而，根据本公开的实施例不限于此。根据一些示例实施例，信号线SL、SL-1、SL+1、EL和DL中的至少一个和/或初始化电压线VL可以被相邻的像素电路PC共享。
驱动薄膜晶体管T1的漏电极可以通过发射控制薄膜晶体管T6电连接到发光元件ED。驱动薄膜晶体管T1可以被构造为根据开关薄膜晶体管T2的开关操作接收数据信号Dm，并向发光元件ED供应驱动电流。发光元件ED表示主发光元件ED和辅助发光元件ED'中的一者。
开关薄膜晶体管T2的栅电极可以连接到第二扫描线SL，开关薄膜晶体管T2的源电极可以连接到数据线DL。开关薄膜晶体管T2的漏电极可以连接到驱动薄膜晶体管T1的源电极，并且可以通过操作控制薄膜晶体管T5连接到驱动电压线PL。
开关薄膜晶体管T2可以响应于通过第二扫描线SL传输的扫描信号Sn而导通，并且可以执行使通过数据线DL传输的数据信号Dm传输到驱动薄膜晶体管T1的源电极的开关操作。
补偿薄膜晶体管T3的栅电极可以连接到第二扫描线SL。补偿薄膜晶体管T3的源电极可以连接到驱动薄膜晶体管T1的漏电极，并且可以通过发射控制薄膜晶体管T6连接到发光元件ED的像素电极。补偿薄膜晶体管T3的漏电极可以连接到存储电容器Cst的任何一个电极、第一初始化薄膜晶体管T4的源电极和驱动薄膜晶体管T1的栅电极。补偿薄膜晶体管T3可以响应于通过第二扫描线SL传输的扫描信号Sn而导通，以使驱动薄膜晶体管T1的栅电极与驱动薄膜晶体管T1的漏电极连接，从而二极管连接驱动薄膜晶体管T1。
第一初始化薄膜晶体管T4的栅电极可以连接到第一扫描线SL-1。第一初始化薄膜晶体管T4的漏电极可以连接到初始化电压线VL。第一初始化薄膜晶体管T4的源电极可以连接到存储电容器Cst的任何一个电极、补偿薄膜晶体管T3的漏电极和驱动薄膜晶体管T1的栅电极。第一初始化薄膜晶体管T4可以响应于通过第一扫描线SL-1接收的前一扫描信号Sn-1而导通，并且可以通过向驱动薄膜晶体管T1的栅电极传输初始化电压Vint来执行使驱动薄膜晶体管T1的栅电极的电压初始化的初始化操作。
操作控制薄膜晶体管T5的栅电极可以连接到发射控制线EL。操作控制薄膜晶体管T5的源电极可以连接到驱动电压线PL。操作控制薄膜晶体管T5的漏电极可以连接到驱动薄膜晶体管T1的源电极和开关薄膜晶体管T2的漏电极。
发射控制薄膜晶体管T6的栅电极可以连接到发射控制线EL。发射控制薄膜晶体管T6的源电极可以连接到驱动薄膜晶体管T1的漏电极和补偿薄膜晶体管T3的源电极。发射控制薄膜晶体管T6的漏电极可以电连接到发光元件ED的像素电极。操作控制薄膜晶体管T5和发射控制薄膜晶体管T6可以响应于通过发射控制线EL接收的发射控制信号En而同时导通，使得驱动电压ELVDD可以传输到发光元件ED并且驱动电流可以在发光元件ED中流动。
第二初始化薄膜晶体管T7的栅电极可以连接到第三扫描线SL+1。第二初始化薄膜晶体管T7的源电极可以连接到发光元件ED的像素电极。第二初始化薄膜晶体管T7的漏电极可以连接到初始化电压线VL。第二初始化薄膜晶体管T7可以响应于通过第三扫描线SL+1接收的下一扫描信号Sn+1而导通，并且可以使发光元件ED的像素电极初始化。
图4示出了第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7分别连接到第一扫描线SL-1和第三扫描线SL+1的情况。然而，根据本公开的实施例不限于此。根据一些示例实施例，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7两者都可以连接到第一扫描线SL-1并且根据前一扫描信号Sn-1而被驱动。
存储电容器Cst的另一个电极可以连接到驱动电压线PL。存储电容器Cst的一个电极可以连接到驱动薄膜晶体管T1的栅电极、补偿薄膜晶体管T3的漏电极和第一初始化薄膜晶体管T4的源电极。
发光元件ED的对电极(例如，阴极)可以接收共电压ELVSS。发光元件ED可以通过从驱动薄膜晶体管T1接收驱动电流来发射光。
像素电路PC不限于参照图4描述的薄膜晶体管和存储电容器的数量和电路设计，并且可以进行各种修改。用于驱动主子像素Pm和辅助子像素Pa的像素电路PC可以彼此相同或不同。
图5是根据一些示例实施例的任何一个像素的像素电路PC的平面图。
参照图5，驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7可以沿着半导体层1130布置。半导体层1130可以布置在其上形成有包括无机绝缘材料的缓冲层的基底上。
半导体层1130的一个或更多个区域可以与驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层对应。换言之，驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层可以彼此连接并以各种形状弯曲。
半导体层1130可以包括沟道区、在沟道区的两侧处的源区和漏区，且可以理解的是，源区和漏区可以分别与对应的薄膜晶体管的源电极和漏电极对应。在下文中，源区和漏区将被分别称为源电极和漏电极。
驱动薄膜晶体管T1可以包括与驱动沟道区叠置的驱动栅电极G1、在驱动沟道区的两侧处的驱动源电极S1和驱动漏电极D1。与驱动栅电极G1叠置的驱动沟道区可以具有弯曲形状(例如，欧米伽(Ω)形状)，以便在小空间中形成大的沟道长度。当驱动沟道区的长度增加时，可以增加栅极电压的驱动范围，因此，可以更精细地控制从作为发光元件的OLED发射的光的灰度，并且可以改善显示质量。
开关薄膜晶体管T2可以包括与开关沟道区叠置的开关栅电极G2、在开关沟道区的两侧处的开关源电极S2和开关漏电极D2。开关漏电极D2可以连接到驱动源电极S1。
补偿薄膜晶体管T3可以与双栅极薄膜晶体管对应，并且可以包括与两个补偿沟道区叠置的补偿栅电极G3、在补偿栅电极G3的两侧处的补偿源电极S3和补偿漏电极D3。补偿薄膜晶体管T3可以通过将在下面描述的节点连接线1174连接到驱动薄膜晶体管T1的驱动栅电极G1。
第一初始化薄膜晶体管T4可以与双栅极薄膜晶体管对应，并且可以包括与两个第一初始化沟道区叠置的第一初始化栅电极G4、在第一初始化栅电极G4的两侧处的第一初始化源电极S4和第一初始化漏电极D4。
操作控制薄膜晶体管T5可以包括与操作控制沟道区叠置的操作控制栅电极G5、在操作控制栅电极G5的两侧处的操作控制源电极S5和操作控制漏电极D5。操作控制漏电极D5可以连接到驱动源电极S1。
发射控制薄膜晶体管T6可以包括与发射控制沟道区叠置的发射控制栅电极G6、在发射控制栅电极G6的两侧处的发射控制源电极S6和发射控制漏电极D6。发射控制源电极S6可以连接到驱动漏电极D1。
第二初始化薄膜晶体管T7可以包括与第二初始化沟道区叠置的第二初始化栅电极G7、在第二初始化栅电极G7的两侧处的第二初始化源电极S7和第二初始化漏电极D7。
所描述的薄膜晶体管可以连接到信号线SL、SL-1、SL+1、EL和DL、初始化电压线VL以及驱动电压线PL。
第二扫描线SL、第一扫描线SL-1、发射控制线EL和驱动栅电极G1可以布置在半导体层1130上，且绝缘层在它们之间。
第二扫描线SL可以在x方向上延伸。第二扫描线SL的一个或更多个部分可以与开关栅电极G2和补偿栅电极G3对应。例如，第二扫描线SL的与开关薄膜晶体管T2的开关沟道区和补偿薄膜晶体管T3的补偿沟道区叠置的部分可以分别与开关栅电极G2和补偿栅电极G3对应。
第一扫描线SL-1可以在x方向上延伸，第一扫描线SL-1的一个或更多个部分可以与第一初始化栅电极G4对应。例如，第一扫描线SL-1的与第一初始化薄膜晶体管T4的第一初始化沟道区叠置的部分可以与第一初始化栅电极G4对应。
第三扫描线SL+1可以在x方向上延伸，第三扫描线SL+1的一个或更多个部分可以与第二初始化栅电极G7对应。例如，第三扫描线SL+1的与第二初始化薄膜晶体管T7的第二初始化沟道区叠置的部分可以与第二初始化栅电极G7对应。
发射控制线EL可以在x方向上延伸。发射控制线EL的一个或更多个部分可以与操作控制栅电极G5和发射控制栅电极G6对应。例如，发射控制线EL的与操作控制薄膜晶体管T5的操作控制沟道区和发射控制薄膜晶体管T6的发射控制沟道区叠置的部分可以分别与操作控制栅电极G5和发射控制栅电极G6对应。
驱动栅电极G1可以与浮置电极对应，并且可以通过上面描述的节点连接线1174连接到补偿薄膜晶体管T3。
电极电压线HL可以布置在第一扫描线SL-1、第二扫描线SL、第三扫描线SL+1、发射控制线EL和驱动栅电极G1上，且绝缘层在它们之间。
电极电压线HL可以在x方向上延伸以与数据线DL和驱动电压线PL交叉。电极电压线HL的一部分可以覆盖驱动栅电极G1的至少一部分，并且可以与驱动栅电极G1一起形成存储电容器Cst。例如，驱动栅电极G1可以与存储电容器Cst的下电极CE1对应，电极电压线HL的所述一部分可以与存储电容器Cst的上电极CE2对应。
存储电容器Cst的上电极CE2可以电连接到驱动电压线PL。关于此方面，电极电压线HL可以通过接触孔1158连接到布置在电极电压线HL上的驱动电压线PL。因此，电极电压线HL可以与驱动电压线PL具有相同的电压电平(恒定电压)。例如，电极电压线HL可以具有+5V的恒定电压。电极电压线HL可以被理解为横向方向上的驱动电压线。
驱动电压线PL可以在y方向上延伸，电连接到驱动电压线PL的电极电压线HL可以在与y方向交叉的x方向上延伸。因此，多条驱动电压线PL和电极电压线HL可以在显示区域DA中形成网格结构。
数据线DL、驱动电压线PL、初始化连接线1173和节点连接线1174可以布置在电极电压线HL上，且绝缘层在它们之间。
数据线DL可以在y方向上延伸，并且可以通过接触孔1154连接到开关薄膜晶体管T2的开关源电极S2。数据线DL的一部分可以被理解为开关源电极S2。
驱动电压线PL可以在y方向上延伸，并且可以如上所述通过接触孔1158连接到电极电压线HL。此外，驱动电压线PL可以通过接触孔1155连接到操作控制薄膜晶体管T5。驱动电压线PL可以通过接触孔1155连接到操作控制源电极S5。
初始化电压线VL可以通过初始化连接线1173连接到第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7。初始化电压线VL可以具有恒定电压(例如，-2V等)。初始化连接线1173的一端可以通过接触孔1151连接到初始化电压线VL，初始化连接线1173的另一端可以通过接触孔1152连接到第二初始化薄膜晶体管T7的漏电极D7。
节点连接线1174的一端可以通过接触孔1156连接到补偿漏电极D3，节点连接线1174的另一端可以通过接触孔1157连接到驱动栅电极G1。
初始化电压线VL可以布置在数据线DL、驱动电压线PL、初始化连接线1173和节点连接线1174上，且绝缘层在它们之间。
初始化电压线VL可以与存储电容器Cst的上电极CE2布置在同一层上，并且可以与存储电容器Cst的上电极CE2包括相同的材料。像素电极可以连接到发射控制薄膜晶体管T6。像素电极可以通过接触孔1163连接到连接电极1175，并且连接电极1175可以通过接触孔1153连接到发射控制漏电极D6。根据一些示例实施例，初始化电压线VL可以与像素电极121(见图8A)布置在同一层上。
图6是根据一些示例实施例的主显示区域MDA中的像素布置结构的示意性布置图。
多个主子像素Pm可以布置在主显示区域MDA中。在本说明书中，子像素表示用于实现图像的最小单元的发射区域。当有机发光二极管被实现为显示元件时，发射区域可以由像素限定层的开口限定。下面将描述该方面。
如图6中所示，布置在主显示区域MDA中的主子像素Pm可以以pentile结构布置。红色子像素Pr、绿色子像素Pg和蓝色子像素Pb可以分别实现红色、绿色和蓝色。
多个红色子像素Pr和多个蓝色子像素Pb可以交替地布置在第一行1N中，多个绿色子像素Pg可以布置在与第一行1N相邻的第二行2N中以与多个红色子像素Pr和多个蓝色子像素Pb分开，多个蓝色子像素Pb和多个红色子像素Pr可以交替地布置在与第二行2N相邻的第三行3N中，多个绿色子像素Pg可以布置在与第三行3N相邻的第四行4N中以与多个蓝色子像素Pb和多个红色子像素Pr分开，其中，像素的这些布置可以通过N行重复。这里，蓝色子像素Pb和红色子像素Pr可以被设置为比绿色子像素Pg大。
布置在第一行1N中的多个红色子像素Pr和多个蓝色子像素Pb可以被布置为与布置在第二行2N中的多个绿色子像素Pg偏离。因此，多个红色子像素Pr和多个蓝色子像素Pb可以交替地布置在第一列1M中，多个绿色子像素Pg可以布置在与第一列1M相邻的第二列2M中以与多个红色子像素Pr和多个蓝色子像素Pb分开，多个蓝色子像素Pb和多个红色子像素Pr可以交替地布置在与第二列2M相邻的第三列3M中，多个绿色子像素Pg可以布置在与第三列3M相邻的第四列4M中以与多个蓝色子像素Pb和多个红色子像素Pr分开，其中，像素的这些布置可以通过M列重复。
为了以不同的方式表示像素布置结构，红色子像素Pr可以布置在以绿色子像素Pg的中心点作为其中心点的虚拟正方形VS的第一顶点和第三顶点处，第一顶点和第三顶点彼此面对，蓝色子像素Pb可以布置在作为虚拟正方形VS的其他顶点的第二顶点和第四顶点处。这里，虚拟正方形VS可以被不同地修改为包括矩形形状、菱形形状、正方形形状等。
该像素布置结构可以被称为pentile矩阵结构或pentile结构。此外，用于通过共享相邻像素来呈现颜色的渲染操作可以应用在该结构中，以通过使用少量像素来实现高分辨率。
图6示出了多个主子像素Pm以pentile矩阵结构布置。然而，根据本公开的实施例不限于此。例如，多个主子像素Pm可以以诸如条纹结构、马赛克布置结构、三角布置结构(delta arrangement structure)等的各种形状布置。
图7A和图7B是根据实施例的组件区域CA中的像素布置结构的示意性布置图。
参照图7A，多个辅助子像素Pa可以布置在组件区域CA中。多个辅助子像素Pa中的每个可以发射红色光、绿色光、蓝色光和白色光中的任何一种。
组件区域CA可以具有透射区域TA和包括至少一个辅助子像素Pa的像素组PG。像素组PG和透射区域TA可以在x方向和y方向上交替布置。例如，像素组PG和透射区域TA可以以网格形状布置。在这种情况下，组件区域CA可以具有多个像素组PG和多个透射区域TA。
像素组PG可以被限定为通过以预定单元对多个辅助子像素Pa进行分组而生成的一组子像素。例如，如图7A中所示，一个像素组PG可以包括以pentile结构布置的八个辅助子像素Pa。也就是说，一个像素组PG可以包括两个红色子像素Pr、四个绿色子像素Pg和两个蓝色子像素Pb。
在组件区域CA中，包括一定数量的像素组PG和一定数量的透射区域TA的基本单元U可以在x方向和y方向上重复地布置。在图7A中，基本单元U可以以正方形形状包括两个像素组PG和与像素组PG相邻的两个透射区域TA。基本单元U是通过划分重复形状获得的，这并不表示包括在基本单元U中的组件与包括在另一基本单元U中的其他组件分离。
可以在主显示区域MDA中设置与基本单元U具有相同面积的对应单元U'(见图6)。在这种情况下，包括在对应单元U'中的主子像素Pm的数量可以比包括在基本单元U中的辅助子像素Pa的数量多。也就是说，基本单元U可以包括16个辅助子像素Pa，而对应单元U'可以包括32个主子像素Pm。因此，布置在相同面积中的辅助子像素Pa的数量和主子像素Pm的数量可以具有1:2的比率。
如图7A中所示，当辅助子像素Pa以pentile结构布置并且辅助子像素Pa的分辨率与布置在主显示区域MDA中的主子像素Pm的分辨率的1/2对应时，像素布置结构可以被称为1/2pentile结构。包括在像素组PG中的辅助子像素Pa的数量和布置结构可以被设计为根据组件区域CA的分辨率而变化。
参照图7B，组件区域CA的像素布置结构可以与1/4pentile结构对应。根据一些示例实施例，虽然像素组PG的8个辅助子像素Pa可以以pentile结构布置，但是基本单元U可以仅包括一个像素组PG。基本单元U的其他区域可以被透射区域TA占据。因此，每个相同面积布置的辅助子像素Pa的数量和主子像素Pm的数量可以具有1:4的比率。在这种情况下，一个像素组PG可以被透射区域TA围绕。
图7A和图7B示出了多个辅助子像素Pa以pentile矩阵结构布置。然而，根据公开的实施例不限于此。例如，多个辅助子像素Pa可以以诸如条纹结构、马赛克布置结构、三角布置结构等的各种形状布置。
此外，图7A和图7B示出了辅助子像素Pa的尺寸与图6的主子像素Pm的尺寸相同。然而，根据本公开的实施例不限于此。相对于相同颜色，辅助子像素Pa的尺寸可以比主子像素Pm的尺寸大。例如，辅助子像素Pa的蓝色子像素Pb的尺寸可以比主子像素Pm的蓝色子像素Pb的尺寸大。可以通过考虑组件区域CA和主显示区域MDA之间的亮度和/或分辨率的差异来设计尺寸的差异。
图8A和图8B是根据实施例的显示面板10的与主显示区域MDA和组件区域CA对应的部分的示意性剖视图。
参照图8A，显示面板10可以包括主显示区域MDA和组件区域CA。主子像素Pm可以布置在主显示区域MDA中，辅助子像素Pa和透射区域TA可以布置在组件区域CA中。包括主薄膜晶体管TFT和主存储电容器Cst的主像素电路PC以及作为连接到主像素电路PC的显示元件的主有机发光二极管OLED可以布置在主显示区域MDA中。包括辅助薄膜晶体管TFT'和辅助存储电容器Cst'的辅助像素电路PC'以及作为连接到辅助像素电路PC'的显示元件的辅助有机发光二极管OLED'可以布置在组件区域CA中。
根据一些示例实施例，描述了其中使用有机发光二极管OLED和OLED'作为显示元件的示例。然而，根据一些示例实施例，无机发光元件或量子点发光元件可以用作显示元件。
在下文中，描述了包括在显示面板10中的组件的堆叠结构。显示面板10可以包括堆叠的基底100、缓冲层111、电路层PCL、显示元件层EDL、封装构件ENCM和光学功能层OFL。
如上所述，基底100可以包括诸如玻璃、石英和聚合物树脂的绝缘材料。基底100可以包括刚性基底或柔性基底，柔性基底可以被弯曲、折叠或卷曲。
缓冲层111可以位于基底100上，可以减少或防止外来材料、污染物、湿气或外来物质从基底100下方的渗透，并且可以在基底100上提供平坦化表面。缓冲层111可以包括无机材料(诸如氧化物或氮化物)、有机材料或者有机和无机混合物，并且可以具有包括无机材料和/或有机材料的单层结构或多层结构。防止或减少外来物质渗透的阻挡层可以进一步位于基底100与缓冲层111之间。在一些示例实施例中，缓冲层111可以包括氧化硅(SiO2)或氮化硅(SiNx)。缓冲层111可以包括堆叠的第一缓冲层111a和第二缓冲层111b。
在组件区域CA中，下金属层BML可以布置在第一缓冲层111a与第二缓冲层111b之间。根据一些示例实施例，下金属层BML可以布置在基底100与第一缓冲层111a之间。下金属层BML可以布置在辅助像素电路PC'下方，并且可以防止或减少辅助薄膜晶体管TFT'的特性由于从组件等发射的光而劣化的情况。此外，下金属层BML可以防止或减少从组件发射的光或朝向组件行进的光通过在连接到辅助像素电路PC'的布线之间的小间隙衍射。下金属层BML可以不位于透射区域TA中。
偏置电压可以施加到下金属层BML。下金属层BML可以通过接收偏置电压来显著降低发生静电放电的可能性。下金属层BML可以包括Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Ca、Mo、Ti、W和/或Cu。下金属层BML可以包括包含上面描述的材料的单层或多层。
电路层PCL可以布置在缓冲层111上方，并且可以包括主像素电路PC和辅助像素电路PC'、第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层115和平坦化层117。主像素电路PC可以包括主薄膜晶体管TFT和主存储电容器Cst，辅助像素电路PC'可以包括辅助薄膜晶体管TFT'和辅助存储电容器Cst'。
主薄膜晶体管TFT和辅助薄膜晶体管TFT'可以布置在缓冲层111上方。主薄膜晶体管TFT可以包括第一半导体层A1、第一栅电极G1、第一源电极S1和第一漏电极D1，辅助薄膜晶体管TFT'可以包括第二半导体层A2、第二栅电极G2、第二源电极S2和第二漏电极D2。主薄膜晶体管TFT可以连接到主有机发光二极管OLED，并且可以驱动主有机发光二极管OLED。辅助薄膜晶体管TFT'可以连接到辅助有机发光二极管OLED'，并且可以驱动辅助有机发光二极管OLED'。
第一半导体层A1和第二半导体层A2可以布置在缓冲层111上，并且可以包括多晶硅。根据一些示例实施例，第一半导体层A1和第二半导体层A2可以包括非晶硅。根据一些示例实施例，第一半导体层A1和第二半导体层A2可以包括选自由In、Ga、Sn、Zr、V、Hf、Cd、Ge、Cr、Ti和Zn组成的组之中的至少一者的氧化物。第一半导体层A1和第二半导体层A2可以包括沟道区以及掺杂有杂质的源区和漏区。
第二半导体层A2可以与下金属层BML叠置，且第二缓冲层111b在它们之间。根据一些示例实施例，第二半导体层A2的宽度可以比下金属层BML的宽度小，因此，当从与基底100垂直的方向观看时，第二半导体层A2可以与下金属层BML完全叠置。
第一栅极绝缘层112可以被包括，以覆盖第一半导体层A1和第二半导体层A2。第一栅极绝缘层112可以包括无机绝缘材料，诸如SiO2、SiNx、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是ZnO和/或ZnO2。第一栅极绝缘层112可以包括包含上面描述的有机绝缘材料的单层或多层。
第一栅电极G1和第二栅电极G2可以布置在第一栅极绝缘层112上，以分别与第一半导体层A1和第二半导体层A2叠置。第一栅电极G1和第二栅电极G2可以包括Mo、Al、Cu、Ti等，并且可以包括单层或多层。例如，第一栅电极G1和第二栅电极G2可以包括包含Mo的单层。
第二栅极绝缘层113可以被包括，以覆盖第一栅电极G1和第二栅电极G2。第二栅极绝缘层113可以包括无机绝缘材料，诸如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnOx。氧化锌(ZnOx)可以是ZnO和/或ZnO2。第二栅极绝缘层113可以包括包含上面描述的有机绝缘材料的单层或多层。
主存储电容器Cst的第一上电极CE2和辅助存储电容器Cst'的第二上电极CE2'可以布置在第二栅极绝缘层113上。
第一上电极CE2可以在主显示区域MDA中与其下方的第一栅电极G1叠置。第一栅电极G1和第一上电极CE2可以包括在主存储电容器Cst中，第一栅电极G1和第一上电极CE2彼此叠置，且第二栅极绝缘层113在它们之间。第一栅电极G1可以与主存储电容器Cst的第一下电极CE1对应。
第二上电极CE2'可以在组件区域CA中与其下方的第二栅电极G2叠置。第二栅电极G2和第二上电极CE2'可以包括在辅助存储电容器Cst'中，第二栅电极G2和第二上电极CE2'彼此叠置，且第二栅极绝缘层113在它们之间。第二栅电极G2可以与辅助存储电容器Cst'的第二下电极CE1'对应。
第一上电极CE2和第二上电极CE2'可以包括Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Ca、Mo、Ti、W和/或Cu，并且可以包括包含上面描述的材料的单层或多层。
层间绝缘层115可以被形成为覆盖第一上电极CE2和第二上电极CE2'。层间绝缘层115可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnOx。氧化锌(ZnOx)可以是ZnO和/或ZnO2。层间绝缘层115可以包括包含上面描述的无机绝缘材料的单层或多层。
当第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115大体被称为无机绝缘层IL时，无机绝缘层IL可以具有与透射区域TA对应的第一孔H1。第一孔H1可以暴露基底100的上表面的一部分或缓冲层111。第一孔H1可以由第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115的彼此叠置的开口形成，其中，第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115的开口形成为与透射区域TA对应。开口可以在单独的工艺中单独形成，或者在同一工艺中同时形成。当在单独的工艺中形成开口时，第一孔H1的内表面可能不光滑，并且可能因具有阶梯形状而具有台阶差。
然而，无机绝缘层IL可以包括凹槽，而不是暴露缓冲层111的第一孔H1。可选地，无机绝缘层IL可以不具有与透射区域TA对应的第一孔H1或凹槽。无机绝缘层IL可以包括通常具有优异的透光率的无机绝缘材料，因此即使当没有与透射区域TA对应的孔或凹槽时，也可以获得足够的透射率，使得组件40(见图2)可以透射/接收足够量的光。
数据线DL、源电极S1和S2以及漏电极D1和D2可以布置在层间绝缘层115上。数据线DL、源电极S1和S2以及漏电极D1和D2可以包括包含Mo、Al、Cu、Ti等的导电材料，并且可以包括包含上面描述的材料的多层或单层。例如，数据线DL、源电极S1和S2以及漏电极D1和D2可以包括Ti/Al/Ti的多层结构。
平坦化层117可以被布置为覆盖数据线DL、源电极S1和S2以及漏电极D1和D2。平坦化层117可以具有平坦化的上表面，使得第一像素电极121和第二像素电极121'可以在其上形成为平坦的。
平坦化层117可以包括有机材料或无机材料，并且可以具有单层结构或多层结构。平坦化层117可以包括苯并环丁烯(BCB)、PI、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或通用聚合物(诸如聚苯乙烯(PS)、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物)。平坦化层117可以包括无机绝缘材料，诸如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnOx。氧化锌(ZnOx)可以是ZnO和/或ZnO2。当形成平坦化层117时，可以对所形成的层的上表面执行化学机械抛光，以提供平坦的上表面。
平坦化层117可以具有与透射区域TA对应的第二孔H2。第二孔H2可以与第一孔H1叠置。图8A示出了第二孔H2比第一孔H1大。根据一些示例实施例，平坦化层117可以被设置为覆盖无机绝缘层IL的第一孔H1的边缘，因此，第二孔H2的面积可以比第一孔H1的面积小。
平坦化层117可以具有暴露主薄膜晶体管TFT的第一源电极S1和第一漏电极D1中的任何一个的通孔，第一像素电极121可以通过通孔接触第一源电极S1或第一漏电极D1以电连接到主薄膜晶体管TFT。此外，平坦化层117可以具有暴露辅助薄膜晶体管TFT'的第二源电极S2和第二漏电极D2中的任何一个的通孔，第二像素电极121'可以通过通孔接触第二源电极S2或第二漏电极D2以电连接到辅助薄膜晶体管TFT'。
第一像素电极121和第二像素电极121'可以包括导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。第一像素电极121和第二像素电极121'可以包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其混合物的反射层。例如，第一像素电极121和第二像素电极121'可以具有其中包括ITO、IZO、ZnO或In2O3的层布置在上面描述的反射层的上方/下方的结构。在这种情况下，第一像素电极121和第二像素电极121'可以具有ITO/Ag/ITO的堆叠结构。
像素限定层119可以覆盖平坦化层117上方的第一像素电极121和第二像素电极121'中的每个的边缘，并且可以包括暴露第一像素电极121和第二像素电极121'的中心部分的第一开口OP1和第二开口OP2。根据第一开口OP1和第二开口OP2，可以限定主有机发光二极管OLED和辅助有机发光二极管OLED'的发射区域(即，主子像素Pm和辅助子像素Pa的尺寸和形状)。
像素限定层119可以增加第一像素电极121和第二像素电极121'的边缘与在第一像素电极121和第二像素电极121'上的对电极123之间的距离，以防止或减少在第一像素电极121和第二像素电极121'的边缘处发生电弧等的情况。像素限定层119可以通过使用旋涂方法等、通过使用有机绝缘材料(诸如PI、聚酰胺、丙烯酰树脂、BCB、HMDSO、酚醛树脂等)来形成。
像素限定层119可以具有与透射区域TA对应的第三孔H3。第三孔H3可以与第一孔H1和第二孔H2叠置。通过第一孔H1至第三孔H3，可以增加透射区域TA的透光率。图8A示出了缓冲层111被连续地布置以与透射区域TA对应。然而，缓冲层111可以包括位于透射区域TA中的孔。下面将描述的对电极123的一部分可以布置在第一孔H1至第三孔H3的内表面处。
被形成为分别与第一像素电极121和第二像素电极121'对应的第一发射层122b和第二发射层122b'可以布置在像素限定层119的第一开口OP1和第二开口OP2中。第一发射层122b和第二发射层122b'可以包括高分子量材料或低分子量材料，并且可以发射红光、绿光、蓝光或白光。
有机功能层122e可以布置在第一发射层122b和第二发射层122b'上方和/或下方。有机功能层122e可以包括第一功能层122a和/或第二功能层122c。可以省略第一功能层122a或第二功能层122c。
第一功能层122a可以布置在第一发射层122b和第二发射层122b'下方。第一功能层122a可以包括包含有机材料的单层或多层。第一功能层122a可以包括具有单层结构的空穴传输层(HTL)。可选地，第一功能层122a可以包括空穴注入层(HIL)和HTL。第一功能层122a可以与包括在主显示区域MDA和组件区域CA中的主有机发光二极管OLED和辅助有机发光二极管OLED'整体地对应。
第二功能层122c可以布置在第一发射层122b和第二发射层122b'上方。第二功能层122c可以包括包含有机材料的单层或多层。第二功能层122c可以包括电子传输层(ETL)和/或电子注入层(EIL)。第二功能层122c可以与包括在主显示区域MDA和组件区域CA中的主有机发光二极管OLED和辅助有机发光二极管OLED'整体地对应。
对电极123可以布置在第二功能层122c上方。对电极123可以包括具有低逸出功的导电材料。例如，对电极123可以包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca或其合金的(半)透明层。可选地，对电极123还可以包括在包括上面描述的材料的(半)透明层上的层(诸如ITO、IZO、ZnO或In2O3)。对电极123可以与包括在主显示区域MDA和组件区域CA中的主有机发光二极管OLED和辅助有机发光二极管OLED'整体地对应。
在主显示区域MDA中形成在第一像素电极121与对电极123之间的层可以包括在主有机发光二极管OLED中。在组件区域CA中形成在第二像素电极121'与对电极123之间的层可以包括在辅助有机发光二极管OLED'中。
包括有机材料的上层150可以形成在对电极123上方。上层150可以被设置为保护对电极123并增加光提取效率。上层150可以包括具有比对电极123的有机材料高的折射率的有机材料。可选地，上层150可以包括具有不同折射率的堆叠层。例如，上层150可以通过包括堆叠的高折射率层、低折射率层和高折射率层来形成。这里，高折射率层的折射率可以约等于或高于1.7，低折射率层的折射率可以约等于或低于1.3。
上层150可以另外包括LiF。可选地，上层150可以另外包括诸如SiO2、SiNx等的无机绝缘材料。
第一功能层122a、第二功能层122c、对电极123和上层150可以包括与透射区域TA对应的透射孔TAH。也就是说，第一功能层122a、第二功能层122c、对电极123和上层150中的每个可以包括与透射区域TA对应的孔。孔的面积可以基本上彼此相同。例如，对电极123的孔的面积可以与透射孔TAH的面积基本上相同。
透射孔TAH可以与透射区域TA对应可以表示透射孔TAH可以与透射区域TA叠置。这里，透射孔TAH的面积可以比形成在无机绝缘层IL中的第一孔H1的面积小。为此，图8A示出了透射孔TAH的宽度Wt比第一孔H1的宽度小。这里，透射孔TAH的面积可以被限定为包括在透射孔TAH中的孔之中具有最小面积的孔的面积。此外，第一孔H1的面积可以被限定为包括在第一孔H1中的孔之中具有最小面积的孔的面积。
由于透射孔TAH，对电极123的一部分可以不在透射区域TA中，因此，可以显著增加透射区域TA中的透光率。具有该透射孔TAH的对电极123可以通过使用各种方法形成。根据一些示例实施例，包括在对电极123中的材料可以形成在基底100的整个表面上，然后，材料的与透射区域TA对应的部分可以经由激光剥离操作而被去除，以形成具有透射孔TAH的对电极123。根据一些示例实施例，具有透射孔TAH的对电极123可以经由金属自图案化(MSP)方法形成。根据一些示例实施例，具有透射孔TAH的对电极123可以经由通过使用精细金属掩模(FMM)沉积对电极123的方法而形成。
组件区域CA的下金属层BML可以被设置为与整个组件区域CA对应。在这种情况下，下金属层BML可以包括与透射区域TA叠置的下孔BMLH。在一些示例实施例中，透射区域TA的形状和尺寸可以由下孔BMLH的形状和尺寸限定。
线W1可以在主显示区域MDA的一部分中与下金属层BML布置在同一层上。线W1可以与绕过组件区域CA的绕行线DTL(见图9)对应。
图8A示出了平坦化层117包括单个层。然而，平坦化层117可以包括第一平坦化层117a和第二平坦化层117b，如图8B中所示。因此，可以在第一平坦化层117a与第二平坦化层117b之间形成导电图案(诸如线等)，以便具有高集成度的益处。
第一平坦化层117a可以被布置为覆盖主像素电路PC和辅助像素电路PC'。第二平坦化层117b可以布置在第一平坦化层117a上并且可以具有平坦的上表面，使得第一像素电极121和第二像素电极121'可以形成为平坦的。
主有机发光二极管OLED和辅助有机发光二极管OLED'可以布置在第二平坦化层117b上。主有机发光二极管OLED和辅助有机发光二极管OLED'的第一像素电极121和第二像素电极121'可以通过布置在第一平坦化层117a上的连接电极CM和CM'连接到主像素电路PC和辅助像素电路PC'。
连接电极CM和CM'可以布置在第一平坦化层117a与第二平坦化层117b之间。连接电极CM和CM'可以包括包含Mo、Al、Cu、Ti等的导电材料，并且可以包括包含上面描述的导电材料的多层或单层。例如，连接电极CM和CM'可以包括Ti/Al/Ti的多层结构。
当设置第一平坦化层117a和第二平坦化层117b时，可以假设下面将要描述的绕行线DTL可以布置在第一平坦化层117a与第二平坦化层117b之间。然而，当绕行线DTL布置在第一平坦化层117a上时，第二平坦化层117b可能不具有平坦的上表面，因此，第一像素电极121可能是弯曲的。当第一像素电极121弯曲时，由于外部光，反射可能扩散，从而使可见度劣化。
根据本实施例，绕行线DTL可以被布置为比数据线DL靠近基底100，使得绕行线DTL对第一像素电极121的影响可以最小化。
图9是示出根据一些示例实施例的显示面板10的子像素与一条或更多条线的布置关系的示意性平面图。该平面图仅示出了显示面板10的一部分，因此，可以假设存在比所示的子像素多的子像素。此外，该平面图仅示出了为了解释所必需的线，因此，可以假设存在比所示的线多的线。该平面图示出了组件区域CA的一部分和组件区域CA外侧的主显示区域MDA。图10是图9的区域I的放大图，图11是沿着图10的线II-II'截取的显示面板10的剖视图。图12是沿着图9的线III-III'截取的显示面板10的剖视图。
参照图9，彼此分开的多个像素组PG可以布置在组件区域CA中，透射区域TA可以布置在多个像素组PG之间。预定数量的辅助子像素Pa可以布置在多个像素组PG中的每个中。
根据一些示例实施例，第一数据线DL1、第二数据线DL2、第三数据线DL3和第四数据线DL4可以被布置为在y方向上延伸。第一数据线DL1和第二数据线DL2可以被布置为彼此分开，且组件区域CA在它们之间。第一数据线DL1可以布置在组件区域CA上方，并且可以被构造为向布置在组件区域CA上方的主子像素Pm的主像素电路PC传输数据信号。第二数据线DL2可以布置在组件区域CA下方，并且可以被构造为向布置在组件区域CA下方的主子像素Pm的主像素电路PC传输数据信号。
第一数据线DL1和第二数据线DL2可以被线性地布置为彼此分开。第一数据线DL1和第二数据线DL2可以经由绕行线DTL彼此连接。绕行线DTL可以被弯曲为绕过组件区域CA的边缘。绕行线DTL可以布置在组件区域CA周围的主显示区域MDA中。绕行线DTL可以与主显示区域MDA的主子像素Pm叠置，但是可以不被构造为向与绕行线DTL叠置的主子像素Pm传输数据信号。
当绕行线DTL未布置在组件区域CA与主显示区域MDA之间并且布置在主显示区域MDA中时，可以减小可能在组件区域CA周围产生的死区。
绕行线DTL可以布置在与第一数据线DL1和第二数据线DL2不同的层上。绕行线DTL可以通过接触孔连接到第一数据线DL1和第二数据线DL2中的每条。
第三数据线DL3可以在y方向上延伸，以使主子像素Pm的主像素电路PC与辅助子像素Pa的辅助像素电路PC'电连接。第三数据线DL3可以被构造为向主子像素Pm的主像素电路PC和辅助子像素Pa的辅助像素电路PC'传输数据信号。
布置在多个像素组PG之间的第三数据线DL3之间的距离可以比布置在每个像素组PG中的第三数据线DL3之间的距离小。也就是说，第三数据线DL3可以被弯曲以获得透射区域TA。
基于这种线布置结构，可以改善透射区域TA的透光率和整个组件区域CA的透光率。当布置在组件区域CA中的线之间的距离减小时，可能发生光衍射。因此，下金属层BML可以被布置为与布置在组件区域CA中的线叠置。
第四数据线DL4可以在y方向上延伸，以使主子像素Pm的主像素电路PC电连接。第四数据线DL4可以被构造为向布置在组件区域CA的右侧或左侧上的主子像素Pm的主像素电路PC提供数据信号。在一些示例实施例中，绕行线DTL的在y方向上延伸的部分可以与第四数据线DL4叠置。
第一数据线DL1至第四数据线DL4可以布置在同一层上。第一数据线DL1至第四数据线DL4可以布置在层间绝缘层115上。
参照作为图9的区域I的放大图的图10，绕行线DTL的在y方向上延伸的部分可以与第四数据线DL4叠置。绕行线DTL的在x方向上延伸的部分可以与初始化电压线VL叠置。
绕行线DTL可以被构造为向第一数据线DL1传输从第二数据线DL2提供的数据信号，因此，基于由绕行线DTL提供的数据信号，可能影响与绕行线DTL叠置的主像素电路PC。根据一些示例实施例，为了使这种影响最小化，绕行线DTL可以被布置为与恒定电压施加于其的初始化电压线VL叠置。可选地，绕行线DTL可以被布置为与第四数据线DL4叠置，第四数据线DL4被布置为远离连接驱动薄膜晶体管T1的节点连接线1174。
参照作为沿着图10的线II-II'截取的显示面板10的剖视图的图11，绕行线DTL的一部分可以与第四数据线DL4和初始化电压线VL叠置。绕行线DTL可以被布置为比第四数据线DL4和初始化电压线VL靠近基底100。绕行线DTL可以与下金属层BML(见图8A)布置在同一层上。
如上所述，当绕行线DTL布置在第四数据线DL4上方时，第一像素电极121的形状(见图8A)可能受到影响。此外，当绕行线DTL被布置为靠近第四数据线DL4时，可能由于数据信号而发生串扰。根据一些示例性实施例，绕行线DTL可以与下金属层BML布置在同一层上，因此，可以提供具有高质量的显示面板10。
参照作为沿着图9的线III-III'截取的显示面板10的剖视图的图12，绕行线DTL可以布置在与第一数据线DL1不同的层上，因此，绕行线DTL可以通过由绝缘层限定的接触孔CNT连接到第一数据线DL1。在一些示例实施例中，连接电极CM”可以布置在绕行线DTL与第一数据线DL1之间。连接电极CM”可以布置在第一栅极绝缘层112上。在这种情况下，连接电极CM”可以通过穿透第一栅极绝缘层112和第二缓冲层111b的第一接触孔CNT1连接到绕行线DTL，第一数据线DL1可以通过穿透层间绝缘层115和第二栅极绝缘层113的第二接触孔CNT2连接到连接电极CM”。
如上所述，根据公开的一个或更多个以上实施例的显示面板10和显示装置1，因为绕过组件区域CA的绕行线DTL可以布置在主显示区域MDA中，所以可以增加组件区域CA的透射区域TA的面积。此外，因为绕行线DTL可以与下金属层BML布置在同一层上，所以可以改善显示面板10和显示装置1的质量。
然而，根据本公开的实施例的范围不限于此。
应当理解的是，这里描述的实施例应当仅在描述性意义上考虑，而不是为了限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离如由权利要求及其等同物限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种显示面板，所述显示面板包括：
主显示区域；
组件区域，包括彼此间隔开的像素组；
透射区域，在所述像素组之间；
基底；
主显示元件和主像素电路，所述主显示元件在所述基底上以与所述主显示区域对应，所述主像素电路分别连接到所述主显示元件；
辅助显示元件和辅助像素电路，所述辅助显示元件在所述基底上以分别与所述像素组对应，所述辅助像素电路分别连接到所述辅助显示元件；
第一数据线和第二数据线，彼此间隔开，且所述组件区域在所述第一数据线与所述第二数据线之间；以及
绕行线，使所述第一数据线连接到所述第二数据线，
其中，所述绕行线在比其上布置有所述第一数据线和所述第二数据线的层靠近所述基底的层上。
2.根据权利要求1所述的显示面板，所述显示面板还包括：下金属层，在所述组件区域中位于所述基底与所述辅助像素电路之间，并且包括与所述透射区域对应的下孔，
其中，所述绕行线与所述下金属层在同一层上。
3.根据权利要求1所述的显示面板，其中，所述绕行线的至少一部分在所述主显示区域中。
4.根据权利要求1所述的显示面板，所述显示面板还包括：第三数据线，在所述组件区域中并且连接到所述辅助像素电路。
5.根据权利要求1所述的显示面板，所述显示面板还包括：初始化电压线，被构造为在所述主显示区域中向所述主像素电路传输初始化电压，并且在第一方向上延伸，其中，所述绕行线的在所述第一方向上延伸的部分与所述初始化电压线叠置。
6.根据权利要求1所述的显示面板，其中，所述绕行线的在与所述第一数据线平行的第二方向上延伸的部分与在所述主显示区域中连接所述主像素电路的第四数据线叠置。
7.根据权利要求1所述的显示面板，所述显示面板还包括：连接电极，在所述绕行线与所述第一数据线之间，
其中，所述连接电极通过第一接触孔连接到所述绕行线，并且所述第一数据线通过第二接触孔连接到所述连接电极。
8.一种显示面板，所述显示面板包括：
主显示区域；
组件区域，包括彼此间隔开的像素组；
透射区域，在所述像素组之间；
基底；
主显示元件和主像素电路，所述主显示元件在所述基底上以与所述主显示区域对应，所述主像素电路分别连接到所述主显示元件；
辅助显示元件和辅助像素电路，所述辅助显示元件在所述基底上以分别与所述像素组对应，所述辅助像素电路分别连接到所述辅助显示元件；
下金属层，在所述组件区域中位于所述基底与所述辅助像素电路之间，并且包括与所述透射区域对应的下孔；
第一数据线和第二数据线，彼此间隔开，且所述组件区域在所述第一数据线与所述第二数据线之间；以及
绕行线，使所述第一数据线连接到所述第二数据线，
其中，所述绕行线在所述主显示区域中，并且与所述下金属层在同一层上。
9.根据权利要求8所述的显示面板，其中，所述主像素电路包括驱动薄膜晶体管、开关薄膜晶体管和初始化薄膜晶体管，并且
所述绕行线的在第一方向上延伸的部分与被构造为向所述初始化薄膜晶体管传输初始化电压的初始化电压线叠置。
10.根据权利要求9所述的显示面板，其中，所述绕行线的在与所述第一方向交叉的第二方向上延伸的部分与被构造为向所述开关薄膜晶体管传输数据信号的第四数据线至少部分地叠置。
11.根据权利要求8所述的显示面板，所述显示面板还包括：连接电极，在所述绕行线与所述第一数据线之间，
其中，所述连接电极通过第一接触孔连接到所述绕行线，并且所述第一数据线通过第二接触孔连接到所述连接电极。
12.根据权利要求8所述的显示面板，所述显示面板还包括：第三数据线，在所述组件区域中，并且连接到所述辅助像素电路。
13.根据权利要求12所述的显示面板，其中，所述第三数据线沿着所述透射区域的形状被弯曲。
14.一种显示装置，所述显示装置包括：
显示面板，具有主显示区域、组件区域和透射区域，所述主显示区域包括主子像素，所述组件区域包括像素组；以及
组件，在所述显示面板下方，以与所述组件区域对应，其中，所述显示面板还包括：
基底；
主显示元件和主像素电路，所述主显示元件在所述基底上以与所述主显示区域对应，所述主像素电路分别连接到所述主显示元件；
辅助显示元件和辅助像素电路，所述辅助显示元件在所述基底上以分别与所述像素组对应，所述辅助像素电路分别连接到所述辅助显示元件；
第一数据线和第二数据线，彼此间隔开，且所述组件区域在所述第一数据线与所述第二数据线之间；以及
绕行线，使所述第一数据线连接到所述第二数据线，
其中，所述绕行线在比其上布置有所述第一数据线和所述第二数据线的层靠近所述基底的层上。
15.根据权利要求14所述的显示装置，所述显示装置还包括：下金属层，在所述组件区域中位于所述基底与所述辅助像素电路之间，并且包括与所述透射区域对应的下孔，
其中，所述绕行线与所述下金属层在同一层上。
16.根据权利要求14所述的显示装置，其中，所述绕行线的至少一部分在所述主显示区域中。
17.根据权利要求14所述的显示装置，所述显示装置还包括：第三数据线，在所述组件区域中，并且连接到所述辅助像素电路。
18.根据权利要求14所述的显示装置，所述显示装置还包括：初始化电压线，被构造为在所述主显示区域中向所述主像素电路传输初始化电压，并且在第一方向上延伸，其中，所述绕行线的在所述第一方向上延伸的部分与所述初始化电压线叠置。
19.根据权利要求14所述的显示装置，其中，所述绕行线的在与所述第一数据线平行的第二方向上延伸的部分与在所述主显示区域中连接所述主像素电路的第四数据线叠置。
20.根据权利要求14所述的显示装置，所述显示装置还包括：连接电极，在所述绕行线与所述第一数据线之间，
其中，所述连接电极通过第一接触孔连接到所述绕行线，并且所述第一数据线通过第二接触孔连接到所述连接电极。
CN202110911325.5A 2020-08-10 2021-08-10 显示面板和包括该显示面板的显示装置 Pending CN114078920A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200099993A KR20220019888A (ko) 2020-08-10 2020-08-10 표시 패널 및 이를 구비하는 표시 장치
KR10-2020-0099993 2020-08-10

Publications (1)

Publication Number Publication Date
CN114078920A true CN114078920A (zh) 2022-02-22

Family

ID=80113991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110911325.5A Pending CN114078920A (zh) 2020-08-10 2021-08-10 显示面板和包括该显示面板的显示装置

Country Status (3)

Country Link
US (1) US20220045160A1 (zh)
KR (1) KR20220019888A (zh)
CN (1) CN114078920A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097023B1 (ko) * 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220072107A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
WO2022123431A1 (en) 2020-12-07 2022-06-16 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
KR20220108882A (ko) * 2021-01-27 2022-08-04 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 전자기기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066503A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
KR20200080052A (ko) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 발광 표시 장치

Also Published As

Publication number Publication date
US20220045160A1 (en) 2022-02-10
KR20220019888A (ko) 2022-02-18

Similar Documents

Publication Publication Date Title
US20240107839A1 (en) Display panel and display apparatus including the same
US20210376007A1 (en) Display device
US12108645B2 (en) Display panel and display apparatus including the same
CN114078920A (zh) 显示面板和包括该显示面板的显示装置
KR102448029B1 (ko) 표시 장치
KR20210094189A (ko) 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210113486A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN114300509A (zh) 显示面板和显示设备
CN114078926A (zh) 显示面板及包括其的显示设备
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
CN114141822A (zh) 显示设备和制造显示设备的方法
CN113889511A (zh) 显示设备和制造该显示设备的方法
CN113937134A (zh) 显示装置
KR20220124320A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN114464650A (zh) 显示设备
US20230022216A1 (en) Display panel and display apparatus including the display panel
EP3920228B1 (en) Display device
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN117596929A (zh) 显示面板和包括显示面板的显示装置
KR20220092732A (ko) 디스플레이 장치
KR20230016766A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN115000125A (zh) 显示装置
KR20220125865A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination