CN114076864B - 灵活的测试系统和方法 - Google Patents

灵活的测试系统和方法 Download PDF

Info

Publication number
CN114076864B
CN114076864B CN202110360907.9A CN202110360907A CN114076864B CN 114076864 B CN114076864 B CN 114076864B CN 202110360907 A CN202110360907 A CN 202110360907A CN 114076864 B CN114076864 B CN 114076864B
Authority
CN
China
Prior art keywords
test
type
program
functional
prequalification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110360907.9A
Other languages
English (en)
Other versions
CN114076864A (zh
Inventor
迈克尔·鲍蒂斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN114076864A publication Critical patent/CN114076864A/zh
Application granted granted Critical
Publication of CN114076864B publication Critical patent/CN114076864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31711—Evaluation methods, e.g. shmoo plots
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computing Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Investigating Or Analysing Biological Materials (AREA)
  • Eye Examination Apparatus (AREA)

Abstract

本文涉及灵活的测试系统和方法。所提出的实施例有助于高效且有效地在测试系统中灵活实现不同类型的测试程序。在一个实施例中，一种测试系统包括资格预审测试组件、功能测试组件、控制器、收发器和开关。资格预审测试组件被配置为对被测器件执行资格预审测试。功能测试组件被配置为对被测器件执行功能测试。控制器被配置为引导在资格预审测试和功能测试之间的选择。收发器被配置为向被测器件发送信号并从被测器件接收信号。开关被配置为把收发器选择性地耦合到资格预审测试组件和功能测试组件。

Description

灵活的测试系统和方法
技术领域
本发明涉及电子测试领域。
背景技术
电子系统和设备对现代社会的进步做出了重大贡献，并在各种商业、科学、教育、和娱乐应用中，在分析和交流信息方面促进了生产力的提高和成本的降低。通常对这些电子系统和设备进行测试以确保正确的操作。尽管对系统和设备的测试取得了显著的进步，但是传统方法通常很昂贵，并且在吞吐量和便利性方面常常有局限性。
被测器件(DUT)通常很复杂，并且需要不同类型的复杂测试程序来获得可靠的结果。通常，测试旨在确定被测器件是否正确执行和运行。此外，许多功能和性能测试都需要进行资格预审(pre-qualifying)或预筛选(pre-screen)测试程序。例如，执行链路质量测试(例如，误码率测试)以检查/验证通道完整性。
常规测试方法通常需要各自不同的单独的测试系统来执行功能测试和资格预审测试。将DUT装载到单独/专用的资格预审测试设备上，执行资格预审测试(例如，链路质量测试、误码率测试(BERT)等)，并且然后将DUT从资格预审测试设备中移出，并装载在不同的单独的功能测试器上以进行功能测试。如果功能测试错误/调试表明需要进行附加的资格预审类型测试，则通常必须在功能测试器与单独的资格预审测试设备之间来回移动DUT。将DUT装载/卸载到单独的资格预审测试设备和功能测试器中会产生大量与测试相关的费用。
常规测试系统通常包括具有机架的大型受控环境室，这些机架在许多装载板托盘(loadboard tray)中容纳有被测器件(DUT)。装载板托盘被手动地装入被测器件，然后被插入到环境室中并被手动地连接到测试器电子设备。该过程可能是劳力密集且麻烦的。通常必须首先手动地移出整个托盘，然后才能添加或移出被测器件。
常规系统对于多种不同类型的测试而言通常效率不高，因为：1)单独的不同系统的构建和操作成本很高；以及2)在单独的测试系统之间进行的对被测器件的物理操纵(例如，插入、移出等)是劳力密集的。工作量相当大，因为通常需要从环境室中手动地移出并更换装载板，手动地被装入大量的被测器件，并且然后手动地重新耦合到测试器切片(slice)。常规测试头和炉(oven)外壳可达性限制以及测试切片和装载板耦合的典型硬接线特性都增加了任务的难度。
常规测试方法的其他方面也常常不利地影响生产率和吞吐量。为了将被测器件从一个单独的测试系统物理地移动到另一系统，通常需要关闭整个常规测试器系统(例如，测试头、炉等)，并打开环境室或炉(这将失去对环境条件的维护)。这些繁琐的常规被测器件方法通常会中断对所有被测器件的测试操作，并且通常不允许在物理地操纵其他设备的同时对某些设备进行灵活或连续的测试。由于与用于执行不同类型的测试(例如，资格预审测试、功能测试、性能测试等)的传统方法相关联的成本和困难，所以长期以来一直需要一种较为便宜且方便的生产电子设备测试方法。
发明内容
所提出的实施例有助于高效且有效地在测试系统中灵活实现不同类型的测试程序。在一个实施例中，一种测试系统包括资格预审测试组件、功能测试组件、控制器、收发器和开关。资格预审测试组件被配置为对被测器件(DUT)执行资格预审测试。功能测试组件被配置为对DUT执行功能测试。控制器被配置为引导在资格预审测试和功能测试之间的选择。在一个示例性实现方式中，控制器提供专用于DUT的选择引导。在另一示例性实现方式中，控制器提供用于多个DUT的选择引导。收发器被配置为向DUT发送信号并从DUT接收信号。开关被配置为把收发器选择性地耦合到资格预审测试组件和功能测试组件。
在一个实施例中，对DUT的资格预审测试包括误码率测试(BERT)。BERT可以用于测试链路质量。资格预审测试组件可以被配置为对测试信号的下述简单回环进行分析：该测试信号从资格预审测试组件被转发到DUT并作为来自DUT的发送信号由资格预审组件接收回来。资格预审测试组件还可以被配置为对从DUT接收的BERT模式进行分析，其中，BERT模式由DUT生成。资格预审测试可以检查/验证通道完整性。
在一个实施例中，控制器被配置为允许在单个测试系统中进行连续的资格预审测试和功能测试。在一个示例性实现方式中，在资格预审测试和功能测试之间的选择是在不使DUT在测试系统与另一单独的测试系统的插座(socket)之间物理地移动的情况下执行的。功能测试可以包括扫描测试。扫描测试可以用于测试DUT的功能操作(例如，联合行动测试组(JTAG)类型测试等)。控制器可以包括支持BERT的硬宏(hard macro)。测试系统还可以包括环境控制组件，该环境控制组件被配置为控制DUT附近的周围环境条件。
在一个实施例中，一种测试方法包括：选择第一类型的测试程序；在测试系统中对被测器件执行第一类型的测试程序；选择第二类型的测试程序；并且在同一测试系统中对被测器件执行第二类型的测试程序。第一类型的测试程序可以是资格预审测试程序。第一类型的测试程序可以是链路质量测试(例如，包括误码率测试(BERT)等)。第一类型的测试程序可以包括对从被测器件接收的信号中的误码率进行分析。第二类型的测试程序可以是功能测试程序。第二类型的测试程序可以包括：将分组移动到被测器件/从被测器件移出；并且对从被测器件返回的逻辑位序列的信号进行分析。在一个实施例中，贯穿选择第一类型的测试程序、执行第一类型的测试程序、选择第二类型的测试程序、并执行第二类型的测试程序这些步骤，被测器件保持耦合到所述测试系统。第二类型的测试程序可以在与第一类型的测试程序相同的测试系统中执行，而无需将被测器件从测试系统移出并将它们放置在另一单独的测试系统中。
选择测试程序的类型并执行测试程序可以是自动的。选择第一类型的测试程序和选择第二类型的测试程序可以是基于相应的测试类型选择触发条件(trigger)的。功能测试可以利用自动测试模式生成(ATPG)序列。
选择第一类型的测试程序、执行第一类型的测试程序、选择第二类型的测试程序、以及执行第二类型的测试程序可被迭代地执行。在一个实施例中，初始选择并执行第一类型的测试程序。如果结果表明初始的第一类型测试是可接受的，则该过程切换并进行至选择并执行第二类型的测试程序。在一个实施例中，第二类型测试(例如，功能测试等)可以具有表明对第一类型测试(例如，资格预审测试问题等)的忧虑(concern)的结果。在一个示例性实现方式中，多个DUT中的相似的功能测试故障或错误超过或超出预期的统计规范可能表明BERT测试存在问题。如果第二类型测试表明初始的第一类型测试的结果存在问题，则可以执行第一类型的测试程序的附加版本的选择和执行。第一类型的测试程序的附加版本可能比第一类型的测试程序的初始版本更为严格。如果第一类型的测试程序的附加版本的结果是可接受的，则该过程可以切换回第二类型的测试并继续执行第二类型的测试。来回在第一类型测试和第二类型测试之间的选择可以是用户发起的或自动的。
在一个实施例中，一种测试系统包括测试器和装载板。该测试器被配置为引导对被测器件的测试，其中，该测试器选择性地对被测器件执行误码率测试(BERT)和功能测试。装载板通信地耦合到测试器，其中，装载板被配置为与被测器件通信地耦合和解耦。在对被测器件执行误码率测试和功能测试期间和以及在执行这二者之间，被测器件保持耦合到装载板。关于对被测器件执行误码率测试还是功能测试的选择可以是自动的。测试器可以包括开关，该开关被配置为选择性地把收发器耦合到BERT组件和功能测试组件。收发器可以被配置为与被测器件通信地耦合和解耦。在一个示例性实现方式中，误码率测试结果被用来分析通道完整性。误码率测试参数可以包括发送/接收频率和位模式。测试器可以包括现场可编程门阵列(FPGA)。
附图说明
包括并入在本说明书中并形成本说明书的一部分的附图是为了示例性地示出本发明的原理，并且不旨在将本发明限制于其中示出的特定实现方式。附图未按比例绘制，除非另外明确地指出。
图1是根据一个实施例的示例性测试环境或系统的框图。
图2是根据一个实施例的示例性测试系统的框图。
图3是根据一个实施例的测试方法的框图。
图4是根据一个实施例的示例性测试系统的框图。
图5是根据一个实施例的另一示例性测试系统的框图。
具体实施方式
现在将详细地参考本发明的优选实施例，本发明的示例在附图中被图示。虽然将结合优选实施例来描述本发明，但是应理解，它们不旨在将本发明限制于这些实施例。相反，本发明旨在覆盖替换、修改和等同方案，其可以包括在由所附权利要求限定的本发明的精神和范围之内。此外，在本发明的以下详细描述中，阐述了许多具体细节以便提供对本发明的透彻理解。然而，对于本领域的普通技术人员而言将显而易见的是，可以在没有这些具体细节的情况下实践本发明。在其他情况下，没有详细描述众所周知的方法、过程、组件和电路，以免不必要地模糊本发明的各方面。
所提出的实施例有助于对电子设备进行方便且有效的测试。可以很容易地在单个测试系统中对被测器件进行资格预审或预筛选和功能测试。在一个实施例中，灵活的测试系统和方法利用相同的硬件配置来支持多种不同的测试操作模式(例如，BERT模式、功能测试模式等)。在一个示例性实现方式中，这涉及在执行功能测试模式操作的测试器系统中还集成对通道完整性和链路质量的诊断测试。与其他方法不同(例如下述方法：其中测试器/FPGA可被重新配置以支持功能测试或BERT—但不能在单个配置中支持这两种测试)，所得产品可以在不进行重新配置的情况下支持功能测试和链路测试。测试系统和方法还允许对DUT单独进行功能测试或BER。灵活的测试系统和方法不同于其他需要重新配置的方法(其中对所有DUT进行的功能测试被终止以针对BERT进行重新配置)。灵活的测试系统和方法可以用于通过测试或检查与通道相关联的误码率，来使测试器中的BERT分析能够验证通道完整性。
图1是根据一个实施例的示例性测试环境或系统100的框图。测试环境或系统100包括被测器件(例如，110、111、112等)、装载板120、测试系统130和用户测试接口140。被测器件(例如，110、111、112等)耦合到测试板或装载板120，测试板或装载板120耦合到测试系统130，测试系统130又耦合到用户接口140。用户测试接口140包括CPU 141、存储器142和显示器143。在一个实施例中，测试系统130包括FPGA，其包括测试加速器131。FPGA被配置为执行对持续的测试信息的初步分析。装载板120被配置为把被测器件电气地和物理地耦合到测试系统。
从一种形式或类型的测试到另一种形式或类型的测试的转换可以是自动的。在一个实施例中，当资格预审测试的结果满足特定的触发条件或阈值时，系统可以自动地建立并开始功能测试。在一个实施例中，系统中的测试可以建立并执行更严格的资格预审测试(例如，BERT测试等)。如果初始的资格预审测试不满足特定的基准或阈值，则可以发起更严格的资格预审测试。
在一个实施例中，资格预审测试(例如，通道完整性测试、BERT等)能力和功能测试能力被添加到测试器。在一个示例性实现方式中，测试器可以包括开关，该开关操作以在资格预审测试模式和功能测试模式之间进行选择。开关将所选信息发送到收发器。收发器被通信地耦合到被测器件。可以经由公共接口来向用户提供对控制和测试信息的访问。
图2是根据一个实施例的示例性测试系统200的框图。测试系统200包括通信地耦合到被测器件291、292和299的测试器210。测试器210包括控制器220，资格预审测试组件231、232和293，功能测试组件241、242和249，开关251、252和259以及收发器271、272和279。控制器220通信地耦合到资格预审测试组件(例如，231、232、293等)、功能测试组件(例如，241、242、249等)以及开关(例如，251、252和259等)。资格预审测试可以包括BERT测试。开关251通信地耦合到资格预审测试组件231、功能测试组件241和收发器271。开关252通信地耦合到资格预审测试组件232、功能测试组件242和收发器272。开关259通信地耦合到资格预审测试组件239、功能测试组件249和收发器279。在一个实施例中，收发器是以太网物理层(PHY)收发器。
测试系统200的组件协同操作以在单个测试系统上执行多种类型的测试。开关251选择性地把资格预审测试组件231或功能测试组件241耦合和解耦到收发器271。开关252选择性地把资格预审测试组件232或功能测试组件242耦合和解耦到收发器272。开关259选择性地把资格预审测试组件239或功能测试组件249耦合到收发器279。控制器220控制对相应的资格预审测试组件或功能测试组件的选择。控制器220还参与引导相应的资格预审测试和功能测试的执行。收发器271将信息转发到DUT 291并从其接收信息。收发器272将信息转发到DUT 292并从其接收信息。收发器279将信息转发到DUT 299并从其接收信息。
为了最小化逻辑消耗，在一个实施例中，FPGA内存在单个控制器，该单个控制器可以针对多个DUT来服务对模式(例如，BERT模式、功能模式等)的选择。在替代实施例中，每个DUT具有专用控制器，该专用控制器可有助于更快的测试时间。BERT可配置参数可以包括发送/接收频率和位模式。FPGA收发器可以具有支持BERT的硬宏。在一个实施例中，单独的BERT组件专用于相应的单独的DUT。系统和收发器可被正确配置来访问FPGA收发器BERT能力并建立用于功能测试的收发器。
在一个实施例中，可以自动地选择BERT模式，并在开启时发起链路质量预筛选。在初始BERT模式完成之后，测试器的操作可以自动地切换到功能模式。基于功能测试的结果，可以进行可选的返回至BERT模式的切换(用户发起或自动的)，来作为调试过程的一部分。
图3是根据一个实施例的测试方法的框图。
在框310中，选择第一类型的测试程序。在实施例中，第一类型的测试程序是资格预审测试程序。在一个示例性实现方式中，第一类型的测试程序是BERT程序。
在一个实施例中，BERT组件包括：测试模式生成器以及分析器，该测试模式生成器生成逻辑1和0的预定压力模式(stress pattern)；该分析器把响应模式与发送模式进行比较。应当理解，可以实现各种类型的BERT测试(例如，伪随机二进制序列(PRBS)、准随机信号源(QRSS)、最小/最大、逻辑1和0的特定比率、桥接抽头(tap)、多径(Multipat)等)。
在框320中，在测试系统中执行第一类型的测试程序。第一类型的测试程序是对装载于测试系统中的DUT执行的。
在框330中，选择第二类型的测试程序。该选择可以是基于测试类型触发条件来进行。该触发条件可以基于特定目标或阈值。
在框340中，在测试系统中执行第二类型的测试程序。第二类型的测试程序是在同一测试系统中执行的，而无需从测试系统中移出并且然后放置在另一单独的测试系统中。在实施例中，第二类型的测试程序是功能测试程序。
应当理解，测试系统在第一类型的测试程序和第二类型的测试程序之间进行的选择可以是迭代的。在一个实施例中，确定是否执行附加或更严格的第一类型测试，并且测试系统做出对执行更严格的第一类型测试的选择。在一个实施例中，初始资格预审基准或阈值被满足，并且测试系统开始功能测试。在一个示例性实现方式中，功能测试结果具有表明对资格预审类型问题的忧虑的结果。在一个示例性实现方式中，多个DUT中的相似的功能测试故障或错误超过或超出预期的统计规范可能表明BERT测试存在问题。在一个实施例中，做出返回BERT测试的选择，但不必从测试系统移出DUT，并且更严格的BERT测试被执行。应当理解，对于通过了更严格的BERT测试的DUT，该系统可以再次方便地建立继续功能测试。在一个实施例中，测试系统可以在资格预审类型测试和功能测试之间来回切换多次。
应当理解，可以以各种测试系统配置或方法来实现可选择的测试系统和方法。图4是根据一个实施例的示例性测试系统的框图。它由大型受控环境室或炉71组成，该受控环境室或炉71包含炉架10以及加热及冷却元件11。炉架10包含位于多个装载板托盘31、32、33、34、41、42、43和44中的被测器件(DUT)。环境测试室71具有包围测试架10的实心壁和实心门72。加热及冷却元件11可以具有宽的温度范围(例如，-10至120摄氏度)。测试器或测试头81包含各种机架式组件，包括系统控制器网络交换机52、系统电源组件53和测试器切片50(测试器切片包含测试器电子设备)。装载板托盘(例如，30、31等)连接到测试器切片50(多个装载板托盘可以耦合到单个测试器切片)。还存在测试器托盘30和被测器件(例如，91、92等)的框图。装载板托盘被手动地装入有被测器件。将完整的测试器托盘(例如，30、31等)手动地插入到环境室71中，并手动地连接到测试器电子设备(例如，50、52、53等)。该过程可能是劳力密集的并且麻烦的(例如，该过程需要打开环境室71的门72并且手动地尝试将托盘通过门72插入到适当的位置中)。在一个实施例中，与常规测试方法不同的是，实现资格预审测试和功能测试两者的灵活测试系统不需要在单独的测试系统之间进行昂贵且耗时的多次DUT移动。
在一个实施例中，一种测试系统包括：设备接口板和控制测试操作的测试器电子设备。测试器电子设备可以位于外壳中，它们一起被称为基元(primitive)。设备接口板具有被测器件可达接口，该被测器件可达接口允许对被测器件进行物理操纵(例如，手动操纵、机器人操纵等)。可以独立地物理操纵被测器件，而对另一被测器件的测试操作的干扰或影响很小或没有。可以方便地将设备接口板及其装载板建立来容置不同的设备形状因子。在一个实施例中，装载板被配置有被测器件接口和通用基元接口。在一个示例性实现方式中，设备接口板可以控制被测器件的周围环境。
图5是根据一个实施例的示例性测试系统500的框图。测试系统500包括测试基元590(例如，包含用于被测器件的测试控制硬件和电源组件等)以及布置在基元590前面并耦合到基元590的设备接口板(DIB)510。在一个实施例中，设备接口板510是局部外壳，并被配置为与放置在耦合机构或组件550中的被测器件520耦合。装载板也耦合到基元590并与基元590电接口，以获得用于对被测器件520进行测试的功率和高速电信号。设备接口板可以包括空气流动通道544，其允许空气流入和流出被测设备环境。空气流动通道544可以包括挡件。设备接口板510局部外壳包括被测器件可达接口570，该被测器件可达接口570使得能够容易地对被测器件进行物理访问(例如，畅通无阻、不受阻碍等)。环境控制组件511和514控制和维持被测器件周围环境条件(例如，温度、空气流速等)。环境控制组件可以创建环境包络(envelope)，该环境包络防止或减轻外界环境条件对被测器件的操作的干扰。尽管到达测试系统500可能比测试系统400更容易，但是实现资格预审测试和功能测试两者的灵活测试系统仍然可以提供不需要在单独的测试系统之间进行昂贵且耗时的多次DUT移动的优点，这与常规测试方法不同。
应当理解，灵活的测试系统和方法可被用来获得与其他测试方法的结果类似的结果。在一个实施例中，与其他方法类似，BERT程序用于测试通道的传输线完整性，但执行方式不同。在某种意义上，可以将BERT模式视为链路质量测试的替代/补充。
在一个实施例中，DUT的BERT特征包括回环(loopback)特征，该回环特征可以从测试器接收测试信号，并将该信号作为来自DUT的发送信号发送回测试器。在一个实施例中，DUT具有支持BERT的附加能力。在一个示例性实现方式中，DUT可以测量所接收的误码率并且将BERT模式发送到测试器，这与简单的回环特征相比提供了更好的链路质量测试。在简单的BERT回环DUT配置中，可能难以隔离误码源(例如，测试器发送到DUT接收链路，DUT发送到测试器接收链路等)。然而，在可以方便测量所接收的误码率并发送BERT模式的DUT中，检测错误源可以更容易。
因此，本发明的实施例可以通过在单个测试系统中方便地对被测器件进行多种不同类型的测试程序来促进高效且有效的测试。在一个实施例中，灵活的测试系统和方法不需要单独的/专用的测试设备来执行资格预审测试(例如，链路质量测试、BERT测试等)和功能测试。在一个示例性实现方式中，测试系统可以通过在资格预审测试和功能测试之间进行方便的切换来容易地支持多种不同类型的测试，而无需改变其他测试电子组件(例如，基元、其他设备接口板等)。可以更快地执行整体测试，并降低整体客户成本。在一个实施例中，成本的降低与以下方面相关联：1)从预筛选BERT专用机器上装载和卸载；2)提供/维护专用的BERT设备；3)为专用的BERT设备提供工厂占地面积。
详细描述的一些部分以对计算机存储器内的数据位的操作的过程、逻辑块、处理和其他符号表示的方式呈现。这些描述和表示是由数据处理领域的技术人员通常用来将其工作的实质最有效地传达给本领域的其他技术人员的手段。过程、逻辑块、处理等在此通常被理解为产生期望结果的步骤或指令的自恰序列(self-consistent sequence)。步骤包括对物理量的物理操纵。通常(但不是必要的)，这些量采取能够在计算机系统中被存储、转移、组合、比较并以其他方式操纵的电、磁、光或量子信号的形式。主要为了一般使用的原因，将这些信号称作位、值、元素、符号、字符、项、编号等，已经证明有时是便利的。
然而，应当牢记，所有这些和类似术语均与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非另有明确说明，否则从以下讨论中可以明显看出，应当理解，在本申请通篇中，利用诸如“处理”、“计算”、“测算”、“确定”、“显示”等之类的术语的讨论是指计算机系统或类似处理设备(例如，电、光或量子、计算设备)的动作和过程，该计算机系统或类似处理设备对表示为物理(例如，电子)量的数据进行操纵和转换。这些术语是指以下处理设备的动作和过程：将计算机系统的组件(例如，寄存器、存储器、其他此类信息存储、传输或显示设备等)中的物理量操纵或转换为类似地表示为其他组件中的物理量的其他数据的处理设备。
应当理解，本发明的实施例可以与多种不同类型的有形存储器或存储装置(例如，RAM、DRAM、闪存、硬盘驱动器、CD、DVD等)兼容并利用其来实现。能够被更改或重写的存储器或存储装置可以视为非暂态存储介质。通过表明非暂态存储介质，并不旨在限制该介质的特性，并且可以包括各种存储介质(例如，可编程、可擦除、不可编程、读取/写入、只读等)和“非暂态”计算机可读介质包括所有计算机可读介质，唯一的例外是暂态传播信号。
应当理解，以下是与新颖方法相关联的示例性概念或实施例的列表。还应理解，该列表不是穷举的，并且不一定包括所有可能的实现方式。以下概念和实施例可以以硬件方式实现。在一个实施例中，以下方法或过程描述了由各种处理组件或单元执行的操作。在一个示例性实现方式中，与方法、过程、操作等相关联的指令或表明可以存储在存储器中，并使处理器实施操作、功能、动作等。
应当理解，存储器存储管理系统和方法可以包括以下示例性概念或实施例。还应当理解，该列表不是穷举的，并且不一定包括所有可能的实现方式。可以以硬件、固件、软件等的方式来实现以下概念和实施例。在一个实施例中，以下概念包括描述由各种处理组件或单元执行的操作的方法或过程。在一个示例性实现方式中，与方法、过程、操作等相关联的指令或表明可以存储在存储器中，并使处理器实现操作、功能、动作等。
出于说明和描述的目的，已经给出了本发明的特定实施例的前述描述。它们并不旨在穷举或将本发明限制为所公开的精确形式，并且显然可以根据上述教导进行许多修改和变化。选择和描述实施例是为了最好地解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够最好地利用本发明以及具有适合于预期的特定用途的各种修改的各种实施例。本发明的范围旨在由所附的权利要求及其等同物来限定。除非在权利要求中明确指出，否则方法权利要求中的步骤列表并不暗示执行这些步骤的任何特定顺序。

Claims (20)

1.一种测试系统，包括：
资格预审测试组件，被配置为对被测器件(DUT)执行资格预审测试，所述资格预审测试包括针对链路质量的误码率测试(BERT)，其中，所述资格预审测试组件被配置为分析以下两者：
测试信号的下述简单回环：所述测试信号从所述资格预审组件被转发到所述DUT并作为来自所述DUT的发送信号由所述资格预审组件接收回来，并且
从所述DUT接收的BERT模式，其中，所述BERT模式由所述DUT生成；
功能测试组件，被配置为对所述DUT执行功能测试；
控制器，被配置为引导在所述DUT的所述资格预审测试和所述功能测试之间的选择，其中，所述控制器专用于引导针对所述DUT的选择；
收发器，被配置为向所述DUT发送信号并从所述DUT接收信号；以及
开关，被配置为选择性地把所述收发器耦合到所述资格预审测试组件和所述功能测试组件，
其中，当所述资格预审测试的结果满足特定的触发条件或阈值时，所述测试系统自动地开始所述功能测试，并且当所述资格预审测试的结果不满足特定的基准或阈值时，所述测试系统进行更严格的资格预审测试。
2.根据权利要求1所述的测试系统，其中，所述资格预审测试对通道完整性进行检查/验证。
3.根据权利要求1所述的测试系统，其中，所述功能测试包括扫描测试。
4.根据权利要求1所述的测试系统，其中，所述控制器被配置为允许在单个测试系统中进行连续的资格预审测试和功能测试。
5.根据权利要求1所述的测试系统，其中，在所述资格预审测试和所述功能测试之间的选择是在不使所述DUT在所述测试系统与另一单独的测试系统的插座之间物理地移动的情况下执行的。
6.根据权利要求1所述的测试系统，其中，所述控制器包括支持BERT的硬宏。
7.根据权利要求1所述的测试系统，还包括：环境控制组件，所述环境控制组件被配置为控制所述DUT附近的周围环境条件。
8.一种测试方法，包括：
选择第一类型的测试程序，其中，所述第一类型的测试是包括误码率测试(BERT)的链路质量测试；
在测试系统中对被测器件执行所述第一类型的测试程序，包括对从所述被测器件接收到的信号中的所述误码率进行分析，
选择第二类型的测试程序，其中，所述第二类型的测试是功能测试；
在同一测试系统中对所述被测器件执行所述第二类型的测试程序，包括将测试模式转发到所述被测器件，并对从所述被测器件返回的逻辑位序列的信号进行分析，其中，贯穿选择所述第一类型的测试程序、执行所述第一类型的测试程序、选择所述第二类型的测试程序、并且执行所述第二类型的测试程序这些步骤，所述被测器件保持耦合到所述测试系统，
当所述第一类型的测试的结果满足特定的触发条件或阈值时，自动地开始所述二类型的测试，并且
当所述第一类型的测试的结果不满足特定的基准或阈值时，进行更严格的第一类型的测试。
9.根据权利要求8所述的测试方法，其中，选择所述第一类型的测试程序、执行所述第一类型的测试程序、选择所述第二类型的测试程序以及执行所述第二类型的测试程序是自动的。
10.根据权利要求8所述的测试方法，其中，选择所述第一类型的测试程序和选择所述第二类型的测试程序是基于相应的测试类型选择触发条件的。
11.根据权利要求8所述的测试方法，其中，选择所述第一类型的测试程序、执行所述第一类型的测试程序、选择所述第二类型的测试程序以及执行所述第二类型的测试程序被迭代地执行。
12.根据权利要求8所述的测试方法，其中：
初始执行下述操作：选择所述第一类型的测试程序、执行所述第一类型的测试程序，
如果结果表明能够接受第一类型测试，则执行以下操作：选择所述第一类型的测试程序并执行所述第一类型的测试程序；
如果第二类型测试表明所述第一类型测试的结果存在问题，则执行以下操作：选择所述第一类型的测试程序的附加版本并执行所述第一类型的测试程序；并且
如果能够接受执行所述第一类型的测试程序的附加版本，则执行以下操作：选择所述第二类型的测试程序的附加版本并执行所述第二类型的测试程序。
13.根据权利要求8所述的测试方法，其中，所述第一类型的测试程序的附加版本比所述第一类型的测试程序的初始版本更为严格。
14.根据权利要求8所述的测试方法，其中，所述功能测试包括利用自动测试模式生成(ATPG)序列进行的扫描测试程序。
15.一种测试系统，包括：
测试器，被配置为引导对被测器件的测试，其中，所述测试器选择性地对所述被测器件执行误码率测试(BERT)和功能测试；以及
装载板，通信地耦合到所述测试器，其中，所述装载板被配置为与所述被测器件通信地耦合和解耦，并且其中，在对所述被测器件执行所述BERT和所述功能测试期间以及在执行这二者之间，所述被测器件保持耦合到所述装载板，
其中，当所述BERT的结果满足特定的触发条件或阈值时，所述测试系统自动地开始所述功能测试，并且当所述BERT的结果不满足特定的基准或阈值时，所述测试系统进行更严格的BERT。
16.根据权利要求15所述的测试系统，其中，在对所述被测器件执行所述BERT和所述功能测试之间进行的选择是自动的。
17.根据权利要求15所述的测试系统，其中，所述测试器包括开关，所述开关被配置为选择性地把收发器耦合到BERT组件和功能测试组件，其中，所述收发器被配置为与所述被测器件通信地耦合和解耦。
18.根据权利要求15所述的测试系统，其中，所述误码率测试的结果被用来分析通道完整性。
19.根据权利要求15所述的测试系统，其中，所述误码率测试的参数包括发送/接收频率和位模式。
20.根据权利要求15所述的测试系统，其中，所述测试器包括现场可编程门阵列(FPGA)。
CN202110360907.9A 2020-08-18 2021-04-02 灵活的测试系统和方法 Active CN114076864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/996,756 US11334459B2 (en) 2020-08-18 2020-08-18 Flexible test systems and methods
US16/996,756 2020-08-18

Publications (2)

Publication Number Publication Date
CN114076864A CN114076864A (zh) 2022-02-22
CN114076864B true CN114076864B (zh) 2024-01-12

Family

ID=80270726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110360907.9A Active CN114076864B (zh) 2020-08-18 2021-04-02 灵活的测试系统和方法

Country Status (5)

Country Link
US (1) US11334459B2 (zh)
JP (1) JP7348236B2 (zh)
KR (1) KR102613770B1 (zh)
CN (1) CN114076864B (zh)
TW (1) TWI815082B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11867720B2 (en) * 2020-11-16 2024-01-09 Advantest Corporation Test system configuration adapter systems and methods
WO2022111804A1 (en) * 2020-11-25 2022-06-02 Advantest Corporation An automated test equipment comprising a device under test loopback and an automated test system with an automated test equipment comprising a device under test loopback
US11874318B2 (en) * 2021-08-27 2024-01-16 Hamilton Sundstrand Corporation Online health monitoring and fault detection for high voltage DC distribution networks
DE102022104032B4 (de) * 2022-02-21 2023-10-19 BitifEye Digital Test Solutions GmbH Verfahren, Computerprogrammprodukt, Testsignal und Testvorrichtung zum Testen einer datenübertragenden Anordnung mit einem Sender, Kanal und Empfänger
JP2024033502A (ja) * 2022-08-30 2024-03-13 エスペック株式会社 環境形成装置
CN117639930B (zh) * 2023-12-07 2024-05-14 中捷通信有限公司 基于标准模块化组件调用的光纤收发器测试方法、装置、电子设备及计算机可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004340940A (ja) * 2003-04-04 2004-12-02 Agilent Technol Inc パラメータ化された信号調節
US7308608B1 (en) * 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
CN102811454A (zh) * 2011-05-30 2012-12-05 比亚迪股份有限公司 一种移动终端灵敏度的测试方法、装置及系统
CN103487705A (zh) * 2013-10-12 2014-01-01 江苏思源赫兹互感器有限公司 一种c型铁芯电压互感器励磁特性质量控制方法
CN108802519A (zh) * 2017-05-01 2018-11-13 爱德万测试公司 测试系统和方法
CN110597531A (zh) * 2019-08-05 2019-12-20 平安科技（深圳）有限公司 分布式的模块升级方法、装置及存储介质

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7363557B2 (en) * 2002-04-12 2008-04-22 Broadcom Corporation System for at-speed automated testing of high serial pin count multiple gigabit per second devices
EP1353189B1 (en) * 2002-04-12 2006-06-14 Broadcom Corporation Systems and methods utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices
US7174490B2 (en) * 2002-04-12 2007-02-06 Broadcom Corporation Test system rider utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices
US7278079B2 (en) * 2002-04-12 2007-10-02 Broadcom Corporation Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices
JP2004260677A (ja) * 2003-02-27 2004-09-16 Renesas Technology Corp 通信装置
US20050265717A1 (en) * 2004-05-28 2005-12-01 Yu Zhou Opto-electronic device testing apparatus and method
US7313496B2 (en) * 2005-02-11 2007-12-25 Advantest Corporation Test apparatus and test method for testing a device under test
US8442788B2 (en) 2006-02-27 2013-05-14 Advantest Corporation Measuring device, test device, electronic device, measuring method, program, and recording medium
US7620858B2 (en) * 2006-07-06 2009-11-17 Advantest Corporation Fabric-based high speed serial crossbar switch for ATE
JP5006121B2 (ja) * 2007-06-27 2012-08-22 ルネサスエレクトロニクス株式会社 論理検証装置、論理検証方法
DE102007033127A1 (de) * 2007-07-16 2009-01-29 Qimonda Ag Testvorrichtung für Halbleiterbausteine
JP2009300126A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 被試験装置の試験方法
US8726112B2 (en) * 2008-07-18 2014-05-13 Mentor Graphics Corporation Scan test application through high-speed serial input/outputs
US8347153B2 (en) * 2008-10-10 2013-01-01 Teledyne Lecroy, Inc. Protocol aware error ratio tester
JP5016663B2 (ja) * 2009-12-28 2012-09-05 アンリツ株式会社 誤り率測定装置及び方法
US8718967B2 (en) * 2010-05-28 2014-05-06 Advantest Corporation Flexible storage interface tester with variable parallelism and firmware upgradeability
WO2013060361A1 (en) * 2011-10-25 2013-05-02 Advantest (Singapore) Pte. Ltd. Automatic test equipment
WO2013083839A1 (en) 2011-12-09 2013-06-13 Presto Engineering Europe Method for self-testing of a pulsed transceiver device having a unique emitting/receiving terminal
US9411701B2 (en) * 2013-03-13 2016-08-09 Xilinx, Inc. Analog block and test blocks for testing thereof
US9310427B2 (en) * 2013-07-24 2016-04-12 Advantest Corporation High speed tester communication interface between test slice and trays
US9594117B2 (en) * 2013-11-22 2017-03-14 The United States Of America As Represented By The Secretary Of The Navy Compact electronics test system having user programmable device interfaces and on-board functions adapted for use in proximity to a radiation field
JP2015169524A (ja) * 2014-03-06 2015-09-28 株式会社アドバンテスト 試験装置、キャリブレーションデバイス、キャリブレーション方法、および試験方法
US10673723B2 (en) * 2017-01-13 2020-06-02 A.T.E. Solutions, Inc. Systems and methods for dynamically reconfiguring automatic test equipment
CN107302477A (zh) 2017-08-09 2017-10-27 武汉微创光电股份有限公司 一种以太网交换机接口测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308608B1 (en) * 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
JP2004340940A (ja) * 2003-04-04 2004-12-02 Agilent Technol Inc パラメータ化された信号調節
CN102811454A (zh) * 2011-05-30 2012-12-05 比亚迪股份有限公司 一种移动终端灵敏度的测试方法、装置及系统
CN103487705A (zh) * 2013-10-12 2014-01-01 江苏思源赫兹互感器有限公司 一种c型铁芯电压互感器励磁特性质量控制方法
CN108802519A (zh) * 2017-05-01 2018-11-13 爱德万测试公司 测试系统和方法
CN110597531A (zh) * 2019-08-05 2019-12-20 平安科技（深圳）有限公司 分布式的模块升级方法、装置及存储介质

Also Published As

Publication number Publication date
KR102613770B1 (ko) 2023-12-13
TWI815082B (zh) 2023-09-11
JP7348236B2 (ja) 2023-09-20
TW202227841A (zh) 2022-07-16
US11334459B2 (en) 2022-05-17
CN114076864A (zh) 2022-02-22
US20220058097A1 (en) 2022-02-24
JP2022034518A (ja) 2022-03-03
KR20220022437A (ko) 2022-02-25

Similar Documents

Publication Publication Date Title
CN114076864B (zh) 灵活的测试系统和方法
US20240103037A1 (en) Test system configuration adapter systems and methods
US20140237292A1 (en) Gui implementations on central controller computer system for supporting protocol independent device testing
JP2021533364A (ja) キャリヤベースの試験システム
US10768230B2 (en) Built-in device testing of integrated circuits
JP2020507764A (ja) プリント基板のための機能検査器、関連するシステム及び方法
GB2312984A (en) System for testing hard disk drives
US7825650B2 (en) Automated loader for removing and inserting removable devices to improve load time for automated test equipment
GB2328782A (en) System for testing hard disk drives
US10997343B1 (en) In-system scan test of chips in an emulation system
CN116802510A (zh) 用于高速输入/输出裕量测试的系统、方法和设备
JP2014532862A (ja) 構成可能なインターフェースを有する試験機器
US11828787B2 (en) Eye diagram capture test during production
TWI785539B (zh) 測試器系統、測試器系統診斷方法及測試系統分析方法
KR20070045971A (ko) Ｓｏｃ 테스터 시스템, ｓｏｃ 테스터 ｄｕｔ 로드 보드 및이를 사용하는 디바이스 테스트 방법
EP1849018A2 (en) Pin electronics with high voltage functionality
US7702480B2 (en) Manufacturing test and programming system
US11156660B1 (en) In-system scan test of electronic devices
US20020087932A1 (en) Method of determining non-accessible device I/O pin speed using on chip LFSR and MISR as data source and results analyzer respectively
US20230111796A1 (en) Predicting tests that a device will fail
CN113468002B (zh) 多名称空间测试系统和方法
GB2405945A (en) Printed circuit board test apparatus
US20220390512A1 (en) Systems and devices for intelligent integrated testing
US7821254B2 (en) Method and apparatus for improving load time for automated test equipment
Spinner et al. Parallel Mixed Signal Testing as an Embedded Instrument

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant