CN114039577A - 一种抗噪声干扰的自适应复位窄脉冲产生电路 - Google Patents

Abstract

一种抗噪声干扰的自适应复位窄脉冲产生电路，在传统置位和复位电路的基础上增设自适应复位电路、放电脉冲电路、二选一选择电路、电压比较器和电平信号与自适应电流信号产生电路，自适应复位电路输出的自适应复位信号与传统复位电路输出的复位信号共同作为二选一选择电路的输入信号，当产生共模dv/dt噪声的宽度大于等于输入脉冲宽度时，电压比较器控制二选一选择电路选择自适应复位信号与传统置位电路输出的置位信号共同构成后级高压电平移位电路的驱动信号；反之，选择传统复位电路输出的复位信号与传统置位电路输出的置位信号共同构成后级高压电平移位电路的驱动信号。

Description

一种抗噪声干扰的自适应复位窄脉冲产生电路

技术领域

本发明涉及用于驱动高压电平移位电路的两路窄脉冲产生电路，尤其涉及一种抗噪声干扰的自适应复位窄脉冲产生电路，属于模拟集成电路(驱动芯片)技术领域。

背景技术

现在市场上大多数的功率电子芯片或者集成电路驱动芯片系统中，都存在着两路窄脉冲产生器电路，这种电路采用RC延时技术，实现在输入脉冲的上升沿和下降沿分别产生两路窄脉冲信号输出给高压电平移位电路。窄脉冲产生电路属于高压集成(HVIC)的典型电路之一。这类HVIC在液晶屏显示、电机驱动以及其他消费电子和工业控制领域具有广泛的应用，都是需要用到高低压兼容工艺，利用高压LDMOS器件将窄脉冲产生电路输出的低压控制信转换为高压控制信号，从而驱动高压侧电路工作。

驱动芯片电路中有高压电平移位电路，现有的高压电平移位电路的LDMOS管的漏端有较大的寄生电容，由于高压侧电路采用浮动电源供电，所以外部功率管的开启与关断会使VS节点产生dv/dt干扰噪声，并通过自举电容使得浮动电压VB上也会有dv/dt干扰噪声，加上高压电平移位电路中LDMOS漏端的寄生电容影响，快速变化的电压会形成位移电流对寄生电容进行充电，因此该位移电流会在高压电平移位电路的两个LDMOS漏端上侧的电阻上均产生很大的电压降，使高压电平移位电路的输出信号带有较大的共模dv/dt干扰噪声，同时电路中还存在工艺偏差导致的差模噪声。这些噪声干扰都很有可能致使驱动芯片误触发，从而造成芯片系统故障。

驱动芯片电路中有窄脉冲产生电路,传统的窄脉冲产生电路在输入脉冲信号的上升沿和下降沿分别产生一路窄脉冲信号，两路窄脉冲信号的宽度一致。由于高压电平移位电路的输出信号中带有较大的共模dv/dt干扰噪声，该噪声干扰有可能会滤除窄脉冲产生电路输出给高压侧电平移位电路的窄脉冲复位信号，致使后一级RS锁存器不能检测到复位信号，使得高压侧驱动级电路的输入脉冲信号长时间为高电平，从而会导致芯片系统故障和外部功率管的损坏。

如图1、2，传统的双路窄脉冲产生器电路包括置位电路001和复位电路002。置位电路001中，输入脉冲IN连接反相器101的输入，反相器101输出连接反相器102的输入和或非逻辑105的一个输入端，反相器102的电源端通过恒流源Ib1连接VCC，反相器102的输出连接电容Cb1的一端和反相器103的输入，电容Cb1的另一端连接芯片逻辑地VSS，反相器103的输出经反相器104后连接或非逻辑105的另一个输入端，或非逻辑105输出置位窄脉冲信号Vset。复位电路002中，输入脉冲IN经反相器101、106后连接反相器107的输入端和或非逻辑110的一个输入端，反相器107的电源端通过恒流源Ib2连接VCC，反相器107的输出连接电容Cb2的一端和反相器108的输入，电容Cb2的另一端连接芯片逻辑地VSS，反相器108的输出经反相器109后连接或非逻辑110的另一个输入端，或非逻辑110输出复位窄脉冲信号Vrst。复位电路002的工作原理：输入脉冲信号IN经过两级反相器整形之后脉冲信号不变，输入脉冲为高电平经过RC延时电路，由于是恒流源Ib2对电容Cb2进行充电，输出信号会扩展波形，再经过反相器108进行整形，再经过反相器109进行取反，最后和输入脉冲信号经过或非逻辑110进行逻辑运算，因此在输入脉冲信号的下降沿处，可以产生一个脉冲宽度为60ns的窄脉冲复位信号。窄脉冲信号的宽度的选取是根据平衡功耗和可靠性的关系，在传统的半桥驱动芯片中，当窄脉冲的宽度小于60ns时，窄脉冲信号会受到共模dv/dt噪声的影响，会导致可靠性不好，当窄脉冲的宽度大于60ns时，导通时间变大，芯片的功耗就会比较大，会导致可靠性不好，因此为了平衡芯片的功耗和可靠性的矛盾关系，我们选取窄脉冲的宽度为60ns。不同的芯片，特别是功率芯片，在不同的应用中，芯片的功耗和可靠性的矛盾关系不同，所以窄脉冲的宽度的设置是不同的。

置位电路001与复位电路002都是采用RC延时技术在输入脉冲IN的上升沿和下降沿分别产生两路窄脉冲信号输出。为了降低功耗与提高电路的可靠性，采用双路窄脉冲产生器来驱动高压电平移位电路。在保证驱动LDMOS管导通的前提下减小窄脉冲的宽度以降低功耗。虽然这种方式可以降低功耗，但高压侧电路产生的共模dv/dt干扰噪声会把传统复位窄脉冲信号滤除，致使后级RS锁存器不能检测到复位窄脉冲信号，使得高压侧驱动级电路的输入脉冲信号长时间为高电平，从而会导致芯片系统故障和外部功率管的损坏。

发明内容

针对上述现有技术中存在的噪声干扰问题，本发明提供了一种抗噪声干扰的自适应复位窄脉冲产生电路，通过电平信号与自适应电流信号产生电路输出自适应电流信号至自适应的复位电路，实现了与输入脉冲信号IN自适应的复位脉冲信号，能够避免共模dv/dt干扰噪声滤除复位脉冲信号。

为实现上述发明目的，本发明采用的技术方案为：

一种抗噪声干扰的自适应复位窄脉冲产生器电路，包括置位电路001和复位电路002，输入脉冲IN分别连接置位电路001的输入端和复位电路002的输入端，输入脉冲IN的上升沿经置位电路001输出置位窄脉冲信号Vset，输入脉冲IN的下降沿经复位电路002输出复位窄脉冲信号Vrst，复位和置位两路窄脉冲信号Vrst和Vset作为后级高压电平移位电路的驱动信号；

其特征在于，增设自适应复位电路003、放电脉冲电路004、二选一选择电路005、电压比较器006和电平信号与自适应电流信号产生电路007，输入脉冲IN分别连接电平信号与自适应电流信号产生电路007的一个输入端、自适应复位电路003的一个输入端和放电脉冲电路004的输入端，自适应电流信号产生电路007的另一路输入信号为放电脉冲电路004输出的脉冲信号Vdischarge,电平信号与自适应电流信号产生电路007输出两路信号，一路为电平信号Vc，另一路为自适应电流信号Iad，其中，电平信号Vc作为电压比较器006的输入信号，自适应电流信号Iad作为自适应复位电路003的另一路输入信号，自适应复位电路003输出的自适应复位窄脉冲信号Vrst′与复位电路002输出的复位窄脉冲信号Vrst共同作为二选一选择电路005的输入信号，电压比较器006输出控制信号CTR和NCTR对二选一选择电路005进行控制，二选一选择电路005在输入的复位窄脉冲信号Vrst和自适应复位窄脉冲信号Vrst′之间选择其中之一输出，当产生共模dv/dt干扰噪声的宽度大于等于输入脉冲IN的宽度时，选择自适应复位电路003输出的自适应复位窄脉冲信号Vrst′与置位窄脉冲信号Vset共同构成后级高压电平移位电路的驱动信号；当产生共模dv/dt干扰噪声的宽度小于输入脉冲IN的宽度时，选择复位电路002输出的复位窄脉冲信号Vrst与置位窄脉冲信号Vset共同构成后级高压电平移位电路的驱动信号。

所述电平信号与自适应电流信号产生电路007包括恒流源Idc、反相器119、电容Co、四个NMOS管MN1～MN4以及五个PMOS管MP1～MP5，电流源Idc的输入端连接芯片电源VCC，电流源Idc的输出端连接NMOS管MN1的漏极和栅极以及NMOS管MN2的栅极，NMOS管MN2的源极和NMOS管MN1的源极均连接芯片逻辑地VSS，NMOS管MN2的漏极连接PMOS管MP1的漏极和栅极以及PMOS管MP2的栅极，PMOS管MP1的源极和PMOS管MP2的源极均连接芯片电源VCC，PMOS管MP2的漏极连接PMOS管MP3的源极，PMOS管MP3的栅极连接反相器119的输出端，反相器119的输入端作为自适应电流信号产生电路007的一个输入端连接输入脉冲IN，PMOS管MP3的漏极连接NMOS管MN3的漏极以及电容Co的一端和NMOS管MN4的栅极并作为自适应电流信号产生电路007的一个输出端输出电平信号Vc，NMOS管MN4的源极、电容Co的另一端和NMOS管MN3的源极均连接芯片逻辑地VSS，NMOS管MN3的栅极作为自适应电流信号产生电路007的另一个输入端连接放电脉冲电路004输出的脉冲信号Vdischarge，NMOS管MN4的漏极连接PMOS管MP4的漏极和栅极以及PMOS管MP5的栅极，PMOS管MP4的源极和PMOS管MP5的源极均连接芯片电源VCC，PMOS管MP5的漏极作为自适应电流信号产生电路007的另一个输出端输出自适应电流信号Iad。

所述自适应复位电路003包括电容Cad、反相器101、反相器106、反相器107、反相器108和反相器109以及或非逻辑110，反相器101的输入端作为自适应复位电路003的一个输入端连接输入脉冲信号IN，反相器101的输出连接反相器106的输入端，反相器106的输出连接反相器107的输入端以及或非逻辑110的一个输入端，反相器107的输出端接电容Cad的一端和反相器108的输入端，反相器108的输出连接反相器109的输入端，反相器109的输出连接或非逻辑110的另一个输入端，或非逻辑110输出端作为自适应复位电路003的输出端，输出自适应复位窄脉冲信号Vrst′，反相器107的电源端连接自适应电流信号产生电路007输出的自适应电流信号Iad，电容Cad的另一端连接芯片逻辑地VSS。

所述电压比较器006包括比较器117、参考电压源Vref和反相器118，比较器117的同相端连接电平信号与自适应电流信号产生电路007输出的电平信号Vc，比较器117的反向端连接参考电压源Vref的正端，参考电压源Vref的负端连接芯片逻辑地VSS，比较器117的输出端与反相器118的输入端连接并作为控制信号CTR的输出端，反相器118的输出端作为控制信号NCTR的输出端。

所述二选一选择电路005包括传输门T1和传输门T2，传输门T1中PMOS的栅极和传输们T2中NMOS的栅极连接电压比较器006输出的控制信号NCTR，传输门T1中NMOS的栅极和传输门T2中PMOS的栅极连接电压比较器电路006输出的控制信号CTR，传输门T1的输入端连接复位电路002输出的复位窄脉冲信号Vrst，传输门T2的输入端连接自适应复位电路003输出的自适应复位窄脉冲信号Vrst′，传输门T1的输出端和传输门T2的输出端连接在一起作为二选一选择电路005的输出端，输出自适应复位窄脉冲信号Vrst′或复位窄脉冲信号Vrst二者之一。

所述放电脉冲电路004包括恒流源Ib3、电容Cb3、反相器101、反相器111、反相器112、反相器113和或非逻辑114，反相器101的输入端作为放电脉冲电路004的输入端连接输入脉冲信号IN，反相器101的输出端连接反相器111的输入端和或非逻辑114的一个输入端，反相器111的输出连接反相器112的输入端和电容Cb3的一端，电容Cb3的另一端连接芯片逻辑地VSS，反相器112的输出连接反相器113的输入，反相器113的输出连接或非逻辑114的另一个输入端，或非逻辑114的输出端作为放电脉冲电路004的输出端，输出脉冲信号Vdischarge。

与现有技术相比，本发明的技术方案具有如下优点和显著效果：

(1)本发明给高压侧电平移位电路提供脉冲复位信号时，无需在高压侧额外增加滤除dv/dt干扰噪声的电路，简化整体电路的同时增加了电路的稳定性和可靠性。

(2)本发明在降低导通功耗的基础上，增加了抗噪声干扰的能力，平衡了导通功耗和抗噪声干扰之间的关系。

(3)本发明可以有效消除共模dv/dt干扰噪声对电路工作状态的影响，同时不影响正常信号的传递。

附图说明

图1是传统的双路窄脉冲产生电路的方框图；

图2是图1方框图对应的电路图；

图3是本发明一种抗噪声干扰的自适应复位脉冲产生电路的方框图；

图4是图3中放电脉冲电路004、传统置位电路001、传统复位电路002、自适应复位电路003和二选一选择电路005的配合关系示意图；

图5是图3中电压比较器006的实施电路图；

图6是图3中电平信号与自适应电流信号产生电路007实施电路图；

图7是传统两路窄脉冲产生电路的工作波形图；

图8是本发明自适应脉冲产生电路的工作波形图。

具体实施方式

以下结合附图对本发明进一步进行说明，所举的实例只用于解释本发明，并非用于限定本发明的范围。

如图3，本发明在现有技术置位电路001和复位电路002的基础上，增设自适应复位电路003、放电脉冲电路004、二选一选择电路005、电压比较器006和电平信号与自适应电流信号产生电路007，输入脉冲IN分别连接电平信号与自适应电流信号产生电路007的一个输入端、自适应复位电路003的一个输入端和放电脉冲电路004的输入端，自适应电流信号产生电路007的另一路输入信号为放电脉冲电路004输出的脉冲信号Vdischarge,电平信号与自适应电流信号产生电路007输出两路信号，一路为电平信号Vc，另一路为自适应电流信号Iad，其中，电平信号Vc作为电压比较器006的输入信号，自适应电流信号Iad作为自适应复位电路003的另一路输入信号，自适应复位电路003输出的自适应复位窄脉冲信号Vrst′与复位电路002输出的复位窄脉冲信号Vrst共同作为二选一选择电路005的输入信号，电压比较器006输出控制信号CTR和NCTR对二选一选择电路005进行控制，二选一选择电路005在输入的复位窄脉冲信号Vrst和自适应复位窄脉冲信号Vrst′之间选择其中之一输出，当产生共模dv/dt干扰噪声的宽度大于等于输入脉冲IN的宽度时，选择自适应复位电路03输出的自适应复位窄脉冲信号Vrst′与置位窄脉冲信号Vset共同构成后级高压电平移位电路的驱动信号；当产生共模dv/dt干扰噪声的宽度小于输入脉冲IN的宽度时，选择复位电路002输出的复位窄脉冲信号Vrst与置位窄脉冲信号Vset共同构成后级高压电平移位电路的驱动信号。

如图4，自适应复位电路003包括电容Cad、反相器101、反相器106、反相器107、反相器108和反相器109以及或非逻辑110，反相器101的输入端作为自适应复位电路003的一个输入端连接输入脉冲信号IN，反相器101的输出连接反相器106的输入端，反相器106的输出连接反相器107的输入端以及或非逻辑110的一个输入端，反相器107的输出端接电容Cad的一端和反相器108的输入端，反相器108的输出连接反相器109的输入端，反相器109的输出连接或非逻辑110的另一个输入端，或非逻辑110输出端作为自适应复位电路003的输出端，输出自适应复位窄脉冲信号Vrst′，反相器107的电源端连接自适应电流信号产生电路007输出的自适应电流信号Iad，电容Cad的另一端连接芯片逻辑地VSS。

自适应复位电路003的工作原理：输入脉冲信号IN(脉冲宽度≤150ns)为高电平经过RC延时电路，由于是自适应电流信号Iad对电容Cad进行充电，该自适应电流信号Iad的大小与输入脉冲信号的宽度正相关，当输入脉冲IN宽度变大时，导致电平信号变大，自适应电流信号Iad就变大，给电容Cad充电的速度就变快，输出信号的扩展波形就变窄，再经过反相器108进行整形，再经过反相器109进行取反，最后和输入脉冲信号IN经过或非逻辑110进行逻辑运算，因此在输入信号的下降沿处，产生了一个更窄脉冲的复位信号；同理当输入脉冲宽度变小时，导致电平信号就变小，自适应电流信号Iad就变小，电容充电的速度就变慢，输出信号的扩展波形就变宽，再经过反相器108进行整形，再经过反相器109进行取反，最后和输入脉冲信号IN经过或非逻辑110进行逻辑运算，因此在输入脉冲信号的下降沿处，产生了一个更宽脉冲的复位信号。

图4中，置位电路001，复位电路002，放电脉冲电路004和二选一选择电路005均采用现有技术电路。置位电路001和复位电路002结构如图1和2。放电脉冲电路004包括恒流源Ib3、电容Cb3、反相器101、反相器111、反相器112、反相器113和或非逻辑114，反相器101的输入端作为放电脉冲电路004的输入端连接输入脉冲信号IN，反相器101的输出端连接反相器111的输入端和或非逻辑114的一个输入端，反相器111的输出连接反相器112的输入端和电容Cb3的一端，电容Cb3的另一端连接芯片逻辑地VSS，反相器112的输出连接反相器113的输入，反相器113的输出连接或非逻辑114的另一个输入端，或非逻辑114的输出端作为放电脉冲电路004的输出端，输出脉冲信号Vdischarge。二选一选择电路005包括传输门T1和传输门T2，传输门T1中PMOS的栅极和传输们T2中NMOS的栅极连接电压比较器006输出的控制信号NCTR，传输门T1中NMOS的栅极和传输门T2中PMOS的栅极连接电压比较器电路006输出的控制信号CTR，传输门T1的输入端连接复位电路002输出的复位窄脉冲信号Vrst，传输门T2的输入端连接自适应复位电路003输出的自适应复位窄脉冲信号Vrst′，传输门T1的输出端和传输门T2的输出端连接在一起作为二选一选择电路005的输出端，输出自适应复位窄脉冲信号Vrst′或复位窄脉冲信号Vrst二者之一。

如图6，电平信号与自适应电流信号产生电路007包括恒流源Idc、电容Co、四个NMOS管MN1,MN2,MN3,MN4，五个PMOS管MP1,MP2,MP3,MP4,MP5和反相器119。图6的工作原理是：输入脉冲信号IN连接反相器119的输入端，反相器119的输出端连接PMOS管MP3的栅极，输入脉冲信号IN控制着电源对电容Co的充电时间，这间接决定了电平信号Vc的大小，放电脉冲信号Vdischarge控制着电容Co的放电时间。当输入脉冲信号为高电平的时候，PMOS管MP3导通，电源对电容Co进行充电，并且该充电时间受到输入脉冲信号IN的宽度来控制，输入脉冲信号IN的宽度变大，电平信号Vc就变大，电平信号Vc通过PMOS管MP4与MP5组成的电流镜结构，电流信号Iad就变大，因此该电路可以产生自适应电平信号Vc与自适应电流信号Iad。放电脉冲电路004输出脉冲宽度为10ns的脉冲信号Vdischarge连接电平信号与自适应电流信号产生电路006的NMOS管MN3的栅极，它的作用是在输入脉冲信号最开始10ns脉冲时间内，对电容Co快速放电到逻辑地VSS，以防止在下一周期影响输入脉冲信号IN对电容Co充电。

如图5，电压比较器包括比较器117，反相器118和一个参考电压源Vref。电平信号Vc是由电平信号与自适应电流信号产生电路007产生的，由于电容Co的作用，通过该电路可以把输入脉冲信号IN的宽度转换成相对应的大小的电平信号，换句话说，通过电平信号Vc的大小可以判断输入脉冲信号IN的宽度。图5中参考电压源Vref的电压的设置与选择传统复位信号与自适应复位信号的临界点密切相关，在本质上是与输入脉冲IN的宽度密切相关。我们根据传统的半桥驱动芯片的共模dv/dt干扰噪声的测试发现，当输入脉冲IN宽度小于130ns时，输入脉冲IN信号会被共模dv/dt噪声滤除，因此为了保留20ns的脉宽裕量，我们设置输入脉冲IN宽度为150ns为选择传统复位信号和自适应复位信号的临界点。不同的芯片，特别是功率芯片，在不同的应用中，共模dv/dt干扰噪声相差很大，所以输入脉冲宽度的临界点是不同的。本实例中设置一个参考电压源Vref值，该参考电压值Vref等于输入脉冲信号宽度为150ns对应着电平信号Vc值，实质上，该参考电压值Vref也等于临界选择时候的共模dv/dt干扰噪声的宽度对应着电平信号Vc值，因此输入脉冲信号宽度为150ns就是选择传统复位信号和自适应复位信号的临界点，换句话说，当输入脉冲信号IN宽度大于150ns，即电平信号Vc大于参考电压源Vref时，电压比较器117输出一个高电平CTR，反相器118输出一个低电平NCTR，二选一选择电路005中的传输门T1导通，传输门T2关断，二选一选择器005选择传统复位信号Vrst输出作为复位信号；当输入脉冲信号宽度小于150ns，即电平信号Vc小于参考电压源Vref时，电压比较器117输出一个低电平CTR，反相器118输出一个高电平NCTR，传输门T1关断，传输门T2导通，二选一选择器005选择自适应复位信号Vrst′输出作为复位信号。

如图7，是传统两路窄脉冲产生器电路的工作波形图。置位信号波形原理：当输入脉冲信号宽度大于150ns时，输入脉冲信号IN经过反相器101后，输出一个与输入脉冲信号IN相反的信号，再经过反相器102和电容Cb1的作用，输出A1信号，然后经过反相器103整形作用后，再经过反相器104取反作用后，输出A2信号，最后将A2与输入脉冲信号IN取反的信号经过或非逻辑105进行逻辑运算，因此在输入脉冲信号的上升沿处，产生一个脉冲宽度为60ns的窄脉冲置位信号。当输入脉冲信号变窄为后，同理可得一个相同脉冲宽度为60ns的窄脉冲置位信号。复位信号波形原理：当输入脉冲信号很宽宽度大于150ns时，输入脉冲信号IN经过反相器101和反相器106后，输出一个与输入脉冲信号IN相同的信号，再经过反相器107和电容Cb2的作用，输出B1信号，如图中B1波形所示，然后经过反相器108整形作用后，再经过反相器109取反作用后，输出B2信号，如图中B2波形所示，最后将B2与输入脉冲信号IN经过或非逻辑110进行逻辑运算，因此在输入脉冲信号的下降沿处，产生了一个脉冲宽度为60ns的窄脉冲复位信号。当输入脉冲信号变窄后，同理可得一个相同脉冲宽度为60ns的窄脉冲复位信号。

如图8，是本发明自适应复位脉冲产生器电路的工作波形图。置位信号波形与传统电路结构的波形相同。复位信号波形原理：当输入脉冲信号宽度为150ns(10ns≤脉冲宽度≤150ns)时，输入脉冲信号IN为高电平经过RC延时电路，由于是自适应电流信号Iad对电容Cad进行充电，由传统复位脉冲电路原理可知，在输入脉冲信号的下降沿处，产生了一个脉冲宽度为60ns的窄脉冲复位信号。当输入脉冲宽度变窄后，(10ns≤脉冲宽度)，最窄不能小于10ns，因为在该工艺条件下，最小能识别的脉冲宽度为10ns。给电容Co充电的时间变少，导致电平信号Vc变小，自适应电流信号Iad就变小，电容充电的速度就变慢，输出信号的扩展波形就变宽，如图中C1波形所示，再经过反相器108整形作用后，再经过反相器109取反作用后，输出C2信号，如图中C2波形所示，最后将C2与输入脉冲信号IN经过或非逻辑110进行逻辑运算，因此在输入脉冲信号的下降沿处，产生了一个比60ns宽的复位脉冲信号。相比传统结构，当输入脉冲宽度变小时，复位脉冲信号变宽，因此该结构可以避免脉冲复位信号被共模dv/dt干扰噪声给滤除。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，凡未脱离本发明所揭示的精神与技术思想下所完成的一切等同变换或改变，均应被本发明的权利要求所涵盖。

Claims (6)

1.一种抗噪声干扰的自适应复位窄脉冲产生电路，包括置位电路(001)和复位电路(002)，输入脉冲IN分别连接置位电路(001)的输入端和复位电路(002)的输入端，输入脉冲IN经置位电路(001)在输入脉冲IN的上升沿处输出置位窄脉冲信号Vset，输入脉冲IN经复位电路(002)在输入脉冲IN的下降沿处输出复位窄脉冲信号Vrst，置位和复位两路窄脉冲信号Vset和Vrst作为后级高压电平移位电路的驱动信号；

其特征在于，增设自适应复位电路(003)、放电脉冲电路(004)、二选一选择电路(005)、电压比较器(006)和电平信号与自适应电流信号产生电路(007)，输入脉冲IN分别连接电平信号与自适应电流信号产生电路(007)的一个输入端、自适应复位电路(003)的一个输入端和放电脉冲电路(004)的输入端，自适应电流信号产生电路(007)的另一路输入信号为放电脉冲电路(004)输出的脉冲信号Vdischarge,电平信号与自适应电流信号产生电路(007)输出两路信号，一路为电平信号Vc，另一路为自适应电流信号Iad，其中，电平信号Vc作为电压比较器(006)的输入信号，自适应电流信号Iad作为自适应复位电路(003)的另一路输入信号，自适应复位电路(003)输出的自适应复位窄脉冲信号Vrst′与复位电路(002)输出的复位窄脉冲信号Vrst共同作为二选一选择电路(005)的输入信号，电压比较器(006)输出控制信号CTR和NCTR对二选一选择电路(005)进行控制，二选一选择电路(005)在输入的复位窄脉冲信号Vrst和自适应复位窄脉冲信号Vrst′之间选择其中之一输出，当产生共模dv/dt干扰噪声的宽度大于等于输入脉冲IN的宽度时，选择自适应复位电路(003)输出的自适应复位窄脉冲信号Vrst′与置位窄脉冲信号Vset共同构成后级高压电平移位电路的驱动信号；当产生共模dv/dt干扰噪声的宽度小于输入脉冲IN的宽度时，选择复位电路(002)输出的复位窄脉冲信号Vrst与置位窄脉冲信号Vset共同构成后级高压电平移位电路的驱动信号。

2.根据权利要求1所述的抗噪声干扰的自适应复位窄脉冲产生器电路，其特征在于，所述电平信号与自适应电流信号产生电路(007)包括恒流源Idc、反相器(119)、电容Co、四个NMOS管MN1～MN4以及五个PMOS管MP1～MP5，电流源Idc的输入端连接芯片电源VCC，电流源Idc的输出端连接NMOS管MN1的漏极和栅极以及NMOS管MN2的栅极，NMOS管MN2的源极和NMOS管MN1的源极均连接芯片逻辑地VSS，NMOS管MN2的漏极连接PMOS管MP1的漏极和栅极以及PMOS管MP2的栅极，PMOS管MP1的源极和PMOS管MP2的源极均连接芯片电源VCC，PMOS管MP2的漏极连接PMOS管MP3的源极，PMOS管MP3的栅极连接反相器(119)的输出端，反相器(119)的输入端作为自适应电流信号产生电路(007)的一个输入端连接输入脉冲IN，PMOS管MP3的漏极连接NMOS管MN3的漏极以及电容Co的一端和NMOS管MN4的栅极并作为自适应电流信号产生电路(007)的一个输出端输出电平信号Vc，NMOS管MN4的源极、电容Co的另一端和NMOS管MN3的源极均连接芯片逻辑地VSS，NMOS管MN3的栅极作为自适应电流信号产生电路(007)的另一个输入端连接放电脉冲电路(004)输出的脉冲信号Vdischarge，NMOS管MN4的漏极连接PMOS管MP4的漏极和栅极以及PMOS管MP5的栅极，PMOS管MP4的源极和PMOS管MP5的源极均连接芯片电源VCC，PMOS管MP5的漏极作为自适应电流信号产生电路(007)的另一个输出端输出自适应电流信号Iad。

3.根据权利要求1所述的抗噪声干扰的自适应复位窄脉冲产生器电路，其特征在于，所述自适应复位电路(003)包括电容Cad、反相器(101)、反相器(106)、反相器(107)、反相器(108)和反相器(109)以及或非逻辑(110)，反相器(101)的输入端作为自适应复位电路(003)的一个输入端连接输入脉冲信号IN，反相器(101)的输出连接反相器(106)的输入端，反相器(106)的输出连接反相器(107)的输入端以及或非逻辑(110)的一个输入端，反相器(107)的输出端接电容Cad的一端和反相器(108)的输入端，反相器(108)的输出连接反相器(109)的输入端，反相器(109)的输出连接或非逻辑(110)的另一个输入端，或非逻辑(110)输出端作为自适应复位电路(003)的输出端，输出自适应复位窄脉冲信号Vrst′，反相器(107)的电源端连接自适应电流信号产生电路(007)输出的自适应电流信号Iad，电容Cad的另一端连接芯片逻辑地VSS。

4.根据权利要求1所述的抗噪声干扰的自适应复位窄脉冲产生器电路，其特征在于，所述电压比较器(006)包括比较器(117)、参考电压源Vref和反相器(118)，比较器(117)的同相端连接电平信号与自适应电流信号产生电路(007)输出的电平信号Vc，比较器(117)的反向端连接参考电压源Vref的正端，参考电压源Vref的负端连接芯片逻辑地VSS，比较器(117)的输出端与反相器(118)的输入端连接并作为控制信号CTR的输出端，反相器(118)的输出端作为控制信号NCTR的输出端。

5.根据权利要求1所述的抗噪声干扰的自适应复位窄脉冲产生器电路，其特征在于，所述二选一选择电路(005)包括传输门T1(115)和传输门T2(116)，传输门T1(115)中PMOS的栅极和传输们T2(116)中NMOS的栅极连接电压比较器(006)输出的控制信号NCTR，传输门T1(115)中NMOS的栅极和传输门T2(116)中PMOS的栅极连接电压比较器电路(006)输出的控制信号CTR，传输门T1(115)的输入端连接复位电路(002)输出的复位窄脉冲信号Vrst，传输门T2(116)的输入端连接自适应复位电路(003)输出的自适应复位窄脉冲信号Vrst′，传输门T1(115)的输出端和传输门T2(116)的输出端连接在一起作为二选一选择电路(005)的输出端，输出自适应复位窄脉冲信号Vrst′或复位窄脉冲信号Vrst二者之一。

6.根据权利要求1所述的抗噪声干扰的自适应复位窄脉冲产生器电路，其特征在于，所述放电脉冲电路(004)包括恒流源Ib3、电容Cb3、反相器(101)、反相器(111)、反相器(112)、反相器(113)和或非逻辑(114)，反相器(101)的输入端作为放电脉冲电路(004)的输入端连接输入脉冲信号IN，反相器(101)的输出端连接反相器(111)的输入端和或非逻辑(114)的一个输入端，反相器(111)的输出连接反相器(112)的输入端和电容Cb3的一端，电容Cb3的另一端连接芯片逻辑地VSS，反相器(112)的输出连接反相器(113)的输入，反相器(113)的输出连接或非逻辑(114)的另一个输入端，或非逻辑(114)的输出端作为放电脉冲电路(004)的输出端，输出脉冲信号Vdischarge。

Images