CN114038858A - 三维存储器及其制作方法 - Google Patents
三维存储器及其制作方法 Download PDFInfo
- Publication number
- CN114038858A CN114038858A CN202111280227.2A CN202111280227A CN114038858A CN 114038858 A CN114038858 A CN 114038858A CN 202111280227 A CN202111280227 A CN 202111280227A CN 114038858 A CN114038858 A CN 114038858A
- Authority
- CN
- China
- Prior art keywords
- opening
- stack structure
- substrate
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种三维存储器及其制作方法,该三维存储器的制作方法包括:在衬底上形成第一堆栈结构;在第一堆栈结构背离衬底的表面上形成第一开口;以第一开口为对准标记对第一堆栈结构进行刻蚀,形成贯穿第一堆栈结构的第一沟道孔;在第一沟道孔中形成牺牲材料层,并在第一开口中形成支撑层;在第一堆栈结构、牺牲材料层和支撑层上形成第二堆栈结构;形成贯穿第二堆栈结构的第二开口,第二开口暴露支撑层;经由第二开口去除支撑层,从而,能够避免由于第一堆栈结构上提供对准标记的第一开口的存在,导致第一开口的上下膜层容易受到来自于第一开口内支撑层的应力影响而发生形变的问题,提高了三维存储器的可靠性。
Description
【技术领域】
本发明涉及半导体技术领域,具体涉及一种三维存储器及其制作方法。
【背景技术】
随着技术的发展,半导体工业不断寻找新的生产方式,以使得存储器件中的每一存储器裸片具有更多数量的存储器单元。其中,3DNAND(三维与非门)存储器由于其存储密度高、成本低等优点,已成为目前较为前沿、且极具发展潜力的存储器技术。
目前,在3D NAND存储器中,一般采用垂直堆叠多层存储单元的方式来实现在更小的空间内容纳更高的存储容量,以提高3D NAN D存储器的存储密度和容量。3D NAND存储器包括衬底、层叠设置于衬底上的下堆栈结构和上堆栈结构、以及由上至下依次穿过上堆栈结构和下堆栈结构的沟道结构。
在现有的3D NAND存储器的形成工艺中,在形成上堆栈结构之前,一般会在下堆栈结构上形成用于在后续工艺步骤中提供对准标记的开口。但是,由于提供对准标记的开口的存在,会使得开口的上下膜层容易受到应力的影响而产生形变,从而影响3D NAND存储器的可靠性。
【发明内容】
本发明的目的在于提供一种三维存储器及其制作方法,以避免由于下堆栈结构上提供对准标记的开口的存在,导致开口的上下膜层容易受到应力的影响而产生形变的问题,进而提高三维存储器的可靠性。
为了解决上述问题,本发明提供了一种三维存储器的制作方法,该三维存储器的制作方法包括:在衬底上形成第一堆栈结构;在第一堆栈结构背离衬底的表面上形成第一开口;以第一开口为对准标记对第一堆栈结构进行刻蚀,形成贯穿第一堆栈结构的第一沟道孔;在第一沟道孔中形成牺牲材料层,并在第一开口中形成支撑层;在第一堆栈结构、牺牲材料层和支撑层上形成第二堆栈结构;形成贯穿第二堆栈结构的第二开口,第二开口暴露支撑层;经由第二开口去除支撑层。
其中,以第一开口为对准标记对第一堆栈结构进行刻蚀,形成贯穿第一堆栈结构的第一沟道孔,具体包括:在第一堆栈结构上依次形成硬掩膜层和光刻胶层,硬掩膜层和光刻胶层的局部沿朝向衬底的方向凹陷至第一开口内,而在硬掩膜层和光刻胶层背离衬底的表面上形成第一凹槽;提供光刻掩膜版,并将光刻掩膜版上的对准标记与第一凹槽对准;根据对准后的光刻掩膜版对光刻胶层进行曝光显影,得到图案化的光刻胶层;根据图案化的光刻胶层刻蚀硬掩膜层,得到图案化的硬掩膜层;根据图案化的硬掩膜层刻蚀第一堆栈结构,形成贯穿第一堆栈结构的第一沟道孔。
其中,在衬底上形成第一堆栈结构之前,还包括:在衬底上形成第三开口,第一堆栈结构的局部沿朝向衬底的方向凹陷至第三开口内,而在第一堆栈结构背离衬底的表面上形成第二凹槽;在第一堆栈结构背离衬底的表面上形成第一开口,具体包括:以第二凹槽为对准标记对第一堆栈结构进行刻蚀,形成第一开口,第一开口在垂直于衬底的方向上延伸,第一开口的顶端部位于第一堆栈结构中,且不贯穿第一堆栈结构。
其中,支撑层的材质与牺牲材料层的材质相同。
其中,衬底包括在平行于衬底的方向上相连接的核心区和台阶区、以及与核心区和/或台阶区连接的边缘区,第一开口在衬底上的正投影位于边缘区内。
其中,形成贯穿第二堆栈结构的第二开口,具体包括:在第二堆栈结构背离衬底的表面上形成第四开口;以第四开口为对准标记对第二堆栈结构进行刻蚀,形成贯穿第二堆栈结构的第二开口。
其中,三维存储器的制作方法还包括:形成贯穿第二堆栈结构的第二沟道孔,第二沟道孔暴露牺牲材料层;经由第二沟道孔去除牺牲材料层;在去除支撑层和牺牲材料层之后,还包括:在第一沟道孔和第二沟道孔、以及第一开口和第二开口中形成沟道结构。
其中,在去除支撑层之后,还包括:在第一开口和第二开口中形成介质层。
为了解决上述问题,本发明还提供了一种三维存储器,该三维存储器包括:衬底;在垂直于衬底的方向上堆叠设置的第一堆栈结构和第二堆栈结构;贯穿第一堆栈结构和第二堆栈结构的沟道结构;位于第一堆栈结构上的第一开口,第一开口在垂直于衬底的方向上延伸,第一开口的顶端部位于第一堆栈结构中,且不贯穿第一堆栈结构;贯穿第二堆栈结构的第二开口,第二开口与第一开口相连通。
其中,衬底包括在平行于衬底的方向上相连接的核心区和台阶区、以及与核心区和/或台阶区连接的边缘区,第一开口在衬底上的正投影位于边缘区内。
其中,三维存储器还包括:位于衬底上的第三开口,且第一堆栈结构的局部沿朝向衬底的方向凹陷至第三开口内,而在第一堆栈结构背离衬底的表面上形成第二凹槽。
其中,三维存储器还包括:位于第二堆栈结构上的第四开口,第四开口在垂直于衬底的方向上延伸,第四开口的顶端部位于第二堆栈结构中,且不贯穿第二堆栈结构。
其中,三维存储器还包括:位于第一开口和第二开口中的介质层。
其中,三维存储器还包括:位于第一开口和第二开口中的支撑结构,支撑结构与沟道结构具有相同的结构。
本发明的有益效果是:区别于现有技术,本发明提供的三维存储器及其制作方法,通过在衬底上形成第一堆栈结构,并在第一堆栈结构背离衬底的表面上形成第一开口,然后以第一开口为对准标记对第一堆栈结构进行刻蚀,形成贯穿第一堆栈结构的第一沟道孔,之后在第一沟道孔中形成牺牲材料层,并在第一开口中形成支撑层,接着在第一堆栈结构、牺牲材料层和支撑层上形成第二堆栈结构,并形成贯穿第二堆栈结构的第二开口,第二开口暴露支撑层,然后经由第二开口去除支撑层,从而,能够避免由于第一堆栈结构上提供对准标记的第一开口的存在,导致第一开口的上下膜层容易受到来自于第一开口内支撑层的应力影响而发生形变,出现向上抬升或向下下降、甚至剥离的问题,提高了三维存储器的可靠性。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的三维存储器的制作方法的流程示意图;
图2a~2p是对应于本发明实施例提供的三维存储器的制作工艺流程的剖面结构示意图。
【具体实施方式】
下面结合附图和实施例,对本发明作进一步的详细描述。特别指出的是,以下实施例仅用于说明本发明,但不对本发明的范围进行限定。同样的,以下实施例仅为本发明的部分实施例而非全部实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
另外,本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在各个附图中,结构相似的单元采用相同的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,附图中可能未示出某些公知的部分。
本发明可以各种形式呈现,以下将描述其中一些示例。
请参阅图1,图1是本发明实施例提供的三维存储器的制作方法的流程示意图,该三维存储器的制作方法具体流程可以如下:
步骤S11:在衬底上形成第一堆栈结构。
其中,步骤S11完成后的剖面结构示意图如图2a所示。
衬底11的材质可以为硅、锗或绝缘体上硅(Silicon-On-Insulator,SOI)等半导体材料。第一堆栈结构12可以包括在垂直于衬底11的方向Z上多层交替层叠设置的栅极牺牲层121和栅绝缘层122。并且,具体实施时,可以采用物理气相沉积法、化学气相淀积法、原子层沉积法、激光辅助淀积法等方法,在上述衬底11上形成上述第一堆栈结构12的栅极牺牲层121和栅绝缘层122。
在第一堆栈结构12中,栅极牺牲层121的材质可以为氮化硅,栅绝缘层122的材质可以为氧化硅,从而形成氮化硅/氧化硅堆栈结构,并且,在后续步骤中还会通过置换工艺换掉上述栅极牺牲层121并在相同位置填充导电材料(比如,钨),以形成栅极层。
在三维存储器中,第一堆栈结构12的层数决定了其在垂直方向(垂直于衬底11的方向Z)上所包含的存储单元的个数,例如,第一堆栈结构12的层数可以为32层、64层、96层、128层等,且第一堆栈结构12的层数越多,对应该三维存储器的集成度越高。
具体地,上述衬底11可以包括在平行于衬底11的方向(比如,第一横向X)上相连接的器件区C1和边缘区C2,其中,器件区C1可以包括在平行于衬底11的方向上相连接的核心区和台阶区,且边缘区C2可以与核心区和/或台阶区相连接。可以理解的是,上述衬底11的台阶区为用于提供字线(栅极层)的电连接区,可用于在后续工艺步骤中形成虚拟沟道结构以及字线接触。上述衬底11的核心区可用于在后续工艺步骤中形成沟道结构。上述衬底11的边缘区C2可用于在后续工艺步骤中形成切割道以及提供外围电路的电连接区。
步骤S12:在第一堆栈结构背离衬底的表面上形成第一开口。
其中,步骤S12完成后的结构示意图如图2b所示。
第一开口13用于在后续刻蚀形成贯穿第一堆栈结构12的沟道孔的工艺步骤中,提供对准标记。具体地,第一开口13可以在垂直于衬底11的方向Z上延伸,第一开口13的顶端部位于第一堆栈结构12中,且不贯穿第一堆栈结构12。具体地,上述第一开口13可以呈凹槽状,且其横截面形状可以为圆形、方形、矩形、数字形状或字母形状等几何形状。
需要说明的是,本发明人发现,根据现有技术的三维存储器的制作方法,衬底上通常设有多个零层标记(Zero mark),以用于后续加工的定位。但是,由于刻蚀形成贯穿堆栈结构的沟道孔的过程,需要使用硬掩膜层(Hardmask),并且由于硬掩膜层的厚度较厚,会导致衬底上的零层标记被硬掩模层遮挡,进而导致形成贯穿堆栈结构的沟道孔的光刻工艺过程无法对沟道孔的位置进行准确定位。
并且,可以理解的是,相比较于利用衬底上的零层标记来作为刻蚀形成沟道孔的对准标记的方案,本实施例通过在覆盖硬掩膜版之前,在堆栈结构上表面上设置与衬底上的零层标记对应的第一开口,使得在覆盖硬掩膜版之后,能够通过共形的方式将第一开口的位置传导至硬掩膜版的上表面而在硬掩膜版的上表面上形成凹槽,从而在刻蚀形成贯穿堆栈结构的沟道孔的过程中,能够有效避免由于堆栈结构上表面上需要设置的硬掩模层厚度过大而导致光刻工艺过程无法对沟道孔的位置进行准确定位的问题。
在一个具体实施例中,上述第一开口13在衬底11上的正投影可以位于该衬底11的边缘区C2内,以避免第一开口13占用三维存储器的存储空间。具体地,可以采用各向异性刻蚀工艺(例如,干法刻蚀工艺)或各向同性刻蚀工艺(例如,湿法刻蚀工艺),由上至下刻蚀位于衬底11的边缘区C2上的第一堆栈结构12,形成在垂直于衬底11的方向Z上延伸且不贯穿上述第一堆栈结构12的第一开口13。
步骤S13:以第一开口为对准标记对第一堆栈结构进行刻蚀,形成贯穿第一堆栈结构的第一沟道孔。
其中,上述步骤S13可以具体包括:
步骤S131:在第一堆栈结构上依次形成第一硬掩膜层和第一光刻胶层,第一硬掩膜层和第一光刻胶层的局部沿朝向衬底的方向凹陷至第一开口内,而在第一硬掩膜层和第一光刻胶层背离衬底的表面上形成第一凹槽。
其中,步骤S131完成后的结构示意图如图2c所示。
第一硬掩膜层14和第一光刻胶层15均与第一堆栈结构12背离衬底11的表面(也即,上表面)共形,以使位于第一堆栈结构12上表面上的第一开口13被复制到第一硬掩膜层14和第一光刻胶层15背离衬底11的表面(也即,上表面)上,而得到位于第一硬掩膜层14和第一光刻胶层15的上表面上的第一凹槽16。
步骤S132:提供第一光刻掩膜版,并将第一光刻掩膜版上的对准标记与第一凹槽对准。
步骤S133:根据对准后的第一光刻掩膜版对第一光刻胶层进行曝光显影,得到图案化的第一光刻胶层。
其中,步骤S133完成后的结构示意图如图2d所示。
在曝光显影结束之后,上述第一光刻掩膜版上的图案被转移至第一光刻胶层15上,并且在曝光显影结束之后,上述第一光刻掩膜版会被去除,以便于该第一光刻掩膜版的重复使用。其中,图案化的第一光刻胶层15可以包括第一开口图案,且该第一开口图案的形状可以与后续工艺中需要形成的第一沟道孔的横截面形状相同。
步骤S134:根据图案化的第一光刻胶层刻蚀第一硬掩膜层,得到图案化的第一硬掩膜层。
其中,步骤S134完成后的结构示意图如图2e所示。
图案化的第一硬掩膜层14可以包括第二开口图案,且该第二开口图案的形状可以与上述图案化的第一光刻胶层15上的第一开口图案相同。并且,具体实施时,可以采用各向异性刻蚀工艺,例如,采用干法刻蚀工艺(比如,等离子刻蚀工艺、反应离子刻蚀工艺等),刻蚀去除通过上述图案化的第一光刻胶层15上第一开口图案暴露出来的第一硬掩膜层14,以得到图案化的第一硬掩膜层14。
步骤S135:根据图案化的第一硬掩膜层刻蚀第一堆栈结构,形成贯穿第一堆栈结构的第一沟道孔。
其中,步骤S135完成后的结构示意图如图2f所示。
具体地,可以通过由上至下刻蚀去除通过上述图案化的第一硬掩膜层14上第二开口图案暴露出来的第一堆栈结构12,形成贯穿第一堆栈结构12直达衬底11的第一沟道孔17,以露出部分衬底11。在一个具体实施例中,如图2f所示,上述第一沟道孔17还可以贯穿第一堆栈结构12,并延伸至衬底11内部,以在衬底11上形成凹槽11A,从而实现充分刻蚀,以确保衬底11能够经由第一沟道孔17露出,并有利于增加后续工艺中在该第一沟道孔17内形成的沟道结构对第一堆栈结构12的支撑效果,具体地,第一沟道孔17延伸至衬底11内部,对应沟道结构的底部也会延伸至衬底11内部,因而沟道结构能够在第一堆栈结构12的内部或下方存在空隙区(比如,去除栅极牺牲层121后形成的空隙区)时,向第一堆栈结构12提供更加有效地支撑,以减少第一堆栈结构12中的膜层局部坍塌或整个剥离脱落的问题。
并且,可以理解的是,在采用刻蚀工艺刻蚀形成上述第一沟道孔17的过程中,上述图案化的第一硬掩膜层14相对于上述第一堆栈结构12具有一定大小的刻蚀选择比,该图案化的第一硬掩膜层14和上述第一堆栈结构12可以同时与刻蚀剂发生反应而被消耗,并且,该图案化的第一硬掩膜层14的厚度应该足够大,以确保在刻蚀完成时其仍能具有一定大小的厚度。
在上述实施例中,在形成上述第一沟道孔17之后,可以接着通过在溶剂中溶解或灰化,去除上述第一堆栈结构12上剩余的第一光刻胶层15和第一硬掩膜层14,以使第一堆栈结构12背面衬底11的表面以及位于第一堆栈结构12背面衬底11的表面上的第一开口13重新暴露。
并且,可以理解的是,以上形成第一沟道孔17的方法,在一变形实施例中也可以是直接利用具有对准标记和开口图案的掩膜版,刻蚀去除通过该掩膜版上开口图案暴露出来的第一堆栈结构12而形成上述第一沟道孔17。
在本实施例中,在刻蚀形成第一沟道孔17的过程中,通过利用上述第一堆栈结构12上表面上的第一开口13来实现掩膜版的对准,相比较于现有技术中利用衬底上表面上的零层标记来实现掩膜版对准的方案,能够有效避免第一堆栈结构12上表面上的第一硬掩模层14厚度过大而导致掩膜版对准误差大的问题。
步骤S14:在第一沟道孔中形成牺牲材料层,并在第一开口中形成支撑层。
其中,步骤S14完成后的结构示意图如图2g所示。
支撑层18的材质可以与牺牲材料层19的材质相同,也可以与牺牲材料层19的材质不相同。其中,支撑层18的材质和牺牲材料层19的材质可以为多晶硅、碳和钨中的任意一种。
具体地,可以在第一沟道孔17和第一开口13中同时沉积填充牺牲材料,并采用化学机械抛光工艺去除位于第一沟道孔17和第一开口13外部的牺牲材料,以得到位于第一沟道孔17中的牺牲材料层19以及位于第一开口13中的支撑层18。其中,牺牲材料可以为多晶硅、碳和钨中的任意一种。如此,在牺牲材料填充第一沟道孔17以及第一开口13之后,上述第一堆栈结构12能够获得完整的结构表面,用于后续形成第二堆栈结构。
可以理解的是,相比较于在形成第一沟道孔17之后,不填充第一开口13,也即不在第一开口13中形成支撑层18的方案,本实施例通过在形成第一沟道孔17之后,在第一开口13中形成支撑层18,能够有效减小第一开口13对其上下膜层的应力作用。
在一个具体实施例中,上述支撑层18的材质可以具体为碳,并且,本发明人发现,相比较于使用常见的由氧化物或多晶硅制成的支撑层18,使用碳材料的支撑层18,能够进一步减小第一开口13对其上下膜层的应力作用,并有效降低成本,且碳有着去除容易的优势。
在一个替代实施例中,上述第一沟道孔17和上述第一开口13还可以在不同的工艺步骤中被填充,也即,上述牺牲材料层19和上述支撑层18可以通过不同的工艺步骤形成。
步骤S15:在第一堆栈结构、牺牲材料层和支撑层上形成第二堆栈结构。
其中,步骤S15完成后的结构示意图如图2h所示。
第二堆栈结构20可以包括在垂直于衬底11的方向Z上多层交替层叠设置的栅极牺牲层201和栅绝缘层202。并且,第二堆栈结构20的形成方法可以与上述第一堆栈结构12的形成方法相同,故对此不再赘述。
步骤S16:形成贯穿第二堆栈结构的第二开口,第二开口暴露支撑层。
其中,步骤S16完成后的结构示意图如图2j所示。
具体地,可以通过由上至下刻蚀上述第二堆栈结构20,形成穿过第二堆栈结构20直达第一堆栈结构12表面的第二开口21。第二开口21可以与上述第一开口13相连通,且第二开口21的底部可以暴露上述第一开口13中支撑层18的顶部表面。
在一些实施例中,在第一堆栈结构12、牺牲材料层19和支撑层18上形成第二堆栈结构20之后,如图2i所示,还可以形成贯穿第二堆栈结构20的第二沟道孔22,第二沟道孔22暴露牺牲材料层19。并且,具体实施时,第二沟道孔22和第二开口21可以通过同一次刻蚀形成。相应地,上述步骤S16可以具体为:形成贯穿第二堆栈结构20的第二开口21、以及贯穿第二堆栈结构20的第二沟道孔22。也即,在刻蚀上述第二堆栈结构20形成第二开口21的过程中,上述第二沟道孔22也会通过刻蚀上述第二堆栈结构20而形成。
在一个具体实施例,如图2j和图2k所示,上述步骤S16可以具体包括:
步骤S161:在第二堆栈结构20背离衬底11的表面上形成第四开口9。
步骤S162:以第四开口9为对准标记对第二堆栈结构20进行刻蚀,形成贯穿第二堆栈结构20的第二开口21。
其中,上述步骤S162可以具体包括:
步骤S1-1:在第二堆栈结构20上依次形成第二硬掩膜层8和第二光刻胶层7,第二硬掩膜层8和第二光刻胶层7的局部沿朝向衬底11的方向凹陷至第四开口9内,而在第二硬掩膜层8和第二光刻胶层7背离衬底11的表面上形成第三凹槽6。
步骤S1-2:提供第二光刻掩膜版,并将第二光刻掩膜版上的对准标记与第三凹槽6对准。
步骤S1-3:根据对准后的第二光刻掩膜版对第二光刻胶层7进行曝光显影,得到图案化的第二光刻胶层7。
步骤S1-4:根据图案化的第二光刻胶层7刻蚀第二硬掩膜层8,得到图案化的第二硬掩膜层8。
步骤S1-5:根据图案化的第二硬掩膜层8刻蚀第二堆栈结构20,形成贯穿第二堆栈结构20的第二开口21。
需要说明的是,上述图2j和图2k分别为上述步骤S1-4和上述步骤S1-5完成后的结构示意图。并且,在一些实施例中,在刻蚀上述第二堆栈结构20形成第二开口21的过程中,上述第二沟道孔22也会同时通过刻蚀上述第二堆栈结构20而形成。
并且,具体实施时,上述步骤S161、步骤S162、步骤S1-1、步骤S1-2、步骤S1-3、步骤S1-4和步骤S1-5的具体实施方式可以分别对应参考前序步骤中步骤S12、步骤S13、步骤S131、步骤S132、步骤S133、步骤S134和步骤S135的具体实施方式,并且仅需将步骤S12、步骤S13、步骤S131、步骤S132、步骤S133、步骤S134和步骤S135中的第一开口13、第一堆栈结构12、第一硬掩膜层14、第一光刻胶层15、第一光刻掩膜版、第一凹槽16和第一沟道孔17对应替换为第四开口9、第二堆栈结构20、第二硬掩膜层8、第二光刻胶层7、第二光刻掩膜版、第三凹槽6和第二开口21,即可得到上述步骤S161、步骤S162、步骤S1-1、步骤S1-2、步骤S1-3、步骤S1-4和步骤S1-5的具体实施方式,故对此不再赘述。
步骤S17:经由第二开口去除支撑层。
其中,步骤S17完成后的结构示意图如图2l所示。
在去除支撑层18之后,位于第一堆栈结构12中的第一开口13的内壁会重新暴露。
具体地,可以通过灰化工艺去除上述支撑层18。例如,上述支撑层18可以由碳材料制成,且可以通过灰化工艺去除该由碳材料制成的支撑层18。并且,在一个实施例中,还可以采用选择性的蚀刻剂,经由第二开口21,以相对于第一堆栈结构12和第二堆栈结构20选择性地去除上述支撑层18。
在一些实施例中,如图2l所示,在形成贯穿第二堆栈结构20的第二开口21以及贯穿第二堆栈结构20的第二沟道孔22之后,还可以经由第二沟道孔22去除牺牲材料层19。并且,具体实施时,上述牺牲材料层19和上述支撑层18可以通过同一个工艺步骤(比如,灰化工艺步骤)去除,以有效缩短工艺流程。相应地,上述步骤S17可以具体为:经由第二开口21去除支撑层18,并经由第二沟道孔22去除牺牲材料层19。也即,在去除位于第一开口13中的支撑层18的过程中,位于第一沟道孔17中的牺牲材料层19也会同时被去除。
需要说明的是,本发明人发现,相比较于不去除支撑层18的方案,本实施例通过去除支撑层18,能够在后续退火过程中,避免支撑层18(比如,由碳材料制成的支撑层18)在高温作用下容易发生变形而使得支撑层18的上下膜层结构出现向上抬升或向下下降、甚至剥离的问题,有利于减少产品不良问题。
在一些实施例中,在去除上述支撑层18之后,也即,在上述步骤S17之后,还可以包括:
步骤A:在第一开口和第二开口中形成介质层。
其中,步骤A完成后的结构示意图如图2m所示。
介质层10的材质可以为氧化硅等绝缘材料。具体地,可以在上述第一开口13和第二开口21中填充氧化硅等绝缘材料,以形成上述介质层10。
在一些实施例中,在去除上述支撑层18和上述牺牲材料层19之后,如图2n所示,可以在上述第一沟道孔17和第二沟道孔22中形成沟道结构23,并且,为了提高整体结构的稳定性,还可以对上述第一开口13和第二开口21进行填充,例如,可以在第一开口13和第二开口21填充氧化硅等绝缘材料。
在一些实施例中,为了减少工艺步骤,如图2o所示,在上述第一沟道孔17和第二沟道孔22中形成沟道结构23的同时,还可以在上述第一开口13和第二开口21中形成沟道结构23,从而,能够在一个工艺步骤中形成沟道结构23并填充上述第一开口13和第二开口21。
具体地,可以采用物理气相沉积法、化学气相淀积法、原子层沉积法、激光辅助淀积法等方法,在上述第一沟道孔17和第二沟道孔22的内壁以及上述第一开口13和第二开口21的内壁上依次沉积存储功能层以及沟道层,并在形成有存储功能层和沟道层的第一沟道孔17和第二沟道孔22以及形成有存储功能层和沟道层的第一开口13和第二开口21内填充电介质材料(例如,氧化硅),形成绝缘填充层,以得到位于第一沟道孔17和第二沟道孔22中的具有绝缘填充层、沟道层和存储功能层的沟道结构23以及位于第一开口13和第二开口21中的具有绝缘填充层、沟道层和存储功能层的沟道结构23。其中,上述存储功能层可以包括依次形成于上述第一沟道孔17和第二沟道孔22的内壁以及上述第一开口13和第二开口21的内壁上的电荷阻挡层、电荷捕获层和隧穿层,具体地,电荷阻挡层、电荷捕获层、隧穿层和沟道层的材质可以分别为氧化硅、氮化硅、氧化硅以及多晶硅,对应上述沟道结构为“ONOP”结构。并且,可以理解的是,在此所例举的存储功能层虽以第一氧化物层、氮化物层和第二氧化物层所组成的ONO为示例结构,但也可以是其他可能的结构。
在上述实施例中,在衬底11上形成第一堆栈结构12之前,如图2p所示,上述三维存储器的制作方法还可以包括:
步骤B:在衬底11上形成第三开口11B,第一堆栈结构12的局部沿朝向衬底11的方向凹陷至第三开口11B内,而在第一堆栈结构12背离衬底11的表面上形成第二凹槽25。
相应地,上述步骤S12可以具体包括:以第二凹槽25为对准标记对第一堆栈结构12进行刻蚀,形成第一开口13,第一开口13在垂直于衬底11的方向上延伸,第一开口13的顶端部位于第一堆栈结构12中,且不贯穿第一堆栈结构12。其中,第三开口11B位于衬底11的上表面中,可以在垂直于衬底11的方向Z上延伸且不会贯穿衬底11。具体地,该第三开口11B在衬底11上的正投影可以位于该衬底11的边缘区C2内,以避免第三开口11B占用三维存储器的存储空间。
具体地,上述第三开口11B可以呈凹槽状,且其横截面形状可以为圆形、方形、矩形、数字形状或字母形状等几何形状。并且,上述第一堆栈结构12中的每层栅极牺牲层121和栅绝缘层122均与衬底11的上表面共形,以将第三开口11B的图案复制到第一堆栈结构12的上表面,从而得到位于第一堆栈结构12上表面上的第二凹槽25。
需要说明的是,在一些替代实施例中,上述衬底11还可以包括零层标记,且上述第一开口13还可以通过以衬底11的零层标记为对准标记,对上述第一堆栈结构12进行刻蚀而形成。
在一些具体实施例中,在形成上述沟道结构23之后,还可以包括:
步骤S18:形成由上至下依次贯穿第二堆栈结构20和第一堆栈结构12的栅线狭缝。
例如,可以通过由上至下依次刻蚀上述第二堆栈结构20和第一堆栈结构12,以形成贯穿第一堆栈结构12和第二堆栈结构20的栅线缝隙。
步骤S19:通过栅线缝隙将第一堆栈结构12的栅极牺牲层121以及第二堆栈结构20的栅极牺牲层201置换成栅极层。
例如,可以通过置换工艺换掉上述第一堆栈结构12的栅极牺牲层121以及第二堆栈结构20的栅极牺牲层201,并在相同位置填充导电材料(比如,钨),以形成第一堆栈结构12的栅极层和第二堆栈结构20的栅极层。
在一些实施例中,在上述S10之后,还可以通过上述栅线缝隙对置换得到的栅极层进行刻蚀,以在栅极层和栅线缝隙之间形成空隙,并且在后续工艺中,当在栅线缝隙中填充绝缘材料和/或导电材料时,上述位于栅极层和栅线缝隙之间的空隙也会被绝缘材料和/或导电材料所填充。
更进一步地,在上述步骤S19之后,还可以包括:
步骤S20:在栅线缝隙中形成栅线缝隙结构。
具体地,可以通过在上述栅线狭缝中填充绝缘材料(比如,氧化硅、氮化硅、氮氧化硅等高介质常数的绝缘材料),来形成栅线缝隙结构。在一些替代实施例中,还可以通过在上述栅线缝隙中填充作为绝缘层的绝缘材料(比如,氧化硅)、以及作为共源极的导电材料(比如,钨),以得到具有共源极的栅线缝隙结构。
区别于现有技术,本发明提供的三维存储器及其制作方法,通过在衬底上形成第一堆栈结构,并在第一堆栈结构背离衬底的表面上形成第一开口,然后以第一开口为对准标记对第一堆栈结构进行刻蚀,形成贯穿第一堆栈结构的第一沟道孔,之后在第一沟道孔中形成牺牲材料层,并在第一开口中形成支撑层,接着在第一堆栈结构、牺牲材料层和支撑层上形成第二堆栈结构,并形成贯穿第二堆栈结构的第二开口,第二开口暴露支撑层,然后经由第二开口去除支撑层,从而,从而,能够避免由于第一堆栈结构上提供对准标记的第一开口的存在,导致第一开口的上下膜层容易受到来自于第一开口内支撑层的应力影响而发生形变,出现向上抬升或向下下降、甚至剥离的问题,提高了三维存储器的可靠性。
根据本发明上述方法实施例制作而成的三维存储器如图2n和图2o所示,该三维存储器包括:衬底11;在垂直于衬底11的方向上堆叠设置的第一堆栈结构12和第二堆栈结构20;贯穿第一堆栈结构12和第二堆栈结构20的沟道结构23;位于第一堆栈结构12上的第一开口13,第一开口13在垂直于衬底11的方向上延伸,第一开口13的顶端部位于第一堆栈结构12中,且不贯穿第一堆栈结构12;以及,贯穿第二堆栈结构20的第二开口21,第二开口21与第一开口13相连通。
在一个实施例中,上述衬底11可以包括在平行于衬底11的方向(比如,第一横向X)上相连接的器件区C1和边缘区C2,其中,器件区C1可以包括在平行于衬底11的方向上相连接的核心区和台阶区。其中,边缘区C2可以具体与器件区C1中的核心区和/或台阶区相连接,并且,上述第一开口13在衬底11上的正投影可以位于边缘区C2内。
在一个实施例中,上述三维存储器还可以包括位于衬底11上的第三开口,且上述第一堆栈结构12的局部可以沿朝向衬底11的方向凹陷至该第三开口内,而在上述第一堆栈结构12背离衬底11的表面上形成第二凹槽。
在一个实施例中,上述三维存储器还可以包括位于第二堆栈结构20上的第四开口,该第四开口可以在垂直于衬底的方向上延伸,该第四开口的顶端部可以位于第二堆栈结构中,且不贯穿上述第二堆栈结构20。
在一个实施例中,上述三维存储器还可以包括位于第一开口13和第二开口21中的介质层。
在一个实施例中,上述三维存储器还可以包括位于第一开口13和第二开口21中的支撑结构(也即,上述方法实施例中位于第一开口13和第二开口21中的沟道结构23或介质层10),具体地,该支撑结构可以与沟道结构23具有相同的结构。
需要说明的是,本实施例中三维存储器的各个结构可以参考上述方法实施例中所描述的具体实施方式,故此处不再赘述。
区别于现有技术,本实施例提供的三维存储器,能够避免由于第一堆栈结构上提供对准标记的第一开口的存在,导致第一开口的上下膜层容易受到来自于第一开口内支撑层的应力影响而发生形变,出现向上抬升或向下下降、甚至剥离的问题,提高了三维存储器的可靠性。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (14)
1.一种三维存储器的制作方法,其特征在于,包括:
在衬底上形成第一堆栈结构;
在所述第一堆栈结构背离所述衬底的表面上形成第一开口;
以所述第一开口为对准标记对所述第一堆栈结构进行刻蚀,形成贯穿所述第一堆栈结构的第一沟道孔;
在所述第一沟道孔中形成牺牲材料层,并在所述第一开口中形成支撑层;
在所述第一堆栈结构、所述牺牲材料层和所述支撑层上形成第二堆栈结构;
形成贯穿所述第二堆栈结构的第二开口,所述第二开口暴露所述支撑层;
经由所述第二开口去除所述支撑层。
2.根据权利要求1所述的三维存储器的制作方法,其特征在于,所述以所述第一开口为对准标记对所述第一堆栈结构进行刻蚀,形成贯穿所述第一堆栈结构的第一沟道孔,具体包括:
在所述第一堆栈结构上依次形成硬掩膜层和光刻胶层,所述硬掩膜层和所述光刻胶层的局部沿朝向所述衬底的方向凹陷至所述第一开口内,而在所述硬掩膜层和所述光刻胶层背离所述衬底的表面上形成第一凹槽;
提供光刻掩膜版,并将所述光刻掩膜版上的对准标记与所述第一凹槽对准;
根据对准后的所述光刻掩膜版对所述光刻胶层进行曝光显影,得到图案化的所述光刻胶层;
根据图案化的所述光刻胶层刻蚀所述硬掩膜层,得到图案化的所述硬掩膜层;
根据图案化的所述硬掩膜层刻蚀所述第一堆栈结构,形成贯穿所述第一堆栈结构的第一沟道孔。
3.根据权利要求1所述的三维存储器的制作方法,其特征在于,在所述在衬底上形成第一堆栈结构之前,还包括:
在所述衬底上形成第三开口,所述第一堆栈结构的局部沿朝向所述衬底的方向凹陷至所述第三开口内,而在所述第一堆栈结构背离所述衬底的表面上形成第二凹槽;
所述在所述第一堆栈结构背离所述衬底的表面上形成第一开口,具体包括:
以所述第二凹槽为对准标记对所述第一堆栈结构进行刻蚀,形成第一开口,所述第一开口在垂直于所述衬底的方向上延伸,所述第一开口的顶端部位于所述第一堆栈结构中,且不贯穿所述第一堆栈结构。
4.根据权利要求1所述的三维存储器的制作方法,其特征在于,所述支撑层的材质与所述牺牲材料层的材质相同。
5.根据权利要求1所述的三维存储器的制作方法,其特征在于,所述衬底包括在平行于所述衬底的方向上相连接的核心区和台阶区、以及与所述核心区和/或所述台阶区连接的边缘区,所述第一开口在所述衬底上的正投影位于所述边缘区内。
6.根据权利要求1所述的三维存储器的制作方法,其特征在于,所述形成贯穿所述第二堆栈结构的第二开口,具体包括:
在所述第二堆栈结构背离所述衬底的表面上形成第四开口;
以所述第四开口为对准标记对所述第二堆栈结构进行刻蚀,形成贯穿所述第二堆栈结构的第二开口。
7.根据权利要求1所述的三维存储器的制作方法,其特征在于,所述三维存储器的制作方法还包括:
形成贯穿所述第二堆栈结构的第二沟道孔,所述第二沟道孔暴露所述牺牲材料层;
经由所述第二沟道孔去除所述牺牲材料层;
在去除所述支撑层和所述牺牲材料层之后,还包括:
在所述第一沟道孔和所述第二沟道孔、以及所述第一开口和所述第二开口中形成沟道结构。
8.根据权利要求1所述的三维存储器的制作方法,其特征在于,在去除所述支撑层之后,还包括:
在所述第一开口和所述第二开口中形成介质层。
9.一种三维存储器,其特征在于,包括:
衬底;
在垂直于所述衬底的方向上堆叠设置的第一堆栈结构和第二堆栈结构;
贯穿所述第一堆栈结构和所述第二堆栈结构的沟道结构;
位于所述第一堆栈结构上的第一开口,所述第一开口在垂直于所述衬底的方向上延伸,所述第一开口的顶端部位于所述第一堆栈结构中,且不贯穿所述第一堆栈结构;
贯穿所述第二堆栈结构的第二开口,所述第二开口与所述第一开口相连通。
10.根据权利要求9所述的三维存储器,其特征在于,所述衬底包括在平行于所述衬底的方向上相连接的核心区和台阶区、以及与所述核心区和/或所述台阶区连接的边缘区,所述第一开口在所述衬底上的正投影位于所述边缘区内。
11.根据权利要求9所述的三维存储器,其特征在于,所述三维存储器,还包括:
位于所述衬底上的第三开口,且所述第一堆栈结构的局部沿朝向所述衬底的方向凹陷至所述第三开口内,而在所述第一堆栈结构背离所述衬底的表面上形成第二凹槽。
12.根据权利要求9所述的三维存储器,其特征在于,所述三维存储器还包括:
位于所述第二堆栈结构上的第四开口,所述第四开口在垂直于所述衬底的方向上延伸,所述第四开口的顶端部位于所述第二堆栈结构中,且不贯穿所述第二堆栈结构。
13.根据权利要求9所述的三维存储器,其特征在于,所述三维存储器还包括:
位于所述第一开口和所述第二开口中的介质层。
14.根据权利要求9所述的三维存储器,其特征在于,所述三维存储器还包括:
位于所述第一开口和所述第二开口中的支撑结构,所述支撑结构与所述沟道结构具有相同的结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111280227.2A CN114038858A (zh) | 2021-10-29 | 2021-10-29 | 三维存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111280227.2A CN114038858A (zh) | 2021-10-29 | 2021-10-29 | 三维存储器及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114038858A true CN114038858A (zh) | 2022-02-11 |
Family
ID=80142357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111280227.2A Pending CN114038858A (zh) | 2021-10-29 | 2021-10-29 | 三维存储器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114038858A (zh) |
-
2021
- 2021-10-29 CN CN202111280227.2A patent/CN114038858A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101262471B1 (ko) | 반도체 구조체 내에 격리된 활성 영역, 트렌치, 및 전도성 라인을 형성하기 위한 방법 | |
CN111785725B (zh) | 三维存储器的形成方法 | |
CN111211134A (zh) | 一种3d存储器及其制造方法 | |
KR20110068581A (ko) | 크로스 패터닝 기법을 이용한 상변화 메모리 장치의 제조방법 | |
EP3267474A1 (en) | Contact structure and associated method for flash memory | |
CN112614846B (zh) | 沟道孔的制作方法、存储器及其制作方法 | |
CN114373712A (zh) | 半导体结构及其形成方法 | |
CN113013076A (zh) | 套刻标记的形成方法及半导体结构 | |
CN114038858A (zh) | 三维存储器及其制作方法 | |
CN111668093A (zh) | 半导体器件及其形成方法 | |
CN112786536B (zh) | 存储器的制备方法 | |
CN111276483B (zh) | 三维存储器及其制造方法 | |
CN112466817B (zh) | 半导体器件的制备方法以及半导体器件 | |
US20220115234A1 (en) | Semiconductor structure and forming method thereof | |
CN111326511A (zh) | 存储器件及其制造方法 | |
KR102609924B1 (ko) | 반도체 소자의 제조 방법 | |
CN112864163B (zh) | 一种虚拟沟道孔的制备方法及三维存储器 | |
EP1496548B1 (en) | Method for manufacturing differential isolation structures in a semiconductor electronic device and corresponding structure | |
KR100289661B1 (ko) | 반도체 소자의 제조방법 | |
KR100537204B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
CN113948462B (zh) | 半导体结构及其形成方法 | |
CN111952170B (zh) | 半导体器件及其形成方法 | |
KR100345067B1 (ko) | 반도체소자의제조방법 | |
CN114284291A (zh) | 三维存储器、三维存储器的制作方法及存储系统 | |
CN114792624A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |