CN114026684A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN114026684A
CN114026684A CN202080048908.3A CN202080048908A CN114026684A CN 114026684 A CN114026684 A CN 114026684A CN 202080048908 A CN202080048908 A CN 202080048908A CN 114026684 A CN114026684 A CN 114026684A
Authority
CN
China
Prior art keywords
conductive
drain
layer
semiconductor
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080048908.3A
Other languages
English (en)
Inventor
E·卡里曼诺维奇
G·诺鲍尔
O·布兰克
A·费拉拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN114026684A publication Critical patent/CN114026684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在一些实施例中，半导体器件包括半导体管芯，半导体管芯包括具有源极电极、漏极电极和栅极电极的竖向晶体管器件，半导体管芯具有第一表面和与第一表面相对的第二表面。第一金属化结构位于第一表面上，并且包括耦合到源极电极的至少一个源极焊盘、耦合到漏极电极的至少一个漏极焊盘和耦合到栅极电极的至少一个栅极焊盘。第二金属化结构位于第二表面上，并且包括导电结构和电绝缘层，并且形成半导体器件的最外表面。第二金属化结构的最外表面被通过电绝缘层与半导体管芯电绝缘。

Description

半导体器件
背景技术
用于功率应用的常见的晶体管器件包括Si CoolMOS®、Si功率MOSFET和Si绝缘栅双极晶体管(IGBT)。诸如晶体管器件的半导体器件通常被提供在封装中。封装可以包括提供外部接触的基底或引线框，外部接触用于将电子组件安装到诸如印刷电路板的重分布板上。封装还包括从晶体管器件到基底或引线框的内部电连接以及覆盖半导体器件和内部电连接的塑料模制合成物。
为了在晶体管导通时实现低的漏极到源极电阻RDS(on)，竖向晶体管器件包括在相对的表面上的漏极电极和源极电极。然而，由于将漏极和漏极接触放置在与其上放置有源极接触的表面相对的表面上，电连接必须被供给到器件的两侧。因此使用晶片级芯片尺度封装技术封装竖向晶体管器件更有挑战的。
US 2013/0277735A1公开了包括竖向晶体管的晶片级芯片尺寸封装的示例，该竖向晶体管具有布置在公共侧上的源极接触、漏极接触和栅极接触。使用贯通硅通孔将漏极区电耦合到定位在相对的表面上的漏极接触。
然而，进一步的改进将是合期望的，以允许具有甚至更低的RDSon的用于竖向晶体管器件的芯片尺寸封装。
发明内容
根据本发明，提供了一种半导体器件，其包括半导体管芯，半导体管芯包括具有源极电极、漏极电极和栅极电极的竖向晶体管器件，半导体管芯具有第一表面和与第一表面相对的第二表面。半导体器件进一步包括第一金属化结构和第二金属化结构，第一金属化结构位于第一表面上并且包括耦合到源极电极的至少一个源极焊盘、耦合到漏极电极的至少一个漏极焊盘和耦合到栅极电极的至少一个栅极焊盘，第二金属化结构位于第二表面上并且包括导电结构和电绝缘层并且形成半导体器件的最外表面，其中第二金属化结构的最外表面被通过电绝缘层与半导体管芯电绝缘。
在一些实施例中，半导体管芯进一步包括掺杂的漏极区，并且电绝缘层被直接布置在半导体管芯的第二表面上。
在一些实施例中，半导体器件进一步包括一个或多个导电通孔，其从第一表面延伸到半导体管芯中并且具有位于半导体管芯内的底部。一个或多个导电通孔电耦合到掺杂的漏极区和至少一个漏极焊盘。
在一些实施例中，半导体管芯进一步包括形成半导体管芯的第二表面的掺杂的漏极区，并且第二金属化结构的导电结构包括直接布置在半导体管芯的第二表面上的金属层。电绝缘层被直接布置在金属层上。
在一些实施例中，半导体器件进一步包括从第一表面到第二表面地延伸到半导体管芯中的一个或多个导电通孔。一个或多个导电通孔电耦合到金属层和至少一个漏极焊盘。
在一些实施例中，金属层包括铜。
在一些实施例中，电绝缘层是电绝缘无机层。电绝缘无机层可以包括诸如氧化硅的氧化物或诸如氮化硅的氮化物。电绝缘无机层可以是沉积的层，例如真空沉积的层，或者是由半导体管芯的氧化材料形成的热生长层。
在一些实施例中，电绝缘层连续地并且不中断地覆盖第二表面。
在一些实施例中，第二金属化层的导电结构包括被直接布置在电绝缘层上的金属连接层。金属连接层被通过电绝缘层与半导体管芯电绝缘。
在一些实施例中，第二金属化结构包括布置在半导体管芯的第二表面上的金属层、布置在金属层上的电绝缘层和布置在电绝缘层上的金属连接层。金属连接层被通过电绝缘层与金属层和半导体管芯电绝缘。金属层可以耦合到掺杂的漏极区和位于相对的第一表面上的至少一个漏极焊盘。
在一些实施例中，金属连接层包括多层结构，该多层结构包括在第二表面上依次布置的Cu子层和Ti子层。
在一些实施例中，金属连接层包括多层结构，该多层结构包括在第二表面上依次布置的Ti子层、NiV合金子层和Ag子层。
根据本发明，在实施例中，半导体器件包括：半导体管芯，其包括具有源极电极、漏极电极和栅极电极的竖向晶体管器件，半导体管芯具有第一表面和与第一表面相对的第二表面；第一金属化结构，其位于第一表面上并且包括耦合到源极电极的至少一个源极焊盘、耦合到漏极电极的至少一个漏极焊盘和耦合到栅极电极的至少一个栅极焊盘；以及位于第二表面上的第二结构，其包括电绝缘层并且形成半导体器件的最外表面。第二结构的最外表面被通过电绝缘层与半导体管芯电绝缘。
电绝缘层可以是无机层，诸如例如氧化硅或氮化硅的氧化物或氮化物。电绝缘无机层可以是沉积的层，例如真空沉积的层，或者是由半导体管芯的氧化材料形成的热生长层。
提供了一种半导体组件，其包括在此描述的实施例之一的半导体器件和导电管芯焊盘。半导体管芯的第二表面被通过粘接剂材料附接到导电管芯焊盘的上表面，并且被通过沉积在半导体管芯的第二表面上的电绝缘层与导电管芯焊盘电绝缘。
在一些实施例中，粘接剂材料包括基于聚合物的粘接剂，例如基于环氧树脂的粘接剂。粘接剂可以是导电的或电绝缘的。
提供了一种半导体组件，其包括根据在此描述的实施例之一的包括金属连接层的半导体器件和导电管芯焊盘。半导体管芯的第二表面被通过粘接剂材料附接到导电管芯焊盘的上表面，并且被通过沉积在半导体管芯的第二表面上的电绝缘层与导电管芯焊盘电绝缘。
在包括半导体器件(其包括金属连接层)的一些实施例中，粘接剂材料包括焊料，例如无铅软焊料、含铅软焊料或扩散焊料。
在一些实施例中，管芯焊盘由引线框(例如铜引线框)的一部分形成。
在一些实施例中，半导体组件进一步包括将至少一个源极焊盘电连接到源极管脚的至少一个第一连接器、将至少一个漏极焊盘电连接到漏极管脚的至少一个第二连接器以及将至少一个栅极焊盘电连接到栅极管脚的至少一个第三连接器。第一连接器、第二连接器和第三连接器可以是例如由接合布线或导电接触夹具提供的。
在一些实施例中，半导体组件进一步包括模制件，其中管芯焊盘的背侧被从模制件暴露。模制件可以例如由环氧树脂或其它模制材料形成。
在一些实施例中，第一金属化结构包括在第一表面上的第一导电层、在第一导电层上的第一绝缘层、在第一绝缘层上的第二导电层、在第二导电层上的第二绝缘层和在第二绝缘层上的第三导电层，并且第三导电层提供耦合到源极电极的至少一个源极焊盘、耦合到漏极电极的至少一个漏极焊盘和耦合到栅极电极的至少一个栅极焊盘。
在一些实施例中，第一导电层包括耦合到源极电极的第一源极重分布结构、耦合到漏极电极的第一漏极重分布结构以及耦合到栅极电极的第一栅极重分布结构。第一源极重分布结构包括多个分立的第一导电区。第一漏极重分布结构包括多个分立的第二导电区，其在横向上位于第一源极重分布结构的第一分立导电区之间并且在横向上与第一源极重分布结构的第一分立导电区间隔开。
在一些实施例中，第一漏极重分布结构的多个分立的第二导电区被通过第二导电层电耦合在一起，并且第一源极重分布结构的多个分立的第一导电区被通过第三重分布结构电耦合在一起。
在一些实施例中，第一漏极重分布结构的分立的第二导电区具有条带形状。
在一些实施例中，半导体器件进一步包括从第一表面延伸到半导体管芯中的一个或多个导电通孔。一个或多个导电通孔将掺杂的漏极区电耦合到半导体管芯的第一表面上的第一漏极重分布结构。
在一些实施例中，竖向晶体管器件包括有源区域，该有源区域包括单个单元场。
在一些实施例中，晶体管器件包括电耦合到第一漏极分布结构的第二分立的导电区中的一个的至少一个导电通孔。
在一些实施例中，竖向晶体管器件包括被划分成多个单元场的有源区域。实质上彼此平行地延伸的两个细长的导电通孔位于相邻的单元场之间，并且电耦合到第一漏极分布结构的第二分立的导电区中的公共导电区。
在一些实施例中，第一绝缘层被布置在第一源极重分布结构和第一漏极重分布结构上并且在横向上在第一源极重分布结构和第一漏极重分布结构之间。第一绝缘层包括暴露第一源极重分布结构的第一分立的导电区的限定部分的第一开口以及暴露第一漏极重分布结构的第二分立的导电区的限定部分的第二开口。
在一些实施例中，第二导电层包括电耦合到第一源极重分布结构的第二源极重分布结构和电耦合到第一漏极重分布结构的第二漏极重分布结构。第二源极重分布结构被布置在第一绝缘层的第一开口中，并且包括多个第一导电岛状部，多个第一导电岛状部被布置在第一源极重分布结构的第一导电区上，并且第二漏极重分布结构被布置在第一绝缘层的第二开口中，并且在横向上位于第二源极重分布结构的第一导电岛状部之间并且在横向上与第二源极重分布结构的第一导电岛状部间隔开，其中第二漏极重分布结构在横向上围绕第二源极重分布结构的第一导电岛状部。
在一些实施例中，第二漏极重分布结构将第一漏极重分布结构的第二导电区彼此电耦合。
在一些实施例中，第二漏极重分布结构被布置成竖向上在第一漏极重分布结构上方并且被布置成竖向上在第一源极重分布结构的被第一绝缘层覆盖的部分上方。
在一些实施例中，第二绝缘层被布置在第二源极重分布结构上和第二漏极重分布结构上，并且具有暴露第二源极重分布结构的第一导电岛状部的限定区的第三开口以及暴露第二漏极重分布结构的限定区的至少一个第四开口。
在一些实施例中，第三导电层包括电耦合到第二源极重分布结构的第三源极重分布结构和电耦合到第二漏极重分布结构的第三漏极重分布结构。第三源极重分布结构被布置在第三开口中并且将第二源极重分布结构的第一导电岛状部彼此电耦合，其中第三源极重分布结构在第二漏极重分布结构的被第二绝缘层覆盖的部分上方延伸。第三漏极重分布结构被布置在第四开口中并且包括在横向上与第三源极重分布结构间隔开的至少一个第二导电岛状部。
在一些实施例中，第三漏极重分布结构的第二导电岛状部的每个具有横向尺寸，使得均在第二源极重分布结构的被第二绝缘层覆盖的部分上方延伸。
在一些实施例中，导电通孔、第一漏极重分布结构、第一源极重分布结构和第一栅极重分布结构包括钨，第一绝缘层包括聚酰亚胺，第二漏极重分布结构、第二源极重分布结构由AlCu合金形成，第二绝缘层包括聚酰亚胺，并且第三漏极重分布结构和第三源极重分布结构由Cu形成。
在一些实施例中，半导体器件进一步包括被布置在第三导电层上的环氧树脂层。环氧树脂层包括：至少一个第五开口，其暴露第三源极重分布层的一部分并且限定源极焊盘；至少一个第六开口，其暴露第三漏极重分布结构的第二导电岛状部的一部分并且限定漏极焊盘；以及至少一个第七开口，其限定栅极焊盘。
在一些实施例中，半导体器件包括半导体管芯，半导体管芯包括具有源极电极、漏极电极和栅极电极的竖向晶体管器件，半导体管芯具有第一表面和位于该第一表面上的金属化结构。金属化结构包括在第一表面上的第一导电层、在第一导电层上的第一绝缘层、在第一绝缘层上的第二导电层、在第二导电层上的第二绝缘层和在第二绝缘层上的第三导电层。第三导电层包括耦合到源极电极的至少一个源极焊盘、耦合到漏极电极的至少一个漏极焊盘和耦合到栅极电极的至少一个栅极焊盘。
半导体器件包括适合于将晶体管器件电耦合到电路板和/或外部电路和/或外部负载的焊盘，从而半导体器件可以被描述为封装。由于焊盘位于半导体管芯的主表面上，因此半导体器件可以被描述为芯片尺寸封装或芯片尺度封装。
在一些实施例中，金属化结构包括多于三个的导电层，并且绝缘层被布置在每个导电层之间。
在一些实施例中，多于一个的器件被提供在半导体管芯内，从而可以提供更复杂的电路，例如半桥电路。在一些实施例中，多于一个晶体管器件被提供在半导体管芯内，从而可以提供更复杂的电路，例如半桥电路。在这些实施例中，半导体器件也可以被称为模块。
源极电极和漏极电极提供晶体管器件的功率电极，并且可以更一般地表示为第一功率电极和第二功率电极。在一些实施例中，源极电极和源极焊盘可以分别被表示为第一功率电极和第一功率焊盘，并且漏极电极和漏极焊盘分别被表示为第二功率电极和第二功率焊盘。
在一些实施例中，第一导电层包括耦合到源极电极的第一源极重分布结构、耦合到漏极电极的第一漏极重分布结构以及耦合到栅极电极的第一栅极重分布结构。第一源极重分布结构包括多个分立的第一导电区。第一漏极重分布结构包括多个分立的第二导电区，其在横向上位于第一源极重分布结构的第一分立的导电区之间并且在横向上与第一源极重分布结构的第一分立的导电区间隔开。
在一些实施例中，第一漏极重分布结构的多个分立的第二导电区被通过第二导电层电耦合在一起，并且第一源极重分布结构的多个分立的第一导电区被通过第三重分布结构电耦合在一起。
替换地，第一漏极重分布结构的多个分立的第二导电区是被通过第三导电层电耦合在一起的，并且第一源极重分布结构的多个分立的第一导电区是被通过第二重分布结构电耦合在一起的。
更广泛地，耦合到第一功率电极的分立的导电区在金属化结构的如下的导电层中在横向上彼此电耦合：该导电层不同于金属化结构的对耦合到第二功率电极的分立的导电部分进行电耦合的导电层。由于绝缘层被布置在每个导电层之间，这种布置使耦合到第一功率电极的分立的导电区之间的横向连接能够在竖向上位于耦合到第二功率电极的分立的导电区之间的横向连接上方，因此允许减小由晶体管器件的电极和由焊盘提供的外部接触之间的重分布结构占据的面积。在一些实施例中，晶体管器件的电极和由焊盘提供的外部接触之间的重分布结构被完全提供在半导体管芯的其中形成晶体管器件的区域内。
在一些实施例中，第一漏极重分布结构的分立的第二导电区是细长的并且具有条带形状。
在一些实施例中，第一源极重分布结构的分立的第一导电区是细长的并且具有条带形状。
在一些实施例中，半导体器件进一步包括从第一表面延伸到半导体管芯中的一个或多个导电通孔。一个或多个导电通孔电耦合到位于半导体管芯内的掺杂的漏极区以及半导体管芯的第一表面上的第一漏极重分布结构。
在一些实施例中，竖向晶体管器件包括被划分成多个单元场的有源区域。耦合到漏极电极的至少一个导电通孔位于相邻的单元场之间。导电通孔可以具有细长的条带形状。
竖向晶体管器件可以包括两个细长的导电通孔，其实质上彼此平行地延伸并且位于相邻的单元场之间。两个细长的导电通孔在不同的横向位置处耦合到漏极电极。两个细长的导电通孔电耦合到第一漏极分布结构的第二分立的导电区中的公共导电区。
在一些实施例中，第一绝缘层被布置在第一源极重分布结构和第一漏极重分布结构上并且在横向上在第一源极重分布结构和第一漏极重分布结构之间。在一些实施例中，第一绝缘层包括暴露第一源极重分布结构的第一分立的导电区的限定部分的第一开口以及暴露第一漏极重分布结构的第二分立的导电区的限定部分的第二开口。
多个第一开口可以位于单个第一分立的导电区上，并且可以为每个第二分立的导电区提供单个第二开口。
在一些实施例中，第二导电层包括电耦合到第一源极重分布结构的第二源极重分布结构和电耦合到第一漏极重分布结构的第二漏极重分布结构。第二源极重分布结构被布置在第一绝缘层的第一开口内，并且包括多个第一导电岛状部，多个第一导电岛状部被布置在第一源极重分布结构的第一导电区上。第二漏极重分布结构被布置在第一绝缘层的第二开口中，并且也在横向上位于第二源极重分布结构的第一导电岛状部之间并且在横向上与其间隔开。第二漏极重分布结构可以在横向上围绕第二源极重分布结构的第一导电岛状部。
在一些实施例中，第二漏极重分布结构将第一漏极重分布结构的第二导电区彼此电耦合。
在一些实施例中，第二漏极重分布结构被布置成竖向上在第一漏极重分布结构上方并且被布置成竖向上在第一源极重分布结构的被第一绝缘层覆盖的部分上方。
在一些实施例中，第二绝缘层被布置在第二源极重分布结构和第二漏极重分布结构上，并且具有暴露第二源极重分布结构的第一导电岛状部的限定区的第三开口以及暴露第二漏极重分布结构的限定区的至少一第四开口。单个第三开口可以位于每个第一导电岛状部上。
在一些实施例中，第三导电层包括电耦合到第二源极重分布结构的第三源极重分布结构和电耦合到第二漏极重分布结构的第三漏极重分布结构。在一些实施例中，第三源极重分布结构被布置在第三开口中，并且将第二源极重分布结构的第一导电岛状部彼此电耦合。第三源极重分布结构在第二漏极重分布结构的被第二绝缘层覆盖的部分上方延伸。第三漏极重分布结构被布置在第四开口中，并且包括与第三源极重分布结构在横向上间隔开的第二导电岛状部。
在一些实施例中，在第二绝缘层中提供多个第四开口，每个第四开口暴露第二漏极重分布结构的限定区。在一些实施例中，第三漏极重分布结构包括在横向上彼此间隔开并且与第三源极重分布结构间隔开的多个第二导电岛状部。
在一些实施例中，第三漏极重分布结构的第二导电岛状部的每个具有大于第四开口的横向尺寸的横向尺寸，使得均在第二源极重分布结构的被第二绝缘层覆盖的部分上方延伸。
在一些实施例中，导电通孔、第一漏极重分布结构、第一源极重分布结构和第一栅极重分布结构包括钨，第一绝缘层包括聚酰亚胺，第二漏极重分布结构、第二源极重分布结构由AlCu合金形成，第二绝缘层包括聚酰亚胺，并且第三漏极重分布结构和第三源极重分布结构由Cu形成。
钨是有用的，因为其可以被用于在竖向方向上填充半导体器件中的通孔以形成导电通孔并且可以被沉积在诸如第一表面的横向表面上，以提供第一源极重分布结构、第一漏极重分布结构和第一栅极重分布结构。铝铜合金是有用的，因为其具有更低的电阻。Cu是有用的，因为其形成由第三导电层提供的用于焊盘的可焊接表面。
第三导电层的外表面可以具有可焊接的外表面。在一些实施例中，源极焊盘、漏极焊盘和栅极焊盘具有可焊接的外表面。可焊接的外表面可以是由第三导电层的材料提供的，或者可以是由被布置在第三导电层上的附加层提供的。
在一些实施例中，半导体器件进一步包括被布置在第三导电层上的环氧树脂层。在一些实施例中，环氧树脂层包括暴露第三源极重分布层的一部分并且限定源极焊盘的至少一个第五开口、暴露第三漏极重分布结构的第二导电岛状部的一部分并且限定漏极焊盘的至少一个第六开口、以及限定栅极焊盘的至少一个第七开口。
在一些实施例中，半导体器件进一步包括在源极焊盘、漏极焊盘和栅极焊盘上的焊料。
在一些实施例中，半导体管芯包括与第一侧相对的第二侧，第二侧是电惰性的和/或包括第三绝缘层或者是裸露的。
在一些实施例中，半导体管芯包括与第一侧相对的第二侧，第二侧被电耦合到漏极和/或包括第二金属化层。
在一些实施例中，半导体器件进一步包括在第一表面和第二表面之间延伸的侧面，其中侧面是裸露的，或者钝化层或绝缘层被布置在侧面上。
在一些实施例中，竖向晶体管器件包括有源区域，并且半导体管芯的第一表面的区域小于晶体管器件的有源区域的130%或120%。有源区域可以被限定为半导体管芯中的源极注入区的区域。半导体管芯的第一表面的区域是在没有任何附加封装的情况下由半导体管芯的侧面限定的。
本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
附图中的要素未必相对于彼此成比例。同样的参考标号指明对应的类似部件。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了示例性实施例，并且在随后的描述中详细描述了示例性实施例。
图1图示根据实施例的包括晶体管器件和金属化结构的半导体器件的示意性横截面视图。
图2图示金属化结构的第一导电层的示意性平面视图。
图3图示位于图2的第一导电层上的金属化结构的第一绝缘层的示意性平面视图。
图4图示位于图3的第一绝缘层上的金属化结构的第二导电层的示意性平面视图。
图5图示第二导电层和下面的第一导电层的示意性平面视图。
图6图示位于第二绝缘层上的第三导电层的示意性平面视图，第二绝缘层进而位于图4的第二导电层上。
图7图示图6的第三导电层和图4的第二导电层的示意性平面视图。
图8图示位于图7的第三导电层上的环氧树脂层的示意性平面视图。
图9图示半导体器件的部分剖视透视图，其图示晶体管器件的晶体管单元和金属化结构。
图10图示封装占位区域的示意性视图。
图11a图示根据实施例的半导体器件的示意性横截面视图。
图11b图示图11a的半导体器件的一部分的放大视图。
图12图示根据实施例的半导体器件的示意性横截面视图。
图13图示根据实施例的半导体器件的示意性横截面视图。
图14图示根据实施例的半导体器件的示意性横截面视图。
图15图示包括半导体器件的半导体组件的顶视图。
具体实施方式
在以下的详细描述中，参照随附附图，随附附图形成在此的一部分，并且在附图中被通过图示方式示出可以实践本发明的具体实施例。在这方面，参照所描述的(多个)图的定向使用诸如“顶部”、“底部”、“前面”、“后面”、“前端”、“末尾”等的方向术语。因为实施例的组件可以是以许多不同的定向定位的，所以方向术语仅用于说明目的而绝不是限制。要理解，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以作出结构或逻辑上的改变。下面对本发明的详细描述不应被在限制的意义上看待并且本发明的范围由所附权利要求限定。
下面将解释许多示例性实施例。在这种情况下，在各图中相同的结构特征由相同或相似的参考标号来标识。在本描述的上下文中，“横向”或“横向方向”应当被理解为意味着一般平行于半导体材料或半导体本体的横向延伸而行进的方向或延伸。因此横向方向一般平行于这些表面或侧延伸。与此相对，术语“竖向”或“竖向方向”被理解为意味着一般垂直于这些表面或侧并且因此垂直于横向方向行进的方向。因此竖向方向在半导体材料或半导体本体的厚度方向上行进。
如本说明书中所采用的，当诸如层、区或基底的要素被称为在另一要素“上”或延伸到另一要素“上”时，其可以直接在另一要素上或直接延伸到另一要素上，或者也可以存在中间要素。相反，当要素被称为“直接在另一要素上”或“直接延伸到另一要素上”时，没有中间要素存在。
如本说明书中所采用的，当要素被称为“连接”或“耦合”到另一要素时，其可以直接连接或耦合到另一要素，或者可以存在中间要素。相反，当要素被称为“直接连接”或“直接耦合”到另一要素时，没有中间要素存在。
在诸如功率MOSFET的竖向晶体管器件中，电流典型地从芯片的顶部侧(源极)流动到芯片的背侧(漏极)，或者芯片被倒装并且电流以相反的方向流动。在封装的最终占位区域中，所有3个管脚(源极、栅极、漏极)仅位于一侧处。为了允许所有管脚位于单侧上，将芯片放置于诸如S3O8、SSO8、TO220或DirectFET封装的封装中。在这些封装中，从晶体管器件的两个相对的侧到封装的基底和引线框以及包封的重新布线消耗空间。典型地，与可以被放置在封装中的最大芯片尺寸相比封装的占位区域具有双倍的尺寸。
在此描述的实施例提供用于诸如功率MOSFET的竖向晶体管器件的芯片尺度封装，其不要求单独的封装处理。在此描述的芯片尺度封装不使用金属壳并且没有管芯附接到金属壳或管芯焊盘。使用三个或更多个金属化层来直接在芯片上实现重新布线。所有外部接触，例如接触焊盘、金属凸块、焊料凸块或焊料球，被放置在芯片的前侧上，并且是对于客户基板的接口。可以在晶片级处理源极、栅极和漏极的外部接触，例如接触焊盘、金属凸块、焊料凸块或焊料球。
该布置允许器件的占位区域和芯片尺寸能够几乎相同，不需要单独的封装处理，由于用于重新布线的Si区域非常小并且Si区域成本低于标准封装成本，因此实现封装成本降低。附加地，避免了管芯附接劣化的风险，可以根据客户或可靠性需要来选取芯片厚度，封装+Si基底电阻低，并且可以通过对金属化结构的布局改变来容易地适配占位区域和接触布局。
在一些实施例中，避免了背侧减薄技术和/或背侧金属化，这是因为漏极电极在最终产品中位于半导体管芯内而不是形成半导体管芯的背表面。
图1图示根据实施例的半导体器件20的示意性横截面视图。半导体器件20包括半导体管芯21，其包括竖向晶体管器件22。竖向晶体管器件22例如可以是MOSFET或IGBT。竖向晶体管器件22具有源极电极23、漏极电极24和栅极电极25，它们在图1中均被纯粹示意性地指示为框，以便将源极电极23、漏极电极24和栅极电极25的每个图示为功能元件。源极电极23和漏极电极24之间的漂移路径是竖向的，并且实质上垂直于半导体管芯21的第一主表面26。漏极电极24可以由竖向上位于源极电极23上方的掺杂的漏极区提供。漏极区可以位于半导体管芯21的与第一主表面26相对的第二主表面27处，或者可以位于半导体管芯21内并且与第二主表面27间隔开，如在图1中示出那样。
半导体器件20进一步包括位于半导体管芯21的第一表面26上的金属化结构28。金属化结构28包括位于第一表面26上的第一导电层29、位于第一导电层29上的第一绝缘层30、位于第一绝缘层30上的第二导电层31、位于第二导电层31上的第二绝缘层32和位于第二绝缘层32上的第三导电层33，这些层按此顺序排列。第三导电层33包括电耦合到源极电极23的至少一个源极焊盘34、电耦合到漏极电极24的至少一个漏极焊盘35和电耦合到栅极电极25的至少一个栅极焊盘36。
源极焊盘34、漏极焊盘35和栅极焊盘36被布置在半导体管芯21的第一表面26上，并且因此在半导体器件20的公共侧上。由于源极焊盘34、栅极焊盘36和漏极焊盘35能够用作为用于晶体管器件22的外部接触，因此半导体器件20可以被称为封装。由于其总面积不比半导体管芯21大太多，因此半导体器件20可以被称为芯片尺寸封装或芯片尺度封装。
竖向晶体管器件22包括有源区域，有源区域描述晶体管器件22的贡献于晶体管器件22的功率开关功能的区域。在一些实施例中，半导体管芯120的第一表面26的区域小于晶体管器件22的有源区域的130%或甚至小于晶体管器件22的有源区域的120%，或者至多为晶体管器件的有源区域的110%。晶体管器件22的有源区域被限定为源极注入区的区域。半导体管芯120的第一表面26的区域由半导体管芯120的侧面来限定。
在其中源极焊盘34、漏极焊盘35和栅极焊盘36提供半导体器件20的外部接触的实施例中，这些焊盘的最外表面可以包括允许焊料润湿并且粘附到相应的焊盘的可焊接材料。在一些实施例中，焊料37位于源极焊盘34、漏极焊盘35和栅极焊盘36中的每个上。在其它实施例中，可以包括焊料之外的金属的接触凸块或焊料球可以位于焊盘34、35、36中的每个上。进一步的焊料层可以位于金属凸块上。
半导体器件20的占位区域的横向面积和半导体管芯21的横向面积几乎相同，因为提供半导体器件20的外部接触的金属化结构28位于半导体管芯21的第一表面26上。因此避免了使用单独的封装处理。通过修改金属化结构28的各层的图案化，例如第二绝缘层32和第三导电层33中的开口，从而接触焊盘34、35、36的布置可以适配于特定的应用。
提供源极焊盘34、漏极焊盘35和栅极焊盘36的第三导电层33可以是由铜形成的，第二导电层可以是由铝铜合金形成的，并且第一导电层29可以是由钨形成的。在一些实施例中，第一导电层进一步包括一个或多个附加的层，例如Ti和TiN子层，在其上沉积钨层以便增加对半导体材料的粘附和电接触。在一些实施例中，第一绝缘层30和第二绝缘层32这两者均由聚酰亚胺形成。
在一些实施例中，半导体管芯21的第二侧27是电惰性的并且不被用于电连接。在这些实施例中，半导体管芯21的第二表面不是由形成漏极电极24的掺杂的半导体区形成的。在一些实施例中，半导体管芯21的第二侧27可以是在晶片级形成的掺杂的基底或层堆叠，但是其不被用于电连接。在一些实施例中，第二侧27包括位于半导体管芯21上的进一步的一个或多个金属层。第三绝缘层可以位于半导体管芯21的第二主表面27上。第三绝缘层可以是环氧树脂层或环氧树脂箔。在一些实施例中，第二主表面27可以是裸露的并且由半导体管芯21的材料(例如硅)形成。
在一些未图示的实施例中，第二金属化层位于第二主表面27上，其是电浮置的并且形成例如用于附接热沉的方便表面。
在其它实施例中，半导体器件20的第二表面27可以被电耦合到漏极24并且是由掺杂的漏极区形成的。在一些实施例中，第二金属化结构位于半导体管芯21的第二主表面27上并且耦合到漏极电极24。
半导体管芯21进一步包括在半导体管芯21的第一主表面26和第二主表面27之间延伸的侧面39。侧面39可以是裸露的并且由半导体管芯21的半导体材料形成，或者一个或多个钝化层或绝缘层可以被布置在侧面39上。
金属化结构28在源极电极23和源极焊盘34、漏极电极24和漏极焊盘35以及栅极电极25和栅极焊盘36之间形成导电的重分布结构。金属化结构28包括被通过一个或多个绝缘层在竖向上交错开的最少三个导电层。在一些实施例中，金属化结构28仅包括三个导电层29、31、33和两个绝缘层30、32。在其它实施例中，金属化结构28可以进一步包括附加的导电层和绝缘层。与半导体管芯20接触的最低的导电层可以包括钨，并且提供焊盘的最外的导电层可以是由铜形成的。一些或所有绝缘层可以包括聚酰亚胺。
图9示出包括金属化结构28的半导体器件20的横截面透视图，并且还更详细地图示晶体管器件22。
竖向晶体管器件22可以具有如下设计：使得其有源区域40被划分成多个单元场41。参照图9的透视图，每个单元场41可以包括被由台面43分离的多个沟槽42。沟槽42从第一主表面26延伸到半导体管芯21的本体中。每个沟槽42可以包括场板。沟槽42可以是细长的并且实质上彼此平行地延伸。单元场的每个单元包括沟槽42和台面43。在每个单元中，台面43包括由掺杂的源极区形成的源极电极23，其位于利用相反的导电类型掺杂的本体区上。在一些实施例中，栅极电极40位于每个沟槽42内，并且位于场板42上并且与场板42电绝缘。在其它实施例中，栅极电极位于栅极沟槽中，栅极沟槽位于台面43中并且延伸通过源极区和本体区并且与源极区和本体区电绝缘。晶体管器件22进一步包括形成漏极电极24的掺杂的漏极区，其与沟槽42的底部间隔开并且可以在整个有源区域40上连续。漏极电极24和第一主表面26之间的竖向电连接由位于半导体管芯中的至少一个导电通孔44形成。导电通孔44延伸进入第一主表面26至到掺杂的漏极区24。导电通孔44在横向上布置在相邻的单元场41之间。在一些实施例中，两个导电通孔44位于相邻的单元场41之间。
附加地参照图2，图2图示位于半导体管芯21的第一主表面26上的第一导电层29的一部分的示意性平面视图。第一导电层29包括电耦合到源极电极23的第一源极重分布结构45、电耦合到漏极电极24的第一漏极重分布结构46、以及电耦合到栅极电极25的第一栅极重分布结构47。第一源极重分布结构45、第一漏极重分布结构46和第一栅极重分布结构47实质上共面并且在横向上彼此间隔开，并且彼此电绝缘，从而第一导电层29的三个重分布结构中的每个可以电连接到不同的电位。
第一源极重分布结构45包括多个分立的第一导电区48，其位于单元场41的沟槽42上。可以针对每个单元场41提供一个第一导电区48。第一分立的导电区48在横向上彼此间隔开并且可以具有实质上彼此平行地延伸的条带形状。第一漏极重分布结构46包括多个第二分立的导电区49，每个第二分立的导电区49位于两个相邻的第一分立的导电区48之间。每个第二分立的导电区49位于一个或多个导电通孔44上并且电耦合到一个或多个导电通孔44，一个或多个导电通孔44进而电耦合到漏极电极24。每个第二分立的导电区49在横向上与第一导电区48间隔开。每个第二导电区49可以具有细长的条带状结构并且实质上平行于第一分立的导电区48延伸。
如在图2的平面视图中看到的那样，第一栅极重分布结构47可以定位为朝向第一主表面26的外周边缘并且包括栅极流道50，其实质上垂直于第一分立的导电区48和第二分立的导电区49延伸并且延伸到更大面积的栅极焊盘部分51中。在一些实施例中，栅极焊盘51位于第一主表面26的角部处。
在一些实施例中，至少一些第二分立的导电区49'被中断并且包括被位于两个相邻的区段53之间的间隙52间隔开的两个或更多个在横向上分离的区段53。第一分立的导电区48'延伸通过间隙52并且定位为相邻于区段53的两个相对的横向侧。
参照图9的局部横截面视图，第二分立的导电区49可以被形成为形成导电通孔44的导电材料。在一些实施例中，第一源极重分布结构45的第一分立的导电区48、第一漏极重分布结构46的第二分立的导电区49、第一栅极重分布结构47以及导电通孔44是由钨形成的。该同一材料可以是在同一沉积步骤中形成的。
第一漏极重分布结构46和第一源极重分布结构45的每个包括在横向上分离的多个分立的导电区。为了将每个单元场41中的源极电极彼此电耦合以及与源极焊盘34电耦合，多个第一分立的导电区48被借助于金属化结构28的上覆导电层之一彼此电耦合。类似地，为了将导电通孔44和第一漏极重分布结构46的第二分立的导电区49彼此耦合并且还耦合到漏极焊盘24，导电通孔44和第一漏极重分布结构46的第二分立的导电区49被通过金属化结构28的上覆导电层之一彼此电耦合。
在一些实施例中，在金属化结构28的不同的导电层中形成耦合到源极电极23的第一分立的导电区48之间的电连接和耦合到漏极电极24的第二分立的导电区49之间的电连接。
例如，在一些实施例中，第二分立的导电区49被通过第二导电层31彼此电耦合，并且第一分立的导电区48被通过第三导电层33彼此电耦合。替换地，第二分立的导电区49被借助于第三导电层33彼此电耦合，并且第一分立的导电区48被通过第二导电层31彼此电耦合。
通过在金属化结构28的不同导电层中为两个功率电极(即源极电极和漏极电极)提供横向连接，能够在相应的层内的分立的导电区之间形成更大面积的电连接。附加地，特定电极类型(例如不同单元场41中的源极电极)之间的电连接可以在竖向上位于另一电极(例如漏极电极和耦合到漏极电极的导电通孔)之间的电连接上方。因此，可以在更小的横向区域内形成源极电极23和源极焊盘34之间以及漏极电极24和漏极焊盘35之间的低电阻重分布结构。这进而允许将半导体器件20的总面积保持得更小，并且尽可能类似于晶体管器件22的提供器件的合期望的导通电阻所要求的有源区域40。不要求被简单地用于金属化结构和电气重分布结构的附加的区域。因此，半导体器件20的面积和占位区域可以被保持得小。
图3图示图2的金属化结构28的用于晶体管第一导电层29的第一绝缘层30的示意性平面视图。第一绝缘层30在横向上位于第一源极重分布结构45和第一漏极重分布结构46之间，并且因此位于第一分立的导电区48和第二分立的导电区49之间。第一绝缘层30还位于第一分立的导电区48和第二分立的导电区49上并且至少部分地覆盖第一分立的导电区48和第二分立的导电区49。第一绝缘层30还在栅极重分布结构47上延伸以及在栅极重分布结构47与第一分立的导电区48和第二分立的导电区49之间延伸。
第一绝缘层30包括第一开口54，其位于第一源极重分布结构45的第一分立的导电区48上，使得第一重分布结构45的第一导电区48的限定部分被在开口54的底部处暴露。第一绝缘层30进一步包括第二开口55，其暴露第一漏极重分布结构46的第二分立的导电区49的限定部分。
第一开口54可以在横向上实质上小于第一分立的导电区48的横向延伸，使得两个或更多个第一开口54在单个分立的导电区48上定位为在横向上彼此相邻并且彼此间隔开。每个第二开口55可以具有实质上对应于条带状的第二导电区49的横向形状，并且可以暴露仅略小于下面的第二分立的导电区49的横向延伸的预定区。第一绝缘层30进一步包括在横向上位于中断的第二分立的导电区49'的区段53之间的第一开口54'。第一开口54'大于其它第一开口54。在一些实施例中，第一开口54'可以具有H或I形状，使得纵向部分实质上垂直于条带状的第二开口55延伸，并且横越部分实质上平行于条带状的第二开口55延伸。第一绝缘层30包括进一步的开口56，其位于栅极重分布结构47的预定部分上并且暴露该预定部分，并且除了栅极焊盘部分51的一部分之外还可以暴露栅极流道50的至少一部分。进一步的开口56的横向形状可以实质上对应于下面的第一栅极重分布结构47的横向形状。
图4图示金属化结构28的位于图3的第一绝缘层30上的第二导电层31的示意性视图。第二导电层31包括电耦合到第一源极重分布结构45的第二源极重分布结构57以及电耦合到第一漏极重分布结构46的第二漏极重分布结构58。第二源极重分布结构57和第二漏极重分布结构58是在横向上布置的并且彼此隔开，并且是实质上共面的。
在一些实施例中，第二导电层31还包括第二栅极重分布结构62，其位于第一栅极重分布结构47上并且其具有与第一栅极重分布结构47的横向形状对应的横向形状。例如，第二栅极重分布结构62可以包括对应的栅极流道部分63和栅极接触部分64。
第二源极重分布结构57位于第一绝缘层30的第一开口54内。第二源极重分布结构57包括多个第一导电岛状部59，其被布置在第一重分布源极重分布结构45的第一分立的导电区48上。每个第一导电岛状部59的横向延伸可以是由第一开口54的横向延伸限定的。
第二漏极重分布结构58被布置在第一绝缘层30的第二开口55中，并且还在第二开口55之间和第二分立的导电区49之间延伸。第二漏极重分布结构还在横向上位于第二重分布结构57的第一导电岛状部59之间并且在横向上与第二重分布结构57的第一导电岛状部59间隔开。第二漏极重分布结构58在横向上围绕第二源极重分布结构57的第一导电岛状部59。第二漏极重分布结构58因此将下面的第一漏极重分布结构46的第二分立的导电区49彼此电耦合，因为其位于暴露第二导电区49的第二开口55中的每个中并且在第一绝缘层30的上表面60上的第二开口55之间延伸。位于半导体管芯20内的单元场41之间的导电通孔44现在借助于第二漏极重分布结构58彼此电耦合。漏极电极24被通过在横向上间隔开的多个竖向电连接电耦合到单个导电层58。
第二漏极重分布结构58在第一源极重分布结构45上方横向地延伸并且被通过中间的第一绝缘层30与下面的第一源极重分布结构45电绝缘。在第二导电层31中，各种单元场41的源极电极23仍彼此电分离，因为第二重分布结构57仅包括位于下面的第一源极重分布结构的分立的第一导电区48中的每个上方的第一导电岛状部59。第二源极重分布结构57的第一导电岛状部59可以被认为位于形成在连续的第二漏极重分布结构58中的窗口61中。第一导电岛状部59与窗口61的侧面在横向上间隔开。窗口61可以具有与第一导电岛状部59的横向形状共形的横向形状。
在一些实施例中，第二漏极重分布结构58可以具有栅格形状，其中一个第一导电岛状部59位于栅格的每个开口的中心。
图5图示位于下面的以虚线示出的第一导电层29上的由实线示出的第二导电层31的示意性平面视图。图5中未示出位于第一导电层29和第二导电层31之间的第一绝缘层30。
从图5的覆盖的平面视图可以看出，第二漏极重分布结构58在包括第一漏极重分布结构46的中断的第二导电区49'的分离的区段53的第二导电区49上方并且在横向上在该第二导电区49之间延伸，因此将分立的第二导电区49电耦合在一起。第二漏极重分布结构58还在第一源极重分布结构45的第一分立的导电区48上方延伸，由此其被通过中间的第一绝缘层30与第一分立的导电区48电绝缘。第二漏极重分布结构58包括暴露第一分立的导电区48中的每个的预限定区的多个窗口61。形成第二源极重分布结构57的第一导电岛状部59位于这些窗口61内并且在横向上与周围的第二漏极重分布结构58间隔开。
在一些实施例中，第二导电层31包括第二栅极重分布结构62，其位于第一栅极重分布结构47上并且其具有与第一栅极重分布结构47的横向形状对应的横向形状。例如，第二栅极重分布结构62可以包括对应的栅极流道部分63和栅极接触部分64。
图6图示位于利用虚线指示的第二绝缘层32上的利用实线示出的第三导电层33的示意性平面视图。
第二绝缘层32被布置在第二源极重分布结构57和第二漏极重分布结构58上，并且还位于它们之间的空间中，即第一导电岛状部59和第二漏极重分布结构58中的窗口61之间的间隙中。第二绝缘层32包括第三开口65和一个或多个第四开口66，每个第三开口65暴露第二源极重分布结构57的第一导电岛状部59的限定区，每个第四开口66暴露第二漏极重分布结构58的限定区。第二绝缘层32还可以包括暴露第二栅极重分布结构62的预定部分并且特别是暴露栅极焊盘部分64的预定部分的进一步的开口67。
第三开口65可以是横向地布置的，使得一个第三开口65位于每个第一导电岛状部59上方，并且可以具有实质上对应于第一导电岛状部59的横向形状的横向形状。然而，位于H形状导电岛状部59'上方的第三开口65'可以具有不同于下面的第一导电岛状部59'的横向形状的横向形状。例如，第三开口65'可以具有简单的矩形形状，并且仅位于第一导电岛状部59'的一个纵向条状部上。
第三导电层33包括电耦合到第二源极重分布结构57的第三源极重分布结构68以及电耦合到第二漏极重分布结构58的第三漏极重分布结构69。第三源极重分布结构68被用于将第二重分布结构57的第一导电岛状部59彼此电耦合。第三源极重分布结构68被布置在第三开口65中并且在第一导电岛状部59之间以及第二漏极重分布结构58上方延伸。在其中第三源极重分布结构68位于第二漏极重分布结构58上并且在其上方延伸的区中，其被通过中间的第二绝缘层32与下面的第二漏极重分布结构58电绝缘。第三源极重分布结构68可以实质上覆盖半导体管芯21的除了由第三漏极重分布结构69和提供栅极焊盘71的栅极重分布结构70占据的区之外的整个第一表面26。
第三漏极重分布结构69被布置在第二绝缘层32的第四开口66中，并且包括在横向上与第三重分布结构68间隔开的至少一个第二导电岛状部72。第三源极重分布结构68包括在横向上围绕第二导电岛状部72并且与其间隔开的窗口73。在其中第三漏极重分布结构包括多个第二导电岛状部72的实施例中，每个第二导电岛状部72位于第三源极重分布结构68的窗口73中，第二导电岛状部72可以在横向上彼此间隔开。
图7图示位于图4的第二导电层31上的图6的第三导电层33的示意性平面视图。
第二导电岛状部72可以具有如下的横向尺寸和形状：其大于下面的第二绝缘层32中的第四开口66并且在下面的第二漏极重分布结构58的邻接部分之上延伸。在一些实施例中，第二导电岛状部72还在下面的第二源极重分布结构57的第一导电岛状部59的至少一部分(例如第一导电岛状部59'的部分)之上延伸。在这些实施例中，第二导电岛状部72被通过第二绝缘层32的中间部分与下面的第一导电岛状部59'电绝缘。
对于其中金属化结构28的第三导电层33提供接触焊盘的实施例而言，例如在其中金属化结构28包括具有两个中间绝缘层的三个导电层的实施例中，第二导电岛状部72在第一主表面26的区域内的横向形状、延伸和横向位置可以实质上对应于半导体器件20的占位区域。
图8图示位于图7的第三导电层33上的环氧树脂层74的示意性平面视图。环氧树脂层74由实线指示并且下面的第三导电层33由虚线指示。
环氧树脂层74提供下面的第三导电层33的电绝缘和钝化。在一些实施例中，环氧树脂可以被另外的合适的材料替代。环氧树脂层74可以完全覆盖第三导电层33，并且包括暴露第三源极重分布结构68的预定部分的至少一个第五开口75。第三源极重分布结构68的被暴露的部分提供用于半导体器件20的源极焊盘76。环氧树脂层74进一步包括至少一个第六开口77，其暴露第三漏极重分布结构69的第二导电岛状部72的至少一部分从而第六开口77限定封装占位区域的漏极焊盘78。第六开口77的横向延伸可以略微小于第二导电岛状部72的横向延伸，从而环氧树脂层74位于第二导电岛状部72的外周区上并且覆盖该外周区。环氧树脂层74进一步包括第七开口79，其位于第三栅极重分布结构70上方并且限定栅极焊盘80。
图9图示半导体器件20的部分剖视透视图并且图示晶体管器件22的晶体管单元和单元场41以及金属化结构28。
图10图示可以被用于图1的半导体器件20的封装占位区域的示意性视图。封装占位区域包括由形成在半导体管芯的第一表面26上的金属化结构28的最外导电层形成的焊盘34、35、36。
占位区域的外部接触焊盘可以是以规则的栅格图案布置的。在诸如图10中图示的一些实施例中，半导体器件20具有包括至少一行漏极接触焊盘78和至少一行源极接触焊盘76的封装占位区域。漏极焊盘的行和源极焊盘的行可以交替。栅极接触焊盘80可以位于一行源极接触焊盘79中并且与其对准。栅极接触焊盘80可以被布置在半导体器件20的第一表面26的角部中。
焊料或金属凸块(可选地具有在金属凸块上的焊料涂层)或焊料球可以位于每个接触焊盘76、78、80上。
提供了包括竖向晶体管器件和金属化结构的芯片尺度半导体器件，其中通过在半导体管芯内的至少一个导电通孔和包括布置在第一表面上的三个或更多个导电层的漏极重分布结构来提供从漏极区到第一表面的竖向导电重分布结构。相对的第二表面可以是电惰性的并且不形成漏极区的一部分，这是因为其不需要针对漏极重分布结构进行接触。这使得半导体管芯的厚度能够是可变的并且由于第二表面是电惰性的，因此第二表面还更容易用于其它目的。例如，第二表面可以被用作为用于热沉的接触表面，或者用于例如通过将激光发射到第二表面中来进行产品标记。
半导体管芯中的电耦合到漏极电极的多个导电通孔在横向上彼此间隔开。在金属化结构的在竖向上与金属化结构的最下导电层间隔开的导电层中提供导电通孔之间的横向电连接。
在金属化结构的在竖向上与金属化结构的最下导电层间隔开并且不同于金属化结构的被用于连接导电通孔的导电层并且在竖向上与该导电层间隔开的导电层中提供在横向上间隔开的源极电极之间的横向电连接。在一些实施例中，金属化结构的最外导电层被用于电连接源极电极。
这种在半导体管芯的主表面上并且一个在另一个上地堆叠两个功率电极之间的横向连接的布置避免了针对单独的封装处理的需要，并且使得器件占位区域和管芯尺寸能够几乎相同，因此提供了可以在晶片级制备的芯片尺寸的封装。
在功率电子器件领域，由于芯片变得更小并且功率密度增加，因此对热管理提出了日益增长的挑战。由于大多数功率开关(例如功率MOSFET)依赖于竖向电流流动，因此电气路径和热路径在相同的方向上延伸，因为主冷却路径是在竖向方向上从有源区通过衬底材料进入到封装的引线框中。在包括引线框和安装在引线框上的竖向功率MOSFET的封装中，引线框具有两个功能：其用于电连接，例如连接到MOSFET的漏极：以及将热传导到封装的外部。
在此描述的实施例中，可以通过提供如下的功率晶体管结构来分离电气路径和热路径：将漏极电位带到芯片前侧从而不再要求半导体管芯的背表面和引线框之间的界面提供电连接。可以在半导体芯片或管芯的背侧上提供电绝缘以使半导体管芯的背侧电绝缘，从而半导体管芯的背侧仅提供热路径。这种电绝缘可以被配置以便减轻对封装的整体热阻的任何影响。例如，可以在其中形成有晶体管器件的管芯的背表面上提供薄的电绝缘层。
可以例如通过与芯片背侧和引线框或管芯载体结构之间的电隔离组合地使用根据在此描述的实施例之一的多层金属化结构来提供在前侧上具有栅极连接、漏极连接和源极连接的竖向功率晶体管。
图11包括图11a和图11b，图示根据实施例的半导体器件90的示意性横截面视图。半导体器件90包括半导体管芯91，半导体管芯91包括具有源极电极23、漏极电极24和栅极电极25的竖向晶体管器件92。在图11b的放大视图中可以更容易地看到晶体管器件92的结构。在一些实施例中，竖向晶体管器件包括多个晶体管单元，每个晶体管单元具有源极电极和栅极电极。可以为所有晶体管单元提供公共漏极电极。在一些实施例中，晶体管单元被布置在一个或多个单元场中。
半导体管芯91具有第一表面96和与第一表面96相对的第二表面97。半导体管芯91可以由硅形成，例如单晶硅晶片或外延硅层。半导体器件90进一步包括位于第一表面96上的第一金属化结构98。第一金属化结构98包括：耦合到源极电极23的至少一个源极焊盘99；耦合到漏极电极24的至少一个漏极焊盘(其在图11a的横截面视图中不能看到)；以及耦合到栅极电极25的至少一个栅极焊盘(其在图11a的横截面视图中也不能看到)。
半导体器件90进一步包括位于第二主表面97上的第二结构100，其包括被布置在半导体管芯91的第二表面97上的电绝缘层101。在诸如图11中图示的一些实施例中，电绝缘层101被直接布置在半导体管芯91的第二表面97上，使得在电绝缘层101和半导体管芯91的半导体材料之间存在直接的表面到表面接触。电绝缘层101提供半导体器件90的最外表面，从而第二结构100和半导体器件90的最外表面被通过电绝缘层101与半导体管芯91和漏极电极24电绝缘。
在诸如图11中图示的一些实施例中，第二结构100仅由电绝缘层101形成并且不包括进一步的电绝缘层和导电层。在一些实施例中，第二结构100包括两个或更多个电绝缘层但是不包括导电层。
在一些实施例中，电绝缘层101是电绝缘无机层。在一些实施例中，电绝缘无机层包括氧化物，例如氧化硅或氮化硅。电绝缘层101可以连续地并且不中断地覆盖第二表面97，使得半导体管芯91的整个第二表面97被电绝缘层101覆盖。电绝缘层101可以是沉积的层，诸如真空沉积的层。在一些实施例中，电绝缘层101是通过氧化半导体管芯91的材料而形成的热生长层。例如，可以在硅管芯91的表面处热生长氧化硅层。
例如，竖向晶体管器件92可以具有任何具有竖向漂移路径的晶体管设计，例如竖向MISFET、具有电荷补偿结构的功率MOSFET。
如在此使用的那样，晶体管器件将被描述为具有源极、漏极和栅极。这些术语还涵盖其它类型的晶体管器件(诸如绝缘栅双极晶体管)的功能上等同的端子。例如，如在此使用的那样，术语“源极”不仅涵盖MOSFET器件的源极而且还涵盖绝缘栅双极晶体管(IGBT)器件的发射极和BJT器件的发射极，术语“漏极”不仅涵盖MOSFET器件的漏极而且还涵盖绝缘栅双极晶体管(IGBT)器件的集电极和BJT器件的集电极，并且术语“栅极”不仅涵盖MOSFET器件的栅极而且还涵盖绝缘栅双极晶体管(IGBT)器件的栅极和BJT器件的基极。
在一些实施例中，竖向晶体管器件92具有例如在图9中图示的设计，其中有源区域40被划分成多个单元场41。参照图11b中图示的晶体管设计的放大视图，每个单元场41可以包括由台面43分离的多个沟槽42。沟槽42从第一主表面26延伸到半导体管芯91的本体中。每个沟槽42可以包括场板108。取决于晶体管设计，栅极电极可以被布置在同一沟槽42中，并且被布置在场极板108上并且与其电绝缘，或者栅极电极24可以被布置在分离的栅极沟槽中。沟槽42可以是细长的，并且实质上彼此平行地延伸到附图的平面中。单元场41的每个晶体管单元包括沟槽42和台面43。在每个单元中，台面43包括由半导体管芯91的被布置在半导体管芯的第一表面96处并且利用第一导电类型掺杂的源极区93形成的源极电极23、被利用与第一导电类型相反的第二导电类型掺杂并且与源极区93和形成在台面43的下部部分中的漂移区带109形成pn结的本体区94。
晶体管器件92进一步包括形成漏极电极24的掺杂的漏极区95，其与沟槽42的底部间隔开并且延伸到半导体管芯的第二主表面97。掺杂的漏极区95形成半导体管芯91的第二表面97。在本实施例中，掺杂的漏极区95在半导体管芯91的整个有源区域上连续地延伸。
在其它实施例中，掺杂的漏极区95可以是以掩埋层的形式提供的，掩埋层位于半导体管芯91的本体内并且被通过半导体管芯91的具有小于掺杂的漏极区的掺杂浓度的第一导电类型的掺杂浓度的部分与第二表面97间隔开。第二表面97由半导体管芯91的该部分形成。
晶体管器件92是具有竖向漂移路径的竖向器件，即漂移路径在实质上垂直于第一主表面96和第二主表面97的方向上延伸。因此，漏极电极24被布置在与源极电极23不同的竖向平面中。然而，允许电接入晶体管器件的源极电极23、栅极电极25和漏极电极24的源极焊盘、栅极焊盘和漏极焊盘被布置在半导体管芯91的一个表面即第一表面96上，并且在第一表面96上在横向上彼此相邻。
在形成漏极电极24的掺杂的漏极区95和第一主表面96之间的竖向电连接由位于半导体管芯91中的至少一个导电通孔44形成。导电通孔44延伸到第一主表面26中到达掺杂的漏极区95。在包括两个或更多个单元场41的实施例中，一个或多个导电通孔44被在横向上布置在相邻的单元场41之间。在一些实施例中，两个导电通孔44位于相邻的单元场41之间。
一个或多个导电通孔44电耦合到漏极电极24和位于半导体管芯91的第一表面96上的第一金属化结构98的至少一个漏极焊盘。在图11中图示的实施例中，导电通孔44的底部位于掺杂的漏极区95内并且位于半导体管芯91的本体内。
第一金属化结构98可以具有不同的设计。在一些实施例中，第一金属化结构98是由根据在此描述的实施例中的任何一个的金属化结构提供的，例如参照图1至图10。
可以通过将第二表面97安装到管芯焊盘102上来将半导体器件90使用在半导体组件中。在一些实施例中，管芯焊盘102由引线框的一部分形成。在其它实施例中，管芯焊盘102由例如布置在基底上的金属层的导电层形成，基底可以是导电的，或者是电绝缘的，例如陶瓷基底。可以使用各种材料将第二层100附接到管芯焊盘102，所述各种材料可以是取决于第二层100的最外表面和/或管芯焊盘102的组分而选择的。
在图11中图示的实施例中，第二结构100仅包括电绝缘层101，其最外表面由电绝缘材料形成。可以通过粘接剂104将半导体管芯91附接到管芯焊盘102的上表面103。粘接剂104可以是电绝缘的，因为在于到竖向晶体管器件92的电连接不需要通过被安装在管芯焊盘102上的第二表面97来形成，这是由于耦合到漏极电极24的导电通孔44将漏极电极24电耦合到位于半导体管芯91的相对的第一表面96上的第一金属化结构98的漏极焊盘。在一些实施例中，粘接剂材料可以包括基于聚合物的粘接剂，例如基于环氧树脂的粘接剂。
在一些实施例中，可以使用基于导电聚合物的粘接剂，其例如包括作为填料的诸如银的导电材料颗粒。这种类型的粘接剂可以有助于降低半导体管芯91的第二表面97和管芯焊盘102之间连接的热阻。
在图11的横截面视图中还图示了连接器105，其电连接到源极焊盘99并且将源极焊盘99电连接到半导体组件的一个或多个接触(在图11的视图中不能看到这些接触)。
图12图示半导体器件110的示意性横截面视图，半导体器件110包括：半导体管芯91，其包括竖向晶体管器件92；以及在第一主表面96上的第一金属化结构98，如在图11中图示的实施例中那样。半导体器件110具有位于第二表面97上的第二金属化结构100'，其具有与图11中图示的结构不同的结构。
第二金属化结构100'包括电绝缘层101和导电结构。导电结构可以包括一个或多个导电(例如金属)层。在一些实施例中，电绝缘层101直接位于半导体管芯91的第二表面97上，并且导电结构包括位于电绝缘层101上的金属连接层106。金属连接层106可以直接位于电绝缘层101上。金属连接层106形成半导体器件110的最外表面，并且被通过中间的电绝缘层101与半导体管芯91电绝缘。
电绝缘层101可以是电绝缘无机层，诸如例如氧化硅的氧化物层。电绝缘无机层101可以是通过晶片级沉积——例如通过真空沉积——形成的或者是通过在半导体管芯91的第二表面97处热生长而形成的。
金属连接层106可以被用于使得半导体管芯92能够被使用焊料107附接到管芯焊盘102上。因此，金属连接层106的一个或多个材料106可以是可焊接的材料，例如由被选择为提供焊料层107的焊料材料可润湿。焊料材料可以是例如无铅软焊料或含铅软焊料。焊料107还可以是扩散焊料。
金属连接层106可以包括多层结构，多层结构包括例如钛子层和铜子层，其中钛子层和铜子层被以该钛子层和铜子层的顺序布置在第二表面97上，或者更特别地，以该钛子层和铜子层的顺序布置在与第二表面97直接接触的电绝缘层101上。在其它实施例中，金属连接层106包括多层结构，多层结构包括钛子层、镍钒合金子层和银子层，其中钛子层、镍钒合金子层和银子层被以该钛子层、镍钒合金子层和银子层的顺序布置在第二表面97上，并且特别是，以该钛子层、镍钒合金子层和银子层的顺序布置在电绝缘层101上。
第二金属化结构100'的最外表面完全由金属连接层106的导电材料形成。然而，金属连接层106被通过防止在金属连接层106和半导体管芯91之间的任何直接接触的中间的连续电绝缘层101而与半导体管芯91以及漏极电极24和晶体管器件92的其它电极电绝缘。
然而，由于在半导体管芯91和金属连接层106之间存在电绝缘层101，因此即使使用了原则上提供导电连接的金属连接层106和焊料107，半导体管芯91的第二表面97也与管芯焊盘102电绝缘。因此，即使第二主表面97可以是由形成晶体管器件91的漏极电极24的高掺杂的漏极区95形成并且是导电的，该导电的第二主表面97也不电连接到第二主表面97位于其上的管芯焊盘102。漏极电极24被借助于导电通孔44和由第一金属化结构98提供的重分布结构而电连接到位于半导体管芯91的相对的第一表面96上的漏极焊盘。
图13图示半导体器件120的示意性横截面视图，半导体器件120包括：半导体管芯91，其包括竖向晶体管器件92；以及位于半导体管芯91的第一表面96上的第一金属化结构98，如在图11和图12中图示的实施例中那样。半导体器件120的布置与图11和图12中图示的布置的不同之处在于导电通孔44'的形状和第二金属化结构100"。
在图13中图示的实施例中，半导体管芯91的第二表面97形成晶体管器件的漏极电极24，并且是由掺杂的漏极区95形成的。在图13中图示的实施例中，导电通孔44'从第一主表面96延伸通过半导体管芯91的厚度到达第二主表面97。第二金属化结构100''包括导电结构，该导电结构包括被直接布置在半导体管芯91的第二表面97上的金属层121。金属层121被通过导电通孔44'电耦合到掺杂的漏极区95以及电耦合到半导体管芯91的第二主表面97以及电耦合到布置在半导体管芯91的相对的第一表面96上的漏极焊盘24。
第二金属化结构100"还包括被布置在金属层121上的电绝缘层101。电绝缘层101可以是由诸如氧化物的电绝缘无机层形成的。电绝缘层101为第二金属化结构100"提供用于半导体器件120的最外电绝缘表面，其与半导体管芯91完全电绝缘。
半导体管芯91被借助于粘接剂层104并且诸如借助于基于聚合物的粘接剂而安装在管芯焊盘102的上表面103上。粘接剂层104可以是电绝缘的或导电的。金属层121和半导体管芯91的第二主表面97被通过电绝缘层101而与导电管芯焊盘102电绝缘，并且，在一些实施例中，如果粘接剂层104是电绝缘的，则被通过粘接剂层104与导电管芯焊盘102电绝缘。
金属层121可以由钛铜合金形成，或者可以包括多层结构，多层结构包括钛子层和铜子层，其中钛子层和铜子层被以该钛子层和铜子层的顺序布置在半导体管芯91的第二主表面97上。
图14图示半导体器件130的示意性横截面视图，半导体器件130包括：半导体管芯91，其包括竖向晶体管器件92；以及在半导体管芯91的第一表面96上的第一金属化结构98，如在图13中图示的实施例中那样。如在图13中图示的实施例中那样，导电通孔44'从第一表面96延伸通过半导体管芯91的厚度到达第二表面97。
半导体器件130的第二金属化结构100'"包括导电结构，该导电结构包括直接位于第二表面97上并且电连接到掺杂的漏极区95和在半导体管芯91的相对的表面96上的漏极焊盘的金属层121以及电绝缘层101。电绝缘层101直接位于金属层121上。在图14中图示的实施例中，第二金属化结构100"'的导电结构进一步包括采用被直接布置在电绝缘层101上的金属连接层106的形式的第二导电层。半导体器件130的最外表面由本身导电的金属导电层106提供。然而，半导体器件130的该最外表面被通过中间的电绝缘层101而与半导体管芯91电绝缘。
金属层121可以包括钛铜合金，或者具有包括钛子层和铜子层的多层结构，其中钛子层和铜子层被以该钛子层和铜子层的顺序布置在半导体管芯91的第二表面97上。电绝缘层101可以由诸如氧化物层的电绝缘无机层形成。金属连接层106还可以包括多层结构，例如可以包括钛子层和铜子层，其中钛子层和铜子层被以该钛子层和铜子层的顺序布置在电绝缘层101上。替换地，金属连接层106可以包括钛子层、镍钒合金子层和银子层，其中钛子层、镍钒合金子层和银子层被以该钛子层、镍钒合金子层和银子层的顺序布置在电绝缘层101上。金属连接层106被借助于中间的电绝缘层101而与金属层121和晶体管器件92的掺杂的漏极区95电绝缘。金属连接层106可以与焊料连接107组合使用以将半导体管芯91安装到导电管芯焊盘102的上表面103。由于电绝缘层101的存在，金属连接层121和晶体管器件92的漏极电极24与管芯焊盘102电绝缘。
图15图示半导体组件140的顶视图，半导体组件140包括例如可以是参照图11至图14描述的实施例中的任何一个的半导体器件90、110、120、130的半导体器件。
半导体组件140包括重新布线基底，重新布线基底包括导电管芯焊盘102。重新布线基底进一步包括与管芯焊盘102间隔开的至少一个源极管脚141、至少一个漏极管脚143和至少一个栅极管脚146。源极管脚141、栅极管脚146、漏极管脚143和管芯焊盘102可以是由引线框的部分形成的，并且例如由铜引线框形成。
在一些实施例中，源极管脚141、漏极管脚143、栅极管脚146和管芯焊盘102可以是实质上共面的，并且每个具有实质上共面的下表面。在一些实施例中，源极管脚141、漏极焊盘143和栅极管脚146的下表面可以位于与管芯焊盘102的下表面不同的平面中，例如管芯焊盘102的下表面可以凹入到半导体组件140中。管芯焊盘102可以包括延伸到半导体组件140的侧面并且形成半导体组件140的侧面的一部分的条状部。
半导体器件90、110、120、130被通过粘接剂层106或焊料层107安装到管芯焊盘102的上表面103上。然而，在这两种情况下，由于第二结构100或相应的第二金属化结构100'、100"、100"'的电绝缘层101，半导体器件90、110、120、130和形成在相应的半导体管芯91中的竖向晶体管器件92的漏极电极24与管芯焊盘102电绝缘。
现在将参照半导体器件90更详细地描述半导体组件140。然而，可以代替半导体器件90而使用半导体器件110、120、130。
位于半导体管芯91的第一表面96上的第一金属化结构98包括暴露在半导体管芯90的上表面96上的至少一个源极接触焊盘99、至少一个漏极接触焊盘148和至少一个栅极接触焊盘149。源极接触焊盘99被通过至少一个第一连接器142耦合到半导体组件140的源极管脚141。第一连接器142例如可以是导电夹具或接合布线。
在图15中图示的实施例中，第一金属化结构98具有多个源极接触焊盘99，其被布置成行，被通过单个连接器142彼此电耦合并且电耦合到各个源极接触焊盘99。连接器142包括多个接合点，例如用于每个源极接触焊盘99的一个接合点以及用于源极管脚141的一个接合点。
漏极接触焊盘148被通过第二连接器144电耦合到漏极管脚143。再次地，在图15中图示的实施例中，提供了多个漏极焊盘148， 其被布置成行并且彼此隔开，并且被通过单个电连接144电耦合到漏极管脚143。连接器144可以是例如接触夹具或接合布线，其包括多个接合点，例如用于每个漏极焊盘148的一个接合点以及用于漏极管脚143的一个接合点。半导体组件140还包括将栅极焊盘149电耦合到栅极管脚146的第三导体145。第三导体145可以是例如接合布线或导电夹具。
在一些实施例中，源极管脚141和漏极管脚143被布置在半导体组件140的相对的横向侧上并且与管芯焊盘102的相对的横向侧间隔开。栅极管脚146可以被布置成相邻于源极管脚141。第一连接器142和第二连接器144在相反的方向上延伸，并且可以实质上彼此平行地延伸。在其中提供了两行或更多行的源极接触焊盘99和漏极接触焊盘148的实施例中，源极接触焊盘99的行和漏极接触焊盘148的行可以交替地位于第一表面96上，从而第一连接器142和第二连接器144被交替地布置在半导体器件90的第一表面96上。
半导体组件140可以包括模制件147，其可以由环氧树脂形成并且可以包括填充材料。模制件147可以完全覆盖第一连接器142、第二连接器144、第三连接器145以及源极管脚141、漏极管脚143、栅极管脚146的上表面和管芯焊盘102的上表面103。管芯焊盘102的下表面以及源极管脚141、漏极管脚143和栅极管脚146的下表面可以被从模制材料暴露。在其它实施例中，管芯焊盘102的下表面可以被模制材料147覆盖，并且源极管脚141、漏极管脚143和栅极管脚146的下表面可以被从模制材料147暴露以提供半导体组件140的外部接触区域。
另外在其中管芯焊盘102的下表面被从模制材料147暴露的实施例中，管芯焊盘102的下表面具有浮置电压，因为位于半导体管芯91的下表面97上的第二金属化结构100包括电绝缘层101而使得形成在半导体管芯91中的掺杂的漏极区95和竖向晶体管器件92不被电耦合到管芯焊盘102。
可以被用于半导体组件140的半导体器件90、110、120、130的第一金属化结构98可以包括多层结构，多层结构包括多于一个的导电层。在一些实施例中，第一金属化结构98包括三个导电层，其被结构化以提供用于晶体管器件92的源极电极23、栅极电极25和漏极电极24的重新分布结构。
在一些实施例中，第一金属化结构98包括在半导体管芯91的第一表面96上的第一导电层、在第一导电层上的第一绝缘层、在第一绝缘层上的第二导电层和在第二导电层上的第二绝缘层以及在第二绝缘层上的第三导电层。第三导电层提供耦合到晶体管器件92的源极电极23的至少一个源极接触焊盘99、耦合到晶体管器件92的漏极电极24的至少一个漏极接触焊盘148和耦合到晶体管器件92的栅极电极25的至少一个栅极接触焊盘149。因此第一金属化层98可以包括由绝缘层分离的三个导电层，以便为半导体管芯91的第一表面96上的竖向晶体管器件92的所有三个电极提供重新布线结构。
如在上面提到那样，包括其三个导电层和两个绝缘层的第一金属化层结构98可以具有根据上面参照图1至图10描述的实施例中的任何一个的结构。
电绝缘层101可以是以晶片级形成在第二表面97上的并且被集成到也以晶片级形成在第二表面97上的第二金属化结构100'、100"、100'"中。例如，对于其中晶体管器件是基于硅的器件的实施例而言，晶片可以是由单晶硅或外延硅层形成的。可以通过在晶片的背表面上沉积氧化硅层或者通过在晶片的背表面上进行热氧化而形成氧化硅层来形成电绝缘层101。与其中诸如电绝缘箔的附加层被在管芯的封装期间布置在半导体管芯的背表面和管芯焊盘之间或者被布置在封装和电路板之间的布置相比，这样的层的厚度可以被保持得薄，这有助于减小半导体管芯和管芯焊盘之间的接合的热阻并且减小总的热封装阻抗。
为了容易描述而使用诸如“下方”、“下面”、“下部”、“上方”和 “上部”等的空间相对的术语以解释一个要素相对于第二要素的定位。这些术语旨在涵盖器件的除了与在各图中描绘的那些不同的不同定向之外的不同定向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种要素、区、区段等，并且也不意图进行限制。贯穿于描述，同样的术语指代同样的要素。
如在此使用的那样，术语“具有”、“包含”、“包括”、和“包括有”等是开放式术语，其指示所声明的要素或特征的存在但是不排除附加的要素或特征。量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文另外清楚地指示。要理解的是，除非另外具体指明，否则在此描述的各种实施例的特征可以被彼此组合。
虽然已经在此图示和描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种各样的替换和/或等同的实现可以代替所示出和描述的具体实施例。本申请旨在覆盖在此讨论的具体实施例的任何适配或变化。因此意图的是本发明仅受权利要求及其等同物限制。

Claims (15)

1.一种半导体器件，包括：
半导体管芯，其包括具有源极电极、漏极电极和栅极电极的竖向晶体管器件，半导体管芯具有第一表面和与第一表面相对的第二表面；
第一金属化结构，其位于第一表面上并且包括耦合到源极电极的至少一个源极焊盘、耦合到漏极电极的至少一个漏极焊盘和耦合到栅极电极的至少一个栅极焊盘，
第二金属化结构，其位于第二表面上并且包括导电结构和电绝缘层并且形成所述半导体器件的最外表面，其中第二金属化结构的最外表面被通过电绝缘层与半导体管芯电绝缘。
2.根据权利要求1所述的半导体器件，其中
半导体管芯进一步包括掺杂的漏极区，以及
电绝缘层被直接布置在半导体管芯的第二表面上。
3.根据权利要求2所述的半导体器件，进一步包括一个或多个导电通孔，所述一个或多个导电通孔从第一表面延伸到半导体管芯中并且具有位于半导体管芯内的底部，
其中所述一个或多个导电通孔电耦合到掺杂的漏极区和至少一个漏极焊盘。
4.根据权利要求1所述的半导体器件，其中
半导体管芯进一步包括形成半导体管芯的第二表面的掺杂的漏极区，
第二金属化结构的导电结构包括被直接布置在半导体管芯的第二表面上的金属层，以及
电绝缘层被直接布置在金属层上。
5.根据权利要求4所述的半导体器件，进一步包括一个或多个导电通孔，所述一个或多个导电通孔从第一表面延伸到半导体管芯中直到第二表面，
其中所述一个或多个导电通孔电耦合到金属层和至少一个漏极焊盘。
6.根据权利要求1至5之一所述的半导体器件，其中电绝缘层是电绝缘无机层。
7.根据权利要求6所述的半导体器件，其中电绝缘无机层包括氧化物。
8.根据权利要求1至7之一所述的半导体器件，其中第二金属化结构的导电结构包括被直接布置在电绝缘无机层上的金属连接层。
9.一种半导体器件，包括：
半导体管芯，其包括具有源极电极、漏极电极和栅极电极的竖向晶体管器件，半导体管芯具有第一表面和与第一表面相对的第二表面；
第一金属化结构，其位于第一表面上并且包括耦合到源极电极的至少一个源极焊盘、耦合到漏极电极的至少一个漏极焊盘和耦合到栅极电极的至少一个栅极焊盘，
第二结构，其位于第二表面上并且包括电绝缘层，其中所述半导体器件的最外表面被通过电绝缘层与半导体管芯电绝缘。
10.一种半导体组件，包括：
根据权利要求1至7或9中的任何一项所述的半导体器件，
导电管芯焊盘，
其中半导体管芯的第二表面被通过粘接剂材料附接到导电管芯焊盘的上表面并且被通过沉积在半导体管芯的第二表面上的电绝缘层与导电管芯焊盘电绝缘。
11.根据权利要求10所述的半导体组件，其中粘接剂材料包括基于聚合物的粘接剂。
12.一种半导体组件，包括：
根据权利要求8所述的半导体器件，
导电管芯焊盘，
其中半导体管芯的第二表面被通过粘接剂材料附接到导电管芯焊盘的上表面并且被通过沉积在半导体管芯的第二表面上的电绝缘层与导电管芯焊盘电绝缘。
13.根据权利要求12所述的半导体组件，其中粘接剂材料包括焊料。
14.根据权利要求10至13之一所述的半导体组件，进一步包括模制件，其中管芯焊盘的背面被从模制件暴露。
15.根据权利要求10至14之一所述的半导体组件，其中第一金属化结构包括在第一表面上的第一导电层、在第一导电层上的第一绝缘层、在第一绝缘层上的第二导电层、在第二导电层上的第二绝缘层和在第二绝缘层上的第三导电层，并且第三导电层提供耦合到源极电极的至少一个源极焊盘、耦合到漏极电极的至少一个漏极焊盘和耦合到栅极电极的至少一个栅极焊盘。
CN202080048908.3A 2019-07-04 2020-04-29 半导体器件 Pending CN114026684A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19184547.8A EP3761357A1 (en) 2019-07-04 2019-07-04 Semiconductor device
EP19184547.8 2019-07-04
PCT/EP2020/061972 WO2021001084A1 (en) 2019-07-04 2020-04-29 Semiconductor device

Publications (1)

Publication Number Publication Date
CN114026684A true CN114026684A (zh) 2022-02-08

Family

ID=67211521

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080048908.3A Pending CN114026684A (zh) 2019-07-04 2020-04-29 半导体器件
CN202010630657.1A Pending CN112185931A (zh) 2019-07-04 2020-07-03 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010630657.1A Pending CN112185931A (zh) 2019-07-04 2020-07-03 半导体器件

Country Status (5)

Country Link
US (3) US11973016B2 (zh)
EP (2) EP3761357A1 (zh)
KR (2) KR20220044502A (zh)
CN (2) CN114026684A (zh)
WO (1) WO2021001084A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3761357A1 (en) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Semiconductor device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US6894397B2 (en) * 2001-10-03 2005-05-17 International Rectifier Corporation Plural semiconductor devices in monolithic flip chip
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
DE102006033319B4 (de) * 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5655339B2 (ja) * 2010-03-26 2015-01-21 サンケン電気株式会社 半導体装置
US8378491B2 (en) * 2010-08-24 2013-02-19 Infineon Technologies Ag Integrated circuit including interconnect levels
WO2012073571A1 (ja) * 2010-12-01 2012-06-07 株式会社安川電機 電力変換装置
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
US8502314B2 (en) * 2011-04-21 2013-08-06 Fairchild Semiconductor Corporation Multi-level options for power MOSFETS
US8957508B2 (en) * 2011-05-13 2015-02-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP5387620B2 (ja) * 2011-05-31 2014-01-15 株式会社安川電機 電力変換装置、半導体装置および電力変換装置の製造方法
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
US9159703B2 (en) * 2012-10-18 2015-10-13 International Rectifier Corporation Power converter package including vertically stacked driver IC
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
EP2887387A1 (en) * 2013-12-20 2015-06-24 Nxp B.V. Semiconductor device and associated method
DE102016109853B4 (de) * 2016-05-30 2021-08-12 Infineon Technologies Ag Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
JP6973406B2 (ja) * 2016-11-24 2021-11-24 住友電気工業株式会社 半導体モジュール
JP6783327B2 (ja) * 2017-01-17 2020-11-11 三菱電機株式会社 半導体装置および電力変換装置
US10559594B2 (en) * 2017-04-11 2020-02-11 Ahmad Tarakji Approach to the manufacturing of monolithic 3-dimensional high-rise integrated-circuits with vertically-stacked double-sided fully-depleted silicon-on-insulator transistors
IT201700113926A1 (it) * 2017-10-10 2019-04-10 St Microelectronics Srl Dispositivo mosfet di potenza e relativo procedimento di fabbricazione
JP7038518B2 (ja) * 2017-10-11 2022-03-18 ローム株式会社 半導体装置
US10586844B2 (en) * 2018-01-23 2020-03-10 Texas Instruments Incorporated Integrated trench capacitor formed in an epitaxial layer
US10559650B2 (en) * 2018-01-23 2020-02-11 Texas Instruments Incorporated Trench capacitor with warpage reduction
JP7069787B2 (ja) * 2018-02-09 2022-05-18 株式会社デンソー 半導体装置
DE102018105462A1 (de) * 2018-03-09 2019-09-12 Infineon Technologies Ag Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält
JP7346385B2 (ja) * 2018-04-11 2023-09-19 ローム株式会社 半導体装置
US11276688B2 (en) * 2019-06-03 2022-03-15 Texas Instruments Incorporated Monolithic multi-channel diode array
EP3761357A1 (en) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Semiconductor device

Also Published As

Publication number Publication date
EP3761357A1 (en) 2021-01-06
US20220115314A1 (en) 2022-04-14
KR20210005530A (ko) 2021-01-14
CN112185931A (zh) 2021-01-05
KR20220044502A (ko) 2022-04-08
US11973016B2 (en) 2024-04-30
US11876041B2 (en) 2024-01-16
WO2021001084A1 (en) 2021-01-07
US11239147B2 (en) 2022-02-01
US20210005543A1 (en) 2021-01-07
EP3994725A1 (en) 2022-05-11
US20220254703A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
US10115651B2 (en) Electronic component having a chip mounted on a substrate with a sealing resin and manufacturing method thereof
US8466060B2 (en) Stackable power MOSFET, power MOSFET stack, and process of manufacture
US7443014B2 (en) Electronic module and method of assembling the same
US6653740B2 (en) Vertical conduction flip-chip device with bump contacts on single surface
US8154129B2 (en) Electrode structure and semiconductor device
US7768075B2 (en) Semiconductor die packages using thin dies and metal substrates
US8410592B2 (en) Semiconductor device and method for producing the same
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
US8343811B2 (en) Semiconductor device
US7772693B2 (en) Panel, semiconductor device and method for the production thereof
EP1916716B1 (en) Semiconductor device
US20090072369A1 (en) Semiconductor device
US6469398B1 (en) Semiconductor package and manufacturing method thereof
US11973016B2 (en) Semiconductor device
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
US9362221B2 (en) Surface mountable power components
JP3663036B2 (ja) 半導体装置及びその製造方法
CN117712066A (zh) 半导体器件和半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination