CN114023822A - 半导体结构、其制作方法、存储器、存储系统与电子设备 - Google Patents

半导体结构、其制作方法、存储器、存储系统与电子设备 Download PDF

Info

Publication number
CN114023822A
CN114023822A CN202111284207.2A CN202111284207A CN114023822A CN 114023822 A CN114023822 A CN 114023822A CN 202111284207 A CN202111284207 A CN 202111284207A CN 114023822 A CN114023822 A CN 114023822A
Authority
CN
China
Prior art keywords
lightly doped
doped drain
drain region
dielectric layer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111284207.2A
Other languages
English (en)
Inventor
王欣
许文山
甘程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111284207.2A priority Critical patent/CN114023822A/zh
Publication of CN114023822A publication Critical patent/CN114023822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请提供了一种半导体结构、其制作方法、存储器、存储系统与电子设备。半导体结构包括基底结构、栅极结构、介质层和金属层，其中，基底结构包括间隔的源区和漏区，源区和漏区包括轻掺杂漏区，栅极结构位于基底结构的表面上且部分位于间隔的轻掺杂漏区之间，介质层至少位于轻掺杂漏区的表面上，金属层位于介质层的远离轻掺杂漏区的表面上，且与零电位连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向底部移动，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。

Description

半导体结构、其制作方法、存储器、存储系统与电子设备
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体结构、其制作方法、存储器、存储系统与电子设备。
背景技术
在当前半导体工艺中，随着3D NAND的堆栈层数增高，所需的CMOS器件增多，所以CMOS器件的面积不断减小，而另一方面，工作电压又在不断增加，这就要求CMOS器件在面积不断减小的情况下，源极/漏极所承受的电压不断增加。当前的高压CMOS器件的面积已经缩小至极限情况，而需要源极和漏极的击穿电压不断升高，这无疑是一个巨大的挑战。
图1示出了当前的半导体结构，在源区12/漏区11掺杂N+剂量保持不变的情况下，若轻掺杂漏(Lightly Doped Drain，简称LDD)区13的掺杂剂量较大，会使得轻掺杂漏区13与栅极结构14重叠区域的电场过大而导致器件较早的发生击穿。
因此，亟需一种能缓解轻掺杂漏与栅极的重叠区域的电场过大而导致器件较早的发生击穿的问题的半导体结构。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请实施例提供一种半导体结构、其制作方法、存储器、存储系统与电子设备，以至少部分解决现有技术中轻掺杂漏与栅极的重叠区域的电场过大而导致器件较早的发生击穿的问题。
根据本发明实施例的一个方面，提供了一种半导体结构，包括：基底结构，包括间隔的源区和漏区，所述源区和所述漏区包括轻掺杂漏区；栅极结构，位于所述基底结构的表面上，且部分位于间隔的所述轻掺杂漏区之间；介质层，至少位于所述轻掺杂漏区的表面上；金属层，位于所述介质层的远离所述轻掺杂漏区的表面上，所述金属层与零电位连接。
可选地，所述介质层的厚度大于所述金属层的厚度。
可选地，所述金属层的材料包括铜。
可选地，所述介质层还位于所述栅极结构的远离所述基底结构的表面上。
可选地，所述半导体结构还包括：绝缘层，位于所述金属层的远离所述介质层的部分表面上。
可选地，所述绝缘层的材料包括氮化硅。
可选地，所述介质层的材料包括氧化硅。
根据本发明实施例的另一方面，还提供了一种半导体的制作方法，包括：提供基底结构，所述基底结构包括间隔的源区和漏区，所述源区和所述漏区包括轻掺杂漏区；在所述基底结构的表面上，形成栅极结构，所述栅极结构位于所述基底结构的表面上，且部分位于间隔的所述轻掺杂漏区之间；至少在所述轻掺杂漏区的裸露表面上，形成介质层；在所述介质层的远离所述轻掺杂漏区的表面上，形成金属层，将所述金属层与零电位连接。
可选地，所述介质层的厚度大于所述金属层的厚度。
可选地，至少在所述轻掺杂漏区的表面上，形成介质层，包括：在所述轻掺杂漏区的表面上和所述栅极结构的远离所述基底结构的表面上形成所述介质层。
可选地，所述制作方法还包括：在所述金属层的远离所述介质层的至少部分表面上形成绝缘层。
根据本发明实施例的又一方面，还提供了一种存储器，包括：采用任一种所述的制作方法形成的半导体结构或者任一种所述的半导体结构；以及，存储阵列，所述存储阵列与所述半导体结构相连接。
可选地，所述存储器包括三维NAND存储器。
根据本发明实施例的再一方面，还提供了一种存储系统，包括控制器及所述的存储器，所述控制器耦合至所述存储器，且用于控制所述存储器存储数据。
根据本发明实施例的另一方面，还提供了一种电子设备，包括：所述的存储器。
可选地，所述电子设备包括如下至少一种：手机、台式计算机、平板电脑、笔记本电脑、服务器、车载设备、可穿戴设备、移动电源。
在本发明实施例中，半导体结构包括基底结构、栅极结构、介质层和金属层，其中，基底结构包括间隔的源区和漏区，所述源区和所述漏区包括轻掺杂漏区，栅极结构位于基底结构的表面上且部分位于间隔的轻掺杂漏区之间，介质层至少位于轻掺杂漏区的表面上，金属层位于介质层的远离轻掺杂漏区的表面上，且与零电位连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有技术中的半导体结构的示意图；
图2示出了根据本申请的实施例的一种半导体结构的示意图；
图3示出了根据本申请的实施例的一种半导体制作方法的流程示意图；
图4示出了根据本申请的实施例的半导体器件漏极承受的电流和电压的特性曲线图；
图5示出了根据本申请的实施例的一种存储器的结构示意图；
图6示出了根据本申请的实施例的一种手机的结构示意图。
其中，上述附图包括以下附图标记：
10、基底结构；11、漏区；12、源区；13、轻掺杂漏区；14、栅极结构；15、介质层；16、金属层；17、绝缘层；18、存储器；19、半导体结构；20、存储阵列；21、手机。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中轻掺杂漏与栅极的重叠区域的电场过大而导致器件较早的发生击穿，为了解决如上问题，本申请的一种典型的实施方式中，提供了一种半导体结构、其制作方法、存储器、存储系统与电子设备。
根据本申请的实施例，提供了一种半导体结构，如图2所示，该半导体结构包括基底结构10、栅极结构14、介质层15和金属层16，其中，基底结构10包括间隔的源区12和漏区11，上述源区12和上述漏区11包括轻掺杂漏区13；栅极结构14位于所述基底结构10的表面上，且部分位于间隔的所述轻掺杂漏区13之间；介质层15至少位于上述轻掺杂漏区13的表面上；金属层16位于上述介质层15的远离上述轻掺杂漏区13的表面上，上述金属层16与零电位连接。如图4所示，本申请的半导体结构的漏极的击穿电压比现有技术中的半导体结构的漏极的击穿电压有所提高。
上述的半导体结构，包括基底结构10、栅极结构14、介质层15和金属层16，其中，基底结构10包括间隔的源区12和漏区11，上述源区12和上述漏区11包括轻掺杂漏区13，栅极结构14位于基底结构10的表面上，且部分位于间隔的轻掺杂漏区13之间，介质层15至少位于轻掺杂漏区13的表面上，金属层16位于介质层15的远离轻掺杂漏区13的表面上，且与零电位连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。
具体地，上述金属层与零电位连接的方式，可以为将金属层接地，也可以为将金属层连接至一个0V的电压源。
为了进一步提高半导体器件的击穿电压，本申请的实施例中，上述介质层的厚度大于上述金属层的厚度。
本申请的又一种实施例中，上述金属层的材料包括铜。当然，实际的应用中，本申请的上述金属层的材料也并不限于铜，还可以为其他的材料，例如钨，本领域技术人员可以根据实际情况选择其他合适的材料作为金属层的材料。
本申请的另一种实施例中，上述介质层还位于上述栅极结构的远离上述基底结构的表面上。本实施例中，介质层还还位于栅极结构的远离基底结构的表面上，这样可以避免金属层和栅极结构接触，从而进一步提升半导体的性能。
为了避免漏电的产生，如图2所示，本申请的再一种实施例中，上述半导体结构还包括绝缘层17，位于上述金属层16的远离上述介质层15的部分表面上。本实施例中，在金属层远离介质层的部分表面上设置了一层绝缘层，因为金属层还需要与零电位连接，所以绝缘层不能将金属层全部覆盖。
本申请的再一种实施例中，上述绝缘层的材料包括氮化硅。同样地，本申请的上述绝缘层的材料也并不限于氮化硅，还可以为其他的材料，本领域技术人员可以根据实际情况选择其他合适的材料作为绝缘层的材料。
本申请的再一种实施例中，上述介质层的材料包括氧化硅。当然，本实施例中的介质层的材料包括氧化硅，但并不限于氧化硅，还可以为其他材料，例如氮化硅。
本申请实施例还提供了一种半导体的制作方法，图3是根据本申请实施例的半导体的制作方法的流程图。如图3所示，该方法包括以下步骤：
步骤S101，提供基底结构，上述基底结构包括间隔的源区和漏区，上述源区和上述漏区包括轻掺杂漏区；
步骤S102，在上述基底结构的表面上，形成栅极结构，上述栅极结构位于上述基底结构的表面上，且部分位于间隔的上述轻掺杂漏区之间；
步骤S103，至少在上述轻掺杂漏区的裸露表面上，形成介质层；
步骤S104，在上述介质层的远离上述轻掺杂漏区的表面上，形成金属层，将上述金属层与零电位连接。
上述的方法中，首先提供基底结构，该基底结构包括间隔的源区和漏区，上述源区和上述漏区包括轻掺杂漏区，在基底结构的表面上形成栅极结构，栅极结构位于基底结构的表面上，且部分位于间隔的轻掺杂漏区之间，然后至少在轻掺杂漏区的裸露表面上形成介质层，最后在介质层的远离上述轻掺杂漏区的表面上形成金属层，将该金属层与零电位连接。因此，该方法中，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。
具体地，上述金属层与零电位连接的方式，可以为将金属层接地，也可以为将金属层连接至一个0V的电压源。
为了进一步提高半导体器件的击穿电压，本申请的实施例中，上述介质层的厚度大于上述金属层的厚度。
本申请的又一种实施例中，至少在上述轻掺杂漏区的表面上，形成介质层，包括：在上述轻掺杂漏区的表面上和上述栅极结构的远离上述基底结构的表面上形成上述介质层。
本申请的另一种实施例中，上述制作方法还包括：在上述金属层的远离上述介质层的至少部分表面上形成绝缘层。本实施例中，介质层还还位于栅极结构的远离基底结构的表面上，这样可以避免金属层和栅极结构接触，从而进一步提升半导体的性能。
为了避免漏电的产生，本申请的再一种实施例中，上述制作方法还包括：在上述金属层的远离上述介质层的至少部分表面上形成绝缘层。本实施例中，在金属层远离介质层的部分表面上设置了一层绝缘层，因为金属层还需要与零电位连接，所以绝缘层不能将金属层全部覆盖。
如图5所示，本申请实施例还提供了一种存储器18，包括采用任一种上述的制作方法形成的半导体结构19或者任一种上述的半导体结构19以及存储阵列20，上述存储阵列20与上述半导体结构19相连接。
上述的存储器包括采用任一种上述的制作方法形成的半导体结构或者任一种上述的半导体结构以及存储阵列，上述存储阵列与上述半导体结构相连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。因此，由于该存储器采用了上述的半导体结构，该存储器中的发生击穿的问题较晚，所以该存储器得电学性能较好。
本申请的实施例中，上述存储器包括三维NAND存储器。当然，实际的应用中，上述存储器并不限于三维存储器，还可以为二维存储器。
本申请的一种具体的实施例中，上述存储器中的一个存储单元包括采用任一种上述的制作方法形成的半导体结构或者任一种上述的半导体结构。
上述存储单元还包括衬底、堆叠结构以及沟道孔结构，其中，堆叠结构形成在衬底上，上述预备堆叠结构包括交替设置的绝缘介质层和栅极；堆叠结构具有沟道孔，沟道孔抵接到衬底表面上；且沟道孔中形成外延层；沟道孔中还依次填充有上述电荷阻挡层、上述电荷捕获层和上述电荷隧穿层。
上述的各个结构层的材料也可以为现有技术中任何可行的材料，例如，电荷隧穿层可以为二氧化硅，沟道层可以为多晶硅层，当然，这些结构层的材料还可以替换为其他的合适的材料，此处就不再赘述了。
还需要说明的是，具体的电荷阻挡层的材料可以为现有技术中的任何可行的材料，比如二氧化硅等，电荷阻挡层的形成方式也可以为现有技术中的任何可行的方式，本领域技术人员可以根据实际情况选择合适的方法和合适的材料，以形成本申请的上述电荷阻挡层。电荷捕获层的材料包括硅氧化合物、硅氮化合物、硅氧氮化合物以及高K介质中的至少一种，当然，电荷捕获层的材料不限于此，还可以为其他的合适材料。
需要说明的是，上述形成基底结构的实施方式中的各步骤均可以采用现有技术中的可行的方式实施。上述基底结构中的衬底可以根据器件的实际需求进行选择，可以包括硅衬底、锗衬底、硅锗彻底、SOI衬底或者GOI衬底，还可以为现有技术中可行的其他衬底。
上述绝缘介质层也可以采用现有技术中常规的材料，比如绝缘介质层为二氧化硅层。
上述的这些结构层可由经由分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、金属有机气相外延(MOVPE)、氢化物气相外延(HVPE)和/或其它公知的晶体生长工艺中的一种或多种形成。
本申请实施例还提供了一种存储系统，包括控制器及上述的存储器，上述控制器耦合至上述存储器，且用于控制上述存储器存储数据。
上述的存储系统包括控制器及上述的存储器，上述控制器耦合至上述存储器，且用于控制上述存储器存储数据，上述的存储器包括采用任一种上述的制作方法形成的半导体结构或者任一种上述的半导体结构以及存储阵列，上述存储阵列与上述半导体结构相连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。由于该存储器采用了上述的半导体结构，该存储器中的发生击穿的问题较晚，所以该存储器得电学性能较好。因此，由于存储系统中包括上述存储器，所以该存储系统的可靠性较高。
本申请实施例还提供了一种电子设备，包括：上述的存储器。
上述的电子设备包括上述的存储器，上述的存储器包括采用任一种上述的制作方法形成的半导体结构或者任一种上述的半导体结构以及存储阵列，上述存储阵列与上述半导体结构相连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。由于该存储器采用了上述的半导体结构，该存储器中的发生击穿的问题较晚，所以该存储器得电学性能较好。因此，由于电子设备中包括上述存储器，所以该电子设备的性能较好。
本申请的实施例中，上述电子设备包括如下至少一种：手机、台式计算机、平板电脑、笔记本电脑、服务器、车载设备、可穿戴设备、移动电源。本实施例中，可以将采用本申请的半导体结构的存储器运用到任何电子设备中，因为本申请的半导体结构发生击穿的问题较晚，所以采用该半导体结构的电子设备的性能进一步提升。图6示出了根据本申请的实施例的一种手机的结构示意图，如图6所示，上述手机21中包括采用本申请的半导体结构的存储器18。
当然，实际的应用中，上述电子设备并不限于上述的几种，还可以为其他电子设备。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的半导体结构，包括基底结构、栅极结构、介质层和金属层，其中，基底结构包括间隔的源区和漏区，上述源区和上述漏区包括轻掺杂漏区，栅极结构位于基底结构的表面上且部分位于间隔的轻掺杂漏区之间，介质层至少位于轻掺杂漏区的表面上，金属层位于介质层的远离轻掺杂漏区的表面上，且与零电位连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。
2)、本申请的半导体的制作方法，首先提供基底结构，该基底结构包括间隔的源区和漏区，上述源区和上述漏区包括轻掺杂漏区，在基底结构的表面上形成栅极结构，上述栅极结构位于上述基底结构的表面上，且部分位于间隔的轻掺杂漏区之间，然后至少在轻掺杂漏区的裸露表面上形成介质层，最后在介质层的远离上述轻掺杂漏区的表面上形成金属层，将该金属层与零电位连接。因此，该方法中，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。
3)、本申请的存储器包括采用任一种上述的制作方法形成的半导体结构或者任一种上述的半导体结构以及存储阵列，上述存储阵列与上述半导体结构相连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。因此，由于该存储器采用了上述的半导体结构，该存储器中的发生击穿的问题较晚，所以该存储器得电学性能较好。
4)、本申请的存储系统包括控制器及上述的存储器，上述控制器耦合至上述存储器，且用于控制上述存储器存储数据，上述的存储器包括采用任一种上述的制作方法形成的半导体结构或者任一种上述的半导体结构以及存储阵列，上述存储阵列与上述半导体结构相连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。由于该存储器采用了上述的半导体结构，该存储器中的发生击穿的问题较晚，所以该存储器得电学性能较好。因此，由于存储系统中包括上述存储器，所以该存储系统的可靠性较高。
5)、本申请的电子设备，包括上述的存储器，上述的存储器包括采用任一种上述的制作方法形成的半导体结构或者任一种上述的半导体结构以及存储阵列，上述存储阵列与上述半导体结构相连接。因此，该半导体结构，通过在轻掺杂漏区上形成介质层，在介质层上形成金属层，将金属层连接零电位，使得轻掺杂漏区和栅极结构重叠的地方的电子从轻掺杂漏区的表面向轻掺杂漏区的底部移动，从而减小了轻掺杂漏区与栅极结构重叠区域的电场，进而缓解了轻掺杂漏区与栅极结构的重叠区域的电场过大而导致器件较早的发生击穿的问题。由于该存储器采用了上述的半导体结构，该存储器中的发生击穿的问题较晚，所以该存储器得电学性能较好。因此，由于电子设备中包括上述存储器，所以该电子设备的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.一种半导体结构，其特征在于，包括：
基底结构，包括间隔的源区和漏区，所述源区和所述漏区包括轻掺杂漏区；
栅极结构，位于所述基底结构的表面上，且部分位于间隔的所述轻掺杂漏区之间；
介质层，至少位于所述轻掺杂漏区的表面上；
金属层，位于所述介质层的远离所述轻掺杂漏区的表面上，所述金属层用于与零电位连接。
2.根据权利要求1所述的半导体结构，其特征在于，所述介质层的厚度大于所述金属层的厚度。
3.根据权利要求1所述的半导体结构，其特征在于，所述金属层的材料包括铜。
4.根据权利要求1所述的半导体结构，其特征在于，所述介质层还位于所述栅极结构的远离所述基底结构的表面上。
5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
绝缘层，位于所述金属层的远离所述介质层的部分表面上。
6.根据权利要求5所述的半导体结构，其特征在于，所述绝缘层的材料包括氮化硅。
7.根据权利要求1至6中任一项所述的半导体结构，其特征在于，所述介质层的材料包括氧化硅。
8.一种半导体的制作方法，其特征在于，包括：
提供基底结构，所述基底结构包括间隔的源区和漏区，所述源区和所述漏区包括轻掺杂漏区；
在所述基底结构的表面上，形成栅极结构，所述栅极结构位于所述基底结构的表面上，且部分位于间隔的所述轻掺杂漏区之间；
至少在所述轻掺杂漏区的裸露表面上，形成介质层；
在所述介质层的远离所述轻掺杂漏区的表面上，形成金属层，将所述金属层与零电位连接。
9.根据权利要求8所述的制作方法，其特征在于，所述介质层的厚度大于所述金属层的厚度。
10.根据权利要求8所述的制作方法，其特征在于，至少在所述轻掺杂漏区的表面上，形成介质层，包括：
在所述轻掺杂漏区的表面上和所述栅极结构的远离所述基底结构的表面上形成所述介质层。
11.根据权利要求8所述的制作方法，其特征在于，所述制作方法还包括：
在所述金属层的远离所述介质层的至少部分表面上形成绝缘层。
12.一种存储器，包括：
采用权利要求8至11中任一项所述的制作方法形成的半导体结构或者权利要求1至7中任一项所述的半导体结构；以及，
存储阵列，所述存储阵列与所述半导体结构相连接。
13.根据权利要求12所述的存储器，其特征在于，所述存储器包括三维NAND存储器。
14.一种存储系统，其特征在于，包括控制器及权利要求12或13所述的存储器，所述控制器耦合至所述存储器，且用于控制所述存储器存储数据。
15.一种电子设备，其特征在于，包括：权利要求12或13所述的存储器。
16.根据权利要求15所述的电子设备，其特征在于，所述电子设备包括如下至少一种：手机、台式计算机、平板电脑、笔记本电脑、服务器、车载设备、可穿戴设备、移动电源。
CN202111284207.2A 2021-11-01 2021-11-01 半导体结构、其制作方法、存储器、存储系统与电子设备 Pending CN114023822A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111284207.2A CN114023822A (zh) 2021-11-01 2021-11-01 半导体结构、其制作方法、存储器、存储系统与电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111284207.2A CN114023822A (zh) 2021-11-01 2021-11-01 半导体结构、其制作方法、存储器、存储系统与电子设备

Publications (1)

Publication Number Publication Date
CN114023822A true CN114023822A (zh) 2022-02-08

Family

ID=80059358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111284207.2A Pending CN114023822A (zh) 2021-11-01 2021-11-01 半导体结构、其制作方法、存储器、存储系统与电子设备

Country Status (1)

Country Link
CN (1) CN114023822A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194633A1 (en) * 2004-03-04 2005-09-08 Sony Corporation Nonvolatile semiconductor memory device, charge injection method thereof and electronic apparatus
KR100864871B1 (ko) * 2007-05-29 2008-10-22 한국전자통신연구원 반도체 소자 제조방법
CN103035681A (zh) * 2012-08-13 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
US20160343712A1 (en) * 2015-05-21 2016-11-24 CoolStar Technology, Inc. Enhanced integration of dmos and cmos semiconductor devices
CN109980011A (zh) * 2017-12-28 2019-07-05 无锡华润上华科技有限公司 一种半导体器件及其制作方法
WO2020103672A1 (zh) * 2018-11-19 2020-05-28 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体场效应管及其制备方法
CN111969060A (zh) * 2020-08-07 2020-11-20 长江存储科技有限责任公司 一种半导体器件及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194633A1 (en) * 2004-03-04 2005-09-08 Sony Corporation Nonvolatile semiconductor memory device, charge injection method thereof and electronic apparatus
KR100864871B1 (ko) * 2007-05-29 2008-10-22 한국전자통신연구원 반도체 소자 제조방법
CN103035681A (zh) * 2012-08-13 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
US20160343712A1 (en) * 2015-05-21 2016-11-24 CoolStar Technology, Inc. Enhanced integration of dmos and cmos semiconductor devices
CN109980011A (zh) * 2017-12-28 2019-07-05 无锡华润上华科技有限公司 一种半导体器件及其制作方法
US20210167190A1 (en) * 2017-12-28 2021-06-03 Csmc Technologies Fab2 Co., Ltd. Semiconductor device, and manufacturing method thereof
WO2020103672A1 (zh) * 2018-11-19 2020-05-28 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体场效应管及其制备方法
CN111969060A (zh) * 2020-08-07 2020-11-20 长江存储科技有限责任公司 一种半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
CN109285838B (zh) 半导体存储设备及其制造方法及包括存储设备的电子设备
CN111415944B (zh) 三维存储器件及其制造方法
US8426276B2 (en) Non-volatile semiconductor storage device and method of manufacturing the same
US11127828B2 (en) Semiconductor device and method of manufacturing the same
US8803240B2 (en) Electronic device with asymmetric gate strain
CN110785844B (zh) 三维存储器件及其制造方法
US20150014788A1 (en) Semiconductor device and fabricating method thereof
US20110249500A1 (en) Nonvolatile memory device and method for fabricating the same
TW201539722A (zh) 半導體元件及其製造方法
US20110053328A1 (en) Method for manufacturing memory cell
CN111180460B (zh) 三维存储设备及其制造方法
CN106328654A (zh) 半导体器件及其形成方法
US20140264568A1 (en) Semiconductor device and methods of manufacturing the same
CN111373538B (zh) 三维存储器件及其制造方法
KR101858521B1 (ko) 비휘발성 메모리 장치의 제조 방법
CN114023822A (zh) 半导体结构、其制作方法、存储器、存储系统与电子设备
US9236497B2 (en) Methods for fabricating semiconductor device
TW200301014A (en) Non-volatile memory device with improved data retention and method therefor
US8017477B2 (en) Nonvolatile memory devices and methods of fabricating the same
CN112736141A (zh) 一种具有异质栅介质的纳米片晶体管及制备方法
CN102709290B (zh) 存储器及其形成方法
CN112151610B (zh) 半导体元件及其制备方法
KR102668062B1 (ko) 3차원 메모리 디바이스들 및 그 제조 방법들
US20110079840A1 (en) Memory cell and manufacturing method thereof and memory structure
CN116649002A (zh) 三维存储器及其制备方法、以及存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination