CN114023726A - 半导体结构及半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，结构包括：第一基底，包括第一面和第二面；位于第一面上具有第一凹槽和第二凹槽的第一介质结构；位于第一凹槽内的第一连接层，位于第二凹槽内的第一电极层；与第一基底第一面键合的第二基底，包括第三面和第四面，第二基底的第三面与第一基底的第一面键合；位于第三面上具有第三凹槽和第四凹槽的第二介质结构；位于第三凹槽内的第二连接层，第二连接层与第一连接层一一对应连接；位于第四凹槽内的第二电极层，第二电极层表面具有介电层，第一电极层和介电层一一对应连接，第一电极层、第二电极层和介电层构成电容结构；或者第二电极层表面不具有介电层，第一电极层和第二电极层一一对应连接。所述结构性能得到优化。

Description

半导体结构及半导体结构的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

在半导体器件制造过程中，为了实现器件功能的高度集成以及节省硅片面积，通常会采用3D堆叠方式形成半导体器件，即两片具有功能的晶片键合在一起，形成新的器件结构。

然而，现有的3D堆叠方式形成半导体器件的过程还有待改善。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善现有的3D堆叠方式形成半导体器件的过程。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：第一基底，所述第一基底包括相对的第一面和第二面；位于第一面上的第一介质结构，所述第一介质结构内具有平行排列的第一凹槽和第二凹槽；位于第一凹槽内的第一连接层，位于第二凹槽内的第一电极层；与第一基底第一面键合的第二基底，所述第二基底包括相对的第三面和第四面，所述第二基底的第三面与第一基底的第一面相向键合；位于第三面上的第二介质结构，所述第二介质结构内具有平行排列的第三凹槽和第四凹槽；位于第三凹槽内的第二连接层，所述第二连接层与第一连接层一一对应连接；位于第四凹槽内的第二电极层，所述第二电极层表面具有介电层，所述第一电极层和介电层一一对应连接，所述第一电极层、第二电极层和介电层构成电容结构；或者，所述第二电极层表面不具有介电层，所述第一电极层和第二电极层一一对应连接。

可选的，所述第二电极层表面具有介电层；所述介电层的顶部表面与第二介质结构表面齐平，所述介电层的顶部表面与第二连接层表面齐平。

可选的，所述第一连接层的表面与第一介质结构表面齐平。

可选的，所述介电层的厚度范围为：10A～10000A。

可选的，所述第一连接层的材料包括金属，所述第二连接层的材料包括金属，所述第一电极层的材料包括金属，所述第二电极层的材料包括金属，所述金属材料包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。

可选的，所述介电层的材料包括：氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

可选的，所述第二电极层表面不具有介电层；所述第一介质结构内还具有若干第五凹槽，若干所述第五凹槽连通相邻的第二凹槽；位于第五凹槽内的第一金属层，若干所述第一电极层通过所述第一金属层相连通，所述第二电极层、第一电极层和第一金属层构成电感结构。

可选的，若干所述第一金属层和若干所述第一电极层在第一基底上的投影图形为环形或矩形。

可选的，所述第二介质结构内还具有若干第六凹槽，若干所述第六凹槽连通相邻的第四凹槽；位于第六凹槽内的第二金属层，若干所述第二电极层通过所述第二金属层相连通，所述第一金属层和第二金属层一一对应连接，所述第二电极层、第二金属层、第一电极层和第一金属层构成电感结构。

可选的，若干所述第二金属层和若干所述第二电极层在第二基底上的投影图形为环形或矩形。

可选的，所述第一基底第一面上具有若干第一器件结构，所述第一连接层和第一电极层分别与部分所述第一器件结构电连接。

可选的，所述第二基底第三面上具有若干第二器件结构，所述第二连接层和第二电极层分别与部分所述第二器件结构电连接。

可选的，所述第一电极层的厚度范围为0.1微米～100微米；所述第二电极层的厚度范围为0.1微米～100微米。

可选的，所述第一电极层在第一基底表面的投影图形为圆形、矩形或椭圆形；所述第二电极层在第二基底表面的投影图形为圆形、矩形或椭圆形。

相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供第一基底，所述第一基底包括相对的第一面和第二面；在第一面上形成第一介质结构，所述第一介质结构内具有平行排列的第一凹槽和第二凹槽；在第一凹槽内形成第一连接层，在第二凹槽内形成第一电极层；提供第二基底，所述第二基底包括相对的第三面和第四面；在第三面上形成第二介质结构，所述第二介质结构内具有平行排列的第三凹槽和第四凹槽；在第三凹槽内形成第二连接层，在第四凹槽内形成第二电极层；在第二电极层表面形成介电层；键合所述第一基底的第一面和第二基底的第三面，所述第一连接层和第二连接层一一对应连接，所述第一电极层和介电层一一对应连接；或者，在第二电极层表面不形成所述介电层，所述第一电极层和第二电极层一一对应连接。

可选的，所述第一连接层和第二连接层一一对应连接，所述第一电极层和介电层一一对应连接；所述第二连接层、第二电极层和介电层的形成方法包括：在第三凹槽内、第四凹槽内和第二介质结构上形成连接材料层；平坦化所述连接材料层，直至暴露出第二介质结构表面，在所述第三凹槽内形成第二连接层，在第四凹槽内形成初始第二电极层；回刻蚀所述初始第二电极层，形成所述第二电极层，所述第二电极层的顶部平面低于所述第二介质结构顶部表面；在第二电极层表面、第二连接层表面和第二介质结构表面形成介电材料层；平坦化所述介电材料层，直至暴露出第二连接层表面，在第二电极层表面形成介电层。

可选的，回刻蚀所述初始第二电极层，形成所述第二电极层的方法包括：在初始第二电极层上、第二连接层上和第二介质结构上形成图形化层，所述图形化层暴露出初始第二电极层表面；以所述图形化层为掩膜刻蚀所述初始第二电极层，直至暴露出部分所述四凹槽侧壁表面，形成所述第二电极层。

可选的，所述第一连接层和第一电极层的形成方法包括：在第一凹槽内、第二凹槽内和第一介质结构上形成连接材料层；平坦化所述连接材料层，直至暴露出第一介质结构表面，在第一凹槽内形成第一连接层，在第二凹槽内形成第一电极层。

可选的，键合所述第一基底和第二基底的方法包括：将所述第一基底的第一面与所述第二基底的第三面贴合，所述第一连接层和第二连接层一一对应，所述第一电极层和第二电极层表面的介电层一一对应；对所述第一基底和第二基底进行热处理，使所述第一连接层和第二连接层键合，使所述第一电极层和第二电极层表面的介电层贴合，使所述第一介质结构和第二介质结构键合。

可选的，所述第一电极层和第二电极层一一对应连接；所述第一介质结构内还具有若干第五凹槽，若干所述第五凹槽连通相邻的第二凹槽；在第二凹槽内形成第一电极层的同时，还包括：在第五凹槽内形成第一金属层，若干所述第一电极层通过所述第一金属层相连通，若干所述第一金属层和若干所述第一电极层在第一基底上的投影图形为环形或矩形。

可选的，所述第二介质结构内还具有若干第六凹槽，若干所述第六凹槽连通相邻的第四凹槽；在第四凹槽内形成第二电极层的同时，还包括：在第六凹槽内形成第二金属层，若干所述第二电极层通过所述第二金属层相连通，若干所述第二金属层和若干所述第二电极层在第二基底上的投影图形为环形或矩形，所述第一金属层和第二金属层一一对应连接。

可选的，所述第一基底第一面上具有若干第一器件结构，所述第一连接层和第一电极层分别与部分所述第一器件结构电连接。

可选的，所述第二基底第三面上具有若干第二器件结构，所述第二连接层和第二电极层分别与部分所述第二器件结构电连接。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明的技术方案，通过在第二基底上的第二电极层表面形成介电层，在第一基底和第二基底键合之后，使第一电极层、第二电极层和位于第一电极层和第二电极层之间的介电层形成为电容结构；或者所述第二电极层表面不具有介电层，使所述第一电极层和第二电极层一一对应连接，以便后续形成电感结构。使得所述第一电极层和第二电极层利用率得以提升，增加了器件的集成度，也简化了单独制作电容结构和电感结构的工艺流程。

附图说明

图1是一实施例中半导体结构形成过程的结构示意图；

图2至图10是本发明一实施例中半导体结构形成过程的结构示意图；

图11至图17是本发明另一实施例中半导体结构形成过程的结构示意图；

图18至图21是本发明另一实施例中半导体结构形成过程的结构示意图。

具体实施方式

如背景技术所述，现有的3D堆叠方式形成半导体器件的过程还有待改善。现结合具体的实施例进行分析说明。

图1是一实施例中半导体结构形成过程的结构示意图。

请参考图1，提供第一基底100；在第一基底100上形成器件层101，所述器件层101内具有器件结构102；在器件层101上形成介质结构103；在介质结构103内形成连接层104和伪连接层105，所述连接层104与器件结构102电连接。

接下来，提供第二基底，在第二基底上重复形成上述结构，将所述第一基底100和第二基底键合，使所述第一基底100上的连接层104和第二基底上的连接层一一对应连接。

所述半导体结构的形成过程中，所述连接层104和伪连接层105的形成方法包括：在介质结构内形成若干第一凹槽和第二凹槽，所述第一凹槽暴露出连接层104表面；在第一凹槽内、第二凹槽内和介质结构上形成连接材料层；平坦化所述连接材料层，直至暴露出介质结构表面，在第一凹槽内形成连接层104，在第二凹槽内形成伪连接层105。所述伪连接层105用于在平坦化连接材料层形成连接层104时，增加平坦化工艺的均匀性，使得形成的连接层104表面的平坦度较好，以便后续的键合。

所述连接层104用于电连接器件结构102，所述伪连接层105未连接器件结构，因此，本发明提供一种技术方案，使得伪连接层105能够利用起来，进一步增加半导体结构的器件集成度。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图10是本发明一实施例中半导体结构形成过程的结构示意图。

请参考图2，提供第一基底200，所述第一基底200包括相对的第一面和第二面。

所述第一基底200第一面上具有若干第一器件结构201和第一隔离层202，所述第一器件结构201位于所述第一隔离层202内。

所述第一器件结构201包括晶体管、二极管、三极管、电容、电感或导电结构等。

在本实施例中，所述第一基底200的材料包括硅。

请参考图3，在第一基底200第一面上形成第一介质结构203，所述第一介质结构203内具有平行排列的第一凹槽204和第二凹槽205。

在本实施例中，所述第一凹槽204暴露出部分第一器件结构201的顶部表面；所述第二凹槽205暴露出部分第一器件结构201的顶部表面。

在其他实施例中，所述第一凹槽暴露出部分第一器件结构的顶部表面；所述第二凹槽暴露出部分第一隔离层的顶部表面。

在本实施例中，所述第一凹槽204和第二凹槽205为大马士革结构，即所述第一凹槽204和第二凹槽205包括暴露出第一器件结构201的第一部分(未标示)，以及其余第一部分上且与第一部分贯通的第二部分(未标示)，所述第二部分在第一基底200表面的投影面积大于第一部分在第一基底200表面的投影面积。

在其他实施例中，所述第一凹槽的顶部面积和底部面积相等，所述第二凹槽的顶部面积和第二凹槽的底部面积相等。

所述第一凹槽204在第一基底200表面的投影图形为圆形、矩形或椭圆形；所述第二凹槽205在第一基底200表面的投影图形为圆形、矩形或椭圆形。

在本实施例中，所述第一凹槽204在第一基底200表面的投影图形为矩形；所述第二凹槽205在第一基底200表面的投影图形为矩形。

所述第一介质结构203的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

在本实施例中，所述第一介质结构203的材料包括氧化硅。

请参考图4，在第一凹槽204内形成第一连接层206，在第二凹槽205内形成第一电极层207。

所述第一连接层206和第一电极层207的形成方法包括：在第一凹槽204内、第二凹槽205内和第一介质结构203上形成连接材料层(未图示)；平坦化所述连接材料层，直至暴露出第一介质结构203表面，在第一凹槽204内形成第一连接层206，在第二凹槽205内形成第一电极层207。

所述第一电极层207的材料包括金属，所述第一连接层206的材料包括金属，所述金属材料包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。

所述第一电极层207的厚度范围为0.1微米～100微米。

在本实施例中，所述第一电极层207的厚度范围为0.5微米～5微米。

所述第一电极层207在第一基底200表面的投影图形为圆形、矩形或椭圆形；所述第一连接层206在第一基底200表面的投影图形为圆形、矩形或椭圆形。

在本实施例中，所述第一电极层207在第一基底200表面的投影图形为第一矩形；所述第一连接层206在第一基底200表面的投影图形为第一矩形。

所述第一矩形的边长范围为0.5微米～500微米。

在本实施例中，所述第一连接层206和第一电极层207分别与部分所述第一器件结构201电连接。

在其他实施例中，所述第一电极层能不与所述第一器件结构电连接，通过其他的连线方式与其他器件电连接。

请参考图5，提供第二基底300，所述第二基底300包括相对的第三面和第四面。

所述第二基底300第三面上具有若干第二器件结构301和第二隔离层302，所述第二器件结构301位于所述第二隔离层302内。

所述第二器件结构301包括晶体管、二极管、三极管、电容、电感或导电结构等。

在本实施例中，所述第二基底300的材料包括硅。

请参考图6，在第二基底300第三面上形成第二介质结构303，所述第二介质结构303内具有平行排列的第三凹槽304和第四凹槽305。

在本实施例中，所述第三凹槽304暴露出部分第二器件结构301的顶部表面；所述第四凹槽305暴露出部分第二器件结构301的顶部表面。

在其他实施例中，所述第三凹槽暴露出部分第二器件结构的顶部表面；所述第四凹槽暴露出部分第二隔离层的顶部表面。

在本实施例中，所述第三凹槽304和第四凹槽305为大马士革结构，即所述第三凹槽304和第四凹槽305包括暴露出第二器件结构301的第一部分(未标示)，以及其余第一部分上且与第一部分贯通的第二部分(未标示)，所述第二部分在第二基底300表面的投影面积大于第一部分在第二基底300表面的投影面积。

在其他实施例中，所述第三凹槽的顶部面积和底部面积相等，所述第二凹槽的顶部面积和第四凹槽的底部面积相等。

所述第三凹槽304在第二基底300表面的投影图形为圆形、矩形或椭圆形；所述第四凹槽305在第二基底300表面的投影图形为圆形、矩形或椭圆形。

在本实施例中，所述第三凹槽304在第二基底300表面的投影图形为矩形；所述第四凹槽305在第二基底300表面的投影图形为矩形。

所述矩形的边长范围为

所述第二介质结构303的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

在本实施例中，所述第二介质结构303的材料包括氧化硅。

接下来，在第三凹槽304内形成第二连接层，在第四凹槽305内形成第二电极层。所述第二连接层和第二电极层的形成过程请参考图7和图8。

请参考图7，在所述第三凹槽304内形成第二连接层306，在第四凹槽305内形成初始第二电极层307。

所述第二连接层306和初始第二电极层307的形成方法包括：在第三凹槽304内、第四凹槽305内和第二介质结构303上形成连接材料层(未图示)；平坦化所述连接材料层，直至暴露出第二介质结构303表面，在所述第三凹槽304内形成第二连接层306，在第四凹槽305内形成初始第二电极层307。

所述初始第二电极层307的材料包括金属，所述第二连接层306的材料包括金属，所述金属材料包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。

所述第二连接层306在第二基底300表面的投影图形为圆形、矩形或椭圆形。

在本实施例中，所述第二连接层306在第二基底300表面的投影图形为第二矩形。

在本实施例中，所述第二矩形的边长与第一矩形的边长相等。

在其他实施例中，所述第二矩形的边长大于第一矩形的边长范围为0.1微米～100微米；或者所述第二矩形的边长小于第一矩形的边长范围为0.1微米～100微米。

请参考图8，回刻蚀所述初始第二电极层307，形成所述第二电极层308，所述第二电极层308的顶部平面低于所述第二介质结构303顶部表面。

回刻蚀所述初始第二电极层307，形成所述第二电极层308的方法包括：在初始第二电极层307上、第二连接层306上和第二介质结构303上形成图形化层(未图示)，所述图形化层暴露出初始第二电极层307表面；以所述图形化层为掩膜刻蚀所述初始第二电极层307，直至暴露出部分所述四凹槽305侧壁表面，形成所述第二电极层308。

所述第二电极层308的厚度范围为0.1微米～100微米。

在本实施例中，所述第二电极层308的厚度范围为0.5微米～5微米。

所述第二电极层308在第二基底300表面的投影图形为圆形、矩形或椭圆形。

在本实施例中，所述第二电极层308在第二基底300表面的投影图形为矩形。

在本实施例中，所述第二连接层306和第二电极层308分别与部分所述第二器件结构301电连接。

在其他实施例中，所述第二电极层能不与所述第二器件结构电连接，通过其他的连线方式与其他器件电连接。

请参考图9，在第二电极层308表面形成介电层309。

所述介电层309的形成方法包括：在第二电极层308表面、第二连接层306表面和第二介质结构303表面形成介电材料层(未图示)；平坦化所述介电材料层，直至暴露出第二连接层306表面，在第二电极层308表面形成介电层309。

形成介电材料层的工艺包括原子层沉积工艺或化学气相沉积工艺。

所述介电层309的厚度范围为：10A～10000A。

所述介电层309的材料包括：氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合

请参考图10，键合所述第一基底200的第一面和第二基底300的第三面，所述第一连接层206和第二连接层306一一对应连接，所述第一电极层207和介电层309一一对应连接。

键合所述第一基底200和第二基底300的方法包括：将所述第一基底200的第一面与所述第二基底300的第三面贴合，所述第一连接层206和第二连接层306一一对应，所述第一电极层207和第二电极层308表面的介电层309一一对应；对所述第一基底200和第二基底300进行热处理，使所述第一连接层206和第二连接层306键合，使所述第一电极层207和第二电极层308表面的介电层309贴合，使所述第一介质结构203和第二介质结构303键合。

所述第一电极层207、第二电极层308和介电层309构成电容结构。

所述方法使得所述第一电极层207和第二电极层308利用率得以提升，增加了器件的集成度，也简化了单独制作电容结构的工艺流程。

相应地，本发明实施例还提供一种半导体结构，请继续参考图10，包括：

第一基底200，所述第一基底200包括相对的第一面和第二面；

位于第一面上的第一介质结构203，所述第一介质结构203内具有平行排列的第一凹槽和第二凹槽；

位于第一凹槽内的第一连接层206，位于第二凹槽内的第一电极层207；

与第一基底200第一面键合的第二基底300，所述第二基底300包括相对的第三面和第四面，所述第二基底300的第三面与第一基底200的第一面相向键合；

位于第二基底300第三面上的第二介质结构303，所述第二介质结构303内具有平行排列的第三凹槽和第四凹槽；

位于第三凹槽内的第二连接层306，所述第二连接层306与第一连接层206一一对应连接；

位于第四凹槽内的第二电极层308，所述第二电极层308表面具有介电层309，所述第一电极层207和介电层309一一对应连接，所述第一电极层207、第二电极层308和介电层309构成电容结构。

在本实施例中，所述介电层309的顶部表面与第二介质结构303表面齐平，所述介电层309的顶部表面与第二连接层306表面齐平。

在本实施例中，所述第一连接层206的表面与第一介质结构203表面齐平。

在本实施例中，所述介电层309的厚度范围为：10A～10000A。

在本实施例中，所述第一连接层206的材料包括金属，所述第二连接层306的材料包括金属，所述第一电极层207的材料包括金属，所述第二电极层308的材料包括金属，所述金属材料包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。

在本实施例中，所述介电层309的材料包括：氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

在本实施例中，所述第一基底200第一面上具有若干第一器件结构201，所述第一连接层206和第一电极层207分别与部分所述第一器件结构201电连接。

在本实施例中，所述第二基底300第三面上具有若干第二器件结构301，所述第二连接层306和第二电极层308分别与部分所述第二器件结构301电连接。

在本实施例中，所述第一电极层207的厚度范围为0.1微米～100微米；所述第二电极层308的厚度范围为0.1微米～100微米。

在本实施例中，所述第一电极层207在第一基底200表面的投影图形为圆形、矩形或椭圆形；所述第二电极层308在第二基底300表面的投影图形为圆形、矩形或椭圆形。

图11至图17是本发明另一实施例中半导体结构形成过程的结构示意图。

请参考图11、图12和图13，图11为图12和图13的俯视图，图12为图11沿剖面线AA1方向的剖面结构示意图，图13为图11沿剖面线BB1方向的剖面结构示意图，图12是在图2基础上的示意图，在第一基底200第一面上形成第一介质结构203，所述第一介质结构203内具有平行排列的第一凹槽404和第二凹槽405，所述第一介质结构201内还具有若干第五凹槽406，若干所述第五凹槽406连通相邻的第二凹槽405。

所述第一凹槽404和第二凹槽405的具体描述请参考图3，在此不再赘述。

请参考图14、图15和图16，图14为图15和图16的俯视图，图15为图14沿剖面线AA1方向的剖面结构示意图，图16为图14沿剖面线BB1方向的剖面结构示意图，在第一凹槽404内形成第一连接层407，在第二凹槽405内形成第一电极层408，在第五凹槽406内形成第一金属层409，若干所述第一电极层408通过所述第一金属层409相连通。

所述第一连接层407、第一电极层408和第一金属层409同时形成，所述第一连接层407、第一电极层408和第一金属层409的具体形成过程请参考图4，在此不再赘述。

若干所述第一金属层409和若干所述第一电极层408相连通构成电感结构。

在本实施例中，若干所述第一金属层409和若干所述第一电极层408在第一基底200上的投影图形为环形或矩形。

请参考图17，提供如图7所述的第二基底300，键合所述第一基底200的第一面和第二基底300的第三面，所述第一连接层407和第二连接层306一一对应连接，所述第一电极层408和初始第二电极层307一一对应连接。

键合所述第一基底200的第一面和第二基底300的第三面的具体过程请参考图10，在此不再赘述。

所述初始第二电极层307表面不具有介电层，所述第一电极层408和初始第二电极层307一一对应连接，形成电感结构。使得所述第一电极层408和初始第二电极层307的利用率得以提升，增加了器件的集成度，也简化了单独制作电感结构的工艺流程。

相应地，本发明实施例还提供一种半导体结构，请继续参考图17，图17中的半导体结构与图10中的半导体结构的区别在于：

在本实施例中，所述初始第二电极层307表面不具有介电层，所述初始第二电极层307与第一电极层408一一对应连接，

在本实施例中，所述第一介质结构203内还具有若干第五凹槽，若干所述第五凹槽连通相邻的第二凹槽；位于第五凹槽内的第一金属层409，若干所述第一电极层408通过所述第一金属层409相连通，所述第一电极层408、初始第二电极层307和第一金属层409构成电感结构。

在本实施例中，若干所述第一金属层409和若干所述第一电极层408在第一基底200上的投影图形为环形或矩形。

图18至图21是本发明另一实施例中半导体结构形成过程的结构示意图。

请参考图18、图19和图20，图18为图19和图20的俯视图，图19为图18沿剖面线CC1方向的剖面结构示意图，图20为图18沿剖面线DD1方向的剖面结构示意图，图19为在图5基础上的结构示意图，在第二基底300第三面上形成第二介质结构303，所述第二介质结构303内具有平行排列的第三凹槽(未图示)和第四凹槽(未图示)，所述第二介质结构303内还具有若干第六凹槽(未图示)，若干所述第六凹槽连通相邻的第四凹槽；在第三凹槽内形成第二连接层507，在第四凹槽内形成第二电极层508，在第六凹槽内形成第二金属层509。

所述第二连接层507、第二电极层508和第二金属层509同时形成，所述第二连接层507、第二电极层508和第二金属层509的具体形成过程请参考图6和图7，在此不再赘述。

若干所述第二金属层509和若干所述第二电极层508相连通构成电感结构。

在本实施例中，若干所述第二金属层509和若干所述第二电极层508在第二基底300上的投影图形为环形或矩形。

请参考图21，提供如图14至图16所述的第一基底200，键合所述第一基底200的第一面和第二基底300的第三面，所述第一连接层407和第二连接层507一一对应连接，所述第一电极层408和第二电极层508一一对应连接，所述第一金属层409和第二金属层509一一对应连接。

键合所述第一基底200的第一面和第二基底300的第三面的具体过程请参考图10，在此不再赘述。

若干所述第一金属层409和若干所述第一电极层408相连通构成一层电感结构，若干所述第二金属层509和若干所述第二电极层508相连通构成一层电感结构，所述第一电极层408和第二电极层508一一对应连接，所述第一金属层409和第二金属层509一一对应连接，使得若干所述第一金属层409和若干所述第一电极层408与对应的若干第二金属层509和若干所述第二电极层508构成两层电感结构，使得电感结构的面积进一步提升。

相应地，本发明实施例还提供一种半导体结构，请继续参考图21，图21中的半导体结构与图10中的半导体结构的区别在于：

在本实施例中，所述第二电极层508表面不具有介电层，所述第二电极层508与第一电极层408一一对应连接，

在本实施例中，所述第一介质结构203内还具有若干第五凹槽，若干所述第五凹槽连通相邻的第二凹槽；位于第五凹槽内的第一金属层409，若干所述第一电极层408通过所述第一金属层409相连通，所述第一电极层408和第一金属层409构成电感结构。

在本实施例中，若干所述第一金属层409和若干所述第一电极层408在第一基底200上的投影图形为环形或矩形。

在本实施例中，所述第二介质结构303内还具有若干第六凹槽，若干所述第六凹槽连通相邻的第四凹槽；位于第六凹槽内的第二金属层509，若干所述第二电极层508通过所述第二金属层509相连通，所述第一金属层409和第二金属509一一对应连接，所述第二电极层508、第二金属层509、第一电极层408和第一金属层409构成电感结构。

在本实施例中，若干所述第二金属层509和若干所述第二电极层508在第二基底300上的投影图形为环形或矩形。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (23)

1.一种半导体结构，其特征在于，包括：

第一基底，所述第一基底包括相对的第一面和第二面；

位于第一面上的第一介质结构，所述第一介质结构内具有平行排列的第一凹槽和第二凹槽；

位于第一凹槽内的第一连接层，位于第二凹槽内的第一电极层；

与第一基底第一面键合的第二基底，所述第二基底包括相对的第三面和第四面，所述第二基底的第三面与第一基底的第一面相向键合；

位于第三面上的第二介质结构，所述第二介质结构内具有平行排列的第三凹槽和第四凹槽；

位于第三凹槽内的第二连接层，所述第二连接层与第一连接层一一对应连接；

位于第四凹槽内的第二电极层，所述第二电极层表面具有介电层，所述第一电极层和介电层一一对应连接，所述第一电极层、第二电极层和介电层构成电容结构；

或者，所述第二电极层表面不具有介电层，所述第一电极层和第二电极层一一对应连接。

2.如权利要求1所述的半导体结构，其特征在于，所述第二电极层表面具有介电层；所述介电层的顶部表面与第二介质结构表面齐平，所述介电层的顶部表面与第二连接层表面齐平。

3.如权利要求1所述的半导体结构，其特征在于，所述第一连接层的表面与第一介质结构表面齐平。

4.如权利要求1所述的半导体结构，其特征在于，所述介电层的厚度范围为：10A～10000A。

5.如权利要求1所述的半导体结构，其特征在于，所述第一连接层的材料包括金属，所述第二连接层的材料包括金属，所述第一电极层的材料包括金属，所述第二电极层的材料包括金属，所述金属材料包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。

6.如权利要求1所述的半导体结构，其特征在于，所述介电层的材料包括：氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

7.如权利要求1所述的半导体结构，其特征在于，所述第二电极层表面不具有介电层；所述第一介质结构内还具有若干第五凹槽，若干所述第五凹槽连通相邻的第二凹槽；位于第五凹槽内的第一金属层，若干所述第一电极层通过所述第一金属层相连通，所述第二电极层、第一电极层和第一金属层构成电感结构。

8.如权利要求7所述的半导体结构，其特征在于，若干所述第一金属层和若干所述第一电极层在第一基底上的投影图形为环形或矩形。

9.如权利要求7所述的半导体结构，其特征在于，所述第二介质结构内还具有若干第六凹槽，若干所述第六凹槽连通相邻的第四凹槽；位于第六凹槽内的第二金属层，若干所述第二电极层通过所述第二金属层相连通，所述第一金属层和第二金属层一一对应连接，所述第二电极层、第二金属层、第一电极层和第一金属层构成电感结构。

10.如权利要求9所述的半导体结构，其特征在于，若干所述第二金属层和若干所述第二电极层在第二基底上的投影图形为环形或矩形。

11.如权利要求1所述的半导体结构，其特征在于，所述第一基底第一面上具有若干第一器件结构，所述第一连接层和第一电极层分别与部分所述第一器件结构电连接。

12.如权利要求1所述的半导体结构，其特征在于，所述第二基底第三面上具有若干第二器件结构，所述第二连接层和第二电极层分别与部分所述第二器件结构电连接。

13.如权利要求1所述的半导体结构，其特征在于，所述第一电极层的厚度范围为0.1微米～100微米；所述第二电极层的厚度范围为0.1微米～100微米。

14.如权利要求1所述的半导体结构，其特征在于，所述第一电极层在第一基底表面的投影图形为圆形、矩形或椭圆形；所述第二电极层在第二基底表面的投影图形为圆形、矩形或椭圆形。

15.一种半导体结构的形成方法，其特征在于，包括：

提供第一基底，所述第一基底包括相对的第一面和第二面；

在第一面上形成第一介质结构，所述第一介质结构内具有平行排列的第一凹槽和第二凹槽；

在第一凹槽内形成第一连接层，在第二凹槽内形成第一电极层；

提供第二基底，所述第二基底包括相对的第三面和第四面；

在第三面上形成第二介质结构，所述第二介质结构内具有平行排列的第三凹槽和第四凹槽；

在第三凹槽内形成第二连接层，在第四凹槽内形成第二电极层；

在第二电极层表面形成介电层；

键合所述第一基底的第一面和第二基底的第三面，所述第一连接层和第二连接层一一对应连接，所述第一电极层和介电层一一对应连接；

或者，在第二电极层表面不形成所述介电层，所述第一电极层和第二电极层一一对应连接。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一连接层和第二连接层一一对应连接，所述第一电极层和介电层一一对应连接；所述第二连接层、第二电极层和介电层的形成方法包括：在第三凹槽内、第四凹槽内和第二介质结构上形成连接材料层；平坦化所述连接材料层，直至暴露出第二介质结构表面，在所述第三凹槽内形成第二连接层，在第四凹槽内形成初始第二电极层；回刻蚀所述初始第二电极层，形成所述第二电极层，所述第二电极层的顶部平面低于所述第二介质结构顶部表面；在第二电极层表面、第二连接层表面和第二介质结构表面形成介电材料层；平坦化所述介电材料层，直至暴露出第二连接层表面，在第二电极层表面形成介电层。

17.如权利要求16所述的半导体结构的形成方法，其特征在于，回刻蚀所述初始第二电极层，形成所述第二电极层的方法包括：在初始第二电极层上、第二连接层上和第二介质结构上形成图形化层，所述图形化层暴露出初始第二电极层表面；以所述图形化层为掩膜刻蚀所述初始第二电极层，直至暴露出部分所述四凹槽侧壁表面，形成所述第二电极层。

18.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一连接层和第一电极层的形成方法包括：在第一凹槽内、第二凹槽内和第一介质结构上形成连接材料层；平坦化所述连接材料层，直至暴露出第一介质结构表面，在第一凹槽内形成第一连接层，在第二凹槽内形成第一电极层。

19.如权利要求16所述的半导体结构的形成方法，其特征在于，键合所述第一基底和第二基底的方法包括：将所述第一基底的第一面与所述第二基底的第三面贴合，所述第一连接层和第二连接层一一对应，所述第一电极层和第二电极层表面的介电层一一对应；对所述第一基底和第二基底进行热处理，使所述第一连接层和第二连接层键合，使所述第一电极层和第二电极层表面的介电层贴合，使所述第一介质结构和第二介质结构键合。

20.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一电极层和第二电极层一一对应连接；所述第一介质结构内还具有若干第五凹槽，若干所述第五凹槽连通相邻的第二凹槽；在第二凹槽内形成第一电极层的同时，还包括：在第五凹槽内形成第一金属层，若干所述第一电极层通过所述第一金属层相连通，若干所述第一金属层和若干所述第一电极层在第一基底上的投影图形为环形或矩形。

21.如权利要求20所述的半导体结构的形成方法，其特征在于，所述第二介质结构内还具有若干第六凹槽，若干所述第六凹槽连通相邻的第四凹槽；在第四凹槽内形成第二电极层的同时，还包括：在第六凹槽内形成第二金属层，若干所述第二电极层通过所述第二金属层相连通，若干所述第二金属层和若干所述第二电极层在第二基底上的投影图形为环形或矩形，所述第一金属层和第二金属层一一对应连接。

22.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一基底第一面上具有若干第一器件结构，所述第一连接层和第一电极层分别与部分所述第一器件结构电连接。

23.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二基底第三面上具有若干第二器件结构，所述第二连接层和第二电极层分别与部分所述第二器件结构电连接。

Images