CN113990942A - 圆形对称结构的ldmos器件及其制备方法 - Google Patents
圆形对称结构的ldmos器件及其制备方法 Download PDFInfo
- Publication number
- CN113990942A CN113990942A CN202111623306.9A CN202111623306A CN113990942A CN 113990942 A CN113990942 A CN 113990942A CN 202111623306 A CN202111623306 A CN 202111623306A CN 113990942 A CN113990942 A CN 113990942A
- Authority
- CN
- China
- Prior art keywords
- region
- area
- substrate
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 210000000746 body region Anatomy 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 238000002955 isolation Methods 0.000 claims description 30
- 238000001259 photo etching Methods 0.000 claims description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种圆形对称结构的LDMOS器件及其制备方法，包括：衬底、栅介质层和栅电极；衬底上划分有第一区域，第一区域形成有高压阱区；第一区域包括第二区域和第三区域；第二区域形成有体区，第三区域形成有漂移区，漂移区和体区位于高压阱区内；第二区域包括第四区域和第五区域，第四区域经离子注入形成源区；第三区域包括第六区域和第七区域；第七区域经离子注入形成漏区；栅介质层形成在第五区域和第六区域上方；栅介质层包括薄氧区和场氧区；场氧区表面划分有第八区域；栅电极设置在第八区域与薄氧区上。采用中心对称布局，消除工艺梯度误差，提升量产工艺的良率、均匀性和一致性；采用圆形场板结构，提升器件的击穿电压和可靠性。
Description
技术领域
本发明涉及半导体集成电路技术领域，具体地涉及一种圆形对称结构的LDMOS器件以及一种圆形对称结构的LDMOS器件的制备方法。
背景技术
MOSFET作为一种功率开关器件，具有功耗低、速度快、驱动简单等优点，被广泛地使用在功率集成电路中。在半导体行业中，MOSFET占有相当大的市场份额，2011年国内市场仅功率MOS就占了近30%的市场份额。由于横向功率MOS的源漏栅极都处于器件的表面，使得它易于和其它器件或电路集成在一块芯片上面。这是横向功率器件相对于纵向功率器件所拥有的最大的优势。
数字电路或者模拟电路中的MOSFET由于不需要承受大的耐压，一般就直接在衬底材料上面注入源漏掺杂，然后再淀积栅电极。这种MOSFET的栅可以做得非常短，以得到最佳的器件性能。然而，对于一个功率MOS器件而言，耐压是它必须考虑的问题。过短的沟道长度使得MOSFET在关态漏端加大电压时容易发生源漏耗尽穿通，器件耐压非常低。为了增加器件的耐压，就需要增加沟道的长度。这种做法虽然增加了MOSFET的耐压，但是也带来了诸多问题。
LDMOS是基于LDD的思想发展起来的一种横向功率MOS器件。在制造LDMOS的工艺过程中，源极掺的磷与沟道区掺的硼是依次先扩散入同一个窗口的，然后再推结。由于硼在硅内的扩散系数比磷的大，这样经过同样的扩散时间，硼的扩散距离比磷的大，也就在一次扩散过程中同时形成了源接触区和沟道两个部分。工程中可以通过控制扩散的时间来控制硼与磷的扩散距离差，这也就控制了沟道的长度。在同一窗口同时进行两种杂质的扩散，这也就成为了LDMOS的名字的由来。双扩散的工艺特点使得LDMOS在不需要高精度光刻工艺的同时仍然能做出很短的沟道，使得LDMOS的跨导、频率等性能有很大的提高。此外因其是横向器件的缘故，易于集成，所以LDMOS被广泛地运用在功率集成电路上面，尤其是低功耗和高频电路。
现代功率器件大都采用浅平面结构，典型的结深为5μm左右。在这种非常浅的结深下，如果没有相应的终端保护措施，器件的耐压将会比理想平行平面结的耐压低很多。场板技术是一种简便易行的改善功率器件电场分布从而提升其耐压和导通电阻特性的技术。
由于场板末端的边端电场效应非常显著，为了优化器件的耐压性，除了优化场板的长度以外，还需要优化场板下方的氧化层厚度，主结上方的氧化层应做得比较薄，从而使主结处的表面电场峰值降低，而场板末端下方的氧化层厚度应该做得厚一些，那样场板末端的电场峰值不至于太大。这样的场板的制造工艺明显偏复杂。
发明内容
本发明实施方式的目的是提供一种圆形对称结构的LDMOS器件及其制备方法，采用闭合的圆环状栅电极作为“场板”，降低方形场板带来的边端电场效应，采用中心对称布局，消除工艺梯度误差，提升量产工艺良率。
为了实现上述目的，本发明第一方面提供一种圆形对称结构的LDMOS器件，所述LDMOS器件包括：衬底、栅介质层和栅电极；
所述衬底上划分有圆形第一区域，所述第一区域经离子注入形成有高压阱区；所述第一区域包括位于中心的圆形第二区域和环绕在所述第二区域外围的环状第三区域；所述第二区域经离子注入形成有体区，所述第三区域经离子注入形成有漂移区，所述漂移区和所述体区位于所述高压阱区内；所述第二区域包括圆形第四区域和环绕在所述第四区域外围的环状第五区域，所述第四区域经离子注入形成有源区，所述源区位于所述体区内；所述第三区域包括同心环状的第六区域和第七区域，所述第六区域和第七区域依次环绕在所述第五区域外围；所述第七区域经离子注入形成有漏区，所述漏区位于所述漂移区内；
所述栅介质层形成在所述第五区域和所述第六区域上方；所述栅介质层包括同心环状的薄氧区和场氧区，所述场氧区环绕在所述薄氧区外围；所述场氧区表面划分有环状的第八区域；所述栅电极设置在所述第八区域与所述薄氧区上；
所述第一区域、第二区域、第三区域、第四区域、第五区域、第六区域、第七区域、第八区域、栅介质层和栅电极具有共同的中心对称点。环形栅电极延伸至场氧区充当场板，圆形场板覆盖场氧化物的部分区域，对漂移区表面电场进行调控，且圆形场板的边端电荷聚集效应弱于方形场板，从而有效降低LDMOS器件边端电场，提升器件击穿电压和可靠性。
进一步地，所述第一区域还包括同心环状的第九区域和第十区域，所述第九区域环绕在所述第七区域外围，所述第十区域环绕在所述第九区域外围；所述第九区域形成有第一浅沟槽隔离区；所述第十区域经离子注入形成有第一保护环，所述第一浅沟槽隔离区、所述第一保护环与栅电极具有共同的中心对称点。
进一步地，所述衬底表面还划分有环状的第十一区域和第十二区域，所述第十一区域环绕在所述第十区域外围，所述第十二区域环绕在第十一区域外围；所述第十一区域形成有第二浅沟槽隔离区；所述第十二区域经离子注入形成有第二保护环，所述第二浅沟槽隔离区、所述第二保护环与栅电极具有共同的中心对称点。
进一步地，所述衬底为第一导电类型的衬底，所述第二保护环为第一导电类型的保护环，所述体区为第一导电类型的体区；
所述高压阱区为第二导电类型的阱区，所述漂移区为第二导电类型的漂移区，所述源区为第二导电类型的源区，所述漏区为第二导电类型的漏区；所述第一保护环为第二导电类型的保护环。
可选的，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
本发明第二方面提供一种圆形对称结构的LDMOS器件的制备方法，所述制备方法包括：
S1：在衬底表面光刻形成圆形第一区域，在所述第一区域注入第二导电类型的离子，形成高压阱区；
S2：图案化所述衬底，形成第一沟槽和第二沟槽，在第一沟槽和第二沟槽中填充沉积氧化物，形成第一浅沟槽隔离区和第二浅沟槽隔离区；
S3：在衬底表面光刻形成场氧区对应的区域，在场氧区对应的区域表面生长二氧化硅，得到场氧区；
S4：在衬底表面光刻形成漂移区对应的第三区域，在所述第三区域注入第二导电类型的离子，形成漂移区；
S5：在衬底表面光刻形成体区对应的第二区域，在所述第二区域注入第一导电类型的离子，形成体区；
S6：在衬底表面生长二氧化硅，采用刻蚀工艺图案化二氧化硅作为栅介质，得到薄氧区；
S7：在衬底及场氧区和薄氧区表面生长多晶硅栅，图案化所述多晶硅栅，得到环状栅电极；
S8：在衬底表面光刻形成圆形第四区域和环状第七区域，在所述第四区域注入第二导电类型的离子，形成源区；在所述第七区域注入第二导电类型的离子，形成漏区；
所述第一区域、高压阱区、第一浅沟槽隔离区、第二浅沟槽隔离区、场氧区、薄氧区、漂移区、体区、源区、漏区以及栅电极具有共同的中心对称点。通过上述方法制备的LDMOS器件采用闭合的圆环状栅电极作为“场板”，降低方形场板带来的边端电场效应。器件的体区、漂移区、源区、场氧区、薄氧区、栅电极、漏区等都是中心对称结构，能够有效消除工艺梯度误差。
进一步地，所述制备方法还包括：
S9：在衬底表面光刻形成环状的第十区域，在所述第十区域注入第二导电类型的离子，形成第一保护环；
S10：在衬底表面光刻形成环状的第十二区域，在所述第十二区域注入第一导电类型的离子，形成第二保护环，所述第一保护环和第二保护环与栅电极具有共同的中心对称点。
进一步地，所述第一区域、第二区域、第三区域、第四区域、第七区域、第十区域以及第十一区域在注入离子后需要在氮气氛围中退火。
进一步地，所述在场氧区对应的区域表面生长二氧化硅或者在薄氧区对应的区域生长二氧化硅，包括：在1050℃条件下，在O2和HCL的气氛下生长二氧化硅。
可选的，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
通过上述技术方案，在LDMOS器件中采用闭合的圆环状栅电极作为“场板”，降低方形场板带来的边端效应，提升器件击穿电压；采用中心对称布局，消除工艺梯度误差，有助于提升量产工艺的器件一致性、均匀性。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明一种实施方式提供的圆形对称结构的LDMOS器件结构示意图；
图2是本发明一种实施方式提供的圆形对称结构的LDMOS器件俯视图；
图3是本发明一种实施方式提供的圆形对称结构的LDMOS器件剖视图；
图4是本发明一种实施方式提供的圆形对称结构的LDMOS器件制备方法流程图；
图5A-5C是本发明一种实施方式提供的圆形对称对称结构的LDMOS器件制备过程示意图。
附图标记说明
1-衬底，2-高压阱区，3-体区，4-漂移区，5-栅电极，6-源区，7-漏区，8-栅介质层，801-薄氧区，802-场氧区，9-第二保护环，10-第一保护环，11-第一浅沟槽隔离区，12-第二浅沟槽隔离区。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图1-图3所示，所述LDMOS器件包括：衬底1、栅介质层8和栅电极5；
所述衬底1上划分有圆形第一区域，所述第一区域经离子注入形成有高压阱区2；所述第一区域包括位于中心的圆形第二区域和环绕在所述第二区域外围的环状第三区域；所述第二区域经离子注入形成有体区3，所述第三区域经离子注入形成有漂移区4，所述漂移区4和所述体区3位于所述高压阱区2内；所述第二区域包括圆形第四区域和环绕在所述第四区域外围的环状第五区域，所述第四区域经离子注入形成有源区6，所述源区6位于所述体区3内；所述第三区域包括同心环状的第六区域和第七区域，所述第六区域和第七区域依次环绕在所述第五区域外围；所述第七区域经离子注入形成有漏区7，所述漏区7位于所述漂移区4内；
所述栅介质层8形成在所述第五区域和所述第六区域上方；所述栅介质层8包括同心环状的薄氧区801和场氧区802，所述场氧区802环绕在所述薄氧区801外围；所述场氧区802表面划分有环状的第八区域；所述栅电极5设置在所述第八区域与所述薄氧区801上；
所述第一区域、第二区域、第三区域、第四区域、第五区域、第六区域、第七区域、第八区域、栅介质层8和栅电极5具有共同的中心对称点。环形栅电极延伸至场氧区充当场板，圆形场板覆盖场氧化物的部分区域，对漂移区表面电场进行调控，且圆形场板的边端电荷聚集效应弱于方形场板，从而有效降低LDMOS器件边端电场，提升器件击穿电压和可靠性。
在本申请的一个实施例中，通过从第一区域注入第二导电类型的离子，形成了由表面向内延伸的高压阱区2。同样的，通过从第二区域注入第一导电类型的离子，形成了由表面向内延伸的体区3；通过从第三区域注入第二导电类型的离子，形成了由表面向内延伸的漂移区4；通过从第四区域注入第二导电类型的离子，形成了由表面向内延伸的源区6；通过从第七区域注入第二导电类型的离子，形成了由表面向内延伸的漏区7；通过改变注入深度从而使得漂移区4和体区3位于高压阱区2内，漏区7位于漂移区4内，源区6位于体区3内。
在一些实施例中，所述第一区域还包括同心环状的第九区域和第十区域，所述第九区域环绕在所述第七区域外围，所述第十区域环绕在所述第九区域外围；所述第九区域形成有第一浅沟槽隔离区11；所述第十区域经离子注入形成有第一保护环10。在本实施例中，通过从第十区域注入第二导电类型的离子，形成了由表面向内延伸的第一保护环10，所述第一浅沟槽隔离区11、所述第一保护环10与栅电极5具有共同的中心对称点。第一浅沟槽隔离区11通过在第九区域采用刻蚀硅工艺，形成沟槽，然后在槽中填充沉积氧化物形成。
在一些实施例中，所述衬底1表面还划分有环状的第十一区域和第十二区域，所述第十一区域环绕在所述第十区域外围，所述第十二区域环绕在第十一区域外围；所述第十一区域形成有第二浅沟槽隔离区12；所述第十二区域经离子注入形成有第二保护环9。在本实施例中，通过从第十二区域注入第一导电类型的离子，形成了由表面向内延伸的第二保护环9，所述第二浅沟槽隔离区12、所述第二保护环9与栅电极5具有共同的中心对称点。第二浅沟槽隔离区12通过在第十一区域采用刻蚀硅工艺，形成沟槽，然后在槽中填充沉积氧化物形成。
在本实施例中，所述衬底1为第一导电类型的衬底，所述第二保护环9为第一导电类型的保护环，所述体区3为第一导电类型的体区；
所述高压阱区2为第二导电类型的阱区，所述漂移区4为第二导电类型的漂移区，所述源区6为第二导电类型的源区，所述漏区7为第二导电类型的漏区；所述第一保护环10为第二导电类型的保护环。
在一些实施例中，所述第一导电类型为N型，所述第二导电类型为P型。在其他一些实施例中，所述第一导电类型为P型，所述第二导电类型为N型。
图4是本发明一种实施方式提供的圆形对称结构的LDMOS器件制备方法流程图，如图4所示，所述制备方法包括：
S1：在衬底1表面光刻形成圆形的第一区域，在所述第一区域注入第二导电类型的离子，形成高压阱区2。具体包括：
S101：在衬底1表面涂布光刻胶；
S102：光照显影，在衬底1表面形成未被光刻胶覆盖的圆形第一区域的图案；
S103：在第一区域注入第二导电类型的离子；
S104：在氮气氛围中退火，促进第二导电类型的离子有效扩散；
S105：去除其余的光刻胶，得到具有高压阱区2的衬底1，如图5A所示。
S2：图案化所述衬底1，形成第一沟槽和第二沟槽，在第一沟槽和第二沟槽中填充沉积氧化物，形成第一浅沟槽隔离区11和第二浅沟槽隔离区12，具体包括：
S201：在衬底1表面涂布光刻胶；
S202：光照显影，在衬底1表面形成未被光刻胶覆盖的第九区域和第十一区域；
S203：刻蚀，在第九区域形成第一沟槽，在第十一区域形成第二沟槽；
S204：在第一沟槽和第二沟槽中填充沉积氧化物，之后在氮气氛围中退火60min，采用CMP研磨工艺对STI表面进行研磨，形成第一浅沟槽隔离区11和第二浅沟槽隔离区12，如图5B所示。
S3：在衬底1表面光刻形成场氧区对应的区域，在场氧区对应的区域表面生长二氧化硅，得到场氧区802；
S4：在衬底1表面光刻形成漂移区对应的第三区域，在所述第三区域注入第二导电类型的离子，形成漂移区4；
S5：在衬底1表面光刻形成体区对应的第二区域，在所述第二区域注入第一导电类型的离子，形成体区3；
S6：在衬底1表面生长二氧化硅，采用刻蚀工艺图案化二氧化硅作为栅介质，得到薄氧区801；
S7：在衬底1及场氧区802和薄氧区801表面生长多晶硅栅，图案化所述多晶硅栅，得到环状栅电极5，如图5C所示；
S8：在衬底1表面光刻形成圆形第四区域和环状第七区域，在所述第四区域注入第二导电类型的离子，形成源区6；在所述第七区域注入第二导电类型的离子，形成漏区7；
所述第一区域、高压阱区2、第一浅沟槽隔离区11、第二浅沟槽隔离区12、场氧区802、薄氧区801、漂移区4、体区3、源区6、漏区7以及栅电极5具有共同的中心对称点。通过上述方法制备的LDMOS器件采用闭合的圆环状栅电极5作为“场板”，降低方形场板带来的边端效应。器件的体区3、漂移区4、源区6、场氧区802、薄氧区801、栅电极5、漏区7等都是中心对称结构，能够有效消除工艺梯度误差。
在本申请中，采用热氧化生长工艺生长二氧化硅，具体为：在1050℃条件下，在O2和HCL的气氛下生长二氧化硅。
在本申请的一些实施例中，形成漂移区4和形成体区3可以在先后完成离子注入后在同时进行退火，节约退火工艺流程。同理，源区6和漏区7也可以同时进行退火。
在本申请的一些实施例中，所述第一导电类型为N型，所述第二导电类型为P型。在其他一些实施例中所述第一导电类型为P型，所述第二导电类型为N型。
在本申请中N型离子可以是磷离子，P型离子可以是硼离子。
需要说明的是，在进行离子注入形成源区6和漏区7的制备步骤中，源区6和漏区7注入的N型离子还可以是砷离子。
在其他一些实施例中，所述制备方法还包括：
S9：在衬底1表面光刻形成环状的第十区域，在所述第十区域注入第一导电类型的离子，形成第一保护环10；
S10：在衬底1表面光刻形成环状的第十二区域，在所述第十二区域注入第二导电类型的离子，形成第二保护环9，所述第一保护环10和第二保护环9与栅电极5具有共同的中心对称点。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。
Claims (10)
1.一种圆形对称结构的LDMOS器件，其特征在于，所述LDMOS器件包括：衬底（1）、栅介质层（8）和栅电极（5）；
所述衬底（1）上划分有圆形第一区域，所述第一区域经离子注入形成有高压阱区（2）；所述第一区域包括位于中心的圆形第二区域和环绕在所述第二区域外围的环状第三区域；所述第二区域经离子注入形成有体区（3），所述第三区域经离子注入形成有漂移区（4），所述漂移区（4）和所述体区（3）位于所述高压阱区（2）内；所述第二区域包括圆形第四区域和环绕在所述第四区域外围的环状第五区域；所述第四区域经离子注入形成有源区（6），所述源区（6）位于所述体区（3）内；所述第三区域包括同心环状的第六区域和第七区域，所述第六区域和第七区域依次环绕在所述第五区域外围；所述第七区域经离子注入形成有漏区（7），所述漏区（7）位于所述漂移区（4）内；
所述栅介质层（8）形成在所述第五区域和所述第六区域上方；所述栅介质层（8）包括同心环状的薄氧区（801）和场氧区（802），所述场氧区（802）环绕在所述薄氧区（801）外围；所述场氧区（802）表面划分有环状的第八区域；所述栅电极（5）设置在所述第八区域与所述薄氧区（801）上；
所述第一区域、第二区域、第三区域、第四区域、第五区域、第六区域、第七区域、第八区域、栅介质层（8）和栅电极（5）具有共同的中心对称点。
2.根据权利要求1所述的圆形对称结构的LDMOS器件，其特征在于，所述第一区域还包括同心环状的第九区域和第十区域，所述第九区域环绕在所述第七区域外围，所述第十区域环绕在所述第九区域外围；所述第九区域形成有第一浅沟槽隔离区（11）；所述第十区域经离子注入形成有第一保护环（10），所述第一浅沟槽隔离区（11）、所述第一保护环（10）与栅电极（5）具有共同的中心对称点。
3.根据权利要求2所述的圆形对称结构的LDMOS器件，其特征在于，所述衬底（1）表面还划分有环状的第十一区域和第十二区域，所述第十一区域环绕在所述第十区域外围，所述第十二区域环绕在第十一区域外围；所述第十一区域形成有第二浅沟槽隔离区（12）；所述第十二区域经离子注入形成有第二保护环（9），所述第二浅沟槽隔离区（12）、所述第二保护环（9）与栅电极（5）具有共同的中心对称点。
4.根据权利要求3所述的圆形对称结构的LDMOS器件，其特征在于，所述衬底（1）为第一导电类型的衬底（1），所述第二保护环（9）为第一导电类型的保护环，所述体区（3）为第一导电类型的体区（3）；
所述高压阱区（2）为第二导电类型的阱区，所述漂移区（4）为第二导电类型的漂移区（4），所述源区（6）为第二导电类型的源区（6），所述漏区（7）为第二导电类型的漏区（7）；所述第一保护环（10）为第二导电类型的保护环。
5.根据权利要求4所述的圆形对称结构的LDMOS器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
6.一种圆形对称结构的LDMOS器件的制备方法，其特征在于，所述制备方法包括：
S1：在衬底（1）表面光刻形成圆形第一区域，在所述第一区域注入第二导电类型的离子，形成高压阱区（2）；
S2：图案化所述衬底（1），形成第一沟槽和第二沟槽，在第一沟槽和第二沟槽中填充沉积氧化物，形成第一浅沟槽隔离区（11）和第二浅沟槽隔离区（12）；
S3：在衬底（1）表面光刻形成场氧区对应的区域，在场氧区对应的区域表面生长二氧化硅，得到场氧区（802）；
S4：在衬底（1）表面光刻形成漂移区对应的第三区域，在所述第三区域注入第二导电类型的离子，形成漂移区（4）；
S5：在衬底（1）表面光刻形成体区对应的第二区域，在所述第二区域注入第一导电类型的离子，形成体区（3）；
S6：在衬底（1）表面生长二氧化硅，采用刻蚀工艺图案化二氧化硅作为栅介质，得到薄氧区（801）；
S7：在衬底（1）及场氧区（802）和薄氧区（801）表面生长多晶硅栅，图案化所述多晶硅栅，得到环状栅电极（5）；
S8：在衬底（1）表面光刻形成圆形第四区域和环状第七区域的图案，在所述第四区域注入第二导电类型的离子，形成源区（6）；在所述第七区域注入第二导电类型的离子，形成漏区（7）；
所述第一区域、高压阱区（2）、第一浅沟槽隔离区（11）、第二浅沟槽隔离区（12）、场氧区（802）、薄氧区（801）、漂移区（4）、体区（3）、源区（6）、漏区（7）以及栅电极（5）具有共同的中心对称点。
7.根据权利要求6所述的圆形对称结构的LDMOS器件的制备方法，其特征在于，所述制备方法还包括：
S9：在衬底（1）表面光刻形成环状第十区域，在所述第十区域注入第二导电类型的离子，形成第一保护环（10）；
S10：在衬底（1）表面光刻形成环状第十二区域，在所述第十二区域注入第一导电类型的离子，形成第二保护环（9），所述第一保护环（10）和第二保护环（9）与栅电极（5）具有共同的中心对称点。
8.根据权利要求7所述的圆形对称结构的LDMOS器件的制备方法，其特征在于，所述第一区域、第二区域、第三区域、第四区域、第七区域、第十区域以及第十一区域在注入离子后需要在氮气氛围中退火。
9.根据权利要求6所述的圆形对称结构的LDMOS器件的制备方法，其特征在于，所述在场氧区对应的区域表面生长二氧化硅或者在薄氧区对应的区域生长二氧化硅，包括：在1050℃条件下，在O2和HCL的气氛下生长二氧化硅。
10.根据权利要求7所述的圆形对称结构的LDMOS器件的制备方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111623306.9A CN113990942B (zh) | 2021-12-28 | 2021-12-28 | 圆形对称结构的ldmos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111623306.9A CN113990942B (zh) | 2021-12-28 | 2021-12-28 | 圆形对称结构的ldmos器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113990942A true CN113990942A (zh) | 2022-01-28 |
| CN113990942B CN113990942B (zh) | 2022-04-15 |
Family
ID=79734709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111623306.9A Active CN113990942B (zh) | 2021-12-28 | 2021-12-28 | 圆形对称结构的ldmos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113990942B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359664A (zh) * | 2007-07-31 | 2009-02-04 | 上海贝岭股份有限公司 | Bcd工艺中的n型ldmos器件及其版图制作方法和制造方法 |
| CN101465378A (zh) * | 2007-12-20 | 2009-06-24 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN103354237A (zh) * | 2013-07-12 | 2013-10-16 | 成都启臣微电子有限公司 | 半导体器件 |
| CN103456783A (zh) * | 2012-05-30 | 2013-12-18 | 上海华虹Nec电子有限公司 | 高击穿电压p型ldmos器件及制造方法 |
-
2021
- 2021-12-28 CN CN202111623306.9A patent/CN113990942B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359664A (zh) * | 2007-07-31 | 2009-02-04 | 上海贝岭股份有限公司 | Bcd工艺中的n型ldmos器件及其版图制作方法和制造方法 |
| CN101465378A (zh) * | 2007-12-20 | 2009-06-24 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN103456783A (zh) * | 2012-05-30 | 2013-12-18 | 上海华虹Nec电子有限公司 | 高击穿电压p型ldmos器件及制造方法 |
| CN103354237A (zh) * | 2013-07-12 | 2013-10-16 | 成都启臣微电子有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113990942B (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| US8399921B2 (en) | Metal oxide semiconductor (MOS) structure and manufacturing method thereof | |
| US8030705B2 (en) | Semiconductor device and method of fabricating the same | |
| KR100340925B1 (ko) | 고주파용 전력소자 및 그의 제조 방법 | |
| US7989293B2 (en) | Trench device structure and fabrication | |
| CN107425046B (zh) | 一种ldmos器件及其制作方法 | |
| KR20120066627A (ko) | 초접합 트렌치 전력 모스펫 장치 제조 | |
| KR20050031914A (ko) | 금속 산화물 반도체 장치와 그의 형성 방법 및 집적 회로 | |
| CN114038915A (zh) | 半导体功率器件及其制备方法 | |
| CN108242467B (zh) | Ldmos器件及其制作方法 | |
| CN210110783U (zh) | 一种集成高性能的ldmos结构 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN112382656A (zh) | 一种横向扩散mos场效应晶体管及其制备方法 | |
| CN114464674B (zh) | Ldmosfet器件、制作方法及芯片 | |
| TWI455318B (zh) | 高壓半導體裝置及其製造方法 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| CN107342325B (zh) | 一种横向双扩散金属氧化物半导体器件 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20220384641A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN113990942B (zh) | 圆形对称结构的ldmos器件及其制备方法 | |
| CN113745161A (zh) | 高压半导体器件及其制作方法 | |
| CN112750911A (zh) | 一种三向电场可控的ldmos及其制备方法 | |
| CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |