CN112382656A - 一种横向扩散mos场效应晶体管及其制备方法 - Google Patents
一种横向扩散mos场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN112382656A CN112382656A CN202011270506.6A CN202011270506A CN112382656A CN 112382656 A CN112382656 A CN 112382656A CN 202011270506 A CN202011270506 A CN 202011270506A CN 112382656 A CN112382656 A CN 112382656A
- Authority
- CN
- China
- Prior art keywords
- drift region
- layer
- silicon
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 25
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 70
- 239000010703 silicon Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000009826 distribution Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000005669 field effect Effects 0.000 claims abstract description 16
- 230000005684 electric field Effects 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 3
- 239000001301 oxygen Substances 0.000 claims abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 31
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 20
- 230000000873 masking effect Effects 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 description 17
- 230000008021 deposition Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 239000004615 ingredient Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 206010063385 Intellectualisation Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种横向扩散MOS场效应晶体管及其制备方法，晶体管包括由下至上依次设置的衬底硅层、埋氧层和硅膜层；硅膜层的两端分别形成阱、漏极，并在阱与漏极之间形成超薄硅层漂移区；阱上具有源级、栅极，漂移区上具有场板；所述硅膜层的阱与漏极之间减薄形成顶部下凹的超薄漂移区；漂移区自阱至漏极方向的掺杂浓度线性递增，使得漂移区能够形成平缓横向电场分布，大幅提升了器件击穿电压；所述漂移区的厚度小于硅膜层两端的厚度。与现有的LDMOS相比，该晶体管结构简单，在具有高击穿电压的同时具有低的开启电压，易于与BCD工艺技术兼容，为高压及功率集成电路的设计及工艺制造提供了更多选择性。
Description
技术领域
本发明涉及MOS场效应晶体管技术领域，特别涉及一种超高耐压、低开启阈值的横向扩散MOS场效应晶体管及其制备方法。
背景技术
随着通信设备、电源管理、汽车电子系统等向小型化、智能化和节能化方向发展，其中应用的高压智能功率模块需求将各类高、低压电路，如逻辑控制、信号转换、功率输出等模块制作在一块芯片上，同时集成横向扩散金属氧化物场效应晶体管(LDMOS)、互补型金属氧化物场效应晶体管(CMOS)、双极型晶体管(BJT)、以及电阻、电容等无源器件，即BCD(Bipolar、CMOS、DMOS)工艺技术，因该技术提升了电路综合性能与设计的灵活性，在航空航天、雷达、大型电网等领域也获得了广泛应用。
传统的双极型工艺、CMOS工艺均已成熟，BCD工艺技术的研究热点集中在提升LDMOS器件的性能以及其与双极、CMOS工艺的集成领域。在高压LDMOS的耐压技术研究中，应用最普遍的是采用SOI衬底，并引入RESURF(Reduce Surface Field)原理，飞利浦公司在1998年实现该技术的量产应用。在改善漂移区电场分布方面，漂移区分区掺杂、漂移区线性变掺杂、场板(Field plate)等技术相应产生，相关研究实现了基于SOI材料耐压达600V以上的LDMOS器件，但对于更高击穿电压的提升作用有限。此外，相关研究将超结(SuperJunction)结构应用于SOI高压器件中，在一定程度上改善了击穿电压与导通电阻的制约关系，但相应的工艺复杂度高，实现难度大，难以与双极、CMOS器件工艺有效兼容。
发明内容
为了克服传统高压LDMOS面积大、工艺复杂的问题，同时考虑LDMOS器件与功率集成芯片BCD工艺的兼容性，本发明专利提出一种超高耐压、低开启阈值的横向扩散MOS场效应晶体管及其制备方法。与现有的LDMOS相比，该晶体管结构简单，在具有高击穿电压的同时具有低的开启电压，在功率集成电路中应用中输入信号可与TTL电平兼容，提升了电路设计的灵活性。
本发明的技术方案是：
一种横向扩散MOS场效应晶体管，包括由下至上依次设置的衬底硅层、埋氧层和硅膜层；硅膜层的两端分别形成阱、漏极，并在阱与漏极之间形成超薄硅层漂移区；阱上具有源级、栅极，漂移区上具有场板；
所述硅膜层的阱与漏极之间通过减薄硅层厚度形成顶部下凹的漂移区；且漂移区从阱至漏极方向掺杂浓度线性递增，使得漂移区能够形成平缓的横向电场分布；所述漂移区的厚度小于硅膜层两端的厚度。
作为本发明的进一步改进，所述漂移区的厚度在0.3μm～0.2μm及以下范围。
作为本发明的进一步改进，所述线性变掺杂的浓度量级范围为1×1015/cm3～1×1017/cm3。
作为本发明的进一步改进，所述场板长度为1～3μm。
作为本发明的进一步改进，所述硅膜两端厚度为2μm～4μm。
一种横向扩散MOS场效应晶体管的制备方法，包括以下步骤：
在绝缘物上硅衬底顶层上形成隔离区；
在绝缘物上硅衬底的顶层硅上进行漂移区多窗口掺杂，通过高温扩散形成线性变掺杂漂移区。
以淀积氮化硅作为掩蔽层，通过光刻和刻蚀形成漂移区减薄的窗口图形，再进行高温氧化反应来消耗硅层，对形成的氧化层及氮化硅掩蔽层通过湿法腐蚀进行去除；
在有源区内通过离子注入及热扩散形成P阱或N阱，通过离子注入调节器件阈值电压；
形成栅氧和多晶；
源漏注入；
孔层的形成；
金属化和钝化，形成完整的器件。
作为本发明的进一步改进，所述线性变掺杂漂移区是在硅膜层上通过多窗口的离子注入及高温扩散或退火形成线性变掺杂漂移区。
作为本发明的进一步改进，所述多窗口对应的注入窗口的最小间距为0.5μm～0.8μm。
作为本发明的进一步改进，所述漂移区减薄步骤具体包括：
淀积氮化硅作为掩蔽层，通过光刻和刻蚀氮化硅定义出第一次漂移区减薄的窗口，通过1100℃～1200℃的高温氧化对下方漂移区硅层进行第一次减薄；通过湿法腐蚀对场氧及氮化硅掩蔽层进行去除，得到部分区域减薄的漂移区；
再次淀积氮化硅作为掩蔽层，通过光刻和刻蚀氮化硅定义出第二次漂移区减薄的窗口，通过高温氧化对下方漂移区硅层进行第二次减薄；
依次采用分步热氧化的方法多次消耗硅层，最终得到满足器件耐压需求厚度的漂移区。
作为本发明的进一步改进，第二次漂移区减薄窗口应小于第一次漂移区减薄的窗口。
本发明与现有技术相比具有以下技术效果：
本发明提出带有部分超薄硅层、线性变掺杂漂移区的高耐压LDMOS器件结构。由于漂移区从沟道至漏端的掺杂浓度为线性递增，可形成平缓的横向电场的分布，提升器件的击穿电压。与现有的LDMOS相比，该种结构简单，且该种部分超薄漂移区的器件可直接与BCD工艺兼容，满足模拟开关、线性电源等高压集成电路的设计需求。
本发明提出的LDMOS器件的漂移区通过分布场氧化进行减薄，漂移区之外的有源区硅膜厚度可保留在2μm～4μm，用于制作双极、CMOS等器件，实现与BCD功率集成电路的兼容，并且高压LDMOS器件在工艺上可通过单独的离子注入工序来实现较低的阈值电压，可与TTL电平兼容，提升了高压集成电路设计的灵活性。采用分步热氧化的方法消耗硅层，可解决厚硅膜漂移区的减薄问题，同时使离子注入的杂质充分扩散，形成线性变掺杂超薄漂移区。
附图说明
图1本发明提出的LDMOS纵向电场分布(LDNMOS为例)；
图2为传统LDMOS结构示意图；其中，(a)体硅衬底，(b)SOI衬底；
图3为典型的带有场板的SOI LDMOS结构示意图；
图4为线性变掺杂漂移区注入窗口示意图；
图5为线性变掺杂漂移区杂质浓度沿沟道至漏极方向的分布示意图；
图6为超薄漂移区LDMOS结构示意图；
图7为漂移区减薄窗口示意图；其中，(a)第一次窗口定义后，(b)第一次氧化后；
图8为漂移区减薄窗口示意图；其中，(a)第一次氧化层及氮化硅掩蔽层去除后，(b)第二次窗口定义后；
图9为漂移区减薄窗口示意图；其中，(a)第二次氧化后，(b)第二次氧化层及氮化硅掩蔽层去除后。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
典型的常规LDMOS器件结构如图2所示(以LDNMOS为例)。通常N型漂移区的掺杂浓度远小于P阱的浓度，因此当器件工作于关断状态下，即漏极加高压，栅极和源极接地，N型漂移区与P阱形成的P-N结将处于反偏状态，耗尽层将随着漏极电压增大主要向漂移区的方向扩散，在器件处于反向耐压的状态下，P-N结的交界处会形成一个尖峰电场，一旦尖峰电场超过临界场强Ec就会引起雪崩击穿。对于图2(b)所示的基于SOI衬底的LDMOS器件，纵向耗尽层向N型漂移区与埋氧层扩展，因二氧化硅的临界击穿场强远大于硅材料，纵向高耐压可由埋氧层承担，但当漏极电压较大时，在横向上N型漂移区通过与P阱作用已完全耗尽，此时器件在表面发生击穿。场板结构(如图3所示)可改善LDMOS漂移区内的电场分布，在一定程度上可提升器件的横向耐压，但对于有较高工作电压要求(600V～1000V)的电路，单纯通过场板结构难以实现击穿电压的显著提升。
面向功率集成电路对可与BCD工艺兼容的高压LDMOS的应用需求，本发明提出超薄漂移区和线性变掺杂的LDMOS器件结构，并可通过单独的离子注入工序来实现较低的阈值电压，注入剂量通常在1×1011/cm2～1×1012/cm2的量级范围，注入离子可采用硼、磷等。
对于LDNMOS器件，在P阱与漏极之间有一层超薄硅层的漂移区，其可有效改善器件漂移区的电场分布，在漂移区上通过多窗口的离子注入及高温退火形成线性变掺杂漂移区，如图4所示。由于漂移区从P阱至漏端方向的掺杂浓度为线性递增，可形成平缓的横向电场的分布，提升器件的击穿电压。
线性变掺杂漂移区注入窗口的设计：
线性变掺杂漂移区光刻层需要确保注入的杂质在高温退火或热扩散后形成从阱至漏端方向逐渐线性增大的浓度分布，以便在漂移区内形成近似平缓的横向电场分布，提升器件的击穿电压，线性变掺杂漂移区的具体规则如下：
不同注入窗口的最小间距为0.5μm～0.8μm，窗口宽度由阱向漏极方向逐渐展宽，见图4所示。因形成线性的杂质分布需进行高温退火或扩散，为不影响其他器件性能，漂移区的形成工序在器件制作流程中应设置在阱形成之前。图5显示了高温扩散之后漂移区内杂质浓度分布，沿着从阱向漏极方向呈现出线性增大的分布趋势。
超薄漂移区的形成
本发明提出的LDMOS是面向功率集成电路BCD工艺技术的应用需求，要实现LDMOS与BJT、CMOS器件的有效兼容，通常硅膜厚度要控制在2μm～4μm，考虑到LDMOS耐高压的要求，漂移区的厚度需控制在0.3μm～0.2μm及以下范围，根据不同的器件耐压需求，漂移区的厚度可结合实际工艺能力进行选取。
本发明采用分步热氧化的方法消耗硅层厚度，可解决漂移区硅层的减薄问题，同时使得离子注入的杂质充分扩散，形成超薄漂移区。硅膜厚度的有效减薄及厚度的精确控制是关键，形成1μm的氧化层可消耗约0.4μm～0.45μm的硅层，为实现对2μm～4μm硅层的有效减薄，按照分步氧化的流程进行处理。漂移区以外不需减薄的区域通过氮化硅掩蔽层覆盖进行保护，考虑到氧化会在掩蔽窗口处侧向形成鸟嘴，需考虑多次氧化的氮化硅掩蔽窗口尺寸。
以下给出本发明的具体实施例，需要说明的是本发明并不局限于以下具体实施例，凡在本申请技术方案基础上做的等同变换均落入本发明的保护范围。
对本发明提出的LDMOS按照工艺制程进行了仿真分析，LDNMOS的源漏击穿电压可达1000V以上(1034V)，对应的纵向电场分布如图1所示。
图2是传统LDMOS晶体管示意图。图2(a)是基于体硅衬底的LDMOS晶体管，图2(b)是基于SOI衬底的LDMOS晶体管。
图3是典型的带有场板的LDNMOS器件结构示意图。P阱之上的多晶硅栅延伸至位于漂移区上方的场区之上，形成场板。考虑到场板对其下方电场分布的影响，场板具有一定的长度。对于高压LDMOS工艺，这个尺寸是1～3μm。
图4是线性变掺杂漂移区注入窗口示意图。
图5是高温扩散后漂移区内自沟道向漏极方向的杂质浓度分布。
图6是超薄漂移区结构的LDMOS器件示意图。对于600V～1000V高压LDMOS工艺，超薄漂移区的厚度控制在0.3μm～0.2μm及以下范围。
按照图6中结构形成超薄漂移区如下工艺步骤所示：
步骤6-1：淀积氮化硅掩蔽层，并通过光刻和刻蚀氮化硅定义出漂移区减薄的窗口，如图7(a)所示，通过高温氧化对下方漂移区硅层进行减薄，如图7(b)所示。
步骤6-2：通过湿法腐蚀对生长的氧化层及氮化硅掩蔽层进行去除，得到部分区域减薄的漂移区，如图8(a)所示；再次淀积氮化硅掩蔽层，并通过光刻和刻蚀氮化硅定义出第二次漂移区减薄的窗口，如图8(b)所示。第二次漂移区减薄窗口应小于第一次窗口，该尺寸差异控制在0.5μm～1.5μm。
备注：按照图6中结构形成超薄漂移区的步骤中，氧化可分多次进行以获得预期的漂移区硅层厚度。
实施例1
实施例1：槽隔离型高压低阈值LDMOS工艺制程
(1)形成隔离区；
在绝缘物上硅衬底的顶层硅表面进行光刻和刻蚀，被刻蚀掉的硅层区域形成隔离槽，再淀积HDP氧化层，通过化学机械研磨CMP进行平坦化，磨除有源区上的HDP氧化层，通过湿法工艺将氮化硅剥离。隔离区以外的区域形成器件有源区。
(2)漂移区掺杂；
在绝缘物上硅衬底的顶层硅上进行漂移区多窗口掺杂的光刻图形，进行N型杂质离子注入，通过1100℃～1200℃高温扩散形成线性变掺杂漂移区。
本实施例中的N型杂质离子注入是针对LDNMOS器件而言，对于LDPMOS器件则对应为P型杂质。
(3)漂移区减薄；
淀积氮化硅作为掩蔽层，通过光刻和刻蚀形成漂移区减薄的窗口图形，再进行高温氧化反应来消耗硅层，对形成的氧化层及氮化硅掩蔽层通过湿法腐蚀进行去除。
重复上述过程，直至将漂移区硅层减薄至预期厚度。
(4)形成P阱；
在形成的横向扩散MOS场效应晶体管有源区内通过光刻形成P阱的窗口，进行P型杂质离子注入，再通过光刻形成用于调整器件阈值电压的离子注入窗口，进行P型杂质注入，再通过热扩散形成P阱。其中，阈值电压调整的离子注入窗口覆盖P阱窗口的最小尺寸为0.1μm～0.5μm。
本实施例中的P阱是针对LDNMOS器件而言，对于LDPMOS器件则对应形成N阱。
(5)形成栅氧和多晶；
首先，通过热氧化工艺形成栅氧。然后，多晶淀积和掺杂。最后，通过多晶光刻和刻蚀形成多晶栅。
多晶栅延伸至位于漂移区之上的场氧上方的部分形成场板，场板最小长度为1μm。
(6)源漏及体引出注入；
在形成P阱的有源区上进行N型源区和P型体引出区的离子注入，在漂移区另一端进行N型漏区离子注入，考虑套刻和场氧化层边界的影响，源漏注入窗口需覆盖有源区0.2μm～0.3μm。
本实施例中的N型源漏及P型体引出是对于LDNMOS器件而言，对于LDPMOS器件则对应为P型源漏及N型体引出。
(7)孔层的形成。
包括层间介质(Interlevel Dielectrics，ILD)的淀积，介质层CMP(ChemicalMechanical Polishing)平坦化，孔的光刻和刻蚀。
(8)金属化和钝化。
包括孔的填充、钨CMP平坦化，金属的淀积、光刻和刻蚀，最后是钝化层的淀积和刻蚀，形成完整的器件。
对于多层金属布线，则还涉及间介质层(Intermetal Dielectrics，IMD)的淀积和CMP平坦化。
实施例2：场隔离型高压低阈值LDMOS工艺制程
(1)形成隔离场区；
在绝缘物上硅衬底的顶层硅表面进行光刻和刻蚀，被刻蚀掉的硅层区域通过热氧化形成场隔离区，通过湿法工艺将氮化硅剥离，被氮化硅剥离的区域。隔离区以外的区域形成器件有源区。
(2)漂移区掺杂；
在绝缘物上硅衬底的顶层硅上进行漂移区多窗口掺杂的光刻图形，进行N型杂质离子注入，通过高温退火或扩散形成线性变掺杂漂移区。
本实施例中的N型杂质离子注入是针对LDNMOS器件而言，对于LDPMOS器件则对应为P型杂质。
(3)漂移区减薄；
淀积氮化硅作为掩蔽层，通过光刻和刻蚀氮化硅形成漂移区减薄的窗口图形，再进行高温氧化反应来消耗硅层，对形成的氧化层及氮化硅掩蔽层通过湿法腐蚀进行去除。
重复上述过程，直至将漂移区硅层减薄至预期厚度。
(4)形成P阱；
在形成的横向扩散MOS场效应晶体管有源区内通过P阱光刻定义出图形窗口，进行P型杂质离子注入；通过光刻形成用于调整器件阈值电压的离子注入图形窗口，进行P型杂质注入；通过热扩散形成P阱。其中，阈值电压调整注入窗口覆盖P阱窗口的最小尺寸为0.1μm～0.5μm。
本实施例中的P阱是针对LDNMOS器件而言，对于LDPMOS器件则对应形成N阱。
(5)形成栅氧和多晶；
首先，通过热氧化工艺形成栅氧。然后，多晶淀积和掺杂。最后，通过多晶光刻和刻蚀形成多晶栅。
多晶栅延伸至位于漂移区之上的场氧上方的部分形成场板，场板最小长度为1μm。
(6)源漏注入；
在形成P阱的有源区上进行N型源区和P型体引出区离子注入，在形成的漂移区另一端进行N型漏区离子注入，考虑套刻和场氧化层边界的影响，源漏注入窗口需覆盖有源区最小0.2μm～0.3μm。
本实施例中的N型源漏及P型体引出是对于LDNMOS器件而言，对于LDPMOS器件则对应为P型源漏及N型体引出。
(7)孔层的形成。
包括层间介质(Interlevel Dielectrics，ILD)的淀积，介质层CMP(ChemicalMechanical Polishing)平坦化，孔的光刻和刻蚀。
(8)金属化和钝化。
包括孔的填充、钨CMP平坦化，金属的淀积、光刻和刻蚀，最后是钝化层的淀积和刻蚀，形成完整的器件。
对于多层金属布线，则还涉及间介质层(Intermetal Dielectrics，IMD)的淀积和CMP平坦化。
以上披露的所有文章和参考资料，包括专利申请和出版物，出于各种目的通过援引结合于此。描述组合的术语“基本由…构成”应该包括所确定的元件、成分、部件或步骤以及实质上没有影响该组合的基本新颖特征的其他元件、成分、部件或步骤。使用术语“包含”或“包括”来描述这里的元件、成分、部件或步骤的组合也想到了基本由这些元件、成分、部件或步骤构成的实施方式。这里通过使用术语“可以”，旨在说明“可以”包括的所描述的任何属性都是可选的。
多个元件、成分、部件或步骤能够由单个集成元件、成分、部件或步骤来提供。另选地，单个集成元件、成分、部件或步骤可以被分成分离的多个元件、成分、部件或步骤。用来描述元件、成分、部件或步骤的公开“一”或“一个”并不说为了排除其他的元件、成分、部件或步骤。
应该理解，以上描述是为了进行图示说明而不是为了进行限制。通过阅读上述描述，在所提供的示例之外的许多实施例和许多应用对本领域技术人员来说都将是显而易见的。因此，本教导的范围不应该参照上述描述来确定，而是应该参照前述权利要求以及这些权利要求所拥有的等价物的全部范围来确定。出于全面之目的，所有文章和参考包括专利申请和公告的公开都通过参考结合在本文中。在前述权利要求中省略这里公开的主题的任何方面并不是为了放弃该主体内容，也不应该认为申请人没有将该主题考虑为所公开的发明主题的一部分。
Claims (10)
1.一种横向扩散MOS场效应晶体管，其特征在于，包括由下至上依次设置的衬底硅层、埋氧层和硅膜层；硅膜层的两端分别形成阱、漏极，并在阱与漏极之间形成超薄硅层漂移区；阱上具有源级、栅极，漂移区上具有场板；
所述硅膜层的阱与漏极之间通过减薄硅层厚度形成顶部下凹的漂移区；且漂移区自阱至漏极方向的掺杂浓度线性递增，使漂移区能够形成平缓的横向电场分布；所述漂移区的厚度小于硅膜层两端的厚度。
2.根据权利要求1所述的横向扩散MOS场效应晶体管，其特征在于，所述漂移区的厚度在0.3μm～0.2μm及以下范围。
3.根据权利要求1所述的横向扩散MOS场效应晶体管，其特征在于，所述线性变掺杂的浓度量级范围为1×1015/cm3～1×1017/cm3。
4.根据权利要求1所述的横向扩散MOS场效应晶体管，其特征在于，所述场板长度为1～3μm。
5.根据权利要求1所述的横向扩散MOS场效应晶体管，其特征在于，所述硅膜两端厚度为2μm～4μm。
6.一种横向扩散MOS场效应晶体管的制备方法，其特征在于，包括以下步骤：
在绝缘物上硅衬底的顶层硅上形成隔离区，隔离区以外的硅膜层区域为器件有源区；
在绝缘物上硅衬底的顶层硅上进行漂移区多窗口离子注入掺杂，并通过高温扩散形成线性变掺杂漂移区；
以淀积氮化硅作为掩膜，通过光刻和刻蚀形成漂移区减薄的窗口图形，再进行高温氧化反应来消耗硅层，对形成的氧化层及氮化硅掩蔽层通过湿法腐蚀进行去除；
在有源区内通过离子注入及热扩散形成P阱或N阱，通过离子注入调节器件阈值电压；
形成栅氧和多晶；
源漏注入；
孔层的形成；
金属化和钝化，形成完整的器件。
7.根据权利要求6所述的横向扩散MOS场效应晶体管的制备方法，其特征在于，所述线性变掺杂漂移区是在硅膜层上通过多窗口的离子注入及高温扩散或退火形成线性变掺杂漂移区。
8.根据权利要求7所述的横向扩散MOS场效应晶体管的制备方法，其特征在于，所述多窗口对应的注入窗口的最小间距为0.5μm～0.8μm。
9.根据权利要求6所述的横向扩散MOS场效应晶体管的制备方法，其特征在于，所述漂移区减薄步骤具体包括：
淀积氮化硅掩蔽层，通过光刻和刻蚀氮化硅定义出第一次漂移区减薄的窗口，通过1100℃～1200℃的高温氧化对下方漂移区硅层进行第一次减薄；通过湿法腐蚀对生长的厚氧化层及氮化硅掩蔽层进行去除，得到部分区域减薄的漂移区硅层；
再次淀积氮化硅掩蔽层，通过光刻和刻蚀氮化硅定义出第二次漂移区减薄的窗口，通过高温氧化对下方漂移区硅层进行第二次减薄；
依次采用分步热氧化的方法多次消耗硅层，最终得到满足器件耐压需求厚度的漂移区。
10.根据权利要求9所述的横向扩散MOS场效应晶体管的制备方法，其特征在于，第二次漂移区减薄窗口应小于第一次漂移区减薄的窗口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011270506.6A CN112382656A (zh) | 2020-11-13 | 2020-11-13 | 一种横向扩散mos场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011270506.6A CN112382656A (zh) | 2020-11-13 | 2020-11-13 | 一种横向扩散mos场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112382656A true CN112382656A (zh) | 2021-02-19 |
Family
ID=74582289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011270506.6A Pending CN112382656A (zh) | 2020-11-13 | 2020-11-13 | 一种横向扩散mos场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112382656A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410305A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种抗辐射加固的ldmos晶体管和制备方法 |
| CN113410309A (zh) * | 2021-06-23 | 2021-09-17 | 电子科技大学 | 一种低比导通电阻的分立栅mosfet器件及其制造方法 |
| CN113707558A (zh) * | 2021-10-27 | 2021-11-26 | 北京芯可鉴科技有限公司 | 用于制备高压ldmos器件的方法及器件 |
| CN114512407A (zh) * | 2022-04-20 | 2022-05-17 | 北京芯可鉴科技有限公司 | Ldmosfet的制作方法及结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5246870A (en) * | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
| CN204391120U (zh) * | 2015-03-03 | 2015-06-10 | 南京邮电大学 | 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件 |
-
2020
- 2020-11-13 CN CN202011270506.6A patent/CN112382656A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5246870A (en) * | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
| CN204391120U (zh) * | 2015-03-03 | 2015-06-10 | 南京邮电大学 | 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410305A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种抗辐射加固的ldmos晶体管和制备方法 |
| CN113410305B (zh) * | 2021-06-15 | 2023-07-04 | 西安微电子技术研究所 | 一种抗辐射加固的ldmos晶体管和制备方法 |
| CN113410309A (zh) * | 2021-06-23 | 2021-09-17 | 电子科技大学 | 一种低比导通电阻的分立栅mosfet器件及其制造方法 |
| CN113707558A (zh) * | 2021-10-27 | 2021-11-26 | 北京芯可鉴科技有限公司 | 用于制备高压ldmos器件的方法及器件 |
| CN114512407A (zh) * | 2022-04-20 | 2022-05-17 | 北京芯可鉴科技有限公司 | Ldmosfet的制作方法及结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5171699A (en) | Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication | |
| CN106663699B (zh) | 用于具有经级联resurf植入部及双缓冲器的ldmos装置的方法及设备 | |
| US5338960A (en) | Formation of dual polarity source/drain extensions in lateral complementary channel MOS architectures | |
| CN112382656A (zh) | 一种横向扩散mos场效应晶体管及其制备方法 | |
| US20030119229A1 (en) | Method for fabricating a high-voltage high-power integrated circuit device | |
| CN100552919C (zh) | 半导体器件及其结构的制作方法 | |
| US6677210B1 (en) | High voltage transistors with graded extension | |
| US4939099A (en) | Process for fabricating isolated vertical bipolar and JFET transistors | |
| JP2004072077A (ja) | ＢｉＣＤＭＯＳ構造及びその製造方法 | |
| WO2003034501A9 (en) | Mos devices and corresponding manufacturing methods and circuits | |
| EP1779416A2 (en) | Asymmetric hetero-doped high-voltage mosfet (ah2mos) | |
| KR20030005385A (ko) | 전계 효과 트랜지스터의 구조 및 제조 방법 | |
| KR19980055115A (ko) | Dmos 트랜지스터 제조방법 | |
| CN116487381A (zh) | 中高压mos器件及其版图结构和制造方法 | |
| US6376870B1 (en) | Low voltage transistors with increased breakdown voltage to substrate | |
| US7632732B2 (en) | Method of manufacturing MOS transistor | |
| US5306938A (en) | Lateral MOSFET | |
| KR20010074938A (ko) | 열전자 주입이 감소된 고전력 ｒｆ 전계효과 트랜지스터의제조 방법 및 구조 | |
| KR100305594B1 (ko) | 스마트전력집적회로의제조방법 | |
| EP0348626B1 (en) | Process for fabricating isolated vertical bipolar and JFET transistors and corresponding IC | |
| JPS63296367A (ja) | 分離された高性能パワーｖｄｍｏｓトランジスター及び高電圧ｐ−チャンネルｍｏｓトランジスターとをｃｍｏｓ、ｎｐｎ、ｐｎｐトランジスター及び漏れの小さいダイオードとともにモノリチックに集積させた構造 | |
| KR100707900B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100336502B1 (ko) | 트렌치 게이트 모스 전력 소자를 포함한 스마트 전력 집적회로의 제조 방법 | |
| KR100281397B1 (ko) | 초박형 ｓｏｉ 정전기방전 보호 소자의 형성 방법 | |
| US20060121666A1 (en) | Method for fabricating a voltage-stable PMOSFET semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210219 |