CN113990840A - 裸片及其制作方法、芯片封装结构及其制作方法 - Google Patents

裸片及其制作方法、芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN113990840A
CN113990840A CN202011540595.1A CN202011540595A CN113990840A CN 113990840 A CN113990840 A CN 113990840A CN 202011540595 A CN202011540595 A CN 202011540595A CN 113990840 A CN113990840 A CN 113990840A
Authority
CN
China
Prior art keywords
layer
aluminum
copper
copper layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011540595.1A
Other languages
English (en)
Inventor
霍炎
杨威源
杨磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202011540595.1A priority Critical patent/CN113990840A/zh
Priority to PCT/CN2021/115575 priority patent/WO2022134651A1/zh
Publication of CN113990840A publication Critical patent/CN113990840A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种裸片及其制作方法、以及芯片封装结构及其制作方法，裸片包括：铝焊垫、钝化层以及铜层；铝焊垫与钝化层位于裸片的活性面，钝化层具有开口，开口暴露铝焊垫的部分区域；铜层填充于钝化层的开口内，且覆盖于铝焊垫的表面。在铝焊垫上形成铜层，且铜层填充于钝化层的开口内，使得一方面，铜层能防止铝焊垫表面氧化，降低铝焊垫的电阻；第二方面，采用激光开孔法在塑封层内形成开孔时，铜层可避免激光能量过大击穿铝焊垫；第三方面，铜层完全位于钝化层的开口内，相对于铜层部分区域位于钝化层上的方案，可避免铜层与钝化层的结合性能差导致铜层从钝化层上剥离，从而提升封装结构的良率。

Description

裸片及其制作方法、芯片封装结构及其制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种裸片及其制作方法、芯片封装结构及其制作方法。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高集成度、高性能以及高可靠性方向发展。封装技术不但制约产品的小型化，而且还影响产品的性能。
有鉴于此，本发明提供一种新的裸片及其制作方法、芯片封装结构及其制作方法，以提升封装结构的良率。
发明内容
本发明的发明目的是提供一种裸片及其制作方法、芯片封装结构及其制作方法，以提升封装结构的良率。
为实现上述目的，本发明的第一方面提供一种裸片，包括：
铝焊垫与钝化层，位于裸片的活性面，所述钝化层具有开口，所述开口暴露所述铝焊垫的部分区域；
铜层，填充于所述钝化层的开口内，且覆盖于所述铝焊垫的表面。
可选地，所述铜层的厚度范围为：2μm～5μm。
可选地，所述铝焊垫具有多个，所述多个铝焊垫包括靠近所述裸片的边缘的第一铝焊垫与远离所述裸片的边缘的第二铝焊垫；所述第一铝焊垫上覆盖的所述铜层与所述第一铝焊垫的第一边缘齐平，所述第一边缘为远离所述第二铝焊垫的边缘。
本发明的第二方面提供一种裸片的制作方法，包括：
提供晶圆，所述晶圆包括钝化层与多个铝焊垫，所述钝化层与所述多个铝焊垫位于所述晶圆的活性面，所述钝化层具有多个开口，所述开口暴露所述铝焊垫的部分区域；
去除所述铝焊垫上的氧化层；
在所述铝焊垫上形成铜层，所述铜层填充于所述开口内；
切割所述晶圆形成多个裸片。
可选地，去除所述铝焊垫上的氧化层通过氩气等离子轰击法或通过微蚀法实现。
可选地，在所述铝焊垫上形成铜层通过电镀法形成。
可选地，所述电镀法包括电解电镀法或无极电镀法。
可选地，所述无极电镀法包括：先在所述铝焊垫上无极电镀锌层，所述锌层置换铜离子溶液中的铜，形成铜层。
本发明的第三方面提供一种芯片封装结构，包括：
上述任一项所述的裸片；
包覆所述裸片的塑封层；
引脚，位于所述塑封层上，所述引脚填充位于所述塑封层内的通孔以与所述铜层连接。
可选地，所述芯片封装结构还包括：再布线层，位于所述塑封层上，所述再布线层填充位于所述塑封层内的通孔以与所述铜层连接；所述引脚位于所述再布线层上。
本发明的第四方面提供一种芯片封装结构的制作方法，包括：
提供根据上述任一项所述的制作方法制作的裸片，形成包覆所述裸片的塑封层；
采用激光开孔法在所述塑封层内形成通孔，以暴露所述铜层；
在所述塑封层与所述铜层上形成引脚；
切割形成芯片封装结构。
可选地，形成所述塑封层步骤中，所述塑封层包覆多个所述裸片；切割步骤中，每个所述芯片封装结构包括一个所述裸片。
可选地，形成所述引脚步骤前，在所述塑封层与所述铜层上形成再布线层；所述引脚形成在所述再布线层上。
与现有技术相比，本发明的有益效果在于：
在铝焊垫上形成铜层，且铜层填充于钝化层的开口内，使得一方面，铜层能防止铝焊垫表面氧化，降低铝焊垫的电阻；第二方面，采用激光开孔法在塑封层内形成开孔时，一般激光工艺需过打孔以确保铜层完全露出避免开路，铜层可避免激光能量过大击穿铝焊垫；第三方面，铜层完全位于钝化层的开口内，相对于铜层部分区域位于钝化层上的方案，可避免铜层与钝化层的结合性能差导致铜层从钝化层上剥离，从而提升工艺窗口及封装结构的良率。
附图说明
图1是本发明第一实施例的裸片的制作方法的流程图；
图2至图4是图1中的流程对应的中间结构示意图；
图5是本发明第一实施例的裸片的截面结构示意图；
图6是本发明第二实施例的芯片封装结构的制作方法的流程图；
图7至图11是图6中的流程对应的中间结构示意图；
图12是本发明第二实施例的芯片封装结构的截面结构示意图；
图13是本发明第三实施例的芯片封装结构的截面结构示意图；
图14是对照芯片封装结构的截面结构示意图；
图15是本发明第四实施例的芯片封装结构的截面结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
晶圆11 钝化层111
铝焊垫112 晶圆的活性面11a
开口111a 铜层113
裸片1、5 裸片的活性面1a
塑封层21 塑封层正面21a
塑封层背面21b 载板2
通孔211 引脚22
再布线层23 介电层24
第一铝焊垫112a 第二铝焊垫112b
芯片封装结构3、4、6
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的裸片的制作方法的流程图。图2至图4是图1中的流程对应的中间结构示意图；图5是本发明第一实施例的裸片的截面结构示意图。
首先，参照图1中的步骤S1、图2与图3所示，图2是晶圆的俯视图，图3是沿着图2中的AA线的剖视图，提供晶圆11，晶圆11包括钝化层111与多个铝焊垫112，钝化层111与多个铝焊垫112位于晶圆11的活性面11a，钝化层111具有多个开口111a，开口111a暴露铝焊垫112的部分区域。
参照图2所示，晶圆11可以包括阵列式排布的多个区域，每个区域内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。铝焊垫112与电互连结构连接，用于将各个器件的电信号输入/输出。
铝焊垫112的厚度可以小于3μm，更具体地，可以小于1μm。
钝化层111的材料可以为氮化硅等致密材料，以隔绝外界水汽、氧等进入半导体衬底上的器件。
钝化层111内的开口111a可以通过干法刻蚀法或湿法刻蚀法形成。
接着，参照图1中的步骤S2与图3所示，去除铝焊垫112上的氧化层。
干法刻蚀法或湿法刻蚀法形成开口111a后，铝焊垫112暴露在环境中，有可能被环境中的氧气氧化生成氧化铝层。氧化铝层的电阻远大于铝的电阻，因而会增加铝焊垫112的电阻。
去除铝焊垫112上的氧化层可避免增加铝焊垫112的电阻。
具体地，可以通过氩气等离子轰击法或通过微蚀法实现去除铝焊垫112上的氧化层。由于钝化层111为无机材料，因而氩气等离子轰击时，不会影响钝化层111的性能。微蚀法可以采用酸性腐蚀液与氧化层发生反应实现去除氧化层，酸性溶液例如为硫酸、盐酸、或硝酸等。
之后，参照图1中的步骤S3与图4所示，在铝焊垫112上形成铜层113，铜层113填充于开口111a内。.
铜层113可以通过电镀法形成。
电镀法可以包括电解电镀法或无极电镀法。电解电镀法是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀法是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。
电解电镀工艺中，先在铝焊垫112与钝化层111上形成一层籽晶层(Seed Layer)；之后，在籽晶层上形成图形化的掩膜层，图形化的掩膜层具有暴露待电镀区域的开口，该开口尺寸与钝化层111的开口111a的尺寸及位置完全相同。籽晶层作为电镀铜的供电层。图形化的掩膜层的材料可以为光刻胶。电镀完后，去除图形化的掩膜层，暴露籽晶层，再去除暴露的籽晶层。
无极电镀工艺中，a)将去除氧化层后的晶圆11置于铜离子溶液中，铝与铜离子发生置换反应，在铝焊垫112上析出铜层113。或b)将去除氧化层后的晶圆11先置于锌离子溶液中，铝与锌离子发生置换反应，在铝焊垫112上析出锌层；再将析出锌层后的晶圆11置于铜离子溶液中，锌与铜离子发生置换反应，在铝焊垫112上析出铜层113。相对于a)方案，b)方案的好处至少在于：锌层可修复铝焊垫112的粗糙表面，从而可形成平整度更高的铜层113。
铜层113的上表面低于钝化层111的上表面。考虑到后续激光开孔工艺中的激光能量，铜层113优选较厚，例如厚度范围为：2μm～5μm。
需要说明的是，本实施例中的范围包括端点值。
铜层113完全位于钝化层11的开口111a内，相对于铜层113部分区域位于钝化层111上的方案，可避免铜层113与钝化层111的结合性能差导致铜层113从钝化层111上剥离。
再接着，参照图1中的步骤S4、图4与图5所示，切割晶圆11形成多个裸片1。
晶圆11在切割前可以自背面减薄厚度，以降低裸片1的厚度。
参照图5所示，本实施例中的裸片1包括：
铝焊垫112与钝化层111，位于裸片1的活性面1a，钝化层111具有开口111a，开口111a暴露铝焊垫112的部分区域；
铜层113，填充于钝化层111的开口111a内，且覆盖于铝焊垫112的表面。
图6是本发明第二实施例的芯片封装结构的制作方法的流程图。图7至图11是图6中的流程对应的中间结构示意图；图12是本发明第二实施例的芯片封装结构的截面结构示意图。
首先，参照图6中的步骤S5、图7与图8所示，提供参照图1中的步骤S1～S4制作的裸片1，形成包覆裸片1的塑封层21。
为提高封装效率，本步骤可以提供多个裸片1。各个的裸片1的功能可以相同，也可以不同。
裸片1可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSORDIE)、或射频裸片(RADIO FREQUENCE DIE)等，本实施例不限定裸片1的功能。
具体地，形成包覆裸片1的塑封层21步骤可以包括：参照图7所示，将多个裸片1固定于载板2，裸片1的活性面1a远离载板2；在载板2的表面形成包埋各个裸片1的塑封层21。
载板2为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
裸片1与载板2之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在载板2表面涂布一整面粘结层，将多个裸片1置于该粘结层上。粘结层可以采用易剥离的材料，以便将载板2剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
塑封层21的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层21还可以为各种聚合物、树脂或者树脂、聚合物复合材料，例如具有填充物或玻璃纤维布(glassfiber)的树脂，或者其它具有类似特性的材料。对应地，封装可以采用在各个裸片1之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，塑封层21也可以采用热压成型、传递成型等塑性材料成型的方式成型。
塑封层21可以包括相对的正面21a与背面21b。
参照图8所示，可以自背面21b减薄塑封层21，可采用机械研磨例如采用砂轮研磨，以减小芯片封装结构3(参照图12所示)的厚度。
之后，参照图6中的步骤S6与图9所示，采用激光开孔法在塑封层21内形成通孔211，以暴露铜层113。
相关激光开孔工艺中，为确保铝焊垫112完全露出，避免铝焊垫112上的塑封层21残留导致开路，能量一般选择较大，但能量较大，又会击穿铝焊垫112，造成铝焊垫112的电连接可靠性变差。本实施例中，铝焊垫112上设置铜层113，铜层113可避免激光能量过大击穿铝焊垫112；另一方面，铜层113还能防止铝焊垫112的表面氧化，上述氧化会增大铝焊垫112的电阻。
铜层113优选较厚，例如厚度范围为：2μm～5μm，确保激光开孔工艺中不会击穿铝焊垫112。
通孔211的底部尺寸小于铜层113的尺寸。通孔211的底部尺寸小于顶部尺寸。实际工艺中，通孔211的底部尺寸一般大于顶部尺寸的75％，一般不小于60％。
再接着，参照图6中的步骤S7与图10所示，在塑封层21与铜层113上形成引脚22。
本实施例中，形成引脚22包括如下步骤S71～S74。
步骤S71：在铜层113与塑封层21的背面21b上形成光刻胶层。
本步骤S71中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在铜层113与塑封层21的背面21b上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S72：曝光显影光刻胶层，保留第一预定区域的光刻胶层，第一预定区域与待形成的引脚22所在区域互补。
本步骤S72对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S73：在第一预定区域的互补区域填充金属层以形成引脚22。
本步骤S73可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S71形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在铜层113与塑封层21的背面21b上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
电镀可以包括电解电镀或无极电镀。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。一些实施例中，还可以采用先溅射、后刻蚀的方法形成引脚22。
步骤S74：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
之后，参照图6中的步骤S8、图11与图12所示，切割形成芯片封装结构3。
参照图11所示，切割前，先去除载板2。
载板2的去除方式可以为激光剥离、UV照射等现有去除方式。
参照图12所示，当塑封层21包覆多个裸片1时，切割后，每个芯片封装结构3中包含一个裸片1。
参照图12所示，本实施例中的芯片封装结构3包括：
裸片1；
包覆裸片1的塑封层21；
引脚22，位于塑封层21上，引脚22填充位于塑封层21内的通孔211以与铜层113连接。
图13是本发明第三实施例的芯片封装结构的截面结构示意图。参照图13所示，本实施例中的芯片封装结构4与图12中的芯片封装结构3大致相同，区别仅在于：还包括再布线层23，再布线层23位于塑封层21上，再布线层23填充位于塑封层21内的通孔211以与铜层113电连接；引脚22位于再布线层23上。
再布线层23通过铜层113可与部分数目的铝焊垫112选择性电互连，可实现更复杂的电路布局。
再布线层23与引脚22上可以包覆有介电层24，引脚22暴露在介电层24外。
一些实施例中，再布线层23还可以包括两层及其以上。
图14是对照芯片封装结构的截面结构示意图。需要说明的是，当芯片封装结构4中的裸片1包含高频器件时，高频下，电流具有趋肤效应。若铝焊垫112的上表面为凹凸不平的粗糙表面，则直接在铝焊垫112上形成铜层113时，铜层113的上表面也为凹凸不平的粗糙表面，再布线层23对应铜层113区域也为凹凸不平的粗糙表面。电流I流经再布线层23的上述粗糙表面会增加能耗。
参照图13所示，形成铜层113前，若对铝焊垫112的的粗糙表面进行修复，形成平坦表面，则铜层113的上表面也为平坦表面，再布线层23对应铜层113区域也为平坦表面。电流流经再布线层23的上述平坦表面会降低能耗。
上述修复方法可参照无极电镀工艺中的b)方案，使用锌层修复。
相应地，对于制作方法，本实施例与图6中的芯片封装结构的制作方法的区别仅在于：步骤S7形成引脚22步骤前，在塑封层21与铜层113上形成再布线层23；引脚22形成在再布线层23上。
形成再布线层23的工艺可以参照引脚22的形成工艺。
图15是本发明第四实施例的芯片封装结构的截面结构示意图。参照图15所示，本实施例中的芯片封装结构6与图13中的芯片封装结构4大致相同，区别仅在于：裸片5中，多个铝焊垫112包括靠近裸片5的边缘的第一铝焊垫112a与远离裸片5的边缘的第二铝焊垫112b；第一铝焊垫112a上覆盖的铜层113与第一铝焊垫112a的第一边缘齐平，该第一边缘为远离第二铝焊垫112b的边缘。好处在于：可以加大再布线层23之间的间距L，降低对再布线层23的宽度尺寸的精细程度的要求。
一些实施例中，裸片5可以单独制作或销售。
一些实施例中，芯片封装结构6可以省略再布线层23。该些实施例中，可以加大引脚22之间的间距。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种裸片，其特征在于，包括：
铝焊垫与钝化层，位于裸片的活性面，所述钝化层具有开口，所述开口暴露所述铝焊垫的部分区域；
铜层，填充于所述钝化层的开口内，且覆盖于所述铝焊垫的表面。
2.根据权利要求1所述的裸片，其特征在于，所述铜层的厚度范围为：2μm～5μm。
3.根据权利要求1所述的裸片，其特征在于，所述铝焊垫具有多个，所述多个铝焊垫包括靠近所述裸片的边缘的第一铝焊垫与远离所述裸片的边缘的第二铝焊垫；所述第一铝焊垫上覆盖的所述铜层与所述第一铝焊垫的第一边缘齐平，所述第一边缘为远离所述第二铝焊垫的边缘。
4.一种裸片的制作方法，其特征在于，包括：
提供晶圆，所述晶圆包括钝化层与多个铝焊垫，所述钝化层与所述多个铝焊垫位于所述晶圆的活性面，所述钝化层具有多个开口，所述开口暴露所述铝焊垫的部分区域；
去除所述铝焊垫上的氧化层；
在所述铝焊垫上形成铜层，所述铜层填充于所述开口内；
切割所述晶圆形成多个裸片。
5.根据权利要求4所述的裸片的制作方法，其特征在于，去除所述铝焊垫上的氧化层通过氩气等离子轰击法或通过微蚀法实现。
6.根据权利要求4所述的裸片的制作方法，其特征在于，在所述铝焊垫上形成铜层通过无极电镀法形成，所述无极电镀法包括：先在所述铝焊垫上无极电镀锌层，所述锌层置换铜离子溶液中的铜，形成铜层。
7.一种芯片封装结构，其特征在于，包括：
权利要求1至3任一项所述的裸片；
包覆所述裸片的塑封层；
引脚，位于所述塑封层上，所述引脚填充位于所述塑封层内的通孔以与所述铜层连接。
8.根据权利要求7所述的芯片封装结构，其特征在于，还包括：再布线层，位于所述塑封层上，所述再布线层填充位于所述塑封层内的通孔以与所述铜层连接；所述引脚位于所述再布线层上。
9.一种芯片封装结构的制作方法，其特征在于，包括：
提供根据权利要求4至6任一项所述的制作方法制作的裸片，形成包覆所述裸片的塑封层；
采用激光开孔法在所述塑封层内形成通孔，以暴露所述铜层；
在所述塑封层与所述铜层上形成引脚；
切割形成芯片封装结构。
10.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，形成所述塑封层步骤中，所述塑封层包覆多个所述裸片；切割步骤中，每个所述芯片封装结构包括一个所述裸片。
11.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，形成所述引脚步骤前，在所述塑封层与所述铜层上形成再布线层；所述引脚形成在所述再布线层上。
CN202011540595.1A 2020-12-23 2020-12-23 裸片及其制作方法、芯片封装结构及其制作方法 Pending CN113990840A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011540595.1A CN113990840A (zh) 2020-12-23 2020-12-23 裸片及其制作方法、芯片封装结构及其制作方法
PCT/CN2021/115575 WO2022134651A1 (zh) 2020-12-23 2021-08-31 裸片及其制作方法、芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011540595.1A CN113990840A (zh) 2020-12-23 2020-12-23 裸片及其制作方法、芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN113990840A true CN113990840A (zh) 2022-01-28

Family

ID=79731653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011540595.1A Pending CN113990840A (zh) 2020-12-23 2020-12-23 裸片及其制作方法、芯片封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN113990840A (zh)
WO (1) WO2022134651A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798876A (zh) * 2023-06-28 2023-09-22 华天科技（昆山）电子有限公司 一种晶圆级扇出封装方法及封装结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118629882A (zh) * 2023-03-08 2024-09-10 思瑞浦微电子科技(上海)有限责任公司 封装结构及封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101928947A (zh) * 2009-06-26 2010-12-29 中芯国际集成电路制造(上海)有限公司 清洗试剂以及铝焊盘的制作工艺
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法
US9502337B2 (en) * 2014-10-31 2016-11-22 Nantong Fujitsu Microelectronics Co., Ltd. Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798876A (zh) * 2023-06-28 2023-09-22 华天科技（昆山）电子有限公司 一种晶圆级扇出封装方法及封装结构

Also Published As

Publication number Publication date
WO2022134651A1 (zh) 2022-06-30

Similar Documents

Publication Publication Date Title
KR100873782B1 (ko) 반도체 장치 및 그 제조 방법
US8617987B2 (en) Through hole via filling using electroless plating
TWI322468B (en) Semiconductor device and manufacturing method thereof
CN210223952U (zh) 面板组件、晶圆封装体以及芯片封装体
TWI710083B (zh) 重配置線路結構、整合扇出型封裝體、金屬特徵及封裝體的製造方法
CN111883521B (zh) 多芯片3d封装结构及其制作方法
US20180130759A1 (en) Semiconductor package and semiconductor manufacturing process
TW202002108A (zh) 半導體結構的形成方法
WO2022134651A1 (zh) 裸片及其制作方法、芯片封装结构及其制作方法
CN112151466B (zh) 芯片封装结构及其制作方法
CN215299231U (zh) 芯片封装结构
CN113571435B (zh) 芯片封装结构的形成方法
CN114093842A (zh) 裸片及其制作方法、芯片封装结构及其制作方法
CN113611615A (zh) 芯片封装结构的制作方法
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
CN114446918A (zh) Mcm封装结构及其制作方法
WO2023005308A1 (zh) 芯片封装结构及其制作方法
WO2022012498A1 (zh) 芯片封装结构及其制作方法
CN113937012A (zh) 芯片封装结构及其制作方法
CN114446921A (zh) Mcm封装结构及其制作方法
CN115148716A (zh) 半导体封装结构及其制作方法
CN115148713A (zh) Pip封装结构及其制作方法
CN114446919A (zh) Mcm封装结构及其制作方法
CN115148710A (zh) Mcm封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination