CN113972209A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN113972209A
CN113972209A CN202110389976.2A CN202110389976A CN113972209A CN 113972209 A CN113972209 A CN 113972209A CN 202110389976 A CN202110389976 A CN 202110389976A CN 113972209 A CN113972209 A CN 113972209A
Authority
CN
China
Prior art keywords
disposed
insulating layer
memory device
channel
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110389976.2A
Other languages
English (en)
Inventor
洪载昊
李炅奂
金炫哲
金熙中
朴玄睦
李基硕
赵珉熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113972209A publication Critical patent/CN113972209A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Abstract

提供了一种存储器装置。所述存储器装置包括：基底；存储器单元，设置在基底上；沟道，设置在存储器单元上；字线，被沟道围绕并且沿第一水平方向延伸；栅极绝缘层，置于沟道与字线之间；以及位线，接触沟道的上端并且沿与第一水平方向交叉的第二水平方向延伸。

Description

存储器装置
本申请是基于并且要求于2020年7月22日在韩国知识产权局提交的第10-2020-0091255号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
与示例实施例一致的装置、方法和系统涉及一种包括垂直晶体管的存储器装置和半导体装置。
背景技术
存储器装置可以包括多个存储单元。随着电子装置的尺寸减小，需求提高存储器装置的集成度。为了提供提高的集成度，需要减小存储单元的尺寸。每个存储单元中的可以包括选择单元和存储器单元。选择单元可以包括晶体管。具有平面(2D)结构的晶体管的尺寸会限制存储单元的尺寸的减小。
发明内容
一个或更多个示例实施例提供一种包括垂直晶体管的高度集成的存储器装置。
根据示例实施例的一个方面，提供了一种存储器装置，所述存储器装置包括：基底；存储器单元，设置在基底上；沟道，设置在存储器单元上；字线，被沟道围绕并且沿第一水平方向延伸；栅极绝缘层，置于沟道与字线之间；以及位线，接触沟道的上端并且沿与第一水平方向交叉的第二水平方向延伸。
根据示例实施例的一个方面，提供了一种存储器装置，所述存储器装置包括：基底；下电极，设置在基底上；上电极，设置在下电极上；介电层，设置在下电极与上电极之间；存储器单元接触件，设置在上电极上；沟道，包括第一部分和第二部分，第一部分和第二部分中的每个沿垂直于第一水平方向的竖直方向从存储器单元接触件延伸；字线，沿第一水平方向延伸并且在沟道的第一部分和第二部分之间通过；栅极绝缘层，置于沟道与字线之间；以及位线，接触沟道的上端并且沿垂直于竖直方向的第二水平方向延伸。
根据示例实施例的一个方面，提供了一种存储器装置，所述存储器装置包括：基底；下电极，设置在基底上；介电层，设置在下电极上；多个上电极，设置在介电层上；多个沟道，分别设置在所述多个上电极上并沿竖直方向延伸；多条字线，分别设置在所述多个沟道的侧面上并且沿垂直于竖直方向的第一水平方向延伸；多个栅极绝缘层，分别置于所述多个沟道与所述多条字线之间；以及位线，接触所述多个沟道的上端并且沿第二水平方向延伸，第二水平方向与第一水平方向交叉并且垂直于竖直方向。
根据示例实施例的一个方面，提供了一种存储器装置，所述存储器装置包括：基底；第一层间绝缘层，设置在基底上并且具有形成在其中的孔；下电极，设置在孔的侧面上和孔的底部上；上电极，设置在下电极上；介电层，置于下电极与上电极之间；存储器单元接触件，设置在上电极上；第二层间绝缘层，设置在第一层间绝缘层上并围绕存储器单元接触件；第三层间绝缘层，设置在第二层间绝缘层上；蚀刻停止层，设置在第三层间绝缘层上；第四层间绝缘层，设置在蚀刻停止层上；沟道，包括第一部分、第二部分、第三部分和第四部分，第一部分和第二部分中的每个沿竖直方向从存储器单元接触件延伸并且穿过第三层间绝缘层、蚀刻停止层和第四层间绝缘层，第三部分连接第一部分的下端和第二部分的下端，并且第四部分连接第一部分的上端和第二部分的上端；字线，被沟道围绕并且沿第一水平方向延伸；栅极绝缘层，在沟道与字线之间围绕字线；以及位线，接触沟道的第四部分并且沿第二水平方向延伸。
根据示例实施例的一个方面，提供了一种存储器装置，所述存储器装置包括：基底；第一层间绝缘层，设置在基底上并且具有形成在其中的孔；下电极，设置在孔的侧面上和孔的底部上；上电极，设置在下电极上；介电层，置于下电极与上电极之间；沟道，沿竖直方向从上电极延伸；栅极绝缘层，设置在沟道的侧面上；字线，接触栅极绝缘层的侧表面并沿第一水平方向延伸；盖层，设置在字线的侧面上；第二层间绝缘层，置于盖层与第一层间绝缘层之间；以及位线，接触沟道的上端并且沿与第一水平方向交叉的第二水平方向延伸。
根据示例实施例的一个方面，提供了一种存储器装置，所述存储器装置包括第一结构和第二结构。第一结构包括：基底；第一存储器单元，设置在基底上；第一沟道，设置在第一存储器单元上并沿竖直方向延伸；第一字线，设置在第一沟道的侧面上并且沿第一水平方向延伸；第一栅极绝缘层，置于第一沟道与第一字线之间；以及第一位线，接触第一沟道并且沿与第一水平方向交叉的第二水平方向延伸。第二结构包括：第二存储器单元；第二沟道，设置在第二存储器单元上并沿竖直方向延伸；第二字线，设置在第二沟道的侧面上并且沿第一水平方向延伸；第二栅极绝缘层，设置在第二沟道与第二字线之间；以及第二位线，接触第二沟道并沿第二水平方向延伸，其中，第二结构堆叠在第一结构上，使得第一位线与第二位线接触。
附图说明
通过以下结合附图对示例实施例的详细描述，将更清楚地理解上述和其他方面，在附图中：
图1是根据示例实施例的存储器装置的电路图；
图2A是示出根据示例实施例的存储器装置的平面图；
图2B是沿着图2A的线B-B'截取的剖视图；
图2C是沿着图2A的线C-C'截取的剖视图；
图3A是示出根据示例实施例的存储器装置的平面图；
图3B是沿着图3A的线B-B'截取的剖视图；
图3C是沿着图3A的线C-C'截取的剖视图；
图3D是沿着图3A的线D-D'截取的剖视图；
图3E是图3B中的区域E的放大图；
图3F是示出根据示例实施例的存储器装置的放大图；
图3G是示出根据示例实施例的存储器装置的剖视图；
图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A和图16A是示出根据示例实施例的制造存储器装置的方法的平面图；
图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B、图14B、图15B和图16B分别是沿着图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A和图16A的线B-B'截取的剖视图；
图10C、图11C、图12C、图13C、图14C、图15C和图16C分别是沿着图10A、图11A、图12A、图13A、图14A、图15A和图16A的线C-C'截取的剖视图；
图17A、图18A、图19A、图20A、图21A、图22A、图23A、图24A、图25A、图26A和图27A是示出根据示例实施例的制造存储器装置的方法的平面图；
图17B、图18B、图19B、图20B、图21B、图22B、图23B、图24B、图25B、图26B和图27B分别是沿着图17A、图18A、图19A、图20A、图21A、图22A、图23A、图24A、图25A、图26A和图27A的线B-B'截取的剖视图；
图19C、图20C、图21C、图22C、图23C、图24C、图25C、图26C和图27C分别是沿着图19A、图20A、图21A、图22A、图23A、图24A、图25A、图26A和图27A的线C-C'截取的剖视图；
图19D、图20D、图21D和图22D分别是沿着图19A、图20A、图21A和图22A的线D-D'截取的剖视图；
图28A和图29A是示出根据示例实施例的制造存储器装置的方法的平面图；
图28B和图29B分别是沿着图28A和图29A的线B-B'截取的剖视图；
图28C和图29C分别是沿着图28A和图29A的线C-C'截取的剖视图；
图28D和图29D分别是沿着图28A和图29A的线D-D'截取的剖视图；
图30A和图31A是示出根据示例实施例的制造存储器装置的方法的平面图；
图30B和图31B分别是沿着图30A和图31A的线B-B'截取的剖视图；
图30C和图31C分别是沿着图30A和图31A的线C-C'截取的剖视图；
图32是示出根据示例实施例的存储器装置的剖视图；以及
图33是示出根据示例实施例的存储器装置的剖视图。
具体实施方式
图1是根据示例实施例的存储器装置100的电路图。
参照图1，存储器装置100可以包括包含多个存储单元MC的存储单元阵列。存储单元MC中的每个可以包括存储器单元MU(例如，存储元件)和选择单元SU(例如，选择电路)。存储器单元MU可以被配置为存储数据。例如，存储器单元MU可以包括被构造为存储电荷的电容器。存储器单元MU的下电极可以接地。存储器单元MU的上电极可以连接到选择单元SU。
选择单元SU可以被配置为选择性地控制电荷在存储器单元MU中的移动。选择单元SU可以包括例如晶体管。选择单元SU可以通过字线WL的控制将位线BL选择性地连接到存储器单元MU。如下面将更详细描述的，选择单元SU可以是沟道沿竖直方向延伸的垂直晶体管。因为垂直晶体管可以比平面晶体管占据较小的平面面积，所以存储单元MC的平面面积可以被减小，因此存储器装置100的集成度可以提高。
图2A是示出根据示例实施例的存储器装置100的平面图。图2B是沿着图2A的线B-B'截取的剖视图。图2C是沿着图2A的线C-C'截取的剖视图。
参照图2A至图2C，存储器装置100可以包括基底110、位于基底110上的多个存储器单元MU以及位于多个存储器单元MU上的多个选择单元SU。
基底110可以包括半导体材料。基底110可以包括IV族半导体材料、III-V族半导体材料、II-VI族半导体材料或其组合。IV族半导体材料可以包括例如硅(Si)或锗(Ge)。III-V族半导体材料可以包括例如砷化镓(GaAs)、磷化铟(InP)、磷化镓(GaP)、砷化铟(InAs)、锑化铟(InSb)或砷化铟镓(InGaAs)。II-VI族半导体材料可以包括例如碲化锌(ZnTe)或硫化镉(CdS)。
存储器单元MU中的每个可以包括下电极141、位于下电极141上的介电层142以及位于介电层142上的上电极144。在一些示例实施例中，多个存储器单元MU可以共用一个下电极141。也就是说，多个上电极144可以对应于一个下电极141。多个存储器单元MU的下电极141可以形成为一层。此外，多个存储器单元MU可以共用一个介电层142。也就是说，多个上电极144可以对应于一个介电层142。多个存储器单元MU的介电层142可以形成为一层。每个存储器单元MU的上电极144可以与其他存储器单元MU的上电极144分离。
在一些示例实施例中，上电极144可以具有柱形状。介电层142可以定位在上电极144的侧表面和下表面上。在一些示例实施例中，存储器单元MU还可以包括位于上电极144与介电层142之间的上阻挡层143。每个存储器单元MU的上阻挡层143可以与另一存储器单元MU的另一上阻挡层143分离。
下电极141和上阻挡层143中的每个可以包括金属、金属氮化物或其组合。金属可以包括例如钛(Ti)或钽(Ta)。金属氮化物可以包括例如氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN)。介电层142可以包括氧化硅或高介电材料。高介电材料可以包括例如氧化铝(Al2O3)、氧化铪(HfO2)、氧化镧(LaO)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化锶钛(SrTiO3)或氧化钡锶钛(BaSrTiO3)。上电极144可以包括金属。金属可以包括例如铝(Al)、钨(W)、钌(Ru)、铂(Pt)、铱(Ir)、钴(Co)、钛(Ti)、镍(Ni)、钼(Mo)或其组合。
接地板130可以布置在基底110与下电极141之间。接地板130可以将下电极141电接地。在一些示例实施例中，多条接地线可以形成在基底110上而不是接地板130上。接地板130可以包括导电材料。导电材料可以包括例如铜(Cu)、金(Au)、银(Ag)、W、Ti或Al。
在一些示例实施例中，下绝缘层120可以布置在基底110与接地板130之间。下绝缘层120可以包括氧化硅或低介电材料。低介电材料可以包括例如未掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、氟硅酸盐玻璃(FSG)、旋涂玻璃(SOG)或东燃硅氮烷(TOSZ：tonen silazene)。
第一层间绝缘层IL1可以布置在接地板130上。多个孔H1可以穿过第一层间绝缘层IL1形成。下电极141可以布置在第一层间绝缘层IL1的上表面上以及第一层间绝缘层IL1的每个孔H1的侧面和底部上。多个上电极144和多个上阻挡层143可以分别定位在多个孔H1中。也就是说，第一层间绝缘层IL1可以围绕多个存储器单元MU中的每个。第一层间绝缘层IL1可以包括氧化硅或低介电材料。低介电材料可以包括例如USG、PSG、BSG、FSG、SOG或TOSZ。
在一些示例实施例中，存储器单元接触件150可以被进一步包括以将存储器单元MU连接到选择单元SU。存储器单元接触件150可以包括金属。金属可以包括例如Cu、Ag、Au、Al、Ti、W或Ta。
在一些示例实施例中，可以设置围绕存储器单元接触件150的第二层间绝缘层IL2。第二层间绝缘层IL2可以布置在上电极144的上表面和介电层142的上表面上。下电极141和介电层142可以在第一层间绝缘层IL1与第二层间绝缘层IL2之间延伸。第二层间绝缘层IL2的上表面可以与存储器单元接触件150的上表面位于同一平面上。第二层间绝缘层IL2可以包括氧化硅或低介电材料。低介电材料可以包括例如USG、PSG、BSG、FSG、SOG或TOSZ。
选择单元SU可以包括沟道161和位于沟道161上的栅极绝缘层162。沟道161可以在竖直方向(Z方向)上从存储器单元接触件150延伸。也就是说，选择单元SU可以包括垂直晶体管。因为选择单元SU包括垂直晶体管，所以选择单元SU可以堆叠在存储器单元MU上，因此可以减小存储单元的剖面面积。因此，存储器装置100可以具有高集成度。
沟道161可以包括定位在字线WL的第一侧上并沿竖直方向(Z方向)延伸的第一部分Q1以及定位在字线WL的与字线WL的第一侧背对的第二侧并沿竖直方向(Z方向)延伸的第二部分Q2。在一些示例实施例中，沟道161还可以包括位于字线WL的下表面上的第三部分Q3和位于字线WL的上表面上的第四部分Q4。沟道161的第三部分Q3可以布置在存储器单元接触件150与字线WL之间，沟道161的第四部分Q4可以布置在字线WL与位线BL之间。沟道161的第三部分Q3可以在沟道161的第一部分Q1的下端与沟道161的第二部分Q2的下端之间沿第二水平方向(X方向)延伸。沟道161的第四部分Q4可以在沟道161的第一部分Q1的上端与沟道161的第二部分Q2的上端之间沿第二水平方向(X方向)延伸。图2B中示出了沟道161的第一部分Q1和第四部分Q4之间的边界以及沟道161的第二部分Q2和第四部分Q4之间的边界。然而，因为沟道161的第一部分Q1、第四部分Q4和第二部分Q2包括相同的材料，所以边界可能无法通过电子显微镜区分。
沟道161的第一部分Q1至第四部分Q4可以围绕字线WL。当沟道161具有围绕字线WL的结构时，字线WL在X-Z平面上的剖面面积可以增大。因此，可以减小字线WL的电阻。
沟道161可以包括半导体材料。在一些示例实施例中，沟道161可以包括氧化物半导体。氧化物半导体可以包括例如氧化锡(SnO)、氧化锌(ZnO)、氧化锌锡(ZTO)、氧化镓(GaO)、氧化铟(InO)、氧化铟镓锌(IGZO)。例如，沟道161可以包括氧化铟镓锌(IGZO)。当沟道161包括IGZO时，因为在主体中不产生空穴，所以可以防止浮体效应并且可以减小漏电流。因此，可以减小存储电荷所需的存储器单元MU的电容。因此，可以减小上电极144与第一层间绝缘层IL1的孔H1的纵横比，因此可以便于存储器单元MU的制造。
栅极绝缘层162可以布置在字线WL与沟道161之间。在一些示例实施例中，栅极绝缘层162可以围绕字线WL。在图2B中，示出了栅极绝缘层162的上部分与栅极绝缘层162的其余部分之间的边界。然而，因为栅极绝缘层162的上部分和栅极绝缘层162的其余部分包括相同的材料，所以边界可能无法通过电子显微镜区分。栅极绝缘层162可以包括氧化硅、高介电材料或其组合。高介电材料可以包括Al2O3、HfO2、LaO、ZrO2、Ta2O5、TiO2、SrTiO3或BaSrTiO3。
字线WL可以定位在存储器单元MU上，并且可以沿第一水平方向(Y方向)延伸。第一水平方向(Y方向)可以垂直于竖直方向(Z方向)。字线WL可以在沟道161的第一部分Q1和第二部分Q2之间以及在第三部分Q3和第四部分Q4之间通过。字线WL可以被沟道161的第一部分Q1、第二部分Q2、第三部分Q3和第四部分Q4围绕。字线WL可以包括线部WLa和多个接触部WLb。线部WLa可以沿第一水平方向(Y方向)延伸。每个接触部WLb可以沿与竖直方向相反的方向(-Z方向)从线部WLa朝向沟道161的第三部分Q3突出。
在一些示例实施例中，字线WL可以包括栅极阻挡层171和位于栅极阻挡层171上的填充层172。栅极阻挡层171可以布置在字线WL的下表面、字线WL的第一侧表面和与第一侧表面背对的第二侧表面上。栅极阻挡层171可以包括金属、金属氮化物或其组合。金属可以包括Ti或Ta。金属氮化物可以包括TiN、TaN或WN。填充层172可以包括Ti、TiN、Ta、TaN、W、WN、氮化钛硅(TiSiN)、氮化钨硅(WSiN)或其组合。
第三层间绝缘层IL3和第四层间绝缘层IL4可以布置在第二层间绝缘层IL2上，并且可以围绕选择单元SU。第四层间绝缘层IL4的上表面可以与沟道161的第四部分Q4的上表面位于同一平面。在一些示例实施例中，蚀刻停止层ES可以布置在第三层间绝缘层IL3与第四层间绝缘层IL4之间。第三层间绝缘层IL3和第四层间绝缘层IL4中的每个可以包括氧化硅或低介电材料。低介电材料可以包括USG、PSG、BSG、FSG、SOG或TOSZ。蚀刻停止层ES可以包括与第四层间绝缘层IL4相比具有蚀刻选择性的材料，例如，氮化硅(SiN)。
位线BL可以接触沟道161的上端(例如，第四部分Q4)，并且可以沿第二水平方向(X方向)延伸。第二水平方向(X方向)可以垂直于竖直方向(Z方向)。第一水平方向(Y方向)和第二水平方向(X方向)可以彼此垂直或可以彼此不垂直。位线BL可以包括线部BLa和多个接触部BLb。线部BLa可以沿第二水平方向(X方向)延伸。每个接触部BLb可以沿与竖直方向相反的方向(-Z方向)从线部BLa突出，以接触沟道161的第四部分Q4。
位线BL可以包括金属。金属可以包括Cu、Al、W或其组合。因为位线BL没有掩埋在基底110中并且可以形成在选择单元SU上，所以位线BL可以包括具有低电导率的Cu。因此，可以减小位线BL的电阻。
在一些示例实施例中，与位线BL接触的第五层间绝缘层IL5可以布置在第四层间绝缘层IL4上。第五层间绝缘层IL5可以包括氧化硅或低介电材料。低介电材料可以包括USG、PSG、BSG、FSG、SOG或TOSZ。
图3A是示出根据示例实施例的存储器装置103的平面图。图3B是沿着图3A的线B-B'截取的剖视图。图3C是沿着图3A的线C-C'截取的剖视图。图3D是沿着图3A的线D-D'截取的剖视图。图3E是图3B中的区域E的放大图。图3F是示出根据示例实施例的存储器装置103a的放大图。图3G是示出根据示例实施例的存储器装置103b的剖视图。
参照图3A至图3D，沟道161可以沿竖直方向(Z方向)从上电极144延伸。字线WL可以包括位于沟道161的第一侧上的第一部分WLc和位于沟道161的与沟道161的第一侧背对的第二侧上的第二部分WLd。也就是说，字线WL可以沿第一水平方向(Y方向)从沟道161的两侧延伸。在一些示例实施例中，字线WL可以包括与上电极144的材料相同的材料。相同的材料可以包括例如W、Ti、Ta、Al或其组合。栅极绝缘层162可以布置在沟道161的第一侧与字线WL的第一部分WLc之间以及沟道161的第二侧与字线WL的第二部分WLd之间。
第二层间绝缘层IL2可以围绕沟道161的下部分。盖层CL可以在字线WL之间布置在第二层间绝缘层IL2上。盖层CL可以布置在字线WL的侧面上。第四层间绝缘层IL4可以布置在盖层CL上。第四层间绝缘层IL4可以接触沟道161和位线BL。第五层间绝缘层IL5和第六层间绝缘层IL6可以布置在第二层间绝缘层IL2上。第五层间绝缘层IL5可以接触沟道161和位线BL。沟道161和位线BL的接触部BLb可以被第四层间绝缘层IL4和第五层间绝缘层IL5围绕。第六层间绝缘层IL6可以接触位线BL的线部BLa。盖层CL可以包括对第四层间绝缘层IL4和第二层间绝缘层IL2具有蚀刻选择性的材料，例如，SiN。
沟道161可以包括由第二层间绝缘层IL2围绕的下部分和位于下部分上的上部分。在一些示例实施例中，沟道161的下部分的在第一水平方向(Y方向)上的尺寸DL可以不同于沟道161的上部分的在第一水平方向(Y方向)上的尺寸DU。例如，沟道161的下部分的在第一水平方向(Y方向)上的尺寸DL可以比沟道161的上部分的在第一水平方向(Y方向)上的尺寸DU小。然而，参照图3G，在另一示例实施例中，沟道161的在第一水平方向(Y方向)上的尺寸D可以是恒定的。也就是说，沟道161的下部分的在第一水平方向(Y方向)上的尺寸可以与沟道161的上部分的在第一水平方向(Y方向)上的尺寸相同。
参照图3E，盖层CL的上表面、字线WL的上表面和栅极绝缘层162的上表面可以位于同一平面。此外，盖层CL的下表面、字线WL的下表面和栅极绝缘层162的下表面可以位于同一平面。因此，栅极绝缘层162的在竖直方向(Z方向)上的尺寸D1可以与字线WL的在竖直方向(Z方向)上的尺寸D2相同。盖层CL的在竖直方向(Z方向)上的尺寸D3可以与字线WL的在竖直方向(Z方向)上的尺寸D2相同。在一些示例实施例中，位线BL的接触部BLb的在第二水平方向(X方向)上的尺寸D5可以与沟道161的在第二水平方向(X方向)上的尺寸D4相同。然而，示例实施例不限于此。例如，如图3F中所示出的，在另一示例实施例中，位线BL的接触部BLb的在第二水平方向(X方向)上的尺寸D5a可以比沟道161的在第二水平方向(X方向)上的尺寸D4小。
图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A和图16A是示出根据示例实施例的制造存储器装置的方法的平面图。图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B、图14B、图15B和图16B分别是沿着图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A和图16A的线B-B'截取的剖视图。图10C、图11C、图12C、图13C、图14C、图15C和图16C分别是沿着图10A、图11A、图12A、图13A、图14A、图15A和图16A的线C-C'截取的剖视图。
参照图4A和图4B，可以在基底110上形成下绝缘层120。接下来，可以在下绝缘层120上形成接地板130。接下来，可以在接地板130上形成具有多个第一孔H1的第一层间绝缘层IL1。例如，可以通过在接地板130上形成第一层间绝缘层IL1、在第一层间绝缘层IL1上形成掩模图案并且通过使用掩模图案作为蚀刻掩模蚀刻第一层间绝缘层IL1来形成多个第一孔H1。每个第一孔H1可以暴露接地板130的部分。在一些示例实施例中，可以省略下绝缘层120的形成和/或接地板130的形成。
参照图5A和图5B，可以在第一层间绝缘层IL1上共形地形成下电极141。更具体地，可以在第一层间绝缘层IL1的上表面上以及第一层间绝缘层IL1的每个第一孔H1的侧面和底部上形成下电极141。接下来，可以在下电极141上共形地形成介电层142。接下来，可以在介电层142上共形地形成上阻挡层143。
参照图6A和图6B，可以在上阻挡层143上形成上电极144。上电极144可以填充第一孔H1。也可以在位于第一层间绝缘层IL1的上表面上的上阻挡层143上形成上电极144。此后，可以去除上阻挡层143和上电极144的在第一层间绝缘层IL1的上表面上的部分。例如，可以使上电极144和上阻挡层143平坦化，使得介电层142的位于第一层间绝缘层IL1的上表面上的部分被暴露。上阻挡层143的其余部分可以彼此分离。上电极144的在第一孔H1中的其余部分可以彼此分离。下电极141、介电层142、上电极144和上阻挡层143可以形成存储器单元MU。
参照图7A和图7B，可以形成位于上电极144上的存储器单元接触件150和围绕存储器单元接触件150的第二层间绝缘层IL2。例如，可以在介电层142上形成第二层间绝缘层IL2，并且可以在第二层间绝缘层IL2中形成存储器单元接触件150以接触上电极144。
参照图8A和图8B，可以在第二层间绝缘层IL2和多个存储器单元接触件150上形成第三层间绝缘层IL3。接下来，可以在第三层间绝缘层IL3上形成蚀刻停止层ES。接下来，可以在蚀刻停止层ES上形成第四层间绝缘层IL4。在一些示例实施例中，可以省略蚀刻停止层ES的形成。接下来，可以形成穿过第三层间绝缘层IL3、蚀刻停止层ES和第四层间绝缘层IL4的多个第二孔H2，以分别暴露多个存储器单元接触件150。
参照图9A和图9B，可以在第四层间绝缘层IL4的上表面上以及第二孔H2的侧面和底部上共形地形成第一沟道层161a。接下来，可以在第一沟道层161a上共形地形成第一栅极绝缘层162a。
参照图10A至图10C，可以在第一栅极绝缘层162a上形成牺牲层SL。牺牲层SL可以填充第二孔H2。可以在牺牲层SL上形成掩模图案ML。掩模图案ML可以具有沿第一水平方向(Y方向)平行延伸的多个线形的开口OP。每个开口OP可以暴露牺牲层SL。
参照图11A至图11C，可以通过使用掩模图案ML作为蚀刻掩模来蚀刻牺牲层SL、第一沟道层161a、第一栅极绝缘层162a、第四层间绝缘层IL4和蚀刻停止层(ES)。可以通过蚀刻停止层ES在第三层间绝缘层IL3的上表面上停止蚀刻。另外，第一沟道层161a、第一栅极绝缘层162a和牺牲层SL的定位在第二孔H2中的部分可以不被去除，并且可以保留在第二孔H2中。
参照图12A至图12C，可以在蚀刻之后去除牺牲层SL和掩模图案ML。可以在第一栅极绝缘层162a和第三层间绝缘层IL3上共形地形成栅极阻挡层171。接下来，可以在栅极阻挡层171上形成填充层172。填充层172可以填充第二孔H2。
参照图13A至图13C，可以去除填充层172、栅极阻挡层171、第一栅极绝缘层162a和第一沟道层161a的部分。例如，可以使填充层172、栅极阻挡层171、第一栅极绝缘层162a和第一沟道层161a平坦化，使得第四层间绝缘层IL4的上表面被暴露。接下来，可以去除栅极阻挡层171的上部分和填充层172的上部分，使得在第二孔H2的上部分中形成空的空间S1。结果，可以形成包括填充层172和栅极阻挡层171的字线WL。
参照图14A至图14C，可以在字线WL上形成第二栅极绝缘层162b。第二栅极绝缘层162b可以填充第二孔H2的上部分。例如，可以在第四层间绝缘层IL4和字线WL上形成第二栅极绝缘层162b，并且可以例如通过平坦化或各向异性蚀刻去除第二栅极绝缘层162b的位于第四层间绝缘层IL4上的部分。可以蚀刻第一栅极绝缘层162a和/或第二栅极绝缘层162b，使得在第二孔H2的上部分中形成空的空间S2。第一栅极绝缘层162a和第二栅极绝缘层162b可以包括相同的材料，并且可以一起形成栅极绝缘层162。
参照图15A至图15C，可以在栅极绝缘层162上形成第二沟道层161b。第二沟道层161b可以填充第二孔H2的上部分。例如，可以在第二栅极绝缘层162b和第四层间绝缘层IL4上形成第二沟道层161b，并且第二沟道层161b可以被各向异性地蚀刻或平坦化，使得第四层间绝缘层IL4的上表面被暴露。第二沟道层161b可以与第一沟道层161a一起形成沟道161。
参照图16A至图16C，可以使第二沟道层161b和第二栅极绝缘层162b图案化，从而将第二沟道层161b和第二栅极绝缘层162b分离成多个部分。例如，可以通过在第二沟道层161b和第四层间绝缘层IL4上形成掩模图案并通过使用掩模图案作为蚀刻掩模蚀刻第二沟道层161b和第二栅极绝缘层162b来使第二沟道层161b和第二栅极绝缘层162b图案化。第二沟道层161b的部分和第二栅极绝缘层162b的部分可以分别与多个第二孔H2对齐。
参照图2A至图2C，可以在选择单元SU和字线WL上形成第五层间绝缘层IL5。可以在第五层间绝缘层IL5中形成接触选择单元SU的位线BL。可以根据参照图4A至图16C以及图2A至图2C描述的制造方法来制造图2A至图2C中所示出的存储器装置100。
图17A、图18A、图19A、图20A、图21A、图22A、图23A、图24A、图25A、图26A和图27A是示出根据示例实施例的制造存储器装置的方法的平面图。图17B、图18B、图19B、图20B、图21B、图22B、图23B、图24B、图25B、图26B和图27B分别是沿着图17A、图18A、图19A、图20A、图21A、图22A、图23A、图24A、图25A、图26A和图27A的线B-B'截取的剖视图。图19C、图20C、图21C、图22C、图23C、图24C、图25C、图26C和图27C分别是沿着图19A、图20A、图21A、图22A、图23A、图24A、图25A、图26A和图27A的线C-C'截取的剖视图。图19D、图20D、图21D和图22D分别是沿着图19A、图20A、图21A和图22A的线D-D'截取的剖视图。
参照图17A和图17B，可以在基底110上形成下绝缘层120。接下来，可以在下绝缘层120上形成接地板130。接下来，可以在接地板130上形成具有多个第一孔H1的第一层间绝缘层IL1。
接下来，可以在第一层间绝缘层IL1上共形地形成下电极141。更具体地，可以在第一层间绝缘层IL1的上表面上以及第一层间绝缘层IL1的每个第一孔H1的侧面和底部上形成下电极141。接下来，可以在下电极141上共形地形成介电层142。接下来，可以在介电层142上共形地形成上阻挡层143。
接下来，可以在上阻挡层143上形成牺牲层SL2以填充第一孔H1。牺牲层SL2的上部分和上阻挡层143的上部分可以一起被去除，使得上阻挡层143的位于第一层间绝缘层IL1的上表面上的部分和牺牲层SL2的位于第一层间绝缘层IL1的上表面上的部分可以被去除。例如，牺牲层SL2的上部分和上阻挡层143的上部分可以一起被平坦化，使得介电层142被暴露。通过这种去除，上阻挡层143的其余部分可以彼此分离。在上阻挡层143的其余部分彼此分离之后，可以去除牺牲层SL2。
参照图18A和图18B，可以在介电层142和上阻挡层143上形成第二层间绝缘层IL2。可以在第二层间绝缘层IL2上形成盖层CL。可以在盖层CL上形成第四层间绝缘层IL4。
接下来，可以形成穿过第二层间绝缘层IL2、盖层CL和第四层间绝缘层IL4的多个第三孔H3，以在第一孔H1中暴露上阻挡层143。
参照图19A至图19D，可以形成沿第一水平方向(Y方向)平行延伸的线沟槽LT。第二层间绝缘层IL2的上表面可以通过线沟槽LT暴露。线沟槽LT的底部可以连接到多个第三孔H3。
参照图20A至图20D，可以形成从第三孔H3的侧表面凹进到盖层CL中的第一凹进R1。例如，可以选择性地蚀刻仅盖层CL。第一凹进R1可以由第二层间绝缘层IL2、第四层间绝缘层IL4和盖层CL限定。
参照图21A至图21D，可以用填充层FL填充第三孔H3和第一凹进R1。
参照图22A至图22D，可以通过蚀刻填充层FL由填充层FL形成字线WL和上电极144。例如，可以使用各向同性蚀刻。填充层FL的在第一凹进R1中的其余部分可以形成字线WL，并且填充层FL的在第三孔H3中的其余部分可以形成上电极144。因为字线WL和上电极144都由填充层FL形成，所以字线WL和上电极144可以包括相同的材料。因为字线WL形成在第一凹进R1中，所以字线WL的上表面可以与盖层CL的上表面形成在同一平面上。此外，字线WL的下表面可以与盖层CL的下表面形成在同一平面上。字线WL的侧表面可以从第三孔H3的侧表面凹进。也就是说，字线WL、第四层间绝缘层IL4和第二层间绝缘层IL2可以限定从第三孔H3的侧表面凹进到盖层CL中的第二凹进R2。
参照图23A至图23C，可以在第二凹进R2和第三孔H3中形成栅极绝缘层162。接下来，可以通过各向异性蚀刻去除栅极绝缘层162的在第二凹进R2外部的部分。因此，栅极绝缘层162可以仅保留在第二凹进R2中。因为栅极绝缘层162形成在第二凹进R2中，所以栅极绝缘层162的上表面可以与字线WL的上表面位于同一平面。另外，栅极绝缘层162的下表面可以与字线WL的下表面位于同一平面。
参照图24A至图24C，可以在第三孔H3和线沟槽LT中填充沟道161。
参照图25A至图25C，可以将沟道161划分成沿第一水平方向(Y方向)间隔开的多个部分。例如，通过在沟道161和第四层间绝缘层IL4上形成掩模图案并使用掩模图案作为蚀刻掩模来蚀刻沟道161，可以使沟道161图案化。
参照图26A至图26C，可以在第二层间绝缘层IL2上形成第五层间绝缘层IL5以填充线沟槽LT。第五层间绝缘层IL5可以在线沟槽LT中填充沟道161之间的空间。
参照图27A至图27C，通过各向异性蚀刻沟道161，可以形成由第四层间绝缘层IL4、第五层间绝缘层IL5和沟道161限定的第三凹进R3。
参照图3A至图3E，可以在沟道161上形成位线BL，使得位线BL的接触部BLb填充图27A至图27C中所示的第三凹进R3。另外，还可以形成与位线BL的线部BLa接触的第六层间绝缘层IL6。可以根据参照图17A至图27C和图3A至图3E所描述的制造方法来制造图3A至图3E中所示的存储器装置103。
在一些示例实施例中，可以省略参照图27A至图27C描述的第三凹进R3的形成。可以在第五层间绝缘层IL5和第四层间绝缘层IL4上形成第六层间绝缘层IL6，并且可以在第六层间绝缘层IL6中形成位线BL。根据这种制造方法，可以制造图3F中所示的存储器装置103a。也就是说，位线BL的接触部BLb可以形成在第六层间绝缘层IL6中，而不是形成在第三凹进R3中。
图28A和图29A是示出根据示例实施例的制造存储器装置的方法的平面图。图28B和图29B分别是沿着图28A和图29A的线B-B'截取的剖视图。
图28C和图29C分别是沿着图28A和图29A的线C-C'截取的剖视图。图28D和图29D分别是沿着图28A和图29A的线D-D'截取的剖视图。
参照图28A至图28D，如参照图17A至图19B所描述的，可以在基底110上形成下绝缘层120、接地板130和第一层间绝缘层IL1。接下来，可以在第一层间绝缘层IL1上形成下电极141、介电层142和上阻挡层143。接下来，可以分离上阻挡层143的部分。接下来，可以形成第二层间绝缘层IL2、盖层CL和第四层间绝缘层IL4。接下来，可以形成线沟槽LT和多个第三孔H3。
可以分别在多个第三孔H3下方形成多个上电极144。例如，可以将上电极144形成为填充多个第三孔H3。通过各向异性地蚀刻上电极144的上部分，上电极144的分别填充第三孔H3的下部分的部分可以保留。
参照图29A至图29D，可以形成从每个第三孔H3的侧表面凹进到盖层CL中的第一凹进R1。第一凹进R1可以由第二层间绝缘层IL2、盖层CL和第四层间绝缘层IL4限定。
参照图22A至图22D，可以在第一凹进R1中形成字线WL。例如，在将字线WL形成为填充第一凹进R1和第三孔H3的上部分之后，字线WL可以被各向异性蚀刻使得字线WL的仅在第一凹进R1中的部分保留。另外，可以进一步蚀刻字线WL以形成第二凹进R2。此后，可以根据参照图23A至图27C和图3A至图3E描述的方法来制造图3E中所示的存储器装置103。当根据参照图27A至图27C和图21A至图21D描述的方法制造图3A至图3E中所示的存储器装置103时，因为字线WL和上电极144在不同的步骤中形成，所以字线WL和上电极144可以包括不同的材料。
图30A和图31A是示出根据示例实施例的制造存储器装置的方法的平面图。图30B和图31B分别是沿着图30A和图31A的线B-B'截取的剖视图。图30C和图31C分别是沿着图30A和图31A的线C-C'截取的剖视图。
参照图30A至图30C，可以在图30A至图30C中所示的步骤之前执行图17A至图23B中所示的步骤。也就是说，可以在基底110上形成下绝缘层120、接地板130和第一层间绝缘层IL1。接下来，可以在第一层间绝缘层IL1上形成下电极141、介电层142和上阻挡层143。接下来，可以分离上阻挡层143的部分。接下来，可以形成第二层间绝缘层IL2、盖层CL和第四层间绝缘层IL4。接下来，可以形成线沟槽LT和多个第三孔H3。接下来，可以形成上电极144、字线WL和栅极绝缘层162。接下来，如图30A至图30C中所示，可以在第二层间绝缘层IL2和上电极144上形成第五层间绝缘层IL5，以填充线沟槽LT和第三孔H3。
参照图31A至图31C，可以形成穿过第五层间绝缘层IL5和第二层间绝缘层IL2的第四孔H4。可以在第四孔H4中形成沟道161。
参照图3G，可以使沟道161凹进并且可以形成位线BL，使得位线BL的接触部BLb形成在凹进的空间中。可以将第六层间绝缘层IL6形成为与位线BL的线部BLa接触。结果，可以制造出图3G中所示的存储器装置103b。
图32是示出根据示例实施例的存储器装置的剖视图。图33是示出根据示例实施例的存储器装置的剖视图。
参照图32，第二结构S2可以堆叠在第一结构S1上。第一结构S1可以是图2A至图2C中所示的存储器装置100。第二结构S2可以是可以从图2A至图2C中所示的存储器装置100去除基底110和下绝缘层120的结构。第一结构S1可以结合到第二结构S2，使得第一结构S1的第一位线BL1接触第二结构S2的第二位线BL2。例如，可以根据参照图4A至图16C和图2A至图2C描述的方法来制造两个存储器装置100，可以将第一结构S1结合到第二结构S2。可以从第二结构S2去除基底110和/或下绝缘层120。通过将第二结构S2堆叠在第一结构S1上，可以提高存储器装置的集成度。
图33是示出根据示例实施例的存储器装置的剖视图。
参照图33，第四结构S4可以堆叠在第三结构S3上。第三结构S3可以是参照图3A至图3G描述的存储器装置103、103a和103b中的一个。第四结构S4可以是可以从参照图3A至图3G描述的存储器装置103、103a和103b去除基底110和下绝缘层120的结构。第三结构S3可以结合到第四结构S4，使得第三结构S3的第一位线BL1接触第四结构S2的第二位线BL2。例如，可以根据参照图17A至图27C和图3A至图3E描述的方法制造两个存储器装置103，可以将第三结构S3结合到第四结构S4。可以从第四结构S4去除基底110和/或下绝缘层120。通过将第四结构S4堆叠在第三结构S3上，可以提高存储器装置的集成度。
尽管已经描述了示例实施例，但是将理解的是，在不脱离如所附权利要求中阐述的公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种存储器装置，所述存储器装置包括：
基底；
存储器单元，设置在基底上；
沟道，设置在存储器单元上；
字线，被沟道围绕并且沿第一水平方向延伸；
栅极绝缘层，置于沟道与字线之间；以及
位线，接触沟道的上端并且沿与第一水平方向交叉的第二水平方向延伸。
2.根据权利要求1所述的存储器装置，其中，沟道包括氧化物半导体。
3.根据权利要求2所述的存储器装置，其中，沟道包括氧化铟镓锌。
4.根据权利要求1所述的存储器装置，所述存储器装置还包括将存储器单元电连接到沟道的存储器单元接触件。
5.根据权利要求1所述的存储器装置，其中，沟道包括：
第一部分，设置在字线的第一侧上；
第二部分，设置在字线的第二侧上；
第三部分，设置在字线的下表面上；以及
第四部分，位于字线的上表面上。
6.根据权利要求1所述的存储器装置，其中，存储器单元包括：
下电极；
上电极；以及
介电层，置于下电极与上电极之间。
7.根据权利要求6所述的存储器装置，其中，上电极具有柱形状。
8.一种存储器装置，所述存储器装置包括：
基底；
下电极，设置在基底上；
上电极，设置在下电极上；
介电层，设置在下电极与上电极之间；
存储器单元接触件，设置在上电极上；
沟道，包括第一部分和第二部分，第一部分和第二部分中的每个沿垂直于第一水平方向的竖直方向从存储器单元接触件延伸；
字线，沿第一水平方向延伸并且在沟道的第一部分和第二部分之间通过；
栅极绝缘层，置于沟道与字线之间；以及
位线，接触沟道的上端并且沿垂直于竖直方向的第二水平方向延伸。
9.根据权利要求8所述的存储器装置，其中，沟道还包括：
第三部分，置于存储器单元接触件与字线之间；以及
第四部分，位于位线与字线之间。
10.根据权利要求9所述的存储器装置，其中，字线包括：
线部，沿第一水平方向延伸；以及
接触部，沿着竖直方向从线部朝向沟道的第三部分突出。
11.一种存储器装置，所述存储器装置包括：
基底；
下电极，设置在基底上；
介电层，设置在下电极上；
多个上电极，设置在介电层上；
多个沟道，分别设置在所述多个上电极上并沿竖直方向延伸；
多条字线，分别设置在所述多个沟道的侧面上并且沿垂直于竖直方向的第一水平方向延伸；
多个栅极绝缘层，分别置于所述多个沟道与所述多条字线之间；以及
位线，接触所述多个沟道的上端并且沿第二水平方向延伸，第二水平方向与第一水平方向交叉并且垂直于竖直方向。
12.根据权利要求11所述的存储器装置，其中，介电层设置在所述多个上电极中的每个的侧表面和下表面上。
13.根据权利要求11所述的存储器装置，所述存储器装置还包括定位在基底上并具有多个孔的层间绝缘层，
其中，下电极设置在层间绝缘层的上表面上以及层间绝缘层的所述多个孔中的每个孔的侧面和底部上，并且
所述多个上电极分别设置在层间绝缘层的所述多个孔中。
14.根据权利要求13所述的存储器装置，所述存储器装置还包括置于基底与层间绝缘层之间的接地板。
15.根据权利要求11至14中的任意一项所述的存储器装置，其中，所述多个沟道中的每个包括：
第一部分，设置在所述多条字线中的每条的第一侧上；以及
第二部分，设置在所述多条字线中的每条的第二侧上，其中，第二侧与第一侧背对。
16.根据权利要求11至14中的任意一项所述的存储器装置，其中，所述多条字线中的每条包括：
第一部分，设置在所述多个沟道中的每个的第一侧上；以及
第二部分，设置在所述多个沟道中的每个的第二侧上，其中，第二侧与第一侧背对。
17.根据权利要求11至14中的任意一项所述的存储器装置，其中，所述多个栅极绝缘层中的每个的在竖直方向上的尺寸对应于所述多条字线中的每条的在竖直方向上的尺寸。
18.根据权利要求11至14中的任意一项所述的存储器装置，所述存储器装置还包括设置在所述多条字线中的每条的侧面上的盖层，
其中，盖层的在竖直方向上的尺寸对应于所述多条字线中的每条的在竖直方向上的尺寸。
19.根据权利要求11至14中的任意一项所述的存储器装置，其中，位线包括：
线部，沿第二水平方向延伸；以及
多个接触部，分别沿着竖直方向从线部突出并且分别接触所述多个沟道的上端，以及
其中，所述多个接触部中的每个的在第二水平方向上的尺寸对应于所述多个沟道中的每个的在第二水平方向上的尺寸。
20.根据权利要求11至14中的任意一项所述的存储器装置，其中，所述多条字线中的每条和所述多个上电极中的每个包括相同的材料。
CN202110389976.2A 2020-07-22 2021-04-12 存储器装置 Pending CN113972209A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0091255 2020-07-22
KR1020200091255A KR20220012120A (ko) 2020-07-22 2020-07-22 메모리 소자

Publications (1)

Publication Number Publication Date
CN113972209A true CN113972209A (zh) 2022-01-25

Family

ID=79586099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110389976.2A Pending CN113972209A (zh) 2020-07-22 2021-04-12 存储器装置

Country Status (4)

Country Link
US (1) US11647625B2 (zh)
KR (1) KR20220012120A (zh)
CN (1) CN113972209A (zh)
TW (1) TWI762282B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
TWI447851B (zh) 2011-01-19 2014-08-01 Macronix Int Co Ltd 多層連線結構及製造方法
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
JP6517720B2 (ja) 2016-03-16 2019-05-22 東芝メモリ株式会社 半導体記憶装置
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
JP7109928B2 (ja) 2018-01-31 2022-08-01 キオクシア株式会社 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
JP2019164868A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置
JP7051511B2 (ja) 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法
TWI701802B (zh) 2018-09-04 2020-08-11 日商東芝記憶體股份有限公司 半導體裝置及其製造方法
US11527656B2 (en) 2018-09-25 2022-12-13 Intel Corporation Contact electrodes for vertical thin-film transistors

Also Published As

Publication number Publication date
US20220028859A1 (en) 2022-01-27
TW202205540A (zh) 2022-02-01
US11647625B2 (en) 2023-05-09
KR20220012120A (ko) 2022-02-03
TWI762282B (zh) 2022-04-21

Similar Documents

Publication Publication Date Title
US11889705B2 (en) Interconnect landing method for RRAM technology
US10734080B2 (en) Three-dimensional memory device containing bit line switches
US10854619B2 (en) Three-dimensional memory device containing bit line switches
US20160307964A1 (en) High density resistive random access memory (rram)
KR101565797B1 (ko) 콘택 플러그를 포함하는 반도체 장치
US20230363172A1 (en) Memory device and manufacturing method thereof
US11849587B2 (en) Three-dimensional memory device and manufacturing method thereof
CN113488483B (zh) 三维存储器器件及其制造方法
CN113437079A (zh) 存储器器件及其制造方法
CN113285018A (zh) 集成芯片、存储器器件及其形成方法
CN113745238A (zh) 三维存储器件和方法
US20220028859A1 (en) Memory device
US20220393105A1 (en) Resistive random access memory (rram) cells and methods of construction
US20210375993A1 (en) High density memory devices with low cell leakage and methods for forming the same
US20230292531A1 (en) Memory device
CN117835699A (zh) 电阻式存储器装置以及其制作方法
CN117042445A (zh) 存储器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination