CN113964104A - 一种半导体结构、半导体结构的制造方法及一种电子设备 - Google Patents

一种半导体结构、半导体结构的制造方法及一种电子设备 Download PDF

Info

Publication number
CN113964104A
CN113964104A CN202010702045.9A CN202010702045A CN113964104A CN 113964104 A CN113964104 A CN 113964104A CN 202010702045 A CN202010702045 A CN 202010702045A CN 113964104 A CN113964104 A CN 113964104A
Authority
CN
China
Prior art keywords
semiconductor substrate
side wall
dielectric layer
protruding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010702045.9A
Other languages
English (en)
Inventor
安佑松
杨涛
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010702045.9A priority Critical patent/CN113964104A/zh
Publication of CN113964104A publication Critical patent/CN113964104A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体结构、半导体结构的制造方法及一种电子设备。该半导体结构包括：半导体基底；位于所述半导体基底上的突起结构；位于所述突起结构两侧的侧墙，该侧墙的上部分位于所述突起结构侧壁上部上，该侧墙的下部分与所述突起结构之间具有空气隙。本公开提供的半导体结构，在侧墙的下部分与突起结构之间具有空气隙，形成空气隙侧墙结构，电容率较低，能够达到较低的位线电容，在使用时能确保达到较好的感应裕度，能够很好地满足实际应用的需要。

Description

一种半导体结构、半导体结构的制造方法及一种电子设备
技术领域
本公开涉及半导体技术领域，具体涉及一种半导体结构、半导体结构的制造方法及一种电子设备。
背景技术
与数据感应裕度(Data Sensing Margin)有密切关系的位线电容特性是DRAM的主要特性之一。为确保DRAM装置的感应裕度，必须降低位线电容或提高单元电容。随着DRAM器件尺寸持续微缩，为了维持数据感应裕度，需不断降低位线电容。决定位线电容的主要因素有位线侧墙的厚度与电容率。如何实现一种低电容率的侧墙结构以达到较好的感应裕度是目前待解决的一个技术问题。
发明内容
本公开的目的是提供一种半导体结构、半导体结构的制造方法及一种电子设备。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
根据本公开实施例的一个方面，提供一种半导体结构，包括：
半导体基底；
位于所述半导体基底上的突起结构；
位于所述突起结构两侧的侧墙，该侧墙的上部分位于所述突起结构侧壁上部上，该侧墙的下部分与所述突起结构之间具有空气隙。
根据本公开实施例的另一个方面，提供一种半导体结构的制造方法，包括：
提供半导体基底，所述半导体基底上包括突起结构；
在所述突起结构两侧形成牺牲层，该牺牲层包括连接的竖直部分和水平部分，所述竖直部分位于所述突起结构侧壁上，所述水平部分位于所述半导体基底之上；所述竖直部分的顶端低于所述突起结构的顶面；
形成侧墙；所述侧墙的上部分位于所述突起结构侧壁上，所述侧墙的下部分位于所述竖直部分侧壁上；
刻蚀所述牺牲层，在所述侧墙的下部分与所述突起结构之间形成空气隙。
根据本公开实施例的另一个方面，提供一种电子设备，包括上述的半导体结构。
本公开实施例的其中一个方面提供的技术方案可以包括以下有益效果：
本公开实施例提供的半导体结构，在侧墙的下部分与突起结构之间具有空气隙，形成空气隙侧墙结构，电容率较低，能够达到较低的位线电容，在使用时能确保达到较好的感应裕度，能够很好地满足实际应用的需要。
本公开的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本公开实施例了解。本公开的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本公开一实施例的半导体结构的结构示意图；
图2示出了本公开另一实施方式的半导体结构的结构示意图；
图3示出了本公开另一实施方式的半导体结构的结构示意图；
图4示出了本公开一实施例的半导体结构的制造方法流程图；
图5示出了本公开一实施例的半导体基底以及在半导体基底上的多条位线的结构示意图；
图6示出了在图5所示的结构上沉积氧化物形成氧化物层后的结构示意图；
图7示出了在图6所示的结构上形成硬掩膜材料层后的结构示意图；
图8示出了在图7所示结构上对硬掩膜材料层进行回刻蚀之后形成的结构示意图；
图9示出了在图8所示结构上去除氧化物层的第三部位和暴露的第二部位的上部分之后形成的结构示意图；
图10示出了在图9所示结构上去除剩余硬掩膜材料层后形成的结构示意图；
图11示出了在图10所示结构上刻蚀减薄第一部位后的结构示意图；
图12示出了在图11所示结构上沉积形成氮化物层后的结构示意图；
图13示出了在图12所示结构上去除氮化物层第三部分及氧化物薄层部一部分之后的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如图1所示，本公开的一个实施例提供了一种半导体结构，包括：
半导体基底10；
位于半导体基底10上的突起结构；该突起结构可以为栅极或位线；例如，可以为DRAM的位线，位线包括自半导体基底10起依次叠加设置的接触层202和导线层201；
位于突起结构两侧的侧墙502，该侧墙502上部分位于突起结构侧壁上部，该侧墙502下部分与突起结构之间具有空气隙70。侧墙502下部分向外侧凸起。
该侧墙502下部分的底面与半导体基底10顶面之间具有空隙60，空隙60为空气隙70的底部开口。空隙60使空气隙70与外部相连通。
在某些实施方式中，如图2所示，所述半导体结构还包括第三氮化物层80，所述第三氮化物层80覆盖侧墙502的外侧和突起结构2的顶面，所述第三氮化物层80的底部延伸至空隙60内封住所述空隙60。第三氮化物层80作为一种介质层。
在某些实施方式中，如图3所示，所述半导体结构还包括沟槽90，所述沟槽90开设在半导体基底10上位于相邻两个突起结构之间的部分上，沟槽90用于形成单元接触件。在某些实施方式中，沟槽90内沉积形成单元接触件。单元接触件位于相邻两个突起结构之间，单元接触件的一端插入半导体基底10内。
在某些实施方式中，所述侧墙502的上端与所述突起结构的上端相平齐。
在某些实施方式中，突起结构、侧墙502和第三氮化物层80的上端依次降低。突起结构的上端面、位于突起结构两侧的侧墙502的上端面和第三氮化物层80的上端面位于同一弧面上。
本实施例提供的半导体结构，侧墙的上部分位于突起结构侧壁上部上，在侧墙的下部分与突起结构之间具有空气隙，形成空气隙侧墙结构，电容率较低，能够达到较低的位线电容，在使用时(例如用于制造DRAM)能确保达到较好的感应裕度，能够很好地满足实际应用的需要。
本实施例还提供一种电子设备，包括上述的半导体结构。所述的电子设备，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
如图4所示，本实施例还提供一种半导体结构的制造方法，包括：
S1、提供半导体基底，所述半导体基底上包括突起结构。
突起结构可以是位线。例如图5所示，提供一半导体基底10，在半导体基底10上具有多条位线20。半导体基底10可以为硅材料制成。
S2、在半导体基底和突起结构上沉积氧化物层。
例如图6所示，在半导体基底10和多条位线20上沉积氧化物形成氧化物层30。
如图6所示，提供半导体基底10以及在半导体基底10上形成的间隔排列的多条位线20；半导体基底10可以为硅材料；氧化物层30包括位于半导体基底10上的第一部位301、位于位线20侧壁上的第二部位302和位于位线20上端面上的第三部位303。氧化物可以为二氧化硅。位线20包括自半导体基底10起依次叠加设置的接触层202和导线层201。氧化物层30覆盖半导体基底10和多条位线20。
另外，半导体基底10还可以包括硅半导体基底、锗半导体基底和/或硅锗半导体基底等，本公开不作具体限制。其中，位线20形成于半导体基底10上，待依次形成接触材料结构层和导线材料结构层后，分别对导线结构材料层和接触材料结构层进行刻蚀得到导线层201和接触层202。
S3、在通过步骤S20所形成的整个半导体结构上沉积第一介质层，该第一介质层超过所述氧化物层顶部。
第一介质层可以为硬掩模材料层。例如图7所示，在氧化物层30上形成硬掩膜材料层40。在某些实施方式中，在氧化物层30上涂覆(Coating)硬掩膜材料(SOH,spin-on-hardmask)，形成硬掩膜材料层40。在本实施例中，硬掩膜材料层40作为第一介质层。
S4、将第一介质层和氧化物层回刻至突起结构的顶面以下，剩余的氧化物层形成为牺牲层。
例如图8所示，对硬掩膜材料层40进行回刻蚀，以暴露位线上氧化物层30的上部分，并保留一部分硬掩膜材料层，即剩余硬掩膜材料层40’；氧化物层30的上部分覆盖位线20的上端面及位线20的两侧壁上部分。对硬掩膜材料层40进行回刻蚀(Etch Back)，暴露第三部位303和第二部位的上部分3021。第二部位的下部分3022为第二部位302的未暴露的部分。通过调整回刻蚀的工艺参数，可以调整暴露氧化物层30的上部分的尺寸，从而达到调整要形成的空气隙侧墙的厚度和高度的目的。
去除氧化物层的暴露在外的部分，暴露位线的一部分。
在某些实施方式中，通过湿法刻蚀方法或干法刻蚀方法去除氧化物层30的第三部位303和暴露的第二部位的上部分3021，如图9所示。
S5、去除第一介质层的剩余部分。
如图10所示，灰化去除剩余硬掩膜材料层40’，暴露第二部位的下部分3022和第一部位301。通过步骤S2-S5,在突起结构两侧形成了牺牲层；该牺牲层包括连接的竖直部分和水平部分，竖直部分位于突起结构侧壁上，水平部分位于半导体基底上。第二部位的下部分3022即为牺牲层的竖直部分。第一部位301即牺牲层的水平部分。通过对硬掩膜材料层40进行回刻蚀时的尺寸控制，可以控制剩余硬掩膜材料层40’的高度，从而可以控制第二部位的下部分3022的高度，从而可以控制后续步骤得到的空气隙的高度。
S6、刻蚀减薄氧化物层水平部分，得到氧化物薄层部。
如图11所示，刻蚀减薄第一部位301，得到氧化物薄层部301’。第二部位的下部分3022的上端外侧角刻蚀为圆角，得到第二部位刻蚀后的下部分3022’。
S7、沉积形成第二介质层，第二介质层覆盖经过步骤S40处理后得到的半导体结构。
第二介质层可以为氮化物层，例如氮化硅层。如图12所示，沉积形成氮化硅层50，氮化硅层50包括氮化硅层第一部分501、氮化硅层第二部分502和氮化硅层第三部分503；氮化硅层第一部分501位于位线20顶面上；氮化硅层第二部分502覆盖位线20侧壁的一部分和第二部位刻蚀后的下部分3022’外侧面；氮化硅层第三部分503位于氧化物薄层部301’上。
S8、刻蚀去除第二介质层的位于氧化物薄层部上的部分以及氧化物薄层部的一部分。
如图13所示，刻蚀去除氮化硅层第三部分503，并通过干法刻蚀去除氧化物薄层部301’的位于氮化硅层第三部分503正下方的部分，剩下氧化物薄层部301’位于502底面与半导体基底10之间的剩余部分301”。
S9、刻蚀去除所有剩余的氧化物层部分，形成空气隙以及作为空气隙底部开口的空隙。
氧化物薄层部301’用于在被刻蚀后形成空气隙底部开口，由于氧化物薄层部301’厚度小于第二部位的下部分3022的厚度，所以被刻蚀掉之后形成的空气隙底部开口特别狭窄，便于封堵。
刻蚀去除第二部位刻蚀后的下部分3022’和剩余部分301”，形成互相连通的空气隙70和空隙60，形成的结构如图1所示。空隙60位于氮化硅层第二部分502底面与半导体基底10顶面之间，用于作为空气隙70底部的开口，使空气隙70与外部相连通。空隙60容易封堵。空气隙70用于形成空气隙侧墙。
S10、沉积第三介质层80，所示第三介质层80覆盖经过步骤S70处理后得到的半导体结构，第三介质层80的底部延伸进入空隙内将空隙封堵住，形成的结构如图2所示。
第三介质层可以为氮化物材料，例如氮化硅。
在另一个实施例提供的半导体结构的制造方法中，该方法还包括：
S11、去除第三介质层80位于突起结构顶面上的部分，在半导体基底上位于两相邻的突起结构之间的部分上开设沟槽90。
沟槽90位于两突起结构之间的半导体基底部分上，结构如图3所示。沟槽90用于沉积形成单元接触件。突起结构及其侧壁的上端呈弧状。
S12、在所述沟槽内90沉积形成单元接触件(附图中未示出)，所述单元接触件的顶面高于所述半导体基底且低于所述侧墙的顶面。
本公开的实施例的半导体结构的制造方法，具有以下优点：
在形成空气隙侧墙的过程中容易调整空气隙侧墙的厚度与高度,通过控制SOH回刻蚀工艺可以调整氧化物的高度。去除氧化物层形成空气隙后,便于封堵空气隙底部开口。空气隙底部开口朝向外侧,且空气隙底部开口较窄,容易进行封堵工艺。形成空气隙侧墙的过程中,完全没有暴露导体部分,因此能够避免发生电路短路现象，而且，在工艺过程中可以根据需要调整空气隙侧墙的高度。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (16)

1.一种半导体结构，其特征在于，包括：
半导体基底；
位于所述半导体基底上的突起结构；
位于所述突起结构两侧的侧墙，该侧墙的上部分位于所述突起结构侧壁上部上，该侧墙的下部分与所述突起结构之间具有空气隙。
2.根据权利要求1所述的半导体结构，其特征在于，所述侧墙的下部分的底面与所述半导体基底的顶面之间具有空隙，所述空隙与所述空气隙相连通。
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括介质层，所述介质层位于所述侧墙的外侧和所述突起结构的顶部，所述介质层的底部延伸至所述空隙内封住所述空隙。
4.根据权利要求3所述的半导体结构，其特征在于，所述突起结构的上端、所述侧墙的上端和所述介质层的上端依次降低。
5.根据权利要求4所述的半导体结构，其特征在于，所述突起结构的上端面、所述侧墙的上端面和所述介质层的上端面位于同一弧面上。
6.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括沟槽，所述沟槽开设在所述半导体基底上位于相邻两个突起结构之间的部分上。
7.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括设置于所述沟槽内的单元接触件，所述单元接触件设置在相邻两个所述突起结构之间，所述单元接触件的一端插入所述半导体基底内。
8.根据权利要求1所述的半导体结构，其特征在于，所述侧墙的上端与所述突起结构的上端相平齐。
9.一种半导体结构的制造方法，其特征在于，包括：
提供半导体基底，所述半导体基底上包括突起结构；
在所述突起结构两侧形成牺牲层，该牺牲层包括连接的竖直部分和水平部分，所述竖直部分位于所述突起结构侧壁上，所述水平部分位于所述半导体基底之上；所述竖直部分的顶端低于所述突起结构的顶面；
形成侧墙；所述侧墙的上部分位于所述突起结构侧壁上，所述侧墙的下部分位于所述竖直部分侧壁上；
刻蚀所述牺牲层，在所述侧墙的下部分与所述突起结构之间形成空气隙。
10.根据权利要求9所述的方法，其特征在于，所述形成牺牲层，包括：
在所述半导体基底和所述突起结构上沉积氧化物层；
在所述氧化物层上沉积第一介质层，该第一介质层顶面高于所述氧化物层顶部；
将所述第一介质层和所述氧化物层回刻至所述突起结构的顶面以下；
去除剩余的第一介质层，剩余的氧化物层形成为牺牲层。
11.根据权利要求9所述的方法，其特征在于，所述形成侧墙，包括：
在所述突起结构和所述牺牲层上沉积第二介质层；
对所述第二介质层进行刻蚀形成侧墙，所述侧墙的上部分位于所述突起结构侧壁上，所述侧墙的下部分位于所述竖直部分上。
12.根据权利要求9所述的方法，其特征在于，在所述形成侧墙之前，所述方法还包括：
刻蚀减薄所述水平部分。
13.根据权利要求9所述的方法，其特征在于，所述方法还包括：
沉积第三介质层；所述第三介质层覆盖所述侧墙、所述突起结构的顶面和所述半导体基底，所述第三介质层的底部延伸进入所述侧墙的底面与所述半导体基底的顶面之间的空隙内，封堵住所述空气隙的底部开口。
14.根据权利要求13所述的方法，其特征在于，所述方法还包括：
在所述半导体基底上开设沟槽；所述沟槽位于两相邻的所述突起结构之间；
在所述沟槽内沉积形成单元接触件，所述单元接触件的顶面高于所述半导体基底且低于所述侧墙的顶面。
15.一种电子设备，包括如权利要求1至8中任一项所述的半导体结构。
16.根据权利要求15所述的电子设备，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
CN202010702045.9A 2020-07-21 2020-07-21 一种半导体结构、半导体结构的制造方法及一种电子设备 Pending CN113964104A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010702045.9A CN113964104A (zh) 2020-07-21 2020-07-21 一种半导体结构、半导体结构的制造方法及一种电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010702045.9A CN113964104A (zh) 2020-07-21 2020-07-21 一种半导体结构、半导体结构的制造方法及一种电子设备

Publications (1)

Publication Number Publication Date
CN113964104A true CN113964104A (zh) 2022-01-21

Family

ID=79459773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010702045.9A Pending CN113964104A (zh) 2020-07-21 2020-07-21 一种半导体结构、半导体结构的制造方法及一种电子设备

Country Status (1)

Country Link
CN (1) CN113964104A (zh)

Similar Documents

Publication Publication Date Title
KR101910129B1 (ko) 반도체 소자 및 그 형성 방법
CN114093870B (zh) 半导体结构及其制作方法
CN113903736A (zh) 一种半导体结构、制造方法及电子设备
KR20120048791A (ko) 수직형 반도체 소자 제조 방법
KR20030057947A (ko) 반도체 소자의 실린더형 커패시터 제조방법
CN108735711B (zh) 一种半导体器件及其制备方法、电子装置
CN113964104A (zh) 一种半导体结构、半导体结构的制造方法及一种电子设备
CN111900167B (zh) 半导体结构及其制作方法
CN212810271U (zh) 半导体结构
CN113903737A (zh) 半导体结构、制造方法及电子设备
CN113972208A (zh) 一种半导体器件及其制造方法和电子设备
WO2021185062A1 (zh) 半导体结构及形成方法
CN113903738A (zh) 半导体结构、半导体结构的制造方法及电子设备
CN113517218B (zh) 半导体位线接触件的制造方法、位线的制造方法及存储器
KR101213941B1 (ko) 반도체 소자 및 그의 형성 방법
KR20010061523A (ko) 반도체 소자의 캐패시터 제조방법
CN114171464B (zh) 半导体结构及其制作方法
WO2022052557A1 (zh) 半导体结构及其制作方法
CN108281423A (zh) 制作半导体元件的方法
KR100513364B1 (ko) 반도체소자의 캐패시터 형성방법
KR20010011639A (ko) 반도체장치의 자기정렬 콘택 플러그 형성방법
CN113964124A (zh) 半导体接触结构、其制作方法及半导体存储器
KR20120087586A (ko) 반도체 소자 및 그 형성 방법
KR20140030501A (ko) 에어 갭을 갖는 반도체 소자의 제조 방법
KR100444312B1 (ko) 반도체소자의미세콘택형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination