CN113903736A - 一种半导体结构、制造方法及电子设备 - Google Patents
一种半导体结构、制造方法及电子设备 Download PDFInfo
- Publication number
- CN113903736A CN113903736A CN202010575073.9A CN202010575073A CN113903736A CN 113903736 A CN113903736 A CN 113903736A CN 202010575073 A CN202010575073 A CN 202010575073A CN 113903736 A CN113903736 A CN 113903736A
- Authority
- CN
- China
- Prior art keywords
- side wall
- layer
- semiconductor substrate
- forming
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000003475 lamination Methods 0.000 claims abstract description 5
- 150000004767 nitrides Chemical group 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 5
- 230000000903 blocking effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004380 ashing Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种半导体结构、制造方法及电子设备，该半导体结构包括：半导体基底；位于所述半导体基底上的若干突起结构；位于所述突起结构两侧的侧墙叠层；所述侧墙叠层包括位于所述突起结构侧壁上的第一侧墙和位于所述第一侧墙外侧的第二侧墙；所述第二侧墙上部与所述第一侧墙上部相接；所述第二侧墙下部与所述第一侧墙下部之间具有空气隙；至少部分所述突起结构的空气隙延伸至所述半导体基底表面以下。本申请提供的半导体结构，包括半导体基底和突起结构，突起结构第二侧墙上部位于第一侧墙上部，第二侧墙下部与第一侧墙下部之间具有空气隙，该空气隙侧墙结构介电常数低，大大降低了突起结构的电容。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体结构、制造方法及电子设备。
背景技术
DRAM的主要特性中，与数据感应裕度(Data Sensing Margin)有紧密关联性的是位线电容(CBL)的特性。虽然DRAM的尺寸越来越小，感应裕度需要尽可能地维持与之前世代一样的水平，为了达到此目的，需要持续地降低CBL特性。决定CBL特性的最大因素就是位线侧墙的介电常数。因此，最近的DRAM结构上，需要降低侧墙的介电常数以降低CBL特性。
发明内容
本申请的目的是提供一种半导体结构、制造方法及电子设备。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
根据本申请实施例的一个方面，提供一种半导体结构，包括：
半导体基底；
位于所述半导体基底上的若干突起结构；以及
位于所述突起结构两侧的侧墙叠层；所述侧墙叠层包括位于所述突起结构侧壁上的第一侧墙和位于所述第一侧墙外侧的第二侧墙；所述第二侧墙上部与所述第一侧墙上部相接；所述第二侧墙下部与所述第一侧墙下部之间具有空气隙；
至少部分所述突起结构的空气隙延伸至所述半导体基底表面以下。
根据本申请实施例的另一个方面，提供一种半导体结构的制造方法，包括：
提供半导体基底，所述半导体基底上形成若干突起结构，并使得其中部分所述突起结构包括低于所述半导体基底表面的部分；
在所述突起结构两侧形成第一侧墙；
在所述第一侧墙下部外侧形成牺牲层；
在所述第一侧墙和所述牺牲层的外侧形成第二侧墙；所述第二侧墙下部位于所述牺牲层外侧；
刻蚀所述牺牲层，从而在所述第二侧墙下部与所述第一侧墙下部之间形成空气隙。
根据本申请实施例的另一个方面，提供一种电子设备，包括上述的半导体结构。
本申请实施例的其中一个方面提供的技术方案可以包括以下有益效果：
本申请实施例提供的半导体结构，包括半导体基底和突起结构，突起结构第二侧墙上部位于第一侧墙上部，第二侧墙下部与第一侧墙下部之间具有空气隙，该空气隙侧墙结构介电常数低，大大降低了突起结构的电容。
本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本公开的一个实施例中的半导体基底的结构示意图；
图2示出了在图1基础上形成第一氮化物层后的结构示意图；
图3示出了在图2基础上形成第一氧化物层后的结构示意图；
图4示出了在图3基础上形成第二氮化物层后的结构示意图；
图5示出了在图4基础上刻蚀第二氮化物层的一部分后的结构示意图；
图6示出了在图5基础上形成第二氧化物层后的结构示意图；
图7示出了在图6基础上形成SOH层后的结构示意图；
图8示出了在图7基础上去除部分SOH层后的结构示意图；
图9示出了在图8基础上刻蚀掉暴露在外部第二氧化物层后的结构示意图；
图10示出了在图9基础上去除SOH层剩余部分后的结构示意图；
图11示出了在图10基础上减薄第二氧化物层的水平部分后的结构示意图；
图12示出了在图11基础上形成第三氮化物层后的结构示意图；
图13示出了在图12基础上刻蚀掉第三氮化物层的水平部分后的结构示意图；
图14示出了在图13基础上得到空气隙及空隙后的结构示意图；
图15示出了在图14基础上形成第四氮化物层后的结构示意图；
图16示出了在图15基础上形成单元接触件后的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本公开的一个实施例提供了一种半导体结构的制造方法。
如图1所示，提供半导体基底1。半导体基底1上具有若干接触凹槽101，相邻的两个接触凹槽101之间为一基底凸台102。每一接触凹槽101内的底面上具有一多晶硅层103，多晶硅层103的顶面与基底凸台102的顶面相平齐。每一基底凸台102顶面上和每一多晶硅层103顶面上具有一突起结构2。突起结构2的底面与多晶硅层103的顶面的形状相同，二者连接在一起。多晶硅层103作为一种接触插塞。在某些实施方式中，还可以采用除了多晶硅层之外的其他种类的接触插塞。
突起结构2可以是位线，也可以是栅极。所述半导体基底1可以为硅材料制成。当突起结构2是位线时，103是位线节点接触，比如是多晶，202是位线金属，比如金属W，201是介质隔离层，比如氮化硅。
如图2所示，在半导体基底1和突起结构2上沉积形成第一氮化物层3。第一氮化物层3覆盖接触凹槽101、基底凸台102、多晶硅层103和突起结构2的暴露在外的表面部分。第一氮化物层3用于作为第一介质层。第一介质层位于突起结构2两侧的竖直部分用于作为第一侧墙。
如图3所示，在第一氮化物层3的表面上沉积形成第一氧化物层4，第一氧化物层4用于作为第一牺牲层。
如图4所示，在第一氧化物层4的表面上形成第二氮化物层5。第二氮化物层5覆盖第一氧化物层4表面，且填充满凹槽101。
如图5所示，刻蚀第二氮化物层5至凹槽内，保留第二氮化物层5的一部分，即第二氮化物层剩余部分5’，第二氮化物层剩余部分5’的顶面低于基底凸台102的顶面。
如图6所示，沉积形成第二氧化物层6。第二氧化物层6覆盖第二氮化物层剩余部分5’的顶面、第一氧化物层4暴露在外的外侧表面部分。第二氧化物层6作为第二牺牲层。
如图7所示，在第二氧化物层6上沉积形成SOH层7。SOH层7的顶面水平且高于第二氧化物层6的顶面。SOH层7用于作为第三牺牲层。SOH层7为硬掩膜材料(SOH，spin-on-hardmask)制成。
如图8所示，去除部分SOH层7至其低于第二氧化物层6的顶面，保留部分SOH层7，得到SOH层剩余部分7’，暴露第二氧化物层6的一部分。SOH层剩余部分7’的顶面大约至第二氧化物层6高度的二分之一位置。利用灰化(Ashing)工艺来去除部分SOH层7。
如图9所示，刻蚀掉第二氧化物层6的暴露在外部的部分。
如图10所示，去除SOH层剩余部分7’。利用灰化(Ashing)工艺来去除SOH层剩余部分7’。此时，第一牺牲层的顶面与第二牺牲层的顶面基本相平齐。
如图11所示，刻蚀减薄第二氧化物层6的水平部分6’。减薄操作步骤能够减小形成空气隙9的开口空隙10的厚度。
如图12所示，沉积形成第三氮化物层8。第三氮化物层8覆盖第二氧化物层6的暴露部分和第一氮化物层3的暴露部分，并填满凹槽。
如图13所示，刻蚀掉第三氮化物层8的水平部分(包括位于水平部分6’上的部分和位于第一氧化物层3顶面上的部分)，保留第三氮化物层剩余部分8’，露出水平部分的氧化硅层。第三氮化物层剩余部分8’即第二侧墙8’。
如图14所示，刻蚀掉第一氧化物层4的高于第二氮化物层剩余部分5’的部分以及第二氧化物层6的剩余部分，得到空气隙9以及位于第三氮化物层剩余部分8’下端与第二氮化物层剩余部分5’之间的空隙10。空气隙9位于第三氮化物层剩余部分8’下部与第一氮化物层3之间。空隙10作为空气隙9的开口将空气隙9与外部相连通。部分空气隙9延伸至接触凹槽101内，位于半导体基底1的表面以下。
如图15所示，沉积形成第四氮化物层11。第四氮化物层11覆盖第三氮化物层8的侧壁外表面和第一氮化物层3暴露在外的部分，并延伸进入空隙中堵住空气隙。第四氮化物层11用于作为第三侧墙。
如图16所示，形成单元接触件12。单元接触件12的一端插入半导体基底1内。
本实施例中的各氮化物层可以是氮化硅材料制成，各氧化物层可以是氧化硅材料制成。
本实施例提出了形成位线的空气隙侧墙的方法，空气隙侧墙能使位线电容的值最小化。
本实施例提出了解决结构性分布问题和同时将CBL值降低的空气隙侧墙结构。
本实施例的方法与现有技术不同，先成形空气隙侧墙后，再制造单元接触件(contact)。
本实施例的空气隙的开口位于空气隙底部，具有容易封住开口的优点。
如图14所示，本申请的另一个实施例提供了一种半导体结构，包括：
半导体基底1；半导体基底1上具有若干接触凹槽101，相邻两个接触凹槽101之间具有一基底凸台102；半导体基底1可以为硅材料制成；
位于接触凹槽101的底面上的多晶硅层103；
若干突起结构2；每一基底凸台102和每一多晶硅层103上均设置有一突起结构2；
位于半导体基底1和突起结构2上的第一介质层；该第一介质层包括位于突起结构2两侧的竖直部分、位于突起结构2顶面上的水平部分和位于半导体基底1上的水平部分；第一介质层位于突起结构2两侧的竖直部分构成第一侧墙；本实施例中，第一介质层为第一氮化物层3；
位于第一侧墙两侧的第二侧墙8’；第二侧墙8’上部位于第一侧墙上部(即第二侧墙8’的上部分与第一侧墙的上部分结合在一起)；第二侧墙8’下部与第一侧墙下部之间具有空气隙9。空气隙9大大降低了位线电容值，能使位线电容的值最小化。
第二侧墙8’的底部与第二氮化物层剩余部分5’之间具有空隙10，空隙10为空气隙9与外部相连通的开口。空隙10位于空气隙9的底部，开口朝向外侧，具有容易封口的优点。
第二侧墙8’的上端与第一介质层的顶面相平齐。
在某些实施方式中，如图15所示，该半导体结构还包括第四氮化物层11，第四氮化物层11覆盖第二侧墙8’的外侧、第一侧墙的顶面和第一介质层位于半导体基底1上的部分，该第四氮化物层11的底部延伸至空隙10内封住空隙10。
如图16所示，在某些实施方式中，该半导体结构还包括单元接触件12，该单元接触件12设置在相邻两个所述突起结构2之间，该单元接触件12的一端插入半导体基底1内。
第二侧墙8’的上端与第一侧墙的上端相平齐。
在某些实施方式中，突起结构2可以为栅极或位线，例如，可以为DRAM的位线。
此处以突起结构2为DRAM的位线为例。
接触凹槽101内具有第二氮化物层5’。第二氮化物层5’与第一介质层之间具有第一氧化物层4。第二氮化物层5’的顶面低于基底凸台102的顶面。第一氧化物层4与第二氮化物层5’的上端相平齐。第二氮化物层5’顶面与第二侧墙8’下端之间具有空隙10。
本实施例中，与位线接触件(contact)连接的位线范围上成形的空气隙侧墙结构最多扩张到半导体基底的接触凹槽内为止，这大大减小了位线电容。成形的空气隙侧墙厚度和高度很容易调整，通过调整SOH层的复刻蚀工艺参数，可以决定第一牺牲层和第二牺牲层的高度，从而控制空气隙的高度，通过调整第二牺牲层的厚度，可以调整空气隙的厚度。形成空气隙之后，在封住入口的封闭(capping)工艺步骤中，由于空气隙的开口位于底部位置，开口打开的方向是朝向外侧，便于封堵，且通过刻蚀减薄第二牺牲层的水平部分，可以做出更小的开口。空气隙侧墙成形过程中，完全没有暴露导电体，大大降低了发生短路现象的概率。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (23)
1.一种半导体结构，其特征在于，包括：
半导体基底；
位于所述半导体基底上的若干突起结构；以及
位于所述突起结构两侧的侧墙叠层，所述侧墙叠层包括位于所述突起结构侧壁上的第一侧墙和位于所述第一侧墙外侧的第二侧墙；所述第二侧墙上部与所述第一侧墙上部相接；所述第二侧墙下部与所述第一侧墙下部之间具有空气隙；
至少部分所述突起结构的空气隙延伸至所述半导体基底表面以下。
2.根据权利要求1所述的半导体结构，其特征在于，所述突起结构包括位线。
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体基底上具有低于所述半导体基底表面的若干接触凹槽，所述接触凹槽中具有与所述位线连接的接触插塞。
4.根据权利要求3所述的半导体结构，其特征在于，至少部分所述突起结构的空气隙延伸至所述接触凹槽内。
5.根据权利要求3所述的半导体结构，其特征在于，所述半导体基底和所述突起结构上具有第一介质层；所述第一介质层位于所述突起结构两侧的竖直部分构成所述第一侧墙。
6.根据权利要求5所述的半导体结构，其特征在于，所述第一介质层为氮化物层。
7.根据权利要求5所述的半导体结构，其特征在于，所述第二侧墙的底部与所述基底之间构成所述空气隙的开口，所述半导体结构还包括位于第一介质层上以及第二侧墙外侧的第三侧墙，所述第三侧墙在所述基底上延伸至所述开口并封堵所述开口。
8.根据权利要求5所述的半导体结构，其特征在于，在所述接触凹槽的凹槽内接触插塞周边的第一介质层的上方依次设置有氧化物层和第一氮化物层。
9.根据权利要求7所述的半导体结构，其特征在于，所述第三侧墙为氮化物层。
10.根据权利要求1所述的半导体结构，其特征在于，所述突起结构为栅极。
11.一种半导体结构的制造方法，包括：
提供半导体基底，所述半导体基底上形成若干突起结构，并使得其中部分所述突起结构包括低于所述半导体基底表面的部分；
在所述突起结构两侧形成第一侧墙；
在所述第一侧墙下部外侧形成牺牲层；
在所述第一侧墙和所述牺牲层的外侧形成第二侧墙；所述第二侧墙下部位于所述牺牲层外侧；
刻蚀所述牺牲层，从而在所述第二侧墙下部与所述第一侧墙下部之间形成空气隙。
12.根据权利要求11所述的方法，其特征在于，所述突起结构包括位线。
13.根据权利要求12所述的方法，其特征在于，在所述位线形成前，在半导体基底上刻蚀形成若干接触凹槽，在所述凹槽中形成接触插塞。
14.根据权利要求13所述的方法，其特征在于，在所述凹槽处，使得形成的所述第一侧墙及第二侧墙均延伸至凹槽内接触插塞。
15.根据权利要求13所述的方法，其特征在于，所述在所述突起结构两侧形成第一侧墙，包括：
在所述半导体基底和所述突起结构上形成第一介质层；所述第一介质层位于突起结构两侧的竖直部分构成第一侧墙。
16.根据权利要求15所述的方法，其特征在于，所述在所述第一侧墙下部外侧形成牺牲层，包括：
在所述第一介质层上形成第一牺牲层；
在所述接触凹槽内形成第一氮化物层，使得所述第一氮化物层位于所述接触插塞两侧、所述第一牺牲层上，并且所述第一氮化物层的顶面低于所述半导体基底的顶面；
在所述第一侧墙两侧形成第二牺牲层；使得所述第二牺牲层包括相互连接的竖直部分和中间部分，所述第二牺牲层的竖直部分位于所述第一侧墙侧壁下部的外侧，所述中间部分位于所述半导体基体上的所述第一介质层的顶面上及所述第一氮化物层顶面上；
所述第一牺牲层的高于所述第一氮化物层顶面的部分和所述第二牺牲层构成所述牺牲层。
17.根据权利要求16所述的方法，其特征在于，所述在所述第一侧墙两侧形成第二牺牲层，包括：
在整个所述半导体结构上淀积氧化物层；
在整个所述半导体结构上淀积硬掩膜层，该硬掩膜层覆盖所述氧化物层顶部；
利用对所述硬掩膜层进行刻蚀和去除，将所述氧化物层刻蚀至所述突起结构两侧的预定高度，形成第二牺牲层。
18.根据权利要求17所述的方法，其特征在于，所述在所述第一侧墙外侧形成第二侧墙，包括：
在所述突起结构和所述第二牺牲层上淀积第一氮化物层；
对所述第一氮化物层进行刻蚀形成第二侧墙。
19.根据权利要求17所述的方法，其特征在于，所述在所述第一侧墙外侧形成第二侧墙之前，所述方法还包括：
刻蚀减薄所述第二牺牲层的水平部分。
20.根据权利要求11所述的方法，其特征在于，所述方法还包括：
在所述半导体结构上沉积第二氮化物层，封堵所述空气隙的底部开口。
21.根据权利要求11所述的制造方法，其特征在于，所述方法还包括：
在两相邻的所述突起结构之间的所述半导体基底上开设沟槽；
在所述沟槽内沉积形成单元接触件，所述单元接触件的顶面高于所述半导体基底且低于所述第二侧墙的顶面。
22.一种电子设备，包括如权利要求1至11中任一项所述的半导体结构。
23.根据权利要求22所述的电子设备，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010575073.9A CN113903736A (zh) | 2020-06-22 | 2020-06-22 | 一种半导体结构、制造方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010575073.9A CN113903736A (zh) | 2020-06-22 | 2020-06-22 | 一种半导体结构、制造方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113903736A true CN113903736A (zh) | 2022-01-07 |
Family
ID=79186408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010575073.9A Pending CN113903736A (zh) | 2020-06-22 | 2020-06-22 | 一种半导体结构、制造方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113903736A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI817428B (zh) * | 2022-01-12 | 2023-10-01 | 南亞科技股份有限公司 | 具有氣隙的半導體結構 |
| US11823951B2 (en) | 2022-01-12 | 2023-11-21 | Nanya Technology Corporation | Method of manufacturing semiconductor structure having air gap |
| US11877435B2 (en) | 2022-01-12 | 2024-01-16 | Nanya Technology Corporation | Semiconductor structure having air gap |
-
2020
- 2020-06-22 CN CN202010575073.9A patent/CN113903736A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI817428B (zh) * | 2022-01-12 | 2023-10-01 | 南亞科技股份有限公司 | 具有氣隙的半導體結構 |
| US11823951B2 (en) | 2022-01-12 | 2023-11-21 | Nanya Technology Corporation | Method of manufacturing semiconductor structure having air gap |
| US11877435B2 (en) | 2022-01-12 | 2024-01-16 | Nanya Technology Corporation | Semiconductor structure having air gap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308622B1 (ko) | 디램 셀 캐패시터 및 제조 방법 | |
| KR960005251B1 (ko) | 반도체 메모리장치의 제조방법 | |
| CN113903736A (zh) | 一种半导体结构、制造方法及电子设备 | |
| KR101116359B1 (ko) | 매립게이트를 구비한 반도체장치 및 그 제조 방법 | |
| US9048293B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI455250B (zh) | 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程 | |
| US20220077159A1 (en) | Memory and method for forming memory | |
| US6746915B2 (en) | Stack-type DRAM memory structure and its manufacturing method | |
| US8334556B2 (en) | DRAM semiconductor device with pad electrode | |
| CN111900167B (zh) | 半导体结构及其制作方法 | |
| CN114628504A (zh) | 半导体结构及半导体结构的制作方法 | |
| CN210272359U (zh) | 半导体存储器 | |
| CN210668371U (zh) | 一种半导体结构 | |
| US7109543B2 (en) | Semiconductor device having trench capacitor and method for fabricating the same | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| CN100356552C (zh) | 动态随机存取存储器的制造方法 | |
| CN113903738A (zh) | 半导体结构、半导体结构的制造方法及电子设备 | |
| CN113903737A (zh) | 半导体结构、制造方法及电子设备 | |
| CN102800579B (zh) | 片状凹形沟道栅电极及其形成方法 | |
| CN100487886C (zh) | 形成半导体器件的位线的方法 | |
| CN113964104A (zh) | 一种半导体结构、半导体结构的制造方法及一种电子设备 | |
| KR20050011973A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| CN114256153A (zh) | 半导体结构形成方法以及半导体结构 | |
| KR19990005450A (ko) | 반도체 메모리 장치 제조 방법 | |
| CN117334626A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |