CN1139358A - 运动图象补偿编码过程中运动补偿用的起始和终结地址发生电路 - Google Patents

运动图象补偿编码过程中运动补偿用的起始和终结地址发生电路 Download PDF

Info

Publication number
CN1139358A
CN1139358A CN96100573A CN96100573A CN1139358A CN 1139358 A CN1139358 A CN 1139358A CN 96100573 A CN96100573 A CN 96100573A CN 96100573 A CN96100573 A CN 96100573A CN 1139358 A CN1139358 A CN 1139358A
Authority
CN
China
Prior art keywords
address
order
operation values
produce
arithmetic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96100573A
Other languages
English (en)
Other versions
CN1083217C (zh
Inventor
金义圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1139358A publication Critical patent/CN1139358A/zh
Application granted granted Critical
Publication of CN1083217C publication Critical patent/CN1083217C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

一种用运动补偿复原图象信号的电路，该电路包括：一个变址地址发生器，用以存储和有选择地产生各图象的起始地址；一个加法器，用以将变址地址发生器产生的起始地址与待处理的现行宏模块的地址加起来和产生虚拟地址；一个地址计算器，用以根据运动补偿矢量计算地址偏移量；和一个地址发生器，用以将所述虚拟地址与地址偏移量加起来产生起始和终结地址。

Description

运动图象补偿编码过程中运动补偿用的 起始和终结地址发生电路
本发明涉及图象处理系统中根据图象信号解码的运动补偿电路，更具体地说，涉及一种需要从存储器读取运动图象专家组(MPEG)中使用的宏模块单元运动补偿数据所需要的地址的发生电路。
MPEG是国际上对数字运动图象的压缩编码这项多媒体领域中重要技术推荐的技术标准。
本发明目的是提供一种用以产生读取MPEG中使用的宏模块单元运动补偿数据所需要的地址的电路。
按照本发明的一个方面，本发明提供的用运动补偿复原图象信号的电路包括：一个变址地址发生器，供存储和有选择地产生各图象的起始地址；一个加法器，用以将变址地址发生器产生的起始地址加到现行待处理的宏模块的地址并产生虚拟地址；一个地址计算器，用以根据运动补偿矢量计算地址偏移量；和一个地址发生器，用以将所述虚拟地址加到所述地址偏移量从而产生起始和终结地址。
下面参阅附图更具体地说明本发明的内容。
图1示出了存储器的数据存储结构。
图2示出了运动补偿用的数据参考过程。
图3示出了本发明运动图象压缩编码过程中运动补偿用的起始和终结地址发生电路。
图4示出了用16×16字段(field)预测计算起始地址的过程。
图5示出了宏模块地址分配过程。
图6示出了屏幕结构。
图7示出了存储器的宏模块存储结构。
图8示出了变址地址设定结构。
图9示出了起始地址计算电路。
图10示出了参考数据的存储区结构。
图11示出了终结地址计算电路。
在下面的说明中，提出了诸如电路组成、比特数、可变参数等具体细节是为了更全面地理解本说明的内容而这样做的。但本领域的技术人员都知道，没有这些具体的细节也是可以实施本发明的。在其它场合下，为了使本发明更清楚，这里没有就周知的功能或结构进行说明。
编码图象数据是通过解码过程复原到原来的数据的，复原后的数据存入存储器中以复原下一个输入的图象数据。在MPEG中，采用运动补偿的解码过程参考两个图象。因此，存储器分为4个区，如图1所示，以便存储目前处理的图象、两个参考图象和备用数据。符号add1～add4表示供搜索各区用的地址。存储器的每个区构成一个屏面。也就是说，每个区存储在图6所示的实际屏面上宏模块0～809的数据。
在MPEG-1和MPEG-2中，运动补偿的基本单元是16×16象素组成的宏模块。图2示出了对应于现行宏模块MB的参考数据(参考宏模块MB1和MB2)。P1表示前一屏面，PC表示现行的屏面，P2表示下一个屏面。
为依次从存储器读出运动补偿用的参考数据，应根据现行宏模块的地址和运动矢量计算存储器的地址。就是说，应计算出参考宏模块MB1和MB2的起始和终结地址。计算出起始和终结地址之后，访问存储器的相应地址读取数据。
图3示出了运动图象补偿编码过程中运动补偿用的起始和终结地址发生电路。变址地址发生器200存储各图象的起始地址并借助于规定的选择信号Sel产生相应的地址信息。地址计算器100从运动补偿矢量MV计算地址偏移量CH。第一加法器300将从变址地址发生器200产生的地址信息加到现行宏模块的地址add-C。第二加法器400将第一加法器300的输出加到地址偏移量CH从而产生起始地址add-S或终结地址add-E。
图4示出了采用16×16字段预测计算起始地址的过程。 VT1是用以恢复宏模块A的运动矢量，mvy和mvx为输入矢量。一个宏模块的顶和底移位导致存储器上移位45个宏模块。对于现行的宏模块A来说，起始地址是根据所收到的矢量mvx和mvy计算出来的。要计算起始地址时，所有的地址偏移量都转换成正数。图4中，由于VT1的矢量mvx和mvy为正数，所以各地址偏移量无需转换就可使用。
图5示出了存储在存储器中的宏模块的地址分配过程。MPEG-2的ML和MP中使用的720×288个字段存入存储器中时，满足以下方程
   45(宏摸块；MB)×18(MB)＝810(MB)每一排地址有16个宏模块。
   810(MB)÷16(MB)＝50.625(排)→50(排)＋10(MB)
实际的屏面如图6所示。但在存储器中存储宏模块时，宏模块存储结构不同，如图7中所示。就是说地址应根据存储在存储器中的数据结构和实际显示的结构而产生。不难理解各矢量值为何有正值。
图8示出了变址地址设定结构。
参考宏模块A’的起始地址按下式计算：
MB-起始＝MBC1＋{[mvy/16)×45＋(mvx/16)}MB＋
         (mvy％16)/2＋(mvx％16)/8    (1)其中/只取其商，％只取其余数。
用以复原宏模块B的运动矢量VT2用矢量Vt1和Vt2表示。由于mvy为负值，宏模块B用Vt1移到新的宏模块，然后用Vt2计算参考宏模块B’的起始地址。
 MB起始＝MBC2＋{(mvyDIV16)×45＋(mvxDIV16)}MB
         ＋(mv’y％16)＋(mv’x％16)/8     (2)其中DIV是近似于商的小值的整数(例如，2.2→2，3→3，0.1→0，-0.5→-1，-1.5→-2)，mv’y＝16－mv’y％16，且mv’x＝16－mvx％16。
图9中所示的起始地址计算电路可以用(1)和(2)式构成。该电路计算参考宏模块开始的存储器的宏模块，然后从新产生的矢量计算偏移量，从而产生起始地址。
图11示出了终结地址计算电路。终结地址由m’vy和m’vx确定，总共有4个终结地址30，31，m’vy和(m’vx＋1)。
当参考宏模块的地址加到上述终结地址时得出最终地址。适当组合起始地址和终结地址，由此依次从存储器读取参考数据。
图10中所示存储区上经划分数据的终结地址是用加到图11的电路的MBC’、m’vy和m’vx产生的。产生的终结地址如下：
MBC’＋(31)
MBC’＋1＋(30，31)
MBC’＋45MB＋(mv’y，mv’x＋1)
MBC’＋46MB＋(mv’y，mv’x＋1)其中的括号表示5个较低有效位。
选择终结地址的选择信号是通过存储区信号与mvx的组合形成的。
MPEG-2中有各种形式的参考方法，地址发生过程随各形式的不同而异。
如上所述，用运动补偿复原图象信号时从存储器连续读取参考数据的起始和终结地址就容易计算出来。
虽然到此所显示和说明的认为是本发明的最佳实施例，但显然是可以进行种种更改和修改的，因此，本发明应理解为包括所有可能的不脱离本发明在本说明书所附的权利要求书中所述的原理的实施例。

Claims (2)

1.一种用运动补偿还原图象信号的电路，其特征在于，它包括：
变址装置，用以存储和有选择地产生各图象的起始地址；
加法装置，用以将所述索引装置所产生的所述起始地址加到待处理的现行宏模块地址并产生虚拟地址，
址址计算装置，用以根据运动补偿矢量计算地址偏移量；和
地址发生装置，用于将所述虚拟地址与所述地址偏移量加起来从而产生起始和终结地址。
2.如权利要求1所述的电路，其特征在于，所述地址发生装置包括：
第一运算装置，用以产生作为第一运算值近似于第一运动矢量用16除得出的商的小值的整数；
第二运算装置，用以通过将所述第一运算值乘以45产生第二运算值；
第三运算装置，用以通过将0作为最高有效位加到所述第一运动矢是的4个较小有效位然后将得出的和乘以2来产生第三运算值；
第四运算装置，用以产生作为第四运算值近似于第二运动矢量用16除得出的商的小值的整数；
第五运算装置，用以通过将所述第二运算值与所述第四运算值加起来产生第五运算值；
第六运算装置，用以产生将0作为最高有效位与所述第二运动矢量的4个最小有效位加起来然后将得出的和用8除得出的商作为第六运算值；和
第七运算装置，用以通过将所述第五运算值与现行宏模块的地址加起来确定起始地址的最高有效位，并通过将所述第三运算值与所述第六运算加起来确定所述起始地址的最低有效位。
CN96100573A 1995-06-19 1996-04-30 用运动补偿复原图像信号的电路 Expired - Fee Related CN1083217C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR16282/95 1995-06-19
KR1019950016282A KR0183155B1 (ko) 1995-06-19 1995-06-19 동영상 압축부호화시 움직임 보상을 위한 시작 및 끝주소 발생회로

Publications (2)

Publication Number Publication Date
CN1139358A true CN1139358A (zh) 1997-01-01
CN1083217C CN1083217C (zh) 2002-04-17

Family

ID=19417500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96100573A Expired - Fee Related CN1083217C (zh) 1995-06-19 1996-04-30 用运动补偿复原图像信号的电路

Country Status (4)

Country Link
US (1) US5694178A (zh)
KR (1) KR0183155B1 (zh)
CN (1) CN1083217C (zh)
GB (1) GB2302469B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442851C (zh) * 2004-10-28 2008-12-10 扬智科技股份有限公司 一种图像处理的运动补偿的参考地址计算装置及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976149B1 (en) * 2001-02-22 2005-12-13 Cisco Technology, Inc. Mapping technique for computing addresses in a memory of an intermediate network node

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158786A (ja) * 1984-01-30 1985-08-20 Kokusai Denshin Denwa Co Ltd <Kdd> 画像動き量検出方式
JPS61200789A (ja) * 1985-03-04 1986-09-05 Kokusai Denshin Denwa Co Ltd <Kdd> 画面上の物体の動きベクトル検出方式
DE3835368A1 (de) * 1988-10-18 1990-04-19 Bosch Gmbh Robert Schaltungsanordnung zum auslesen von daten aus einem bildspeicher
JP3038878B2 (ja) * 1990-10-25 2000-05-08 ソニー株式会社 特殊効果装置
US5253053A (en) * 1990-12-31 1993-10-12 Apple Computer, Inc. Variable length decoding using lookup tables
JPH0620034A (ja) * 1992-07-02 1994-01-28 Nec Corp 画像処理用アドレス生成回路
JP2594750B2 (ja) * 1992-12-31 1997-03-26 現代電子産業株式会社 高画質テレビジョンのメモリアドレスコントロールおよびディスプレイコントロール装置
JP3341926B2 (ja) * 1993-04-17 2002-11-05 ソニー株式会社 画像変換装置
US5475754A (en) * 1994-04-22 1995-12-12 Thomson Consumer Electronics, Inc. Packet video signal inverse transport processor memory address circuitry
KR970010091B1 (en) * 1994-06-13 1997-06-21 Lg Electronics Inc Address generating apparatus for image moving compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442851C (zh) * 2004-10-28 2008-12-10 扬智科技股份有限公司 一种图像处理的运动补偿的参考地址计算装置及方法

Also Published As

Publication number Publication date
CN1083217C (zh) 2002-04-17
GB9608613D0 (en) 1996-07-03
KR970004893A (ko) 1997-01-29
GB2302469A (en) 1997-01-15
GB2302469B (en) 1997-05-28
KR0183155B1 (ko) 1999-05-01
US5694178A (en) 1997-12-02

Similar Documents

Publication Publication Date Title
EP1557840B1 (en) Memory device, motion vector detection device, and detection method
US6430317B1 (en) Method and apparatus for estimating motion using block features obtained from an M-ary pyramid
Vassiliadis et al. The sum-absolute-difference motion estimation accelerator
TW302444B (en) Full-search block matching motion estimation processor
CN1134988C (zh) 用于活动图像编码、解码的运动估计和补偿装置及其方法
EP0643539A2 (en) Motion vector detection apparatus and method
CN1095286C (zh) 从一个或两个预测数据块计算象素值的装置和方法
US20050232361A1 (en) Video coding method and apparatus for calculating motion vectors of the vertices of a patch of an image and transmitting information of horizontal and vertical components of the motion vectors
US5696836A (en) Motion estimation processor architecture for full search block matching
CN1708133A (zh) 降低位精度的用于子像素运动估计的方法和设备
CN1083217C (zh) 用运动补偿复原图像信号的电路
CN1190949C (zh) 确定一个数据样本与其它数据样本的内插值之间相似程度
JPH0262180A (ja) 動画像の動き補償予測符号化方式
Guenter et al. Motion compensated compression of computer animation frames
CN1805544A (zh) 频域内用于位移估算的区块匹配
CN1515111A (zh) 显示视频帧的方法和系统
CN1625266A (zh) 计算绝对差值的设备、运动估计设备和运动图像编码设备
JP2564504B2 (ja) 画像メモリ−
CN1314052A (zh) 运动估计
JP3171249B2 (ja) 動画像符号化の動きベクトル探索方法
CN1568014A (zh) 快速运动预测方法及其结构
EP0974103A2 (en) Method and apparatus for half pixel sad generation
JP3001754B2 (ja) 階層的動ベクトル検出装置
CN1729621A (zh) 数字采样频率变换器
US20110157190A1 (en) Fast integer dct method on multi-core processor

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020417