CN1625266A - 计算绝对差值的设备、运动估计设备和运动图像编码设备 - Google Patents
计算绝对差值的设备、运动估计设备和运动图像编码设备 Download PDFInfo
- Publication number
- CN1625266A CN1625266A CNA2004100967139A CN200410096713A CN1625266A CN 1625266 A CN1625266 A CN 1625266A CN A2004100967139 A CNA2004100967139 A CN A2004100967139A CN 200410096713 A CN200410096713 A CN 200410096713A CN 1625266 A CN1625266 A CN 1625266A
- Authority
- CN
- China
- Prior art keywords
- unit
- pseudo
- adder
- value
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种计算绝对差值的设备,其促进具有树状结构的SAD计算单元的有效结构,和使用该计算绝对差值的设备的一种运动估计设备和一种运动图像编码设备。通过在将从多个伪绝对差计算单元输出的输出进位输入给加法器树中的加法器之后执行计算,可以减少每个绝对差值计算单元所需的加法器的数量。
Description
本申请要求已于2003年12月2日提交到韩国知识产权局的第2003-86747号韩国专利申请的优先权,该申请全部公开于此,以资参考。
技术领域
本发明涉及一种计算绝对差值的设备和一种使用该计算绝对差值的设备的运动估计设备,更具体地讲,涉及一种计算绝对差值的设备,其促进了具有树形结构的绝对差计算单元的有效结构,和一种使用该计算绝对差值的设备的运动估计设备。
背景技术
因为数字录像机(digital video recorder,DVR)和个人录像机(personal videorecorder,PVR)最近已经得到广泛的使用,所以正在进行大量的图像压缩的研究和开发。因为传统的DVR和PVR以固定的分辨率来压缩输入图像,而不考虑输入图像的特征,如时间复杂性,所以压缩效率低。
图1是传统的运动图像编码器的方框图。输入图像数据首先被分成8×8象素块。离散余弦变换(DCT)单元110对以8×8象素块为单位输入的输入图像数据执行DCT以去除空间相关性。量化单元120对由DCT单元110生成的DCT系数执行量化以用几个典型值来表示DCT系数,因此执行高效低损耗压缩。可变长度编码(VLC)单元130对量化的DCT系数执行熵编码,并且输出熵编码的数据流。
反量化(IQ)单元140对由量化单元120量化的图像数据执行IQ。反DCT(IDCT)单元150对由IQ单元140反向地量化的图像数据执行IDCT。帧存储单元160以帧为单位来存储由IDCT单元150反向地离散余弦变换的图像数据。运动估计(ME)单元170使用当前输入帧的图像数据和存储在帧存储单元160中的前帧的图像数据来去除时间相关性。
如运动图像专家组(MPEG)2和MPEG4编码的基于块的运动图像编码的核心模块是运动估计器,即,图1的ME单元170。ME单元170执行最大量的计算,但是当以硬件实现时,由于它的复杂性而具有大量的门。
由这种运动估计器执行的最频繁的计算是块单位的绝对差值和(sum ofabsolute difference,SAD)的计算。通常,当相对大的图像如MPEG2图像被处理时,在时钟信号的一个周期内,多个SAD被同时计算和比较。因此,绝对差计算器和具有树状结构的加法器对于SAD计算是必要的。
图1所示的编码器被公开在第6,122,321号美国专利中。
图2示出包括在图1的运动估计单元170中的一般SAD计算单元,图3示出两个由16×16象素组成的由图2的SAD计算单元在SAD计算中使用的宏块(MB)。在图3中,当前MB的第i象素由Ci表示,具有适当尺寸的运动矢量的搜索区域的参考MB的第i象素由Ri表示。
图2所示的绝对差计算单元,即,|DIFF0|、|DIFF1|、|DIFF2|、|DIFF3|、…、|DIFF225|,分别计算当前MB的象素的象素值Ci,即,C0、C1、C2、C3、…C225,和参考MB的象素的象素值Ri,即,R0、R1、R2、R3、…R225,之间的差的绝对值。这里,DIFFi表示Ci-Ri。
此外,图2的SAD计算单元使用绝对差计算单元来在两个块之间对每个象素计算绝对差,并且使用加法器树来计算相应于运动矢量的SAD。通常,如图2所示,如果存在256个绝对差值,使用加法器树来计算SAD。
图4示出图2的每个绝对差计算单元的结构。当SAD计算单元具有图2所示的树状结构而不是累加器结构时,使用图4所示的绝对差计算单元。参照图4,每个绝对差计算单元包括两个加法器。因此,为了计算16×16MB的SAD,绝对差计算单元总共需要256×2,即,512个加法器。
同样地,因为传统的SAD计算单元在每个绝对差计算器中需要至少两个加法器,所以需要大量的加法器,并且SAD计算单元的负载增加。
发明内容
本发明提供了一种计算绝对差值的设备,其通过减少SAD计算单元中的加法器的数量来促进SAD计算单元的有效结构,和一种使用该计算绝对差值的设备来执行运动估计的运动估计设备。
根据本发明的一方面,一种计算绝对差值的设备包括:多个伪绝对差计算单元;加法器树,其包括至少一个用于相加多个伪绝对差计算单元的输出值的加法器,该至少一个加法器的每个接收由多个伪绝对差计算单元生成的符号确定值之一作为输入进位;和附加加法器,其将加法器树的终值和由多个伪绝对差计算单元之一生成的符号确定值相加,因此计算绝对差值。
根据本发明的另一方面,一种计算绝对差值的设备包括:多个伪绝对差计算单元,其计算伪绝对差;和多个第一级加法器,每个接收由两个伪绝对差计算单元计算的伪绝对差,使用由多个伪绝对差计算单元创建的符号确定值之一作为输入进位,并计算相加值作为两个伪绝对差的和。
该计算绝对差值的设备还可以包括第二级加法器,其接收由两个第一级加法器计算的相加值;使用由多个伪绝对差计算单元生成的并不被第一级加法器使用的符号确定值之一作为输入进位;并计算相加值作为接收到的两个相加值的和。该设备还可以包括第三级加法器,其使用由第二级加法器计算的相加值、和由多个伪绝对差计算单元生成的并不被第一级加法器或第二级加法器使用的作为输入进位的符号确定值之一;并计算相加值作为接收到的相加值和接收到的符号确定值的和。
将在接下来的描述中部分阐述本发明另外的方面和/或优点,还有一部分通过描述将是清楚的,或者可以经过本发明的实施而得知。
附图说明
通过结合附图对实施例进行下面的描述,本发明这些和/或其他方面和优点将会变得清楚和更易于理解,其中:
图1是传统的运动图像编码器的方框图;
图2是包括在图1的运动估计单元170中的传统的SAD计算单元的示意图;
图3示出执行SAD计算所使用的两个16×16的宏模块;
图4是包括在图2的SAD计算单元中的绝对差计算单元的示意图;
图5是根据本发明的第一实施例的SAD计算单元的示意图;
图6是根据本发明的第二实施例的SAD计算单元的示意图;和
图7是根据本发明的第三实施例的SAD计算单元的示意图。
具体实施方式
现在将详细地描述本发明的实施例,其例子显示在附图中,其中,相同的标号始终表示相同的部件。以下,通过参考附图来描述实施例以解释本发明。
图5是根据本发明的第一实施例的用于2×2块的SAD计算单元的示意图。在本发明的第一实施例中,描述用于2×2块的SAD计算单元以方便解释。然而,本领域的技术人员将理解如何将SAD计算单元应用到16×16块。
图5所示的SAD计算单元包括:第一差值计算单元510、第二差值计算单元530、第三差值计算单元550、第四差值计算单元570、第一伪绝对值计算单元520、第二伪绝对值计算单元540、第三伪绝对值计算单元560、第四伪绝对值计算单元580、第一加法单元590、第二加法单元592、第三加法单元594和第四加法单元596。
第一加法单元590和第二加法单元592被分类为第一级加法单元,第三加法单元594被分类为第二级加法单元,和第四加法单元596被分类为第三级加法单元。
此外,第一差值计算单元510和第一伪绝对值计算单元520形成第一伪绝对差计算单元,第二差值计算单元530和第二伪绝对值计算单元540形成第二伪绝对差计算单元,第三差值计算单元550和第三伪绝对值计算单元560形成第三伪绝对差计算单元,和第四差值计算单元570和第四伪绝对值计算单元580形成第四伪绝对差计算单元。
第一差值计算单元510包括异或(XOR)门512和加法器514。作为示例,现在将描述当前和参考块的每个象素值具有8位分辨率的情况。
加法器514接收由XOR门512生成的R0的补,即,
图3所示的当前MB的第0象素值C0和输入进位‘1’,并且输出输出值
和输出进位
换句话说,输出进位Cout0是由加法器514计算的9位中最高有效位(MSB),并且用作符号位,即,用于决定符号(加或减)的位。
第一差值计算单元510输出该输出值Z0和该输出进位Cout0。
这样,第二差值计算单元530输出该输出值Z1和该输出进位Cout1。
第二伪绝对值计算单元540包括反相器542和XOR门544。反相器将来自第一差值计算单元530的输出进位Cout1反相成
并将Cout1输出给XOR门544和第三加法单元594。
XOR门544接收来自反相器542的
和来自第二差值计算单元530的加法器534的
并输出输出值
这样,第二伪绝对值计算单元540输出
和O1。
第三差值计算单元550和第四差值计算单元570执行与第一差值计算单元510和第二差值计算单元530相同的功能,并且将不被详细地描述。
此外,第三伪绝对值计算单元560和第四伪绝对值计算单元580执行与第一伪绝对值计算单元520和第二伪绝对值计算单元540的功能相同的功能,并且将不被详细地描述。
此外,第四伪绝对值计算单元580以与第一伪绝对值计算单元520相同的方式来输出输出值
和O3。第一加法单元590接收来自第一伪绝对值计算单元520的输出值O0和来自第二伪绝对值计算单元540的输出值O1,使用第一伪绝对值计算单元520的输出进位
作为输入进位,并且计算并输出第一级相加值ADD1。
第二加法单元592接收来自第三伪绝对值计算单元560的输出值O2和来自第四伪绝对值计算单元580的输出值O3,使用第三伪绝对值计算单元560的输出进位
作为输入进位,并且计算并输出第一级相加值ADD2。
第三加法单元594接收从第一加法单元590和第二加法单元592输出的第一级相加值ADD1和ADD2,使用第二伪绝对值计算单元540的输出进位作为输入进位,并且计算并输出第二级相加值ADD3。
由第四加法单元596计算的第三级相加值是两个2×2块的SAD。
在图5所示的第一实施例中,从伪绝对值计算单元520、540、560和580输出的输出进位
和
分别被输入给加法单元590、594、592和596。然而,输出进位
和
可以分别被输入给期望的加法单元。
图6是根据本发明的第二实施例的SAD计算单元的示意图。根据本发明的第二实施例的SAD计算单元,除了从第一伪绝对值计算单元620输出的输出进位
作为输入进位被输入给第三加法单元694,和从第二伪绝对值计算单元640输出的输出进位
作为输入进位被输入给第一加法单元690之外,执行与根据本发明的第一实施例的SAD计算单元相同的功能。因此,因为根据本发明的第二实施例的SAD计算单元的其它功能部分相应于第一实施例的相似地编号的单元,所以为了简洁,将不描述第二实施例的其它功能部分。
图7是根据本发明的第三实施例的SAD计算单元的示意图。根据本发明的第三实施例的SAD计算单元,除了从第一伪绝对值计算单元720输出的输出进位
作为输入进位被输入给第四加法单元796;从第二伪绝对值计算单元740输出的输出进位
作为输入进位被输入给第一加法单元790;从第三伪绝对值计算单元760输出的输出进位
作为输入进位被输入给第三加法单元794;和从第四伪绝对值计算单元780输出的输出进位
作为输入进位被输入给第二加法单元792之外,执行与根据本发明的第一实施例的SAD计算单元相同的功能。因此,为了简洁,将不描述根据本发明的第三实施例的SAD计算单元的其它功能部分。
同样地,在根据本发明的实施例的SAD计算单元中,由传统的绝对值计算单元生成的每个输出进位作为输入进位被分别输入给加法器树中的所有的加法器,并且用于计算SAD。因此,可以减少在绝对差值计算单元中的加法器的数量。
例如,如图5所示,当两个2×2块之间的SAD被计算时,4个输出进位从4个伪绝对值计算单元输出,并且4个输出进位的3个输入给加法器树的三个加法单元590、592和594。使用加法器,例如第四加法单元596来相加由该加法树产生的结果和剩余的输出进位。因此,可以获得最后的SAD。因此,通过将一个加法器与在加法树中的最后的加法器相连,绝对值计算单元中的加法器数量减少了一半。
例如,如图5所示,当两个2×2块之间的SAD被计算时,加法器的数量可以被减少4到1个。
在本发明的实施例中,描述了两个2×2块之间的SAD计算以方便解释。然而,两个16×16块之间的SAD可以以相同的方式来计算。
此外,通过将图5所示的用来计算绝对差值的设备应用到图1所示的运动图像编码器或任何运动图像编码器的运动估计单元170,减少硬件的复杂性是可能的。
本发明也可以被实施作为计算机可读记录介质上的计算机可读代码。该计算机可读记录介质可以是存储其后能由计算机系统读出的数据的任何数据存储装置。计算机可读记录介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、CD-ROMs、磁带、软盘、光学数据存储装置、和载波。该计算机可读记录介质还可以分布到网络连接的计算机系统,从而计算机可读代码以分布式方式存储并执行。
如上所述,通过根据本发明的实施例来计算SAD,可以减少用于SAD计算的加法器的数量,还可以减少用于计算SAD的设备、运动估计设备和运动图像编码设备的负载。
尽管显示和描述本发明某些实施例,但本领域的技术人员应该理解,在不脱离由所附权利要求和其等同物所限定其范围的本发明的原则、精神的情况下,可以在这些实施例中做出改变。
Claims (30)
1、一种计算绝对差值的设备,该设备包括:
多个伪绝对差计算单元;
加法器树,其包括至少一个用于相加多个伪绝对差计算单元的输出值的加法器,该至少一个加法器的每个接收由多个伪绝对差计算单元生成的符号确定值之一作为输入进位;和
附加加法器,其将加法器树的终值和由多个伪绝对差计算单元之一生成的符号确定值相加,以计算绝对差值。
2、根据权利要求1所述的设备,其中,由多个伪绝对差计算单元生成的每个符号确定值输入给不同的加法器。
3、根据权利要求1所述的设备,其中,每个伪绝对差计算单元包括:
差值计算单元,其计算等于两个输入值之间的差的差值;和
伪绝对值计算单元,其包括将差值计算单元的输出进位反相的反相器,和将反相的值和从差值计算单元输出的值异或并输出异或的结果的XOR门。
4、根据权利要求3所述的设备,其中,输出进位是由差值计算单元计算的差值的最高有效位,并且符号确定值是最高有效位的反。
5、根据权利要求3所述的设备,其中,每个伪绝对差计算单元的输出值是XOR值。
6、一种使用权利要求1所述的计算绝对差值的设备来执行运动估计的运动估计设备。
7、一种使用权利要求6所述的运动估计设备来执行运动图像编码的运动图像编码设备。
8、一种计算绝对差值的设备,该设备包括:
多个伪绝对差计算单元,其计算伪绝对差;和
多个第一级加法器,每个接收由两个伪绝对差计算单元计算的伪绝对差,使用由多个伪绝对差计算单元创建的符号确定值之一作为输入进位,并计算相加值作为两个伪绝对差的和。
9、根据权利要求8所述的设备,还包括第二级加法器,其接收由两个第一级加法器计算的相加值,使用由多个伪绝对差计算单元生成的并不被第一级加法器使用的符号确定值之一作为输入进位,并计算相加值作为接收到的两个相加值的和。
10、根据权利要求9所述的设备,还包括第三级加法器,其使用由第二级加法器计算的相加值、和由多个伪绝对差计算单元生成的并不被第一级加法器或第二级加法器使用的作为输入进位的符号确定值之一,并计算相加值作为接收到的相加值和接收到的符号确定值的和。
11、根据权利要求8所述的设备,其中,每个伪绝对差计算单元包括:
差值计算单元,其计算等于两个输入值之间的差的差值;和
伪绝对值计算单元,其包括将差值计算单元的输出进位反相的反相器,和将反相的值和从差值计算单元输出的值异或并输出异或值的结果的XOR门。
12、根据权利要求11所述的设备,其中,输出进位是由差值计算单元计算的差值的最高有效位,并且符号确定值是最高有效位的反。
13、根据权利要求11所述的设备,其中,每个伪绝对差计算单元的输出值是XOR值。
14、一种使用权利要求8所述的计算绝对差值的设备来执行运动估计的运动估计设备。
15、一种使用权利要求14所述的运动估计设备来执行运动图像编码的运动图像编码设备。
16、一种具有已实施在其上的用于计算绝对差值的计算机可读代码的计算机可读介质,该计算机可读代码包括指令:
使用多个伪绝对差计算单元来确定多个伪绝对差;
使用包括至少一个用于相加多个伪绝对差计算单元的输出值的加法器的加法树,该至少一个加法器的每个接收由多个伪绝对差计算单元生成的符号确定值之一作为输入进位;和
使用附加加法器单元来将加法器树的终值和由多个伪绝对差计算单元之一生成的符号确定值相加,以计算绝对差值。
17、根据权利要求16所述的计算机可读介质,其中,计算机可读代码包括将由多个伪绝对差计算单元生成的每个符号确定值输入给不同的加法器单元的指令。
18、根据权利要求16所述的计算机可读介质,其中,每个伪绝对差计算单元包括计算机指令:
计算等于两个输入值之间的差的差值;和
确定伪绝对值,包括使用反相器将差值的输出进位反相,使用XOR门单元将反相的值和从差值输出的值异或,并输出异或的结果。
19、根据权利要求18所述的计算机可读介质,其中,输出进位是差值的最高有效位,并且符号确定值是最高有效位的反。
20、根据权利要求18所述的计算机可读介质,其中,每个伪绝对差计算单元的输出值是XOR值。
21、一种具有已实施在其上的用于计算绝对差值的计算机可读代码的计算机可读介质,该计算机可读代码包括指令:
使用多个伪绝对差计算单元以计算伪绝对差;和
实现多个第一级加法器,每个接收由两个伪绝对差计算单元计算的伪绝对差,使用由多个伪绝对差计算单元创建的符号确定值之一作为输入进位,并计算相加值作为两个伪绝对差的和。
22、根据权利要求21所述的计算机可读介质,还包括用于实现第二级加法器单元接收由两个第一级加法器计算的相加值,使用由多个伪绝对差计算单元生成的并不被第一级加法器使用的符号确定值之一作为输入进位,并计算相加值作为接收到的两个相加值的和的计算机指令。
23、根据权利要求21所述的计算机可读介质,还包括用于实现第三级加法器使用由第二级加法器计算的相加值、和由多个伪绝对差计算单元生成的并不被第一级加法器或第二级加法器使用的作为输入进位的符号确定值之一,并计算相加值作为接收到的相加值和接收到的符号确定值的和的计算机指令。
24、根据权利要求21所述的计算机可读介质,其中,每个伪绝对差计算单元包括计算机指令:
使用差值计算单元以计算等于两个输入值之间的差的差值;和
实现包括将差值计算单元的输出反相的反相器、和将反相的值和从差值计算单元输出的值异或并输出异或的结果的XOR门的伪绝对值计算单元。
25、根据权利要求24所述的计算机可读介质,其中,输出进位是由差值计算单元计算的差值的最高有效位,并且符号确定值是最高有效位的反。
26、根据权利要求24所述的计算机可读介质,其中,每个伪绝对差计算单元的输出值是XOR值。
27、根据权利要求1所述的设备,其中加法器包括第一加法单元、第二加法单元、第三加法单元和第四加法单元,并且每个伪绝对差计算单元包括:
差值计算单元,其计算等于两个输入值之间的差的差值;和
第一伪绝对值计算单元,其具有输入给第四加法单元作为输入进位的输出进位;
第二伪绝对值计算单元,其具有输入给第一加法单元作为输入进位的输出进位;
第三伪绝对差计算单元,其具有输入给第三加法单元作为输入进位的输出进位;和
第四伪绝对值计算单元,其具有输入给第二加法单元作为输入进位的输出进位。
28、根据权利要求27所述的设备,其中,输出进位是由差值计算单元计算的差值的最高有效位,并且符号确定值是最高有效位的反。
29、根据权利要求16所述的计算机介质,其中,加法器包括第一加法单元、第二加法单元、第三加法单元和第四加法单元,并且每个伪绝对差计算单元包括计算机指令:
使用差值计算单元以计算等于两个输入值之间的差的差值;和
实现具有输入给第四加法单元作为输入进位的输出进位的第一伪绝对值计算单元;
实现具有输入给第一加法单元作为输入进位的输出进位的第二伪绝对值计算单元;
实现具有输入给第三加法单元作为输入进位的输出进位的第三伪绝对值计算单元;和
实现具有输入给第二加法单元作为输入进位的输出进位的第四伪绝对值计算单元。
30、根据权利要求29所述的计算机介质,其中,输出进位是由差值计算单元计算的差值的最高有效位,并且符号确定值是最高有效位的反。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030086747A KR20050053135A (ko) | 2003-12-02 | 2003-12-02 | 절대차 연산 장치와 이를 이용한 움직임 추정 장치 및동영상 부호화 장치 |
KR86747/2003 | 2003-12-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1625266A true CN1625266A (zh) | 2005-06-08 |
Family
ID=34464793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004100967139A Pending CN1625266A (zh) | 2003-12-02 | 2004-12-02 | 计算绝对差值的设备、运动估计设备和运动图像编码设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20050131979A1 (zh) |
EP (1) | EP1538842A2 (zh) |
JP (1) | JP2005168028A (zh) |
KR (1) | KR20050053135A (zh) |
CN (1) | CN1625266A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075744A (zh) * | 2009-10-19 | 2011-05-25 | 英特尔公司 | 用于任意形状2d块绝对差之和(sad)计算引擎的近最优可配置加法器树 |
CN106937020A (zh) * | 2015-12-29 | 2017-07-07 | 意法半导体国际有限公司 | 用于自适应像素滤波的系统和方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10225373B2 (en) | 2003-11-21 | 2019-03-05 | Thomson Reuters (Grc) Llc | Financial-information systems, methods, interfaces, and software |
GB2436656A (en) | 2006-03-31 | 2007-10-03 | Tandberg Television Asa | Computing a sliding sum of absolute differences for video signal compression |
KR101578052B1 (ko) | 2008-04-02 | 2015-12-17 | 삼성전자주식회사 | 움직임 추정 장치 및 이를 구비하는 동영상 부호화 장치 |
US8218644B1 (en) * | 2009-05-12 | 2012-07-10 | Accumulus Technologies Inc. | System for compressing and de-compressing data used in video processing |
US8407276B2 (en) | 2009-07-27 | 2013-03-26 | Electronics And Telecommunications Research Institute | Apparatus for calculating absolute difference |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610850A (en) * | 1992-06-01 | 1997-03-11 | Sharp Kabushiki Kaisha | Absolute difference accumulator circuit |
US5793655A (en) * | 1996-10-23 | 1998-08-11 | Zapex Technologies, Inc. | Sum of the absolute values generator |
US6011870A (en) * | 1997-07-18 | 2000-01-04 | Jeng; Fure-Ching | Multiple stage and low-complexity motion estimation for interframe video coding |
US6122321A (en) * | 1998-05-12 | 2000-09-19 | Hitachi America, Ltd. | Methods and apparatus for reducing the complexity of inverse quantization operations |
JP2000105683A (ja) * | 1998-09-29 | 2000-04-11 | Mitsubishi Electric Corp | 適応型差分演算器および動き検出装置 |
US6473529B1 (en) * | 1999-11-03 | 2002-10-29 | Neomagic Corp. | Sum-of-absolute-difference calculator for motion estimation using inversion and carry compensation with full and half-adders |
US7079579B2 (en) * | 2000-07-13 | 2006-07-18 | Samsung Electronics Co., Ltd. | Block matching processor and method for block matching motion estimation in video compression |
GB2392261B (en) * | 2002-08-19 | 2005-08-03 | Texas Instruments Ltd | Device for computing an absolute difference |
-
2003
- 2003-12-02 KR KR1020030086747A patent/KR20050053135A/ko not_active Application Discontinuation
-
2004
- 2004-10-18 US US10/965,753 patent/US20050131979A1/en not_active Abandoned
- 2004-11-29 EP EP20040106146 patent/EP1538842A2/en not_active Withdrawn
- 2004-12-01 JP JP2004349011A patent/JP2005168028A/ja active Pending
- 2004-12-02 CN CNA2004100967139A patent/CN1625266A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075744A (zh) * | 2009-10-19 | 2011-05-25 | 英特尔公司 | 用于任意形状2d块绝对差之和(sad)计算引擎的近最优可配置加法器树 |
US9658829B2 (en) | 2009-10-19 | 2017-05-23 | Intel Corporation | Near optimal configurable adder tree for arbitrary shaped 2D block sum of absolute differences (SAD) calculation engine |
CN106937020A (zh) * | 2015-12-29 | 2017-07-07 | 意法半导体国际有限公司 | 用于自适应像素滤波的系统和方法 |
CN106937020B (zh) * | 2015-12-29 | 2019-12-03 | 意法半导体国际有限公司 | 用于自适应像素滤波的系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005168028A (ja) | 2005-06-23 |
US20050131979A1 (en) | 2005-06-16 |
EP1538842A2 (en) | 2005-06-08 |
KR20050053135A (ko) | 2005-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1283100C (zh) | 基于时间和空间复杂性自适应编码运动图像的方法及装置 | |
CN1270543C (zh) | 用于以固定的计算复杂度编码活动图象的方法 | |
JP4358436B2 (ja) | ビデオ情報を符号化する方法および装置 | |
US8483277B2 (en) | Method and apparatus for motion compensated temporal filtering using split update process | |
KR101153105B1 (ko) | 고속 비디오 코덱 변환의 구현 | |
CN105191309A (zh) | 用于下一代视频编码的内容自适应预测距离分析器和分层运动估计系统 | |
KR20020026243A (ko) | 동작 보정 블록에 기반한 압축 디지털 비디오의 다변 복합디코딩에 관한 방법 및 장치 | |
US20140010284A1 (en) | Image transform and inverse transform method, and image encoding and decoding device using same | |
KR20120066681A (ko) | 비디오 코딩을 위한 효율적인 변환 기술들 | |
CN1780401A (zh) | 译码装置及使计算机执行译码方法的程序 | |
Chakrabarti et al. | Motion Estimation for Video Coding | |
CN1320830C (zh) | 噪声估计方法和设备、以及利用其编码视频的方法和设备 | |
CN1325220A (zh) | 运动向量编码方法 | |
CN1625266A (zh) | 计算绝对差值的设备、运动估计设备和运动图像编码设备 | |
CN1913632A (zh) | 运动画面编码方法和设备 | |
CN1805544A (zh) | 频域内用于位移估算的区块匹配 | |
CN1745587A (zh) | 用于手持装置的视频编码方法 | |
CN1263309C (zh) | 用于视频编码的运动矢量预测方法 | |
Joshi et al. | Vlsi architecture of block matching algorithms for motion estimation in high efficiency video coding | |
CN1640113A (zh) | 图像中的噪声滤波 | |
CN1848960A (zh) | 使用非标准化矢量量化编码器的符合视频标准的残差编码 | |
KR100345450B1 (ko) | 인트라 블록 예측 부호화 및 복호화 장치 및 그 방법 | |
CN1622635A (zh) | 在视频压缩系统中进行运动估测的方法及相关装置 | |
CN1271571C (zh) | 用于视频编码的预测图像生成方法 | |
CN1481169A (zh) | 一种基于多级流水线结构的实时1/4插值方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |