CN113871377A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN113871377A
CN113871377A CN202110732057.0A CN202110732057A CN113871377A CN 113871377 A CN113871377 A CN 113871377A CN 202110732057 A CN202110732057 A CN 202110732057A CN 113871377 A CN113871377 A CN 113871377A
Authority
CN
China
Prior art keywords
redistribution
bridge
chip
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110732057.0A
Other languages
English (en)
Inventor
金弘源
具俊谟
金延姝
金尹熙
金钟局
李斗焕
李政昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113871377A publication Critical patent/CN113871377A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种半导体封装件，包括：基底衬底；插件封装件，其设置在基底衬底上；以及第一半导体芯片和第二半导体芯片，它们设置在插件封装件上，插件封装件包括：第一重新分布层；桥接芯片，其包括桥接电路；以及竖直连接结构，其包括多个布线层，并且其中，第一半导体芯片和第二半导体芯片中的每一个通过第一重新分布层电连接到桥接电路和多个布线层。

Description

半导体封装件
相关申请的交叉引用
本申请要求于2020年6月30日在韩国知识产权局提交的韩国专利申请No.10-2020-0079871的优先权的权益，该申请的公开内容以引用方式全部并入本文中。
技术领域
本公开的示例实施例涉及一种半导体封装件。
背景技术
随着半导体芯片的减小尺寸和高性能的趋势，在半导体封装领域中需要用于将多个半导体芯片嵌入单个封装件中的系统级封装(SIP)技术以及与半导体芯片的细凸块节距对应的微电路的形成。
发明内容
根据本公开的示例实施例，提供了具有改善的集成密度并且以减小的成本制造的半导体封装件。
根据本公开的示例实施例，提供了半导体封装件。半导体封装件包括：基底衬底，其包括电路层；插件封装件，其设置在基底衬底上；以及第一半导体芯片和至少一个第二半导体芯片，它们设置在插件封装件上。插件封装件包括：第一重新分布结构，其包括一个或多个绝缘层和设置在一个或多个绝缘层中的每一个绝缘层上的第一重新分布层，并且具有其上设置有第一半导体芯片和至少一个第二半导体芯片的第一表面以及与第一表面相对的第二表面；至少一个桥接芯片，其设置在第一重新分布结构的第二表面上，并且包括桥接电路，所述桥接电路被配置为将第一半导体芯片电连接到至少一个第二半导体芯片中的一个第二半导体芯片；竖直连接结构，其设置在第一重新分布结构的第二表面上，并且包括电连接到第一半导体芯片和至少一个第二半导体芯片中的一个第二半导体芯片并且设置在不同的水平上的多个布线层；包封剂，其设置在第一重新分布结构的第二表面上，并且包封至少一个桥接芯片和竖直连接结构；以及第二重新分布结构，其设置在包封剂上，并且具有电连接到竖直连接结构的多个布线层的第二重新分布层。第一半导体芯片和至少一个第二半导体芯片中的一个第二半导体芯片中的每一个通过第一重新分布层电连接到至少一个桥接芯片中的一个或多个桥接芯片的桥接电路和竖直连接结构的多个布线层。
根据本公开的示例实施例，提供了一种半导体封装件。半导体封装件包括：基底衬底；插件封装件，其设置在基底衬底上，并且包括具有桥接电路的至少一个桥接芯片；以及至少一个第一半导体芯片和至少一个第二半导体芯片，它们设置在插件封装件上，并且各自在垂直于插件封装件的上表面的方向上与至少一个桥接芯片的至少一部分叠置。至少一个第一半导体芯片包括：多个第一互连焊盘，其设置在与至少一个桥接芯片叠置的第一区域中；以及多个第一外部连接焊盘，其设置在不与至少一个桥接芯片叠置的第二区域中。至少一个第二半导体芯片包括：多个第二互连焊盘，其设置在与至少一个桥接芯片叠置的第三区域中；以及多个第二外部连接焊盘，其设置在不与至少一个桥接芯片叠置的第四区域中。多个第一互连焊盘通过至少一个桥接芯片的桥接电路连接到多个第二互连焊盘。多个第一互连焊盘和多个第二互连焊盘中的每一个的尺寸小于多个第一外部连接焊盘和多个第二外部连接焊盘中的每一个的尺寸。
根据本公开的示例实施例，提供了一种半导体封装件。半导体封装件包括：基底衬底，其包括电路层；插件封装件，其设置在基底衬底上；第一半导体芯片和第二半导体芯片，它们设置在插件封装件上；第一内部连接凸块，其设置在基底衬底与插件封装件之间；第二内部连接凸块和第三内部连接凸块，它们设置在插件封装件与第一半导体芯片之间，并且设置在插件封装件与第二半导体芯片之间；以及外部连接凸块，其设置在基底衬底的与基底衬底的面对第一内部连接凸块的表面相对的一侧上，并且外部连接凸块电连接到电路层。第一半导体芯片和第二半导体芯片中的每一个分别包括：多个第一互连焊盘和多个第二互连焊盘，它们连接到第二内部连接凸块中对应的第二内部连接凸块；以及多个第一外部连接焊盘和多个第二外部连接焊盘，它们连接到第三内部连接凸块中对应的第三内部连接凸块。插件封装件包括：第一重新分布层，其包括第一重新分布电路、第二重新分布电路和第三重新分布电路，第一重新分布电路通过第二内部连接凸块连接到多个第一互连焊盘，第二重新分布电路通过第二内部连接凸块连接到多个第二互连焊盘，第三重新分布电路通过第三内部连接凸块连接到多个第一外部连接焊盘和多个第二外部连接焊盘，并且第一重新分布层是第一重新分布结构的一部分，第一重新分布结构具有其上设置有第一半导体芯片和第二半导体芯片的第一表面以及与第一表面相对的第二表面；桥接芯片，其设置在第一重新分布结构的第二表面上，并且将第一重新分布电路电连接到第二重新分布电路；竖直连接结构，其设置在第一重新分布结构的第二表面上，竖直连接结构包括容纳桥接芯片的第一穿通孔，并且还包括电连接到第三重新分布电路的多个布线层；包封剂，其包封竖直连接结构和桥接芯片；以及第二重新分布结构，其设置在包封剂上，并且具有电连接到竖直连接结构的多个布线层的第二重新分布层，其中，第二重新分布层通过第一内部连接凸块连接到基底衬底的电路层。多个第一互连焊盘和多个第二互连焊盘中的每一个的节距小于多个第一外部连接焊盘和多个第二外部连接焊盘中的每一个的节距。
附图说明
通过结合附图的以下详细描述，将更加清楚地理解本公开的实施例的以上和其它方面、特征和优点，在附图中：
图1是示出根据本公开的示例实施例的半导体封装件的平面图；
图2是示出图1中所示的半导体封装件沿着线I-I’的截面图；
图3是示出根据本公开的示例实施例的半导体封装件的平面图；
图4是示出根据本公开的示例实施例的半导体封装件的平面图；
图5是示出图4中所示的半导体封装件沿着线II-II’的截面图；
图6是示出根据本公开的示例实施例的半导体封装件的平面图；
图7是示出根据本公开的示例实施例的半导体封装件的平面图；
图8是示出根据本公开的示例实施例的半导体封装件的截面图；
图9是示出根据本公开的示例实施例的半导体封装件的截面图；
图10是示出根据本公开的示例实施例的半导体封装件的截面图；
图11是示出根据本公开的示例实施例的半导体封装件的截面图；
图12是示出根据本公开的示例实施例的半导体封装件的截面图；
图13是示出制造图10中所示的半导体封装件的方法的第一截面图；
图14是示出制造图10中所示的半导体封装件的方法的第二截面图；
图15是示出制造图10中所示的半导体封装件的方法的第三截面图；
图16是示出制造图10中所示的半导体封装件的方法的第四截面图；以及
图17是示出制造图10中所示的半导体封装件的方法的第五截面图。
具体实施方式
在下文中，本公开的实施例将参照附图被描述为如下。
图1是示出根据示例实施例的半导体封装件1a的平面图，图2是示出图1中所示的半导体封装件1a沿着线I-I’的截面图。
参照图1和图2，示例实施例中的半导体封装件1a可以包括基底衬底10、插件封装件20和多个半导体芯片30，并且可以还包括第一内部连接凸块22、第二内部连接凸块33、第三内部连接凸块34和外部连接凸块12。
基底衬底10可以被配置为其上在垂直于上表面的方向(Z方向)上安装有插件封装件20和多个半导体芯片30的支撑衬底，并且可以包括衬底主体11、分别设置在衬底主体11的下表面和上表面上的衬底连接焊盘13和衬底连接焊盘14以及用于将衬底连接焊盘13和衬底连接焊盘14彼此电连接的电路层15。基底衬底10可以被配置为用于半导体封装件的衬底，其包括印刷电路板(PCB)、陶瓷衬底、玻璃衬底和带布线板。
衬底主体11可以根据基底衬底10的类型包括不同的材料。例如，当基底衬底10是印刷电路板时，衬底主体11可以被配置为覆铜板或者包括堆叠在其截面表面或两个表面上的布线层的覆铜板。涂覆有阻焊剂的下保护层和上保护层可以分别形成在衬底主体11的下表面和上表面上。
衬底连接焊盘13和衬底连接焊盘14可以包括包含来自以下金属中的至少一种金属或者两种或更多种金属与碳(C)的合金：铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、铅(Pb)、钛(Ti)、铬(Cr)、钯(Pd)、铟(In)、锌(Zn)。
电路层15可以形成用于将基底衬底10的下表面和上表面彼此连接的电路经。电路层15可以包括形成在衬底主体11中的单布线层或多布线层以及用于连接布线层的过孔件。电路层15可以包括包含来自以下金属中的至少一种金属或者两种或更多种金属与碳(C)的合金：铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、铅(Pb)、钛(Ti)、铬(Cr)、钯(Pd)、铟(In)、锌(Zn)。
插件封装件20可以设置在基底衬底10的上表面上，并且可以包括第一重新分布结构240、桥接芯片220、竖直连接结构210、包封剂230和第二重新分布结构250。
第一重新分布结构240可以具有：其上设置有多个半导体芯片30的第一表面和与第一表面相对的第二表面；一个或多个绝缘层241和分别设置在一个或多个绝缘层241上的一个或多个第一重新分布层242；以及一个或多个第一重新分布过孔件243，其贯穿一个或多个绝缘层241中的每一个，并且将一个或多个第一重新分布层242电连接到竖直连接结构210或桥接芯片220的布线层，或者将设置在不同水平上的第一重新分布层242彼此电连接。
绝缘层241可以包括绝缘材料。绝缘材料可以包括热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺树脂)、其中无机填料和/或玻璃纤维(或玻璃布或玻璃织物)浸渍在热固性树脂或热塑性树脂中的树脂(诸如预浸料、味之素复合膜(ABF)、FR-4、双马来酰亚胺三嗪(BT)等)。另外，绝缘层241可以包括诸如可光成像电介质(PID)树脂的光敏树脂。在此情况下，绝缘层241可以具有减小的厚度，并且可以精细地形成第一重新分布过孔件243。当提供多绝缘层241作为绝缘层时，绝缘层241可以包括相同的材料或不同的材料，并且根据工艺，设置在不同的水平上的绝缘层241之间的边界可能不清晰。
第一重新分布层242可以设置在绝缘层241上，并且可以与多个半导体芯片30相对。第一重新分布层242可以将多个半导体芯片30的互连焊盘31和外部连接焊盘32基本上重新分布。例如，第一重新分布层242可以包括包含以下金属的金属材料或它们的合金：铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)和钛(Ti)。第一重新分布层242可以根据设计执行各种功能。例如，第一重新分布层242可以包括接地(GrouND:GND)图案、电力(PoWeR:PWR)图案和信号(Signal:S)图案。例如，信号(S)模式可以包括除接地(GND)图案、电力(PWR)图案以外的各种信号，诸如数据信号。接地(GND)图案和电力(PWR)图案可以是相同的图案。
第一重新分布层242可以包括：第一重新分布电路242(1)，其用于将第一半导体芯片30a连接到桥接电路222；第二重新分布电路242(2)，其用于将第二半导体芯片30b连接到桥接电路222；以及第三重新分布电路242(3)，其用于将第一半导体芯片30a和第二半导体芯片30b连接到竖直连接结构210的第一布线层212a。第一重新分布电路242(1)可以通过第二内部连接凸块33连接到第一半导体芯片30a的第一互连焊盘31a，第二重新分布电路242(2)可以通过第二内部连接凸块33连接到第二半导体芯片30b的第二互连焊盘31b，第三重新分布电路242(3)可以通过第三内部连接凸块34连接到第一半导体芯片30a的第一外部连接焊盘32a和第二半导体芯片30b的第二外部连接焊盘32b。第一重新分布电路242(1)可以通过桥接芯片220的桥接电路222电连接到第二重新分布电路242(2)。因此，第一半导体芯片30a可以通过第一重新分布电路242(1)、第二重新分布电路242(2)和桥接电路222电连接到第二半导体芯片30b。第三重新分布电路242(3)可以电连接到多个半导体芯片30中的每一个，并且可以通过竖直连接结构210和第二重新分布结构250电连接到基底衬底10的电路层15。
第一重新分布电路242(1)和第二重新分布电路242(2)中的每一个可以具有焊盘部分，其尺寸或节距小于第三重新分布电路242(3)的焊盘部分的尺寸或节距，以与多个半导体芯片30的互连焊盘31的精细节距对应。当第一重新分布电路242(1)、第二重新分布电路242(2)和第三重新分布电路242(3)在同一工艺(例如，光刻工艺)中形成时，第一重新分布电路242(1)、第二重新分布电路242(2)和第三重新分布电路242(3)的线和间隔(L/S)和线宽可以基本上相同。
第一重新分布过孔件243可以将形成在不同的水平上的第一重新分布层242彼此连接，或者可以将第一重新分布层242电连接到竖直连接结构210和桥接芯片220，从而在插件封装件20中形成电路径。第一重新分布过孔件243可以包括信号过孔件、接地过孔件和电力过孔件。例如，第一重新分布过孔件243可以包括包含以下金属的金属材料或它们的合金：铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)和钛(Ti)。第一重新分布过孔件243可以被配置为其中金属材料填充在通孔中的填充过孔件或者其中金属材料沿着通孔的内壁形成的共形过孔件。
桥接芯片220可以设置在第一重新分布结构240的第二表面上，并且可以包括芯片主体221、桥接电路222和前表面桥接焊盘223。桥接芯片220可以被配置为具有其中芯片主体221可以在竖直方向(Z方向)上与多个半导体芯片30部分地叠置以将多个半导体芯片30彼此连接的尺寸或水平面积。桥接芯片220可以包括处理芯片、逻辑芯片和存储器芯片。
芯片主体221可以使用陶瓷、玻璃、半导体等来形成。例如，芯片主体221可以使用有源晶圆来形成，并且可以包括硅(Si)、锗(Ge)、镓砷(GaAs)等。钝化层可以形成在芯片主体221的一个表面上，以保护芯片主体221免受外部物理或化学损坏。钝化层可以被配置为氧化物层或氮化物层，或者可以被配置为包括氧化物层和氮化物层的双层。例如，钝化层可以由氧化硅膜(SiO2)、氮化硅膜(SiNx)或它们的组合形成。
桥接电路222可以形成在芯片主体221的一个表面上(例如，在形成在芯片主体221的一个表面上的钝化层中)。桥接电路222可以具有与多个半导体芯片30的互连焊盘31的精细节距对应的节距，并且可以将第一重新分布电路242(1)电连接到第二重新分布电路242(2)。因此，桥接电路222的线和间隔(L/S)可以是2μm或更小。例如，桥接电路222具有线和间隔形式的桥接图案，桥接图案中的每一个的线宽是2μm或更小，桥接图案之中的相邻的桥接图案之间的距离是2μm或更小。桥接电路222可以用作用于通过将包括在多个半导体芯片30中的互连焊盘31彼此连接而将多个半导体芯片30彼此电连接的桥接。桥接电路222可以具有精细节距，其比第一重新分布层242的节距更精细。例如，桥接电路222的线宽可以小于第一重新分布层的线宽。
前表面桥接焊盘223可以设置在芯片主体221的一个表面上(例如，在钝化层的形成在芯片主体221的一个表面上或钝化层中的表面上)，并且可以提供其中桥接电路222连接到第一重新分布电路242(1)和第二重新分布电路242(2)的连接位置。
竖直连接结构210可以设置在第一重新分布结构240的第二表面上，并且可以包括框架绝缘层(例如，第一框架绝缘层211a和第二框架绝缘层211b)、设置在框架绝缘层的不同水平上的多个布线层(例如，第一布线层212a、第二布线层212b和第三布线层212c)以及用于将多个布线层彼此电连接的布线过孔件(例如，第一布线过孔件213a和第二布线过孔件213b)。另外，竖直连接结构210可以具有贯穿框架绝缘层并容纳桥接芯片220的穿通孔210H。竖直连接结构210可以根据框架绝缘层的材料改善封装件的刚性，并且可以确保包封剂230的均匀厚度。穿通孔210H可以具有其中其壁表面连续地围绕桥接芯片220的形状，但是其示例实施例不限于此。
例如，竖直连接结构210可以包括：第一框架绝缘层211a，其与第一重新分布结构240的第二表面接触；第一布线层212a，其与第一重新分布结构240的第二表面接触，并埋置在第一框架绝缘层211a中；第二布线层212b，其设置在与第一框架绝缘层211a的其中埋置有第一布线层212a的表面相对的表面上；第二框架绝缘层211b，其设置在第一框架绝缘层211a上，并且覆盖第二布线层212b；第三布线层212c，其设置在第二框架绝缘层211b上；第一布线过孔件213a，其贯穿第一框架绝缘层211a，并且将第一布线层212a电连接到第二布线层212b；以及第二布线过孔件213b，其贯穿第二框架绝缘层211b，并且将第二布线层212b电连接到第三布线层212c。
第一框架绝缘层211a和第二框架绝缘层211b可以包括绝缘材料。例如，作为绝缘材料，可以使用热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)、或者其中无机填料或/和玻璃纤维(玻璃布或玻璃织物)与以上提及的树脂混合的树脂，例如，味之素复合膜(ABF)、预浸料等。
多个布线层(例如，第一布线层212a、第二布线层212b和第三布线层212c)可以与第一布线过孔件213a和第二布线过孔件213b一起提供用于连接封装件的上部分和下部分的电路经。多个布线层可以包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)和钛(Ti)或它们的合金。多个布线层可以根据各个层的设计包括接地(GrouND:GND)图案、电力(PoWeR:PWR)图案和信号(Signal:S)图案。另外，多个布线层中的每一个可以包括各种类型的过孔件焊盘。多个布线层可以通过一般的电镀工艺来形成，多个布线中的每一个可以包括种子层和导体层。
第一布线过孔件213a和第二布线过孔件213b可以形成这样的电路经：将形成在不同的水平上的多个布线层(例如，第一布线层212a、第二布线层212b和第三布线层212c)彼此电连接并且竖直地贯穿竖直连接结构210。第一布线过孔件213a和第二布线过孔件213b可以包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)和钛(Ti)或它们的合金。第一布线过孔件213a和第二布线过孔件213b可以包括信号过孔件、电力过孔件和接地过孔件，并且电力过孔件和接地过孔件可以相同。第一布线过孔件213a和第二布线过孔件213b中的每一个可以被配置为填充有金属材料的场型过孔件，或者其中沿着通孔的壁表面形成金属材料的共形型过孔件。第一布线过孔件213a和第二布线过孔件213b可以通过电镀工艺来形成，并且可以包括种子层和导体层。
包封剂230可以设置在第一重新分布结构240的第二表面上，并且可以密封竖直连接结构210和桥接芯片220的至少一部分。包封剂230可以包括包含热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或无机填料或/和玻璃纤维的预浸料、味之素复合膜(ABF)、FR-4、双马来酰亚胺三嗪(BT)、环氧模塑化合物(EMC)。包封剂230可以包括与第一重新分布结构240的绝缘层241和竖直连接结构210的框架绝缘层(例如，第一框架绝缘层211a和第二框架绝缘层211b)的绝缘材料不同的绝缘材料。
第二重新分布结构250可以设置在包封剂230上，并且可以包括与基底衬底10相对的第二重新分布层252以及部分地贯穿包封剂230并将第二重新分布层252电连接到竖直连接结构210的第三布线层212c的第二重新分布过孔件253。由于第二重新分布层252和第二重新分布过孔件253具有与以上所述的第一重新分布层242和第一重新分布过孔件243的特性基本上相似的特性，因此将不重复其描述。
插件封装件20还可以包括用于覆盖第一重新分布层242和第二重新分布层252的保护层260。保护层260可以保护设置在最外侧上的第一重新分布层242和第二重新分布层252免受外部物理和化学损坏。保护层260可以具有用于暴露出设置在最外侧上的第一重新分布层242和第二重新分布层252的至少一部分的多个开口。例如，保护层260可以包括绝缘材料，诸如预浸料、ABF、FR-4、BT或阻焊剂。
多个半导体芯片30可以在插件封装件20上在水平方向(X方向和Y方向)上彼此间隔开。多个半导体芯片30中的每一个可以在垂直于插件封装件20的延伸方向的竖直方向(Z方向)上与插件封装件20的桥接芯片220的至少一部分叠置。多个半导体芯片30中的每一个可以包括通过第一重新分布层242和桥接电路222彼此连接的互连焊盘31以及通过竖直连接结构210的第一布线层212a、第二布线层212b和第三布线层212c连接到基底衬底10的电路层15的外部连接焊盘32。
例如，多个半导体芯片30可以设置在插件封装件20上，并且可以包括与桥接芯片220的至少一部分叠置的第一半导体芯片30a和第二半导体芯片30b。第一半导体芯片30a和第二半导体芯片30b可以包括不同类型的半导体芯片。例如，第一半导体芯片30a可以包括应用处理器芯片(诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、加密处理器、微处理器和微控制器)以及逻辑芯片(诸如模数转换器、应用专用IC(ASIC))等，第二半导体芯片30b可以包括存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)和闪速存储器。可替换地，第一半导体芯片30a和第二半导体芯片30b可以包括相同类型的半导体芯片。例如，第一半导体芯片30a和第二半导体芯片30b两者可以包括逻辑芯片。
第一半导体芯片30a可以包括设置在在竖直方向(Z方向)上与桥接芯片220叠置的区域中的多个第一互连焊盘31a以及设置在不与桥接芯片220叠置的区域中的多个第一外部连接焊盘32a，第二半导体芯片30b可以包括设置在与桥接芯片220叠置的区域中的多个第二内部互连焊盘31b以及设置在不与桥接芯片220叠置的区域中的多个第二外部连接焊盘32b。
在示例实施例中，在插件封装件20中，作为用于将第一半导体芯片30a连接到第二半导体芯片30b的电路，可以使用由半导体制造工艺制造的桥接芯片220的微电路，并且作为用于将第一半导体芯片30a和第二半导体芯片30b连接到基底衬底10或将第一半导体芯片30a和第二半导体芯片30b的外部连接焊盘彼此重新分布的电路，可以使用由衬底工艺(诸如半添加工艺(SAP)、修改的半添加工艺(MSAP)或光刻工艺)制造的竖直连接结构210和第一重新分布结构240的布线层和重新分布层，使得多个半导体芯片30可以安装在单个封装件上，并且可以减少用于制造该封装件的成本。
因此，多个第一互连焊盘31a和多个第二互连焊盘31b可以通过桥接电路222彼此电连接，多个第一互连焊盘31a和多个第二互连焊盘31b的尺寸和/或节距可以小于多个第一外部连接焊盘32a和多个第二外部连接焊盘32b的尺寸和/或节距。另外，多个第一互连焊盘31a和多个第二内部互连焊盘31b可以密集地设置在其中第一半导体芯片30a和第二半导体芯片30b在竖直方向(Z方向)上与桥接芯片220叠置的区域中。
例如，外部连接凸块12、第一内部连接凸块22、第二内部连接凸块33和第三互连凸块34可以具有倒装芯片连接结构，其具有焊球、导电凸块或栅格阵列(诸如引脚栅格阵列、球栅格阵列)。外部连接凸块12可以电连接到设置在基底衬底10的下表面上的衬底连接焊盘13，并且可以电连接到诸如模块板和系统板的外部装置。
第一内部连接凸块22可以设置在基底衬底10与插件封装件20之间，并且可以将第二重新分布结构250的第二重新分布层252电连接到基底衬底10的电路层15。第二内部连接凸块33可以将第一半导体芯片30a的第一互连焊盘31a和第二半导体芯片30b的第二互连焊盘31b连接到第一重新分布结构240的第一重新分布层242。第三内部连接凸块34可以将第一半导体芯片30a的第一外部连接焊盘32a和第二半导体芯片30b的第二外部连接焊盘32b连接到第一重新分布结构240的第一重新分布层242。第一内部连接凸块22的尺寸可以大于第二内部连接凸块33和第三内部连接凸块34中的每一个的尺寸，第三内部连接凸块34的尺寸可以大于第二内部连接凸块33的尺寸。
图3是示出根据示例实施例的半导体封装件1b的平面图。
参照图3，半导体封装件1b可以包括分别与第一半导体芯片30a和第二半导体芯片30b叠置的多个桥接芯片(例如，第一桥接芯片220-1和第二桥接芯片220-2)，插件封装件20或插件封装件20的竖直连接结构210(在图2中)可以包括分别用于容纳多个桥接芯片(例如，第一桥接芯片220-1和第二桥接芯片220-2)的多个穿通孔(例如，第一穿通孔210H1和第二穿通孔210H2)。第一半导体芯片30a、第二半导体芯片30b和多个桥接芯片的形状和相对尺寸以及第一半导体芯片30a、第二半导体芯片30b和多个桥接芯片之间的设置关系可以在示例实施例中变化。
例如，插件封装件20可以包括设置在第一穿通孔210H1中的第一桥接芯片220-1和设置在第二穿通孔210H2中的第二桥接芯片220-2，第一半导体芯片30a和第二半导体芯片30b可以具有分别与第一桥接芯片220-1和第二桥接芯片220-2叠置的区域。设置在与第一桥接芯片220-1叠置的区域中的第一互连焊盘31a-1可以通过第一桥接电路222-1电连接到设置在与第一桥接芯片220-1叠置的区域中的第二互连焊盘31b-1。另外，设置在与第二桥接芯片220-2叠置的区域中的第一互连焊盘31a-2可以通过第二桥接电路222-2电连接到设置在与第二桥接芯片220-2叠置的区域中的第二互连焊盘31b-2。
由于其中与图1和图2中具有相同的附图标记的图3中所示的元件具有与图1和图2中所示的元件的技术特征相似的技术特征，因此将不重复其描述。
图4是示出根据示例实施例的半导体封装件1c的平面图。图5是示出图4中所示的半导体封装件1c沿着线II-II’的截面图。图6是示出根据示例实施例的半导体封装件1d的平面图。
参照图4和图5，半导体封装件1c可以包括围绕第一半导体芯片30a的多个第二半导体芯片(例如，第二半导体芯片30b-1和第二半导体芯片30b-2)以及将多个第二半导体芯片(例如，第二半导体芯片30b-1和第二半导体芯片30b-2)电连接到第一半导体芯片30a的多个桥接芯片(例如，第一桥接芯片220-1和第二桥接芯片220-2)。插件封装件20或插件封装件20的竖直连接结构210(在图4中)可以包括分别用于容纳多个桥接芯片(例如，第一桥接芯片220-1和第二桥接芯片220-2)的多个穿通孔(例如，第一穿通孔210H1和第二穿通孔210H2)。多个第二半导体芯片(例如，第二半导体芯片30b-1和第二半导体芯片30b-2)可以在水平方向(X方向)上彼此间隔开。第一半导体芯片30a可以设置在彼此间隔开的多个第二半导体芯片(例如，第二半导体芯片30b-1与第二半导体芯片30b-2)之间，但是第一半导体芯片30a与多个第二半导体芯片之间的设置关系不限于此。多个第二半导体芯片可以与第一半导体芯片的上表面和下表面以及左表面和右表面相邻设置。例如，多个第二半导体芯片可以包括四个或更多个第二半导体芯片。
根据示例实施例，插件封装件20可以包括设置在第一穿通孔210H1中的第一桥接芯片220-1和设置在第二穿通孔210H2中的第二桥接芯片220-2，第一半导体芯片30a、第二半导体芯片30b-1和第二半导体芯片30b-2可以具有与第一桥接芯片220-1和第二桥接芯片220-2叠置的区域。设置在与第一桥接芯片220-1叠置的区域中的第一互连焊盘31a-1可以通过第一桥接电路222-1电连接到设置在与第一桥接芯片220-1叠置的区域中的第二互连焊盘31b-1。另外，设置在与第二桥接芯片220-2叠置的区域中的第一互连焊盘31a-2可以通过第二桥接电路222-2电连接到设置在与第二桥接芯片220-2叠置的区域中的第二互连焊盘31b-2。
根据示例实施例，如图6中所示，半导体封装件1d可以包括围绕第一半导体芯片30a的三个表面的多个第二半导体芯片30b-1、30b-2、30b-3、30b-4和30b-5以及用于将多个第二半导体芯片30b-1、30b-2、30b-3、30b-4和30b-5电连接到第一半导体芯片30a的多个桥接芯片220-1、220-2、220-3、220-4和220-5。
由于与图1和图2中具有相同的附图标记的图4至图6中所示的元件具有与图1和图2中所示的元件的技术特征相似的技术特征，因此将不重复其描述。
图7是示出根据示例实施例的半导体封装件1e的平面图。
参照图7，半导体封装件1e可以包括在水平方向(X方向和Y方向)上彼此间隔开的多个第一半导体芯片30a-1和30a-2、围绕多个第一半导体芯片30a-1和30a-2的多个第二半导体芯片30b-1、30b-2、30b-3、30b-4和30b-5以及用于将多个第二半导体芯片30b-1、30b-2、30b-3、30b-4和30b-5电连接到多个第一半导体芯片30a-1和30a-2中的至少一个的多个桥接芯片(例如，第一桥接芯片220-1、第二桥接芯片220-2、第三桥接芯片220-3、第四桥接芯片220-4和第五桥接芯片220-5)。尽管附图中未示出，但是还可以包括用于将多个第一半导体芯片30a-1和30a-2彼此连接的桥接芯片。
例如，第一半导体芯片30a-1可以包括设置在与第一桥接芯片220-1叠置的区域中的第一互连焊盘31a1-1、设置在与第五桥接芯片220-5叠置的区域中的第一互连焊盘31a1-5和设置在不与第一桥接芯片220-1和第五桥接芯片220-5叠置的区域中的第一外部连接焊盘32a1。第一半导体芯片30a-2可以包括设置在与第二桥接芯片220-2叠置的区域中的第一互连焊盘31a2-2、设置在与第三桥接芯片220-3叠置的区域中的第一互连焊盘31a2-3、设置在与第四桥接芯片220-4叠置的区域中的第一互连焊盘31a2-4和设置在不与第二桥接芯片220-2、第三桥接芯片220-3和第四桥接芯片220-4叠置的区域中的第一外部连接焊盘32a2。第一互连焊盘31a1-1、31a2-2、31a2-3、31a2-4和31a1-5可以分别通过对应的桥接电路(第一桥接电路222-1、第二桥接电路222-2、第三桥接电路222-3、第四桥接电路222-4和第五桥接电路222-5)电连接到多个第二半导体芯片30b-1、30b-2、30b-3、30b-4和30b-5的第二互连焊盘31b-1、31b-2、31b-3、31b-4和31b-5。
多个第一半导体芯片30a-1和30a-2可以包括应用处理器(诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、加密处理器、微处理器和微控制器)以及逻辑芯片(诸如模数转换器和应用专用IC(ASIC))，多个第二半导体芯片30b-1、30b-2、30b-3、30b-4和30b-5可以包括存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)和闪速存储器。
由于与图1和图2中具有相同附图标记的图7中所示的元件具有与图1和图2中所示的元件的技术特征相似的技术特征，因此将不重复其描述。
图8是示出根据示例实施例的半导体封装件1f的截面图。
参照图8，在半导体封装件1f中，桥接芯片220可以包括：多个前表面桥接焊盘223，其设置在与桥接电路222相邻的表面上；后表面桥接焊盘224，其设置在与设置有多个前表面桥接焊盘223的表面相对的表面上；以及穿通孔件225，其用于将多个前表面桥接焊盘223的至少一部分连接到后表面桥接焊盘224。后表面桥接焊盘224可以电连接到第二重新分布结构250。连接到桥接芯片220的第一重新分布层242的第一重新分布电路和第二重新分布电路的一部分可以通过穿通孔件225连接到第二重新分布层252。
由于与图1和图2中具有相同的附图标记的图8中所示的元件具有与图1和图2中所示的元件的技术特征相似的技术特征，因此将不重复其描述。
图9是示出根据示例实施例的半导体封装件1g的截面图。
参照图9，半导体封装件1g可以还包括无源部件(P)(例如，无源电部件)，其设置在第一重新分布结构240的第二表面上，并且通过一个或多个第一重新分布层242电连接到第一半导体芯片30a和第二半导体芯片30b中的至少一个。竖直连接结构210可以具有用于容纳无源部件(P)的第二穿通孔210H4。第二穿通孔210H4可以与用于容纳桥接芯片220的第一穿通孔210H3间隔开。无源部件(P)可以被用于形成第二穿通孔210H4的内壁的第一框架绝缘层211a和第二框架绝缘层211b围绕。
无源部件(P)可以被配置为电容器(诸如多层陶瓷电容器(MLCC)或低电感芯片电容器(LICC))、电感器(诸如功率电感器、磁珠)等。无源部件(P)的数量不限于任何特定数量，并且可以大于或小于附图中所示的示例。
由于与图1和图2中具有相同的附图标记的图9中所示的元件具有与图1和图2中所示的元件的技术特征相似的技术特征，因此将不重复其描述。
图10是示出根据示例实施例的半导体封装件1h的截面图。
参照图10，半导体封装件1h可以包括：第一保护层260a，其覆盖第一重新分布层242；第二保护层260b，其覆盖第二重新分布层252；第一凸块下金属273，其贯穿第一保护层260a，并且将第一重新分布电路242(1)(参见图2)和第二重新分布电路242(2)(参见图2)连接到第二内部连接凸块33中的一个；第二凸块下金属271，其贯穿第二保护层260b，并且将第二重新分布层252连接到第一内部连接凸块22中的一个；以及第三凸块下金属273，其贯穿第一保护层260a，并且将第三重新分布电路242(3)(参见图2)连接到第三内部连接凸块34。第一凸块下金属271的尺寸可以大于第二凸块下金属272和第三凸块下金属273中的每一个的尺寸，第三凸块下金属273的尺寸可以大于第二凸块下金属272的尺寸。
凸块下金属(第一凸块下金属271、第二凸块下金属272和第三凸块下金属273)可以改善内部连接凸块(第一内部连接凸块22、第二内部连接凸块33和第三内部连接凸块34)的连接可靠性，并且可以改善封装件的板级可靠性。凸块下金属(第一凸块下金属271、第二凸块下金属272和第三凸块下金属273)可以电连接到通过第一保护层260a和第二保护层260b的开口暴露的第一重新分布层242和第二重新分布层252。凸块下金属(第一凸块下金属271、第二凸块下金属272和第三凸块下金属273)可以通过金属化方法利用金属来形成，但是其示例实施例不限于此。
由于与图1和图2中具有相同的附图标记的图10中所示的元件具有与图1和图2中所示的元件的技术特征相似的技术特征，因此将不重复其描述。
图11是示出根据示例实施例的半导体封装件1I的截面图。
参照图11，在半导体封装件1I中，第二半导体芯片30b可以包括半导体芯片堆叠件、高带宽存储器(HBM)，例如，其中多个半导体芯片3a、3b、3c和3d在垂直于插件封装件20的上表面或第一重新分布结构240的第一表面的方向(Z方向)上堆叠。
由于与图1和图2中具有相同的附图标记的图11中所示的元件具有与图1和图2中所示的元件的技术特征相似的技术特征，因此将不重复其描述。
图12是示出根据示例实施例的半导体封装件1J的截面图。
参照图12，半导体封装件1J可以包括：导电竖直连接结构110，其设置在桥接芯片220周围，并且将第一重新分布层242电连接到第二重新分布层252。在半导体封装件1J中，导电竖直连接结构110可以具有贯穿包封剂230的导电柱的形式，而不是其中堆叠有绝缘层和导电层的形式。在此情况下，第二重新分布结构250可以形成在通过研磨包封剂230的一个表面并且暴露出导电竖直连接结构110而形成的平坦表面上。第二重新分布结构250可以包括：绝缘层251，其设置在包封剂230的平坦表面上；第二重新分布层252，其设置在绝缘层251上；以及第二重新分布过孔件253，其贯穿绝缘层251，并且将第二重新分布层252电连接到导电竖直连接结构110。
由于与图1和图2中具有相同的附图标记的图12中所示的元件具有与图1和图2中所示的元件的技术特征相似的技术特征，因此将不重复其描述。
图13至图17是示出制造图10中所示的半导体封装件1h的方法的截面图。
参照图13，可以将具有形成在其中的穿通孔210H的竖直连接结构210附着到第一载体C1。可以通过经由物理或化学方法部分地去除竖直连接结构210的第一框架绝缘层211a和第二框架绝缘层211b来形成穿通孔210H。例如，可以利用激光钻孔来形成穿通孔210H。
参照图14，可以在竖直连接结构210的穿通孔210H中设置桥接芯片220，并且可以形成用于密封竖直连接结构210和桥接芯片220的包封剂230。竖直连接结构210和桥接芯片220可以具有基本上相同的高度。包封剂230可以填充穿通孔210H，并且可以覆盖桥接芯片220和竖直连接结构210的上表面。包封剂230可以被配置为包括环氧树脂的EMC。
参照图15，可以去除图14中的第一载体C1，可以将其上形成有包封剂230的一侧附着到第二载体C2，可以在竖直连接结构110和桥接芯片220上形成第一重新分布结构240。第一重新分布结构240可以包括：一个或多个绝缘层241，其覆盖竖直连接结构110和桥接芯片220；一个或多个第一重新分布过孔件243，其贯穿一个或多个绝缘层241；以及一个或多个第一重新分布层242，其在一个或多个第一重新分布过孔件243上沿着一个或多个绝缘层241的表面延伸。一个或多个绝缘层241可以包括光敏树脂，可以通过光刻工艺和电镀工艺来形成一个或多个第一重新分布过孔件243和一个或多个第一重新分布层242。
另外，可以形成覆盖第一重新分布层242的第一保护层260a以及贯穿第一保护层260a的(一个或多个)第二凸块下金属272和(一个或多个)第三凸块下金属273。第一保护层260a可以包括阻焊剂。可以在第二凸块下金属272和第三凸块下金属273的表面上形成金属电镀层。例如，金属电镀层可以具有其中堆叠有镍(Ni)层和金(Au)层的多层结构。
参照图16，可以去除图15中的第二载体C2，可以将其上形成有第一重新分布结构240的一侧附着到第三载体C3，并且可以在包封剂230上形成第二重新分布结构250。第二重新分布结构250可以包括：第二重新分布过孔件253，其贯穿覆盖竖直连接结构210的上表面的包封剂230；以及第二重新分布层252，其在第二重新分布过孔件253上沿着包封剂230的表面延伸。第二重新分布结构250可以利用与第一重新分布结构240的材料相同的材料和与第一重新分布结构240的工艺相同的工艺来形成。
另外，可以形成覆盖第二重新分布层252的第二保护层260b和贯穿第二保护层260b的第一凸块下金属271。还可以在第一凸块下金属271的表面上形成可以形成在第二凸块下金属272和第三凸块下金属273上的上述金属电镀层。
参照图17，可以在第一凸块下金属271上形成第一内部连接凸块22中的一个，可以去除图16中的第三载体C3，并且可以利用第二内部连接凸块33和第三内部连接凸块34在第一重新分布结构240上安装第一半导体芯片30a和第二半导体芯片30b。可以通过第一内部连接凸块22在基底衬底上安装其上安装有第一半导体芯片30a和第二半导体芯片30b的插件封装件20。
根据前述示例实施例，通过引入其中形成有微电路并且嵌入有互连芯片的插件封装件，可以提供具有改善的集成密度并且以减少的成本制造的半导体封装件。
尽管以上已经示出并描述了示例实施例，但是本领域技术人员将显而易见，在不脱离本公开的范围的情况下，可以做出修改和改变。

Claims (20)

1.一种半导体封装件，包括：
基底衬底，其包括电路层；
插件封装件，其设置在所述基底衬底上；以及
第一半导体芯片和至少一个第二半导体芯片，它们设置在所述插件封装件上，
其中，所述插件封装件包括：
第一重新分布结构，其包括一个或多个绝缘层和设置在所述一个或多个绝缘层中的每一个绝缘层上的第一重新分布层，并且具有其上设置有所述第一半导体芯片和所述至少一个第二半导体芯片的第一表面以及与所述第一表面相对的第二表面；
至少一个桥接芯片，其设置在所述第一重新分布结构的所述第二表面上，并且包括桥接电路，所述桥接电路被配置为将所述第一半导体芯片电连接到所述至少一个第二半导体芯片中的一个第二半导体芯片；
竖直连接结构，其设置在所述第一重新分布结构的所述第二表面上，并且包括电连接到所述第一半导体芯片和所述至少一个第二半导体芯片中的所述一个第二半导体芯片并且设置在不同的水平上的多个布线层；
包封剂，其设置在所述第一重新分布结构的所述第二表面上，并且包封所述至少一个桥接芯片和所述竖直连接结构；以及
第二重新分布结构，其设置在所述包封剂上，并且具有电连接到所述竖直连接结构的所述多个布线层的第二重新分布层，并且
其中，所述第一半导体芯片和所述至少一个第二半导体芯片中的所述一个第二半导体芯片中的每一个通过所述第一重新分布层电连接到所述至少一个桥接芯片中的一个或多个桥接芯片的桥接电路和所述竖直连接结构的所述多个布线层。
2.根据权利要求1所述的半导体封装件，其中，所述竖直连接结构包括：
第一框架绝缘层，其与所述第一重新分布结构的所述第二表面接触；
所述多个布线层之中的第一布线层，其与所述第一重新分布结构的所述第二表面接触，并且埋置在所述第一框架绝缘层中；
所述多个布线层之中的第二布线层，其设置在所述第一框架绝缘层的与所述第一框架绝缘层的其中埋置有所述第一布线层的表面相对的表面上；
第二框架绝缘层，其设置在所述第一框架绝缘层上，并且覆盖所述第二布线层；
所述多个布线层之中的第三布线层，其设置在所述第二框架绝缘层上；
第一布线过孔件，其贯穿所述第一框架绝缘层，并且将所述第一布线层电连接到所述第二布线层；以及
第二布线过孔件，其贯穿所述第二框架绝缘层，并且将所述第二布线层电连接到所述第三布线层。
3.根据权利要求1所述的半导体封装件，其中，所述第一重新分布结构还包括：第一重新分布过孔件，其贯穿所述一个或多个绝缘层，并且将所述第一重新分布层电连接到所述至少一个桥接芯片中的一个桥接芯片的桥接电路和所述多个布线层。
4.根据权利要求1所述的半导体封装件，其中，所述第一重新分布层包括：
第一重新分布电路，其将所述第一半导体芯片连接到所述至少一个桥接芯片中的一个桥接芯片的桥接电路；
第二重新分布电路，其将所述至少一个第二半导体芯片中的所述一个第二半导体芯片连接到所述至少一个桥接芯片的所述一个桥接芯片的桥接电路；以及
第三重新分布电路，其将所述第一半导体芯片和所述至少一个第二半导体芯片中的所述一个第二半导体芯片连接到所述多个布线层。
5.根据权利要求4所述的半导体封装件，还包括：
第一内部连接凸块，其将所述第二重新分布结构的所述第二重新分布层连接到所述基底衬底的所述电路层；
第二内部连接凸块，其将所述第一半导体芯片和所述至少一个第二半导体芯片中的所述一个第二半导体芯片分别连接到所述第一重新分布电路和所述第二重新分布电路；以及
第三内部连接凸块，其将所述第一半导体芯片和所述至少一个第二半导体芯片中的所述一个第二半导体芯片连接到所述第三重新分布电路。
6.根据权利要求5所述的半导体封装件，
其中，所述第一内部连接凸块的尺寸大于所述第二内部连接凸块和所述第三内部连接凸块中的每一个的尺寸，并且
其中，所述第三内部连接凸块的尺寸大于所述第二内部连接凸块的尺寸。
7.根据权利要求1所述的半导体封装件，其中，所述至少一个桥接芯片中的一个桥接芯片的桥接电路的线宽小于所述第一重新分布层和所述第二重新分布层中的每一个的线宽。
8.根据权利要求1所述的半导体封装件，其中，所述至少一个桥接芯片中的一个桥接芯片的桥接电路具有线和间隔形式的桥接图案，所述桥接图案中的每一个的线宽为2μm或更小，并且所述桥接图案之中的相邻桥接图案之间的距离为2μm或更小。
9.根据权利要求1所述的半导体封装件，其中，所述第二重新分布结构还包括重新分布过孔件，所述重新分布过孔件被配置为将所述第二重新分布层电连接到所述多个布线层之中的与所述第二重新分布层相邻的布线层。
10.根据权利要求1所述的半导体封装件，
其中，所述至少一个第二半导体芯片是在水平方向上彼此间隔开的多个第二半导体芯片，并且
其中，所述至少一个桥接芯片是被配置为将所述多个第二半导体芯片中的每一个电连接到所述第一半导体芯片的多个桥接芯片。
11.根据权利要求1所述的半导体封装件，其中，所述至少一个桥接芯片还包括：
多个前表面桥接焊盘，其设置在与所述桥接电路相邻的表面上；
后表面桥接焊盘，其设置在与其上设置有所述多个前表面桥接焊盘的所述表面相对的表面上；以及
穿通孔件，其将所述多个前表面桥接焊盘的至少一部分连接到所述后表面桥接焊盘。
12.根据权利要求1所述的半导体封装件，
其中，所述第一半导体芯片包括逻辑芯片，并且
其中，所述至少一个第二半导体芯片包括存储器芯片。
13.根据权利要求1所述的半导体封装件，其中，所述至少一个第二半导体芯片中的所述一个第二半导体芯片包括在垂直于所述第一重新分布结构的所述第一表面的方向上堆叠的多个半导体芯片。
14.一种半导体封装件，包括：
基底衬底；
插件封装件，其设置在所述基底衬底上，并且包括具有桥接电路的至少一个桥接芯片；以及
至少一个第一半导体芯片和至少一个第二半导体芯片，它们设置在所述插件封装件上，并且各自在垂直于所述插件封装件的上表面的方向上与所述至少一个桥接芯片的至少一部分叠置，
其中，所述至少一个第一半导体芯片包括多个第一互连焊盘和多个第一外部连接焊盘，所述多个第一互连焊盘设置在与所述至少一个桥接芯片叠置的第一区域中，所述多个第一外部连接焊盘设置在不与所述至少一个桥接芯片叠置的第二区域中，
其中，所述至少一个第二半导体芯片包括多个第二互连焊盘和多个第二外部连接焊盘，所述多个第二互连焊盘设置在与所述至少一个桥接芯片叠置的第三区域中，所述多个第二外部连接焊盘设置在不与所述至少一个桥接芯片叠置的第四区域中，
其中，所述多个第一互连焊盘通过所述至少一个桥接芯片的所述桥接电路连接到所述多个第二互连焊盘，并且
其中，所述多个第一互连焊盘和所述多个第二互连焊盘中的每一个的尺寸小于所述多个第一外部连接焊盘和所述多个第二外部连接焊盘中的每一个的尺寸。
15.根据权利要求14所述的半导体封装件，
其中，所述至少一个桥接芯片是与所述至少一个第一半导体芯片和所述至少一个第二半导体芯片叠置并且彼此间隔开的多个桥接芯片，并且
其中，所述插件封装件具有分别容纳所述多个桥接芯片的多个穿通孔。
16.根据权利要求14所述的半导体封装件，
其中，所述至少一个第二半导体芯片是围绕所述至少一个第一半导体芯片的多个第二半导体芯片，并且
其中，所述至少一个桥接芯片是被配置为将所述多个第二半导体芯片中的每一个电连接到所述至少一个第一半导体芯片的多个桥接芯片。
17.根据权利要求14所述的半导体封装件，
其中，所述至少一个第一半导体芯片是彼此间隔开的多个第一半导体芯片，
其中，所述至少一个第二半导体芯片是分别围绕所述多个第一半导体芯片的多个第二半导体芯片，并且
其中，所述至少一个桥接芯片是被配置为将所述多个第二半导体芯片电连接到所述多个第一半导体芯片中的至少一个第一半导体芯的多个桥接芯片。
18.一种半导体封装件，包括：
基底衬底，其包括电路层；
插件封装件，其设置在所述基底衬底上；
第一半导体芯片和第二半导体芯片，它们设置在所述插件封装件上；
第一内部连接凸块，其设置在所述基底衬底与所述插件封装件之间；
第二内部连接凸块和第三内部连接凸块，它们设置在所述插件封装件与所述第一半导体芯片之间，并且设置在所述插件封装件与所述第二半导体芯片之间；以及
外部连接凸块，其设置在所述基底衬底的与所述基底衬底的面对所述第一内部连接凸块的表面相对的一侧上，并且所述外部连接凸块电连接到所述电路层，
其中，所述第一半导体芯片和所述第二半导体芯片中的每一个分别包括：
多个第一互连焊盘和多个第二互连焊盘，它们连接到所述第二内部连接凸块中对应的第二内部连接凸块；以及
多个第一外部连接焊盘和多个第二外部连接焊盘，它们连接到所述第三内部连接凸块中对应的第三内部连接凸块，并且
其中，所述插件封装件包括：
第一重新分布层，其包括第一重新分布电路、第二重新分布电路和第三重新分布电路，所述第一重新分布电路通过所述第二内部连接凸块连接到所述多个第一互连焊盘，所述第二重新分布电路通过所述第二内部连接凸块连接到所述多个第二互连焊盘，所述第三重新分布电路通过所述第三内部连接凸块连接到所述多个第一外部连接焊盘和所述多个第二外部连接焊盘，并且所述第一重新分布层是第一重新分布结构的一部分，所述第一重新分布结构具有其上设置有所述第一半导体芯片和所述第二半导体芯片的第一表面和与所述第一表面相对的第二表面；
桥接芯片，其设置在所述第一重新分布结构的所述第二表面上，并且将所述第一重新分布电路电连接到所述第二重新分布电路；
竖直连接结构，其设置在所述第一重新分布结构的所述第二表面上，所述竖直连接结构包括容纳所述桥接芯片的第一穿通孔，并且还包括电连接到所述第三重新分布电路的多个布线层；
包封剂，其包封所述竖直连接结构和所述桥接芯片；以及
第二重新分布结构，其设置在所述包封剂上，并且具有电连接到所述竖直连接结构的所述多个布线层的第二重新分布层，其中，所述第二重新分布层通过所述第一内部连接凸块连接到所述基底衬底的所述电路层，并且
其中，所述多个第一互连焊盘和所述多个第二互连焊盘中的每一个的节距小于所述多个第一外部连接焊盘和所述多个第二外部连接焊盘中的每一个的节距。
19.根据权利要求18所述的半导体封装件，还包括：
无源电部件，其设置在所述第一重新分布结构的所述第二表面上，并且通过所述第一重新分布层电连接到所述第一半导体芯片和所述第二半导体芯片中的至少一个，
其中，所述竖直连接结构还包括容纳所述无源电部件的第二穿通孔。
20.根据权利要求18所述的半导体封装件，还包括：
第一保护层，其覆盖所述第一重新分布层；
第二保护层，其覆盖所述第二重新分布层；
第一凸块下金属，其贯穿所述第二保护层，并且将所述第二重新分布层连接到所述第一内部连接凸块中的一个第一内部连接凸块；
第二凸块下金属，其贯穿所述第一保护层，并且将所述第一重新分布电路和所述第二重新分布电路连接到所述第二内部连接凸块中对应的第二内部连接凸块；以及
第三凸块下金属，其贯穿所述第一保护层，并且将所述第三重新分布电路连接到所述第三内部连接凸块中对应的第三内部连接凸块，
其中，所述第一凸块下金属的尺寸大于所述第二凸块下金属和所述第三凸块下金属中的每一个的尺寸，并且
其中，所述第三凸块下金属的尺寸大于所述第二凸块下金属的尺寸。
CN202110732057.0A 2020-06-30 2021-06-30 半导体封装件 Pending CN113871377A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200079871A KR20220001643A (ko) 2020-06-30 2020-06-30 반도체 패키지
KR10-2020-0079871 2020-06-30

Publications (1)

Publication Number Publication Date
CN113871377A true CN113871377A (zh) 2021-12-31

Family

ID=78990120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110732057.0A Pending CN113871377A (zh) 2020-06-30 2021-06-30 半导体封装件

Country Status (4)

Country Link
US (1) US20210407962A1 (zh)
KR (1) KR20220001643A (zh)
CN (1) CN113871377A (zh)
TW (1) TW202203410A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115763281A (zh) * 2022-11-24 2023-03-07 海光集成电路设计(北京)有限公司 一种扇出式芯片封装方法及扇出式芯片封装结构

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605595B2 (en) * 2020-08-14 2023-03-14 Qualcomm Incorporated Packages with local high-density routing region embedded within an insulating layer
US11658123B2 (en) * 2020-09-25 2023-05-23 Advanced Micro Devices, Inc. Hybrid bridged fanout chiplet connectivity
TWI768874B (zh) * 2020-10-06 2022-06-21 欣興電子股份有限公司 封裝結構及其製作方法
KR20220126850A (ko) * 2021-03-09 2022-09-19 삼성전자주식회사 반도체 패키지
US11682612B2 (en) * 2021-04-21 2023-06-20 Unimicron Technology Corp. Package structure and manufacturing method thereof
US20220359323A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
TWI806506B (zh) * 2022-03-21 2023-06-21 旺宏電子股份有限公司 記憶體元件
US20230307345A1 (en) * 2022-03-23 2023-09-28 Taiwan Semiconductor Manufacturing Company Limited Packaging substrate including an underfill injection opening and methods of forming the same
WO2023239188A1 (ko) * 2022-06-08 2023-12-14 엘지이노텍 주식회사 반도체 패키지
KR20240007840A (ko) * 2022-07-08 2024-01-17 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20240071778A1 (en) * 2022-08-31 2024-02-29 Microsoft Technology Licensing, Llc Semiconductor interconnect bridge packaging
KR20240044978A (ko) * 2022-09-29 2024-04-05 엘지이노텍 주식회사 반도체 패키지
TWI840996B (zh) * 2022-10-13 2024-05-01 群創光電股份有限公司 電子裝置及其製造方法
KR20240061935A (ko) * 2022-11-01 2024-05-08 삼성전자주식회사 테스트 패드를 갖는 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140131854A1 (en) * 2012-11-13 2014-05-15 Lsi Corporation Multi-chip module connection by way of bridging blocks
SG11201606039TA (en) * 2014-02-26 2016-08-30 Intel Corp Embedded multi-device bridge with through-bridge conductive via signal connection
US11322444B2 (en) * 2018-03-23 2022-05-03 Intel Corporation Lithographic cavity formation to enable EMIB bump pitch scaling
US10742217B2 (en) * 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
US11488906B2 (en) * 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
US11735533B2 (en) * 2019-06-11 2023-08-22 Intel Corporation Heterogeneous nested interposer package for IC chips
US11302643B2 (en) * 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115763281A (zh) * 2022-11-24 2023-03-07 海光集成电路设计(北京)有限公司 一种扇出式芯片封装方法及扇出式芯片封装结构
CN115763281B (zh) * 2022-11-24 2024-08-16 海光集成电路设计(北京)有限公司 一种扇出式芯片封装方法及扇出式芯片封装结构

Also Published As

Publication number Publication date
KR20220001643A (ko) 2022-01-06
TW202203410A (zh) 2022-01-16
US20210407962A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
CN113871377A (zh) 半导体封装件
KR102492796B1 (ko) 반도체 패키지
US11069592B2 (en) Semiconductor packages including a lower structure, an upper structure on the lower structure, and a connection pattern between the lower structure and the upper structure
US20210257275A1 (en) Semiconductor package
US20240194626A1 (en) Semiconductor package
CN115910977A (zh) 半导体封装
US11393795B2 (en) Semiconductor package
US20240014197A1 (en) Semiconductor package and method of manufacturing the same
US11735542B2 (en) Semiconductor package
US20220302002A1 (en) Semiconductor package
KR20230051367A (ko) 반도체 패키지
US20240014139A1 (en) Semiconductor package and method of fabricating the same
US20240304557A1 (en) Semiconductor package
US20240178122A1 (en) Semiconductor package
US20240074049A1 (en) Printed circuit board
TWI851814B (zh) 半導體封裝
US20240321826A1 (en) Semiconductor package and method of manufacturing the same
US20230420355A1 (en) Semiconductor package
US20240021531A1 (en) Semiconductor package
US20240363472A1 (en) Semiconductor packages
CN115881651A (zh) 半导体封装件
KR20220155036A (ko) 반도체 패키지
KR20240026320A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20240032287A (ko) 반도체 패키지
KR20230010123A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination