CN113853744A - 半导体继电器 - Google Patents
半导体继电器 Download PDFInfo
- Publication number
- CN113853744A CN113853744A CN202080037642.2A CN202080037642A CN113853744A CN 113853744 A CN113853744 A CN 113853744A CN 202080037642 A CN202080037642 A CN 202080037642A CN 113853744 A CN113853744 A CN 113853744A
- Authority
- CN
- China
- Prior art keywords
- circuit
- output
- signal
- semiconductor relay
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 239000003990 capacitor Substances 0.000 claims abstract description 91
- 230000010355 oscillation Effects 0.000 claims abstract description 47
- 230000000630 rising effect Effects 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000005669 field effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- RGCLLPNLLBQHPF-HJWRWDBZSA-N phosphamidon Chemical compound CCN(CC)C(=O)C(\Cl)=C(/C)OP(=O)(OC)OC RGCLLPNLLBQHPF-HJWRWDBZSA-N 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K2017/515—Mechanical switches; Electronic switches controlling mechanical switches, e.g. relais
Abstract
电容绝缘式半导体继电器(100)包括：生成相位彼此相反的第一信号及第二信号的RC振荡电路(10)、波形调整电路(20)、升压电路(50)、充放电电路(60)以及输出电路(70)。波形调整电路(20)将第一信号上升时间和下降时间分别加以延长，将第二信号的上升时间和下降时间分别加以延长。波形调整电路(20)的输出信号分别输入设置在升压电路(50)中的彼此并联的第一绝缘耐压电容器(51)和第二绝缘耐压电容器(52)。升压电路(50)接收波形调整电路(20)的输出信号后，产生规定的电压。输出电路(70)基于规定的电压工作。
Description
技术领域
本公开涉及一种半导体继电器，特别涉及一种电容绝缘式半导体继电器。
背景技术
已知有在保持输入输出间绝缘的状态下根据输入信号来输出输出信号的各种半导体继电器(例如，参照专利文献1～3)。其中，使用了绝缘电容器的电容绝缘式半导体继电器由于小型且能够高温下使用而被广泛应用(例如，参照专利文献1)。
专利文献1所公开的现有半导体继电器包括：RC振荡电路，其与输入端子连接，响应输入信号而振荡，生成信号；升压电路，其接收RC振荡电路所生成的信号后产生电压；充放电电路，其对由升压电路产生的电压进行充放电；以及输出电路，其与充放电电路相连接。
专利文献1：日本公开专利公报特开2012－124807号公报
专利文献2：日本公开专利公报特开昭64－41319号公报
专利文献3：美国专利第4227098号说明书
发明内容
－发明要解决的技术问题－
但是，近年来，要求半导体继电器高速工作，为了满足该需求，需要使流入半导体继电器的输入端子的输入电流增大。因此，输入输入信号的情况和不输入信号的情况下的输入电流之差即输入电流的变化量就会变大。
然而，在与输入端子相连接的电源的电流供给能力较低的情况下，若输入电流的电流变化量变大，则输入电压不稳定。例如，就专利文献1所公开的现有半导体继电器而言，RC振荡电路有可能工作变得不稳定。
本公开正是为解决上述问题而完成的，其目的在于：提供一种包括稳定工作的RC振荡电路、能够高速工作的半导体继电器。
－用以解决技术问题的技术方案－
为了达成上述目的，本公开所涉及的半导体继电器为输入输出间通过电容器绝缘的电容绝缘式半导体继电器，其特征在于：该半导体继电器包括RC振荡电路、波形调整电路、升压电路、充放电电路、输出电路以及一对输出端子。所述RC振荡电路与一对输入端子相连接，响应输入信号而振荡，生成相位彼此相反的第一信号和第二信号；所述波形调整电路接收所述第一信号及所述第二信号，并且将所述第一信号的上升时间和下降时间分别加以延长，将所述第二信号的上升时间和下降时间分别加以延长；所述升压电路接收从所述波形调整电路输出的信号后，产生规定的电压；所述充放电电路与所述升压电路相连接；所述输出电路与所述充放电电路相连接；所述一对输出端子与所述输出电路相连接。所述升压电路是具有彼此并联的第一绝缘耐压电容器和第二绝缘耐压电容器的电荷泵电路；所述RC振荡电路具有串联的多级反相器、与该多级反相器并联的反馈电阻及反馈电容器；所述波形调整电路具有第一电路和第二电路，所述第一电路将所述第一信号的上升时间和下降时间分别加以延长，所述第二电路将所述第二信号的上升时间和下降时间分别加以延长；从所述第一电路输出的信号被输入所述第一绝缘耐压电容器，从所述第二电路输出的信号被输入所述第二绝缘耐压电容器；所述输出电路基于在所述升压电路产生的电压工作。
根据该构成方式，能够减小流入输入端子的输入电流的电流变化量，实现RC振荡电路的稳定工作，进而实现半导体继电器的高速工作。
－发明的效果－
本公开所涉及的半导体继电器，能够实现RC振荡电路的稳定工作以及半导体继电器的高速工作。
附图说明
图1是示出第一实施方式所涉及的半导体继电器的简略结构的图；
图2是半导体继电器的等效电路图；
图3是示出MOS驱动芯片的电路块的简略结构的图；
图4示出是半导体继电器中的各芯片的安装状态的图；
图5是沿图4中的线V－V剖开的剖面示意图；
图6是将图6的一部分放大后示出的等效电路图；
图7是示出波形调整电路的内部电位和输入电流随时间的变化情况的时序图；
图8是用于比较的半导体继电器的等效电路图；
图9是示出图8所示的RC振荡电路的输出电位和输入电流随时间的变化情况的时序图；
图10是第二实施方式所涉及的半导体继电器的等效电路图。
具体实施方式
以下，基于附图对本公开的实施方式进行详细的说明。以下优选的实施方式的说明本质上只不过是示例而已，完全没有对本发明、本发明的应用对象或本发明的用途加以限制的意图。
(第一实施方式)
[半导体继电器的结构]
图1表示本实施方式所涉及的半导体继电器的简略结构，图2表示半导体继电器的等效电路图。图3表示MOS驱动芯片的电路块的简略结构，图4表示半导体继电器中的各芯片的安装状态，图5表示沿图4的线V-V剖开的剖面示意图。需要说明的是，为便于说明，在图3～图5中省略图示供连接键合线的焊盘电极。
如图1、2所示，半导体继电器100包括一对输入端子TI1、TI2，一对输出端子TO1、TO2，多个电路块即RC振荡电路10、波形调整电路20、升压电路50、充放电电路60和输出电路70。如后所述，通过将第一绝缘耐压电容器51及第二绝缘耐压电容器52布置在升压电路50中，输入输出间被绝缘。亦即，构成电容绝缘式半导体继电器100。
如图4所示，半导体继电器100包括MOS(Metal－Oxide－Semiconductor)驱动芯片200(以下，有时称为半导体集成电路芯片200)、形成有图1、2所示的第一输出用MOS场效应晶体管71(以下称为第一输出用MOSFET71)的第一输出用芯片300、形成有图1、2所示的第二输出用MOS场效应晶体管72(以下称为第二输出用MOSFET72)的第二输出用芯片400。如图3所示，RC振荡电路10、波形调整电路20、升压电路50以及充放电电路60被集成在具有元件隔离区201的一个MOS驱动芯片200上。各电路块之间被元件隔离区201绝缘隔离，通过未图示的布线层或扩散区进行电路块之间的电连接。能够适当地选择形成沟槽并将沟槽内壁氧化的区域、通过掺杂氧等在沟槽内壁形成的氧化膜等作为元件隔离区域201。
如图4、5所示，MOS驱动芯片200、第一输出用芯片300以及第二输出用芯片400分别安装在被彼此隔离的引线架600、601、602上，用绝缘性树脂700进行了封装。需要说明的是，MOS驱动芯片200和第一输出用芯片300通过键合线500电连接，MOS驱动芯片200和第二输出用芯片400也通过键合线500电连接。这样，半导体继电器100构成为具有四个端子即一对输入端子TI1、TI2和一对输出端子TO1、TO2的半导体封装体800。
如图3、图4所示，RC振荡电路10、波形调整电路20、充放电电路60被布置成：与设置有第一绝缘耐压电容器51及第二绝缘耐压电容器52的升压电路50相比，离构成输出电路70的第一输出用芯片300及第二输出用芯片400更远。
接下来，对半导体继电器100的各电路块的结构进行说明。
如图2所示，RC振荡电路10具有串联的第一～第四反相器11～14、反馈电阻15以及反馈电容器16。反馈电阻15和反馈电容器16分别与第三反相器13并联。具体而言，在第一反相器11的输入节点与第三反相器13的输入节点之间连接有反馈电容器16；在第一反相器11的输入节点与第三反相器13的输出节点之间连接有反馈电阻15。需要说明的是，第一～第四反相器11～14分别构成为CMOS(Complementary Metal－Oxide－Semiconductor)反相器。
这样一来，就会从第三反相器13输出脉冲信号，该脉冲信号具有与反馈电阻15的电阻值和反馈电容器16的电容值之积相对应的振荡频率。如后所述，还会从第四反相器14输出相位与第三反相器13的输出信号相反的脉冲信号。
第一～第四反相器11～14分别与输入端子TI1、TI2相连接，通过从输入端子TI1、TI2输入的输入信号供给驱动各反相器11～14所需要的电力。不再需要对各反相器11～14分别输入信号，从而能够将输入端子TI1、TI2设为简单的两端子结构。
如图2所示，从第三反相器13的输出节点分支出两条信号线，一条信号线与波形调整电路20的第一电路30直接相连接，另一条经由第四反相器14与波形调整电路20的第二电路40相连接。需要说明的是，在以下说明中，有时将从第三反相器13输入第一电路30的信号称为第一信号，将从第四反相器14输入第二电路40的信号称为第二信号。第一信号和第二信号是具有相同振荡频率但相位彼此相反的脉冲信号，这些信号是RC振荡电路10的输出信号。第一信号的振幅的绝对值与第二信号的振幅的绝对值大致相等。需要说明的是，本实施方式中的振荡频率为几MHz左右，但并不特别限定于此，能够根据半导体继电器100所需要具有的性能或构成第一～第四反相器11～14的晶体管的性能等适当地改变振荡频率。
在本申请说明书中，“大致相同”或“大致相等”是指包含在半导体继电器100内传输的各信号的传输误差等的相同或相等，并不是严格意义上的比较对象即多个信号间的振幅、相位、频率完全相同或相等。此外，也是包含构成半导体继电器100的各元件的加工公差和组装公差的相同或相等这样的意思，并不意味着比较对象即多个元件完全相同或相等。
波形调整电路20具有第一电路30和第二电路40，第一电路30工作，以便将第一信号的上升时间和下降时间分别加以延长，第二电路40工作，以便以将第二信号的上升时间和下降时间分别加以延长。
第一电路30由串联的两级CMOS反相器31、32以及第一电阻(电阻元件)33构成。
在初级的CMOS反相器31中，p沟道MOS场效应晶体管(以下称为pMOSFET)31a的漏极和n沟道MOS场效应晶体管(以下称为nMOSFET)31b的漏极经由第一电阻33电连接。在第二级、在该情况下为在最终级的CMOS反相器32中，pMOSFET32a的栅极与第一电阻33的一端电连接，nMOSFET32b的栅极与第一电阻33的另一端电连接。
与第一电路30一样，第二电路40也由串联的两级CMO反相器41、42以及第二电阻(电阻元件)43构成。各部分的连接关系也与第一电路30相同。关于波形调整电路20的工作情况将在后面详述。
需要说明的是，第一电路30内及第二电路40内的各CMOS反相器31、32、41、42也分别与输入端子TI1、TI2相连接，通过从输入端子TI1、TI2输入的输入信号供给驱动各CMOS反相器31、32、41、42所需要的电力。
在构成第一电路30内及第二电路40内的各CMOS反相器31、32、41、42的各pMOSFET31a、32a、41a、42a中，pMOSFET32a、42a的输出特性构成为等同于或高于pMOSFET31a、41a的输出特性。例如，在各pMOSFET31a、32a、41a、42a中，pMOSFET32a、42a形成为其尺寸比pMOSFET31a、41a大。构成第一电路30内及第二电路40内的各CMOS反相器31、32、41、42的各nMOSFET31b、32b、41b、42b也一样，构成为nMOSFET32b、42b的输出特性等同于或高于nMOSFET31b、41b的输出特性。例如，在各nMOSFET31b、32b、41b、42b中，nMOSFET32b、42b形成为其尺寸比nMOSFET31b、41b大。需要说明的是，构成CMOS反相器31、41的pMOSFET31a、41a及nMOSFET31b、41b也可以分别形成为与构成第一～第四反相器11～14的pMOSFET及nMOSFET具有相同的尺寸。第一电阻33和第二电阻43形成为彼此的电阻值大致相等。第一电阻33及第二电阻43的电阻值是比反馈电阻15的电阻值小一个数量级左右的值。
升压电路50是由第一绝缘耐压电容器51及第二绝缘耐压电容器52和第一～第三二极管53～55构成的倍压电路(狄克逊型电荷泵电路)。
第一绝缘耐压电容器51与第一二极管53串联，第二绝缘耐压电容器52与第二二极管54串联。第三二极管55与第一二极管53和第二二极管54并联。具体而言，第三二极管55的阴极与第一二极管53的阳极相连接，第三二极管55的阳极与第二二极管54的阴极相连接。
从RC振荡电路10输出并通过了波形调整电路20的第一信号和第二信号分别输入第一绝缘耐压电容器51和第二绝缘耐压电容器52。从第一电路30输出的信号通过第一绝缘耐压电容器51，由此直流分量被阻断，仅有交流分量输入第一二极管53。同样，从第二电路40输出的信号通过第二绝缘耐压电容器52，由此直流分量被阻断，仅有交流分量输入第二二极管54。这样一来，便能够使半导体继电器100的输入输出间绝缘。
需要说明的是，第一绝缘耐压电容器51及第二绝缘耐压电容器52例如利用与反馈电容器16一样的制造工艺形成，但在这里使氧化硅膜等电容绝缘膜比反馈电容器16厚，从而使绝缘耐压比反馈电容器16提高一个数量级以上。在本申请说明书中，第一绝缘耐压电容器51及第二绝缘耐压电容器52的绝缘耐压分别被设计为从几十V到几kV，但并不特别限定于此，可以根据半导体继电器100的输入输出特性的规格适当地改变第一绝缘耐压电容器51及第二绝缘耐压电容器52的绝缘耐压。在该情况下，在形成第一绝缘耐压电容器51及第二绝缘耐压电容器52时对电容绝缘膜的厚度进行调整。
充放电电路60由耗尽型MOSFET61(以下称为D－MOSFET61)和第三电阻62构成，对后述的输出电路70的第一输出用MOSFET71及第二输出用MOSFET72各自的栅极进行充放电。D－MOSFET61的源极和漏极分别与升压电路50的输出节点相连接，在D－MOSFET61的栅极和源极之间连接有第三电阻62。
输出电路70由源极彼此反向串联的第一输出用MOSFET71及第二输出用MOSFET72构成，第一输出用MOSFET71的漏极与输出端子TO1相连接，第二输出用MOSFET72的漏极与输出端子TO2相连接。
来自升压电路50的信号输入第一输出用MOSFET71及第二输出用MOSFET72各自的栅极。具体而言，仅在接收到通过了第一绝缘耐压电容器51的信号而使第一二极管53顺向偏压时，具有向第二绝缘耐压电容器52输入时的电压的两倍电压的信号才经由充放电电路60分别输入第一输出用MOSFET71及第二输出用MOSFET72的栅极。在第一输出用MOSFET71及第二输出用MOSFET72中，电荷在各自的栅极和源极之间充电，漏极和源极之间从高阻抗状态变成低阻抗状态。
接着，对半导体继电器100的工作情况进行说明。
通过向输入端子TI1、TI2输入输入信号，RC振荡电路10就会生成具有规定的振荡频率且相位彼此相反的脉冲信号即第一信号及第二信号。
将第一信号输入波形调整电路20的第一电路30，将第一信号的上升时间和下降时间分别加以调整而使其变长之后，再输入升压电路50的第一绝缘耐压电容器51。
将第二信号输入波形调整电路20的第二电路40，将第二信号的上升时间和下降时间分别加以调整而使其变长之后，再输入升压电路50的第二绝缘耐压电容器52。
在升压电路50中，将已通过第一绝缘耐压电容器51和第一二极管53的信号与已通过第二绝缘耐压电容器52和第二二极管54的信号相加，生成电压变为两倍的信号。该信号经由充放电电路60分别输入第一输出用MOSFET71及第二输出用MOSFET72的栅极。
接收在升压电路50生成的信号，充放电电路60的D－MOSFET61的漏极成为高电位。因此，D－MOSFET61暂时导通(ON)，电流流动，当该电流流过第三电阻62时，会在第三电阻62的两端产生电位差，D－MOSFET61由于该电位差而截止。
进而，当施加给第一输出用MOSFET71和第二输出用MOSFET72各自的栅极的信号的电压比各输出用MOSFET71、72的阈值电压高时，各输出用MOSFET71、72就会导通，漏极和源极之间就会成为导通状态。其结果是，输出端子TO1、TO2之间导通，半导体继电器100关闭(成为导通“ON”状态)。
另一方面，当不再向输入端子TI1、TI2输入输入信号时，RC振荡电路10便不工作，没有信号从升压电路50输入充放电电路60。因此，电流也不流过第三电阻62，两端的电位差变成规定值以下。因此，D-MOSFET61成为导通状态，已充到第一输出用MOSFET71及第二输出用MOSFET72各自的栅极的电荷被提取而放电。其结果是，第一输出用MOSFET71及第二输出用MOSFET72各自的栅极和源极之间被D-MOSFET61短路。
因此，第一输出用MOSFET71及第二输出用MOSFET72各自的漏极和源极之间成为非导通状态，输出端子TO1、TO2之间被阻断，半导体继电器100开路(成为关闭“OFF”状态)。
[波形调整电路的内部电位及输入电流随时间的变化情况]
图6表示将图2的一部分放大后的等效电路图，图7表示波形调整电路的内部电位及输入电流随时间的变化情况。图8表示用于比较的半导体继电器的等效电路图，图9表示图8所示的RC振荡电路的输出电位及输入电流随时间的变化情况。需要说明的是，在图6中，放大示出了波形调整电路20和第四反相器14。
在图8所示的半导体继电器110中，省略了图2所示的半导体继电器100中的波形调整电路20，其与专利文献1所示的现有电容绝缘式半导体继电器结构相同。
在驱动这样的半导体继电器110时，如图9所示，从RC振荡电路10输出的第一信号和第二信号分别急剧上升、急剧下降。输入电流仅在第一信号及第二信号的上升期间和下降期间流过输入端子TI1、TI2，其波形呈半幅值窄且峰值高的脉冲形状。也就是说，由于输入电流的电流变化量变大，如果与输入端子TI1、TI2相连接的电源的电流供给能力低，则有可能发生上述问题。
另一方面，如图7所示，就本实施方式所涉及的半导体继电器100而言，输入电流的半幅值T1比图9所示的半幅值T2宽，且峰值Ip1比图9所示的峰值Ip2低。因此，即使在与输入端子TI1、TI2相连接的电源的电流供给能力低的情况下，RC振荡电路10也能稳定地工作，半导体继电器100的打开操作、关闭操作能够稳定地执行。进一步对此做说明。
如上所述，从RC振荡电路10的第三反相器13输出第一信号。因此，图6所示的第一电路30的节点a的电位随时间的变化量与第一信号的振幅随时间的变化量相等。由于从RC振荡电路10的第四反相器14输出第二信号，因此图6所示的第二电路40的节点e的电位随时间的变化量与第二信号的振幅随时间的变化量相等。
参照图6，观察第一电路30的内部节点的电位变化情况，当节点a的电位从低电位(以下也称为L电位)变为高电位(以下也称为H电位)时，初级的CMOS反相器31开始工作，nMOSFET31b的源极和漏极间之间成为导通状态，蓄积在pMOSFET32a及nMOSFET32b各自的栅极的电荷经由nMOSFET31b放电。
此时，相当于pMOSFET31a的漏极的节点b和相当于nMOSFET31b的漏极的节点c从H电位迁移为L电位，但由于电流流过与pMOSFET31a的漏极和nMOSFET31b的漏极电连接的第一电阻33，因此与节点c相比，在节点b电位的下降变慢。由于节点b的电位的下降变慢，因此到最终级的pMOSFET32a导通为止的时间变长。因此，最终级的CMOS反相器32的输出节点即节点d的电位的上升也比节点a和节点c慢。
当节点a的电位从H电位变为L电位时，初级的CMOS反相器31开始工作，pMOSFET31a的源极和漏极之间成为导通状态，pMOSFET32a及nMOSFET32b各自的栅极经由pMOSFET31a被充电。
此时，由于第一电阻33的影响，与节点b相比，在节点c电位的上升变慢。由于节点c的电位的上升变慢，因此到最终级的nMOSFET32b导通为止的时间变长。因此，最终级的CMOS反相器32的输出节点即节点d的电位的下降也比节点a和节点c慢。
如上所述，节点d的对应已通过第一电路30的第一信号的振幅的节点d的电位，与节点a的对应原来的第一信号的振幅的电位相比，其上升时间及下降时间分别变长。
如上所述，由于第二电路40与第一电路30结构相同，因此与上述已说明的一样，节点h的对应通过第二电路40的第二信号的振幅的电位，与节点e的对应原来的第二信号的振幅的电位相比，其上升时间及下降时间分别变长。不过，节点d的电位和节点e的电位的相位在时间轴上彼此相反。
如上所述，由于输入电流仅在第一信号及第二信号的上升期间及下降期间流动，因此图7所示的输入电流的半幅值T1比图9所示的半幅值T2宽。
另一方面，从输入端子TI1、TI2向RC振荡电路10供给的电荷量相当于输入电流的时间积分，图2所示的半导体继电器100和图8所示的半导体继电器110该值相同。因此，图7所示的输入电流的峰值Ip1比图9所示的峰值Ip2低。
需要说明的是，如图9所示，就现有的半导体继电器110而言，输入电流的半幅值T2为几nsec左右。相对于此，如图7所示，就本实施方式的半导体继电器100而言，输入电流的半幅值T1为几十nsec左右。就本实施方式的半导体继电器100而言，输入电流的峰值Ip1为图9所示的峰值Ip2的几分之一左右。不过，这些值能够根据振荡频率、构成RC振荡电路10中的各反相器11～14的pMOSFET、nMOSFET的尺寸以及第一电阻33及第二电阻43的电阻值等适当地改变。
[效果等]
综上所述，本公开所涉及的半导体继电器100是输入输出间通过电容器绝缘的电容绝缘式半导体继电器，包括：RC振荡电路10和波形调整电路20。RC振荡电路10与一对输入端子TI1、TI2相连接，响应输入信号而振荡，生成相位彼此相反的第一信号和第二信号；波形调整电路20接收第一信号及第二信号，并且将第一信号的上升时间和下降时间分别加以延长，将第二信号的上升时间和下降时间分别加以延长。
半导体继电器100还包括：升压电路50、充放电电路60、输出电路70以及一对输出端子TO1、TO2。升压电路50接收从波形调整电路20输出的信号后产生规定的电压；充放电电路60与升压电路50相连接；输出电路70与充放电电路60相连接；一对输出端子TO1、TO2与输出电路70相连接。
升压电路50是具有彼此并联的第一绝缘耐压电容器51及第二绝缘耐压电容器52的电荷泵电路，RC振荡电路10具有串联的第一～第四反相器11～14、与第一～第四反相器11～14并联的反馈电阻15以及反馈电容器16。
波形调整电路20具有将第一信号的上升时间和下降时间分别加以延长的第一电路30、以及将第二信号的上升时间和下降时间分别加以延长的第二电路40。
从第一电路30输出的信号输入第一绝缘耐压电容器51，从第二电路40输出的信号输入第二绝缘耐压电容器52，输出电路70基于在升压电路50产生的电压工作。
通过这样构成半导体继电器100，即使在与输入端子TI1、TI2相连接的电源的电流供给能力低的情况下，也能够减小流入输入端子TI1、TI2的输入电流的电流变化量。这样一来，RC振荡电路10便会稳定地工作。能够高速地进行半导体继电器100的打开操作、关闭操作。
通过将经由波形调整电路20输入升压电路50的第一信号和第二信号分别输入第一绝缘耐压电容器51和第二绝缘耐压电容器52后，再传送给下一级的充放电电路60，能够良好地维持半导体继电器100中输入输出间的绝缘。
需要说明的是，通过增大第一绝缘耐压电容器51及第二绝缘耐压电容器52的电容值，升压时能够向输出电路70侧供给的电流也变大，但各电容器51、52的面积也会相应地变大，而会不利于半导体继电器100的小型化。第一绝缘耐压电容器51及第二绝缘耐压电容器52的电容值取决于第一输出用MOSFET71和第二输出用MOSFET72的尺寸，优选为几pF至几百pF左右。
因为本实施方式所涉及的半导体继电器100不是专利文献1、2所公开的所谓的光耦合型继电器，所以与该类型的继电器相比，输入电流降低到十分之一以下，而且在长期使用中也没有特性变动，可靠性提高。
由于不使用LED，因此本实施方式所涉及的半导体继电器100在高温侧的可使用范围基本上与MOS驱动芯片200内的各电路块10、20、50、60的可使用范围相对应。具体而言，本实施方式所涉及的半导体继电器100能够在125℃以上的高温下工作。
输出电路70由源极彼此反向串联的第一输出用MOSFET71及第二输出用MOSFET72构成，充放电电路60由D-MOSFET(耗尽型MOSFET)61及连接D-MOSFET61的栅极和源极的第三电阻62构成。
充放电电路60利用在升压电路50产生的电压对第一输出用MOSFET71及第二输出用MOSFET72的栅极分别进行充电，使第一输出用MOSFET71及第二输出用MOSFET72成为导通状态，由此使一对输出端子TO1、TO2之间导通。另一方面，在没有供给输入信号的情况下，使电荷从第一输出用MOSFET71及第二输出用MOSFET72的栅极分别进行放电，由此使第一输出用MOSFET71及第二输出用MOSFET72成为非导通状态，使一对输出端子TO1、TO2之间成为开路状态。
通过这样来设置充放电电路60及输出电路70，能够使半导体继电器100高速地打开、关闭。
就本实施方式所涉及的半导体继电器100而言，布置在输入端子TI1、TI2与输出端子TO1、TO2之间的各电路块10、20、50、60、70间的电力传输效率高，因此这也能够使半导体继电器100高速地打开、关闭。
第一电路30由串联的两级CMOS反相器31、32构成，在初级的CMOS反相器31中，pMOSFET31a的漏极与nMOSFET31b的漏极经由第一电阻(电阻元件)33电连接。在最终级的CMOS反相器32中，pMOSFET32a的栅极与第一电阻33的一端电连接，nMOSFET32b的栅极与第一电阻33的另一端电连接。
第二电路40由串联的两级CMOS反相器41、42构成，在初级的CMOS反相器41中，pMOSFET41a的漏极与nMOSFET41b的漏极经由第二电阻(电阻元件)43电连接。在最终级的CMOS反相器42中，pMOSFET42a的栅极与第二电阻43的一端电连接，nMOSFET42b的栅极与第二电阻43的另一端电连接。
通过这样简单地构成波形调整电路20中的第一电路30和第二电路40，能够容易地将第一信号的上升时间和下降时间分别加以延长，将第二信号的上升时间和下降时间分别加以延长。并且能够抑制电路的设计成本上升。
需要说明的是，在第一信号和第二信号分别未达到H电位的情况下，有无法充分地获取后级的信号振幅，而无法顺利地进行半导体继电器100的打开操作、关闭操作的可能性。因此，第一电阻33和第二电阻43的电阻值需要在规定值以下。
RC振荡电路10构成为能够通过输入到一对输入端子TI1、TI2的输入信号让多级反相器工作。
这样做，便能够减少用于驱动RC振荡电路10的端子个数，而能够实现半导体继电器100的小型化。
RC振荡电路10、波形调整电路20以及充放电电路60，优选布置成比第一绝缘耐压电容器51和第二绝缘耐压电容器52离输出电路70更远。
这样做，便能够抑制RC振荡电路10、波形调整电路20、充放电电路60中所包括的反馈电阻15、第一～第三电阻33、43、62各电阻的电阻值受到在输出电路70产生的热的影响而发生变化。能够抑制各电路块10、20、60所包括的pMOSFET、nMOSFET、D－MOSFET61各个MOSFET的输入及输出特性受到在输出电路70产生的热的影响而发生变化。这样一来，便能够让半导体继电器100在所设计的时刻工作。需要说明的是，第一绝缘耐压电容器51和第二绝缘耐压电容器52与电阻和各MOSFET相比不易受到温度变化的影响，因此第一绝缘耐压电容器51和第二绝缘耐压电容器52也可以布置在输出电路70附近。
优选RC振荡电路10、波形调整电路20、升压电路50以及充放电电路60集成在具有元件隔离区201的一个MOS驱动芯片(半导体集成电路芯片)200中。
这样做，便能够使半导体继电器100小型化，此外，由于能够缩短各电路块10、20、50、60间的信号传输时间，因此能够使半导体继电器100的打开操作、关闭操作高速化。
(第二实施方式)
图10表示本实施方式所涉及的半导体继电器的等效电路图。需要说明的是，在图10中，对与第一实施方式相同的部分标注相同的符号，省略其详细说明。
图10所示的本实施方式的结构在以下所示的方面与图2所示的第一实施方式的结构不同。也就是说，在第一电路30中，在最终级的CMOS反相器32的pMOSFET32a的栅极上并联有第一电容器34，在nMOSFET32b的栅极上并联有第二电容器35。在第二电路40中，在最终级的CMOS反相器42的pMOSFET42a的栅极上并联有第一电容器44，在nMOSFET42b的栅极上并联有第二电容器45。
根据本实施方式，分别由第一电阻33和第一电容器34、第一电阻33和第二电容器35构成RC电路。还分别由第二电阻器43和第一电容器44、第二电阻器43和第二电容器45构成RC电路。这些电路的时间常数比第一实施方式所示的仅由第一电阻和第二电阻构成的电路的时间常数大。因此，能够使通过波形调整电路20的第一信号的上升时间和下降时间分别比第一实施方式所示的结构下的长，第二信号的上升时间和下降时间分别比第一实施方式所示的结构下的长。
因此，在连接在输入端子TI1、TI2上的电源的电流供给能力更低的情况下，也能够收到与第一实施方式所示的效果相同的效果。
需要说明的是，第一电容器34、44、第二电容器35、45彼此的电容值大致相等。第一电容器34、44、第二电容器35、45的电容值是比反馈电容器16的电容值小一个数量级左右的值。
(其他实施方式)
RC振荡电路10所包括的反相器的级数不限于四级，还可以是三级，也可以是四级以上。能够根据振荡频率等进行适当地改变RC振荡电路10所包括的反相器的级数。只要从最后一级的前一级和最后一级分别输出第一信号和第二信号即可。
第一电路30和第二电路40所包括的CMOS反相器的级数也不限于两级，还可以是两级以上。
如果CMOS反相器的级数为两级，则能够达到使信号的上升时间和下降时间分别延长的目的。并且，能够减小第一电路30及第二电路40的面积。
升压电路50并不特别限定于图2所示的结构。升压电路50只要能够经由第一绝缘耐压电容器51及第二绝缘耐压电容器52供给驱动输出电路70所需要的量的电力即可，只要能够实现该功能，可以是等倍压电路或N(N为3以上的整数)倍压电路等。
可以仅由第三电阻62构成充放电电路60。即使这样做，也能够对第一输出用MOSFET71和第二输出用MOSFET72各自的栅极进行充放电。需要说明的是，如第一实施方式和第二实施方式所示，通过由D-MOSFET61和第三电阻62构成充放电电路60，能够缩短放电时间，高速地放电。这样一来，便能够高速地进行半导体继电器100的打开操作、关闭操作。
在第一实施方式中，示出了将第一输出用芯片300和第二输出用芯片400都与MOS驱动芯片200分开设置，在封装体内以键合线500将两者连接起来的结构，但也可以将第一输出用芯片300和第二输出用芯片400集成在MOS驱动芯片200中。
这样做，便能够实现半导体继电器100的更加小型化。需要说明的是，如果以减小输出电路70的发热的影响为目的，则如第一实施方式所示，优选将输出电路70以外的电路单芯片化，使第一输出用MOSFET71和第二输出用MOSFET72分别由不同的芯片(第一输出用芯片300和第二输出用芯片400)构成，并用树脂封装为一体。能够实现小型且可靠性高的半导体继电器100。
－产业实用性－
本公开的半导体继电器能够抑制输入电流的电流变化量，使RC振荡电路稳定地工作，因此在实现半导体继电器的高速工作这一方面是有用的。
－符号说明－
10 RC振荡电路
11～14 第一～第四反相器
15 反馈电阻
16 反馈电容器
20 波形调整电路
30 第一电路
31、32 CMOS反相器
31a、32a pMOSFET
31b、32b nMOSFET
33 第一电阻(电阻元件)
34 第一电容器
35 第二电容器
40 第二电路
41、42 CMOS反相器
41a、42a pMOSFET
41b、42b nMOSFET
43 第二电阻(电阻元件)
44 第一电容器
45 第二电容器
50 升压电路
51 第一绝缘耐压电容器
52 第二绝缘耐压电容器
53～55 第一～第三二极管
60 充放电电路
61 耗尽型MOSFET(D－MOSFET)
62 第三电阻
70 输出电路
71 第一输出用MOSFET
72 第二输出用MOSFET
100、110 半导体继电器
200 MOS驱动芯片(半导体集成电路芯片)
201 元件隔离区
300 第一输出用芯片
400 第二输出用芯片
500 键合线
600～602 引线架
700 绝缘性树脂
800 半导体封装体
TI1、TI2 输入端子
TO1、TO2 输出端子
Claims (7)
1.一种半导体继电器，为输入输出间通过电容器绝缘的电容绝缘式半导体继电器，其特征在于：该半导体继电器包括RC振荡电路、波形调整电路、升压电路、充放电电路、输出电路以及一对输出端子，
所述RC振荡电路与一对输入端子相连接，响应输入信号而振荡，生成相位彼此相反的第一信号和第二信号，
所述波形调整电路接收所述第一信号及所述第二信号，并且将所述第一信号的上升时间和下降时间分别加以延长，将所述第二信号的上升时间和下降时间分别加以延长，
所述升压电路接收从所述波形调整电路输出的信号后，产生规定的电压，
所述充放电电路与所述升压电路相连接，
所述输出电路与所述充放电电路相连接，
所述一对输出端子与所述输出电路相连接；
所述升压电路是具有彼此并联的第一绝缘耐压电容器和第二绝缘耐压电容器的电荷泵电路；
所述RC振荡电路具有串联的多级反相器、与该多级反相器并联的反馈电阻及反馈电容器；
所述波形调整电路具有第一电路和第二电路，所述第一电路将所述第一信号的上升时间和下降时间分别加以延长，所述第二电路将所述第二信号的上升时间和下降时间分别加以延长；
从所述第一电路输出的信号被输入所述第一绝缘耐压电容器，从所述第二电路输出的信号被输入所述第二绝缘耐压电容器；
所述输出电路基于在所述升压电路产生的电压工作。
2.根据权利要求1所述的半导体继电器，其特征在于：
所述输出电路由源极彼此反向串联的第一输出用MOSFET及第二输出用MOSFET构成，
所述充放电电路由耗尽型MOSFET及连接该耗尽型MOSFET的栅极和源极的第三电阻构成，利用在所述升压电路产生的电压对所述第一输出用MOSFET及所述第二输出用MOSFET的栅极分别进行充电，使所述第一输出用MOSFET及所述第二输出用MOSFET成为导通状态，由此使所述一对输出端子之间导通，另一方面，在没有供给所述输入信号的情况下，使电荷从所述第一输出用MOSFET及所述第二输出用MOSFET的栅极分别进行放电，由此使所述第一输出用MOSFET及所述第二输出用MOSFET成为非导通状态，使所述一对输出端子之间成为开路状态。
3.根据权利要求1或2所述的半导体继电器，其特征在于：
所述第一电路和所述第二电路分别由串联的多级CMOS反相器构成，
在所述多级CMOS反相器中的位于最终级的前一级的CMOS反相器中，p沟道MOSFET的漏极和n沟道MOSFET的漏极经由电阻元件电连接，
在位于最终级的CMOS反相器中，p沟道MOSFET的栅极与所述电阻元件的一端电连接，n沟道MOSFET的栅极与所述电阻元件的另一端电连接。
4.根据权利要求3所述的半导体继电器，其特征在于：
在位于最终级的CMOS反相器中，在P沟道MOSFET的栅极上并联有第一电容器，在n沟道MOSFET的栅极上并联有第二电容器。
5.根据权利要求1到4中任一项权利要求所述的半导体继电器，其特征在于：
所述RC振荡电路和所述波形调整电路构成为：通过输入所述一对输入端子的所述输入信号让所述多级反相器能够工作。
6.根据权利要求1到5中任一项权利要求所述的半导体继电器，其特征在于：
所述RC振荡电路、所述波形调整电路以及所述充放电电路布置成比所述第一绝缘耐压电容器和所述第二绝缘耐压电容器更远离所述输出电路，
所述RC振荡电路、所述波形调整电路、所述升压电路以及所述充放电电路集成在具有元件隔离区的半导体集成电路芯片中。
7.根据权利要求6所述的半导体继电器，其特征在于：
所述输出电路被集成在所述半导体集成电路芯片中。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-108406 | 2019-06-11 | ||
| JP2019108406A JP2020202494A (ja) | 2019-06-11 | 2019-06-11 | 半導体リレー |
| PCT/JP2020/005339 WO2020250485A1 (ja) | 2019-06-11 | 2020-02-12 | 半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113853744A true CN113853744A (zh) | 2021-12-28 |
Family
ID=73742192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080037642.2A Pending CN113853744A (zh) | 2019-06-11 | 2020-02-12 | 半导体继电器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11870426B2 (zh) |
| JP (1) | JP2020202494A (zh) |
| CN (1) | CN113853744A (zh) |
| TW (1) | TWI821563B (zh) |
| WO (1) | WO2020250485A1 (zh) |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057161A (zh) * | 1973-09-17 | 1975-05-19 | ||
| US4227098A (en) | 1979-02-21 | 1980-10-07 | General Electric Company | Solid state relay |
| JPS6441319A (en) | 1987-08-07 | 1989-02-13 | Matsushita Electric Works Ltd | Semiconductor relay |
| JPH02123821A (ja) * | 1988-11-01 | 1990-05-11 | Mitsubishi Electric Corp | 半導体回路 |
| US5120992A (en) * | 1991-07-03 | 1992-06-09 | National Semiconductor Corporation | CMOS output driver with transition time control circuit |
| US5307212A (en) * | 1991-08-22 | 1994-04-26 | Rohm Co., Ltd. | Trapezoidal wave generation in a video control signal write circuit |
| JPH07221629A (ja) * | 1994-02-08 | 1995-08-18 | Hitachi Ltd | Ｃｍｏｓ回路、及び半導体集積回路 |
| JPH088695A (ja) * | 1994-06-16 | 1996-01-12 | Sanyo Electric Co Ltd | 発振回路 |
| US5999017A (en) * | 1997-07-03 | 1999-12-07 | Motorola, Inc. | CMOS implemented output buffer circuit for providing ECL level signals |
| KR100347349B1 (ko) * | 2000-05-23 | 2002-12-26 | 삼성전자 주식회사 | 마이크로파워 저항-캐패시터 발진기 |
| US7248061B2 (en) | 2004-09-14 | 2007-07-24 | Denso Corporation | Transmission device for transmitting a signal through a transmission line between circuits blocks having different power supply systems |
| JP4501767B2 (ja) * | 2004-09-14 | 2010-07-14 | 株式会社デンソー | 伝送装置 |
| JP5087365B2 (ja) * | 2007-10-25 | 2012-12-05 | 株式会社リコー | 出力装置、多値出力装置、及び半導体集積装置 |
| CN101257291B (zh) | 2008-03-31 | 2010-12-08 | 北大方正集团有限公司 | 一种梯形激励脉冲发生方法及装置 |
| US8138735B2 (en) * | 2009-12-07 | 2012-03-20 | Texas Instruments Incorporated | Low-voltage start up circuit and method for DC-DC boost converter |
| JP5776011B2 (ja) * | 2010-12-10 | 2015-09-09 | パナソニックＩｐマネジメント株式会社 | 絶縁キャパシタを用いた容量絶縁方式の半導体リレー |
| US8451032B2 (en) * | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
| US8816725B2 (en) * | 2012-12-31 | 2014-08-26 | Nxp B.V. | High-voltage electrical switch by series connected semiconductor switches |
| JP2015060991A (ja) * | 2013-09-19 | 2015-03-30 | パナソニックＩｐマネジメント株式会社 | 半導体装置及びそれを用いた半導体リレー |
| JP2017034537A (ja) * | 2015-08-04 | 2017-02-09 | パナソニックＩｐマネジメント株式会社 | ドライバ及びそれを用いた半導体リレー |
-
2019
- 2019-06-11 JP JP2019108406A patent/JP2020202494A/ja active Pending
-
2020
- 2020-02-12 CN CN202080037642.2A patent/CN113853744A/zh active Pending
- 2020-02-12 WO PCT/JP2020/005339 patent/WO2020250485A1/ja active Application Filing
- 2020-02-12 US US17/613,245 patent/US11870426B2/en active Active
- 2020-05-20 TW TW109116727A patent/TWI821563B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW202046641A (zh) | 2020-12-16 |
| WO2020250485A1 (ja) | 2020-12-17 |
| US20220224322A1 (en) | 2022-07-14 |
| US11870426B2 (en) | 2024-01-09 |
| JP2020202494A (ja) | 2020-12-17 |
| TWI821563B (zh) | 2023-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101335518B (zh) | 半导体装置 | |
| EP0615668A4 (en) | REGULATOR FOR PUMPED VOLTAGE GENERATOR. | |
| EP2947775B1 (en) | Charge pump with wide operating range | |
| US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
| EP4084336A1 (en) | An overdrive electrostatic discharge clamp | |
| US6975161B2 (en) | Charge pump and voltage doubler using the same | |
| TW201709650A (zh) | 電荷幫浦電路及使用其的馬達驅動電路 | |
| US11011981B1 (en) | Differential clock level translator for charge pumps | |
| US20090309650A1 (en) | Booster circuit | |
| CN113853744A (zh) | 半导体继电器 | |
| Ismail et al. | A 12-V charge pump-based square wave driver in 65-nm CMOS technology | |
| Zhou et al. | High-efficiency charge pumps with no reversion loss by utilizing gate voltage boosting technique | |
| US7888970B1 (en) | Switch controlling circuit, switch circuit utilizing the switch controlling circuit and methods thereof | |
| JP5660492B2 (ja) | 絶縁キャパシタを用いた容量絶縁方式の半導体リレー | |
| WO2016170724A1 (en) | Solid state relay | |
| KR101986799B1 (ko) | 저전력과 작은 면적으로 구현한 단일 비교기 구조의 릴렉세이션 발진기 | |
| WO2002097994A1 (en) | Differential cmos controlled delay unit | |
| US9112406B2 (en) | High efficiency charge pump circuit | |
| CN112713890A (zh) | 驱动器的反相电路 | |
| US6054904A (en) | Voltage controlled ring oscillator and charge pump circuit | |
| US11038417B2 (en) | Series-parallel charge pump with NMOS devices | |
| Yu et al. | Half-bridge driver with charge pump based high-side voltage regulator | |
| US7772919B2 (en) | Double stage compact charge pump circuit | |
| JP2023111580A (ja) | チャージポンプ回路 | |
| CN117394844A (zh) | 电平移位电路、驱动电路和半桥电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |