JP5660492B2 - 絶縁キャパシタを用いた容量絶縁方式の半導体リレー - Google Patents
絶縁キャパシタを用いた容量絶縁方式の半導体リレー Download PDFInfo
- Publication number
- JP5660492B2 JP5660492B2 JP2010275396A JP2010275396A JP5660492B2 JP 5660492 B2 JP5660492 B2 JP 5660492B2 JP 2010275396 A JP2010275396 A JP 2010275396A JP 2010275396 A JP2010275396 A JP 2010275396A JP 5660492 B2 JP5660492 B2 JP 5660492B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- capacitor
- semiconductor relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
(1)LED駆動であるため比較的大きな電流が必要
LED等の発光素子172の駆動により動作させるため、入力電流としては5mA以上の電流が必要であり、消費電力は5mWを超えるものとなるなど、比較的大きな電流が必要であった。
(2)高温側では使用が難しい
LEDは高温側で光出力が落ちるため、高温側での使用は85℃までが一般的であった。
(3)LEDによりMOSFETを駆動するため、電力効率(電力変換効率)が高くない
MOSFETを駆動するためには、LEDに電流を印加することで、LEDが発光し、フォトダイオードアレイがこの光を受けて、電圧/電流を出力することでMOSFETを駆動する。つまり、入出力側を絶縁させるために、電気エネルギーから光エネルギーへ、そして電気エネルギーへとエネルギー変換を繰り返しながらエネルギー伝達を行うため、エネルギー伝達効率という観点では効率が高くない。
例えば、入力電流が5mAの場合、通常のLEDの電圧降下は1V程度であり、入力電力としては約5mW必要となる。そしてこのLEDからの光を、フォトダイオードアレイで受光して、MOSFETを駆動する。このとき、MOSFETのゲートに印加される電力は、フォトダイオードアレイ出力電流=1μA前後、出力電圧=10V前後とした場合、出力電力は約10μWとなる。よって、この場合、電力効率は10μW/5mW=0.2%と小さい。
(4)小型多チャンネル化が難しい
光絶縁型の半導体リレーにおいては、隣接する半導体リレーの、隣どうしのLEDの光が、互いに干渉しないようにするための距離は離しておかなければならず、よって複数の半導体リレーを搭載して多チャンネル化をはかろうとすると、小型化には限界があった。
この構成によれば、使用可能な温度帯域を広げることはできるが、電磁結合するインダクタを離間して対向配置しなければならないため、小型化、薄型化に限界があった。
また特許文献3のリレーでは、電磁結合方式を用いているため、対向する2つのインダクタを形成する必要があり、この形成プロセスはICプロセスとのマッチングが難しく、製造コストが高いという課題があった。
また特許文献4は、容量結合型のMOS駆動回路であるが、グランド共通であるため、そもそもリレーとして最も大事な入出力間絶縁性能を要していない。
また、大電流の流れる電力素子も搭載していることから、高温下での使用も免れえない。このため、100℃を超える温度で正常に使用可能な半導体リレーが嘱望されていた。
本発明は、前記実情に鑑みてなされたもので、低電流下で使用可能であり、高温側での使用が可能で安全でかつ電力効率の高い半導体リレーを提供することを目的とする。
図1は、本発明の実施の形態1に係る半導体リレーの概略構成を示す図、図2は本発明の実施の形態1に係る半導体リレーの等価回路図である。図3(a)は本発明の実施の形態1に係る半導体リレーの実装構造を示す断面概要図である。同図に示すように、本実施の形態の半導体リレーは、第1及び第2の入力端子Ti1、Ti2に接続され、入力信号に応答して発振し、信号を生成する発振回路10と、この発振回路10の信号を受信して電圧を発生する昇圧回路20と、この昇圧回路20によって発生した電圧を充放電する充放電回路30と、充放電回路30にゲート及びソースが接続された出力用MOSFET41a、41bからなる出力部40とを具備した構成である。そして、この出力用MOSFET41a、41bのドレイン端子を第1及び第2の出力端子To1、To2とする。この半導体リレーは断面概要図を図3(a)に示すように、1個の半導体集積回路チップCで構成され、リードフレームLによって実装され樹脂パッケージP内に封止される。
この構成により各インバータを駆動するために必要な電源は入力信号電圧により賄うことで、2端子での構成が可能となる。
まず、発振回路10は、第1及び第2の入力端子Ti1、Ti2から入力信号が入力されることによって、RC発振により発振し、パルス信号を生成する。
また、LEDを用いないため、高温側での使用可能範囲は、基本的に半導体集積回路の耐熱性に依存し、125℃以上の高温動作が可能となる。
さらにまた電力伝送効率が高いため、リレー動作をより速くすることができる。
第2及び第3の高絶縁耐圧キャパシタの容量は大きければ,昇圧時に出力側に供給できる電流も大きくなるが、その分キャパシタ面積も大きくなる。このため、出力側MOSFETを駆動する目的からすると、数pFから数100pF程度が妥当と思われる。
なお、本実施の形態においては昇圧回路20の目的は絶縁キャパシタにより出力側へMOSFET駆動分だけの電力を供給することであるため、その目的を満足する回路であれば、等倍圧回路やN倍圧回路など、いかなる回路を用いてもよい。
また、前記実施の形態では、すべての回路を1チップ化した構成について説明したが、出力部40を別のチップとするなど適宜変更可能である。別のチップとした場合、例えば図3(b)に示すように、2つの出力用MOSFETチップC1,それ以外の上記の諸回路を1チップ化した処理回路チップC2を実装基板Subの両面に実装した構成も、有効である。この場合も両面実装により薄型化が可能となる。
これは図11に示した比較例の半導体リレーのように、LEDチップCL、フォトダイオードアレイを含む受信用チップCR、処理回路チップCTが、リードフレームLに実装され樹脂パッケージP0内に収納された従来例の光結合方式の半導体リレーに比べ極めて小型化を図ることが可能となる。
図4は、本発明の実施の形態2に係る半導体リレーの概略構成を示す図である。図5は本発明の実施の形態2に係る半導体リレーの等価回路図である。同図に示すように、本実施の形態の半導体リレーは、図1乃至3に示した実施の形態1に係る半導体リレー1において、昇圧回路20と充放電回路30との間に平滑回路50を有する構成である。この平滑回路50は図5に示すように第4のキャパシタ51で構成されている。なお、図1および2と同じ構成要素については、同一符号を付して説明を簡略にし、若しくは省略する。
この構成によれば、前記実施の形態1の効果に加えて、昇圧回路30の出力側に平滑回路50を設けることで、出力電圧の変動(リプル電圧)の平坦化が可能となり、より信頼性の高い動作が実現される。出力電圧が変動すると出力用MOSFETのゲートにかかる電圧が変動することになるため、出力用MOSFETのオン抵抗が変動するという問題が解決される。
図6は、本発明の実施の形態3に係る半導体リレーの概略構成を示す図である。図7は本発明の実施の形態3に係る半導体リレーの等価回路図である。同図に示すように、本実施の形態の半導体リレーは、図4および5に示した実施の形態2に係る半導体リレー1において、充放電回路30の後段にさらに定電圧化回路70を有する構成である。この定電圧化回路70は図7に示すようにツェナーダイオード71,72,73を直列接続したものであり、出力用MOSFET41a、41bのオン抵抗を、入力電圧に依存することなく一定にするという働きをする。なお、図4および5と同じ構成要素については、同一符号を付して説明を簡略にし、若しくは省略する。
まず、入力電圧が印加されると、発振回路10が発振し始める。
そして発振回路10から出力されたパルス信号が昇圧回路20に入力される。
ここで一方のパルス信号は昇圧回路20の第2の高絶縁耐圧キャパシタ21aに入力され、発振回路10の第4のインバータ16によって逆位相になったパルス信号が第3の高絶縁耐圧キャパシタ21bに入力され、第3のダイオード23を介して2倍電圧の電圧が昇圧回路20の出力側に出力される。
そして平滑用の第4のキャパシタ51によって昇圧回路20からの電圧が平滑化される。
平滑回路50からの電流が充放電回路30のデプレッション型MOSFET32に流れ、第2の抵抗31を通った際、この第2の抵抗31の両端に電位差が発生し、その電位差によってデプレッション型MOSFET32はOFFする。
そして定電圧化回路70では、ツェナーダイオード71〜73によって出力用MOSFET41a、41bのゲートにかかる電圧が入力電圧によらず一定に保たれている。
そして出力用MOSFET41a、41bのゲートに電圧が供給されると、出力用MOSFETのドレイン-ソース間がOFFからONに変わる。
このようにして半導体リレーがON状態になる。
入力電圧がOFFとなると、発振回路10が停止し、昇圧回路20からの電力供給がなくなる。するとこの第2の抵抗31の両端に電位差が発生しなくなるため、デプレッション型MOSFET32はON状態となる。その結果出力用MOSFET41a、41bのゲート・ソースは、このデプレッション型MOSFET32でショートされOFF状態となる。この回路のOFF時間は1msec以下である。
このようにして半導体リレーがOFF状態になる。
このように充放電回路30と出力部40との間に定電圧化回路70を接続することで、入力電圧が使用範囲内であれば常に一定電圧を保つことができる。その結果リレーのオン抵抗も入力電圧が使用範囲内であれば常に一定に維持することができる。従って、ユーザ側で入力電圧に応じたオン抵抗の変動を意識することなく使用することが可能となる。
10a、10b (発振回路の)出力端子
11,12,13、16 インバータ
14 第1のキャパシタ
15 第1の抵抗
20 昇圧回路
21a 第2の高絶縁耐圧キャパシタ
21b 第3の高絶縁耐圧キャパシタ
22a 第1のダイオード
22b 第2のダイオード
23 第3のダイオード
30 充放電回路
31 第2の抵抗
32 デプレッション型MOSFET
40 出力部
41a、41b 出力用MOSFET
50 平滑回路
51 第4のキャパシタ
70 定電圧化回路
71,72,73 ツェナーダイオード
Claims (1)
- 入力端子に接続され入力信号に応答して発振し、信号を生成するRC発振回路と、前記RC発振回路の前記信号を受信して電圧を発生する昇圧回路と、前記昇圧回路によって発生した電圧を充放電する充放電回路と、前記充放電回路にゲート及びソースが接続された出力用MOSFETとを具備し、
前記昇圧回路は、絶縁耐圧キャパシタを有するチャージポンプ回路であり、
前記RC発振回路は、直列接続された複数のインバータと、当該複数のインバータに対して並列接続されたキャパシタおよび抵抗を含むとともに、前記入力端子が二つの入力端子を含み、当該二つの入力端子に入力される前記入力信号により前記複数のインバータが駆動可能であり、
前記昇圧回路の前記絶縁耐圧キャパシタは、互いに並列接続された二つの絶縁耐圧キャパシタを含み、
前記RC発振回路からの前記信号が、前記二つの絶縁耐圧キャパシタのうちの一つの絶縁耐圧キャパシタにそのまま入力され、他の絶縁耐圧キャパシタに位相が反転されて入力され、
前記出力用MOSFETのドレイン端子を出力端子とした絶縁キャパシタを用いた容量絶縁方式の半導体リレー。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010275396A JP5660492B2 (ja) | 2010-12-10 | 2010-12-10 | 絶縁キャパシタを用いた容量絶縁方式の半導体リレー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010275396A JP5660492B2 (ja) | 2010-12-10 | 2010-12-10 | 絶縁キャパシタを用いた容量絶縁方式の半導体リレー |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012124806A JP2012124806A (ja) | 2012-06-28 |
JP5660492B2 true JP5660492B2 (ja) | 2015-01-28 |
Family
ID=46505778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010275396A Active JP5660492B2 (ja) | 2010-12-10 | 2010-12-10 | 絶縁キャパシタを用いた容量絶縁方式の半導体リレー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5660492B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016208235A (ja) * | 2015-04-21 | 2016-12-08 | パナソニックIpマネジメント株式会社 | 半導体リレー |
JP2017034537A (ja) * | 2015-08-04 | 2017-02-09 | パナソニックIpマネジメント株式会社 | ドライバ及びそれを用いた半導体リレー |
JP7185676B2 (ja) * | 2020-10-27 | 2022-12-07 | アオイ電子株式会社 | 半導体リレー装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55136720A (en) * | 1979-04-11 | 1980-10-24 | Nec Corp | Solidstate alternating current switch |
JPS63151112A (ja) * | 1986-12-15 | 1988-06-23 | Fujisoku:Kk | 半導体リレ− |
JPH0611105B2 (ja) * | 1990-11-30 | 1994-02-09 | 株式会社日立製作所 | 高耐圧半導体スイッチ |
JP3369391B2 (ja) * | 1996-02-29 | 2003-01-20 | 株式会社東芝 | 誘電体分離型半導体装置 |
JPH11195972A (ja) * | 1997-12-26 | 1999-07-21 | Matsushita Electric Works Ltd | 半導体スイッチ |
KR100347349B1 (ko) * | 2000-05-23 | 2002-12-26 | 삼성전자 주식회사 | 마이크로파워 저항-캐패시터 발진기 |
JP2002232282A (ja) * | 2001-01-31 | 2002-08-16 | Matsushita Electric Works Ltd | 半導体リレー及びその製造方法 |
JP4093014B2 (ja) * | 2002-10-28 | 2008-05-28 | 松下電工株式会社 | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー |
JP2006270161A (ja) * | 2005-03-22 | 2006-10-05 | Seiko Epson Corp | 発振装置及び発振方法 |
JP2007124518A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Works Ltd | 半導体リレー装置 |
JP2007135081A (ja) * | 2005-11-11 | 2007-05-31 | Matsushita Electric Works Ltd | 半導体リレー装置 |
-
2010
- 2010-12-10 JP JP2010275396A patent/JP5660492B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012124806A (ja) | 2012-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5776011B2 (ja) | 絶縁キャパシタを用いた容量絶縁方式の半導体リレー | |
US6747880B2 (en) | Self-powered synchronous rectifiers | |
CN105814786A (zh) | 整流装置、交流发电机以及电力转换装置 | |
JP6031883B2 (ja) | 半導体集積回路及び電源回路 | |
US9397568B2 (en) | Semiconductor integrated circuit device and power supply system | |
TWI411355B (zh) | 負載控制裝置 | |
CN104756386A (zh) | 开关模式电源以及包括所述类型的开关模式电源的逆变器和组串监控组件 | |
JP5660492B2 (ja) | 絶縁キャパシタを用いた容量絶縁方式の半導体リレー | |
JP2011087260A (ja) | 負荷制御装置 | |
JPH06334119A (ja) | 昇圧用半導体集積回路及びその半導体集積回路を用いた電子機器 | |
CN104038083B (zh) | 半导体模块以及升压整流电路 | |
CN101958647A (zh) | 电源电路及接收设备 | |
JP2013187488A (ja) | 半導体リレー装置 | |
US8054650B2 (en) | Switching power supply circuit and driving method thereof | |
WO2016170724A1 (en) | Solid state relay | |
US7911809B2 (en) | Switching power supply circuit | |
Grasso et al. | A CMOS full-wave rectifer with threshold compensation based on inherent body-voltage control | |
US9112406B2 (en) | High efficiency charge pump circuit | |
JPWO2019065049A1 (ja) | 電源ic | |
Meli et al. | Efficiently harvesting energy from temperature differences in order to power wireless systems | |
US11303206B2 (en) | Semiconductor device and load control system | |
WO2020250485A1 (ja) | 半導体リレー | |
JP4093014B2 (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー | |
JP2009004522A (ja) | 半導体リレー装置 | |
Nagy et al. | Analysis and evaluation of charge-pumps realizable in 90nm CMOS technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131011 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140630 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5660492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |