CN113841228A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113841228A
CN113841228A CN201980096522.7A CN201980096522A CN113841228A CN 113841228 A CN113841228 A CN 113841228A CN 201980096522 A CN201980096522 A CN 201980096522A CN 113841228 A CN113841228 A CN 113841228A
Authority
CN
China
Prior art keywords
wiring
signal line
power supply
diode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980096522.7A
Other languages
English (en)
Inventor
大久保和哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of CN113841228A publication Critical patent/CN113841228A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，具有：基板；电路区域，具备电源布线、接地布线和信号线；以及第一二极管，连接在上述信号线与第一布线之间。上述第一布线是上述电源布线或上述接地布线中的一方。上述第一二极管具有与上述信号线电连接的第一导电型的第一杂质区域以及与上述第一布线电连接的与上述第一导电型不同的第二导电型的第二杂质区域。上述信号线、或者上述第一布线、或者上述信号线和上述第一布线两者形成于上述基板。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
半导体装置中包含有各种电路区域，作为电路区域的例子，具有内部电路区域以及输入输出(I/O)单元区域。为了抑制由静电引起的内部电路区域的破坏，存在在I/O单元区域，设置ESD(Electro-Static Discharge:ESD：静电击穿)保护电路。在各种电路区域设置电源布线。
电源布线主要设置在基板的上方，但近年来，提出了将电源布线埋入到基板中的半导体装置。存在将这样的结构的电源布线称为BPR(Buried Power Rail：掩埋式电源轨)的情况。
专利文献1：美国专利第9224725号说明书
专利文献2：美国专利申请公开第2018/0374791号说明书
专利文献3：美国专利申请公开第2018/0190670号说明书
专利文献4：美国专利申请公开第2018/0294267号说明书
专利文献5：美国专利申请公开第2017/0294448号说明书
专利文献6：美国专利第9570395号说明书
到目前为止，对于包含ESD保护电路的半导体装置使用如BPR那样的埋入布线的情况下的具体结构，未进行过详细的研究。
发明内容
本发明的目的在于提供能够实现包含埋入布线的ESD保护电路的半导体装置。
公开的技术的半导体装置具有：基板；电路区域，具备电源布线、接地布线和信号线；以及第一二极管，连接在上述信号线与第一布线之间。上述第一布线是上述电源布线或上述接地布线中的一方。上述第一二极管具有：第一导电型的第一杂质区域，与上述信号线电连接；以及第二导电型的第二杂质区域，上述第二导电型与上述第一导电型不同，上述第二杂质区域与上述第一布线电连接。上述信号线、或者上述第一布线、或上述信号线和上述第一布线两者形成于上述基板。
根据公开的技术，能够实现包含埋入布线的ESD保护电路。
附图说明
图1是表示第一实施方式的半导体装置的布局的图。
图2是表示第一实施方式的半导体装置所包含的输入输出单元区域的结构的电路图。
图3是表示第一实施方式中的一个二极管的平面结构的示意图。
图4是表示第一实施方式中的一个二极管的剖视图。
图5是表示第一实施方式中的另一个二极管的平面结构的示意图。
图6是表示第一实施方式中的另一个二极管的剖视图。
图7是表示第二实施方式中的一个二极管的平面结构的示意图。
图8是表示第二实施方式中的另一个二极管的平面结构的示意图。
图9是表示第三实施方式中的两个二极管的平面结构的示意图。
图10是表示第三实施方式中的两个二极管的中间的部分的剖视图。
图11是表示第三实施方式的第一变形例中的两个二极管的平面结构的示意图。
图12是表示第三实施方式的第二变形例中的两个二极管的平面结构的示意图。
图13是表示第三实施方式的第三变形例中的两个二极管的平面结构的示意图。
图14是表示第三实施方式的第四变形例中的两个二极管的平面结构的示意图。
图15是表示第三实施方式的第五变形例中的两个二极管的概要的示意图。
图16是放大示出第三实施方式的第五变形例的主要部分的示意图。
图17是表示第四实施方式中的两个二极管的平面结构的示意图。
图18是表示第四实施方式中的一个二极管的剖视图。
图19是表示第四实施方式中的另一个二极管的剖视图。
图20是表示第四实施方式的第一变形例中的两个二极管的平面结构的示意图。
图21是表示第四实施方式的第二变形例中的针对电源布线的电源电位的供给部的示意图。
图22是表示第四实施方式的第二变形例中的针对电源布线的电源电位的供给部的剖视图。
图23是表示第四实施方式的第三变形例中的针对电源布线的电源电位的供给部的示意图。
图24是表示第四实施方式的第三变形例中的针对电源布线的电源电位的供给部的剖视图。
图25是表示第五实施方式中的一个二极管的平面结构的示意图。
图26是表示第五实施方式中的一个二极管的剖视图(其一)。
图27是表示第五实施方式中的一个二极管的剖视图(其二)。
图28是表示第五实施方式中的另一个二极管的平面结构的示意图。
图29是表示第五实施方式中的另一个二极管的剖视图(其一)。
图30是表示第五实施方式中的另一个二极管的剖视图(其二)。
图31是表示第六实施方式中的两个二极管的平面结构的示意图。
具体实施方式
以下，参照附图对实施方式进行具体说明。此外，在本说明书以及附图中，存在通过对具有实际相同的功能结构的构成要素标注相同的附图标记而省去重复说明的情况。另外，在以下的说明中，将与基板的表面平行且相互正交的两个方向设为X方向、Y方向，并将垂直于基板的表面的方向设为Z方向。另外，所谓的本公开中的配置一致严格来说并不排除由于制造上的偏差而不一致的情况，即使在由于制造上的偏差而配置产生偏移的情况下，也能够视为配置一致。
(第一实施方式)
首先，对第一实施方式进行说明。图1是表示第一实施方式的半导体装置的布局的图。图2是表示第一实施方式的半导体装置所包含的输入输出单元区域的结构的电路图。
如图1所示，第一实施方式的半导体装置1包含多个内部电路区域10以及配置在其周边的输入输出(I/O)单元区域20。此外，内部电路区域10的配置数可以是一个，也可以为三个以上。
如图2所示，I/O单元区域20具有VSS焊盘31、VDD焊盘32以及I/O焊盘33。在VSS焊盘31连接VSS布线，该VSS布线对内部电路区域10供给VSS的电源电位。VSS的电源电位例如是接地电位。在VDD焊盘32连接VDD布线，该VDD布线对内部电路区域10供给VDD的电源电位。在I/O焊盘33连接内部电路区域10的信号线。I/O单元区域20例如具有包含N沟道MOS晶体管401和P沟道MOS晶体管402的反相器。例如，N沟道MOS晶体管401的栅极和P沟道MOS晶体管402的栅极与I/O焊盘33连接。例如，N沟道MOS晶体管401的源极与VSS焊盘31连接，P沟道MOS晶体管402的源极与VDD焊盘32连接。VSS布线也有被称为接地布线的情况，VDD布线也有被称为电源布线的情况。
如图2所示，I/O单元区域20具有包含二极管200和二极管300的ESD保护电路400。二极管200的阳极与VSS焊盘31连接，阴极与I/O焊盘33连接。二极管300的阳极与I/O焊盘33连接，阴极与VDD焊盘32连接。
接下来，对二极管200的结构进行说明。图3是表示第一实施方式中的二极管200的平面结构的示意图。图4是表示第一实施方式中的二极管200的剖视图。图4相当于沿着图3中的Y11－Y21线的剖视图。
如图3和图4所示，在基板101的表面形成P阱101P，在P阱101P的表面形成有元件分离膜102。元件分离膜102例如通过STI(Shallow Trench Isolation：浅沟槽隔离)法来形成。在P阱101P以及元件分离膜102形成在X方向上延伸的槽，在该槽内经由绝缘膜104形成有信号线93。例如，信号线93的表面被绝缘膜103覆盖。例如，元件分离膜102的表面以及绝缘膜103的表面既可以与P阱101P的表面为同一平面，也可以不为同一平面。例如，信号线93与I/O焊盘33连接。基板101的导电型也可以是P型。在该情况下，能够将P阱101P替换为P型基板101P。在其它实施方式、变形例中也相同。
在从元件分离膜102露出的P阱101P上形成有在X方向上延伸并竖立在Z方向上的多个N型鳍片211和多个P型鳍片221。在这里，形成有四个N型鳍片211和四个P型鳍片221。例如，在Y方向上，N型鳍片211位于信号线93与P型鳍片221之间。P型鳍片221作为二极管200的阳极发挥作用，N型鳍片211作为二极管200的阴极发挥作用。
在元件分离膜102上形成有在Y方向上延伸并与各N型鳍片211连接的多个局部布线212。在这里，形成有四个局部布线212。以将局部布线212夹在中间的方式在X方向上排列形成有如所谓的鳍片晶体管的栅电极那样的多个伪栅电极210。伪栅电极210在Y方向上延伸。在伪栅电极210与N型鳍片211之间形成有伪栅极绝缘膜(未图示)。
在元件分离膜102上形成有在Y方向上延伸并与各P型鳍片221连接的多个局部布线222。在这里，形成有四个局部布线222。以将局部布线222夹在中间的方式在X方向上排列形成有如所谓的鳍片晶体管的栅电极那样的多个伪栅电极220。伪栅电极220在Y方向上延伸。在伪栅电极220与P型鳍片221之间形成有伪栅极绝缘膜(未图示)。
如图4所示，在P阱101P以及元件分离膜102的上方形成有绝缘膜151。局部布线212和222、以及伪栅电极210和220被埋入到绝缘膜151。在绝缘膜151、局部布线212和局部布线222、以及伪栅电极210和伪栅电极220上形成有绝缘膜152，在绝缘膜152上形成有绝缘膜153。
在局部布线212与信号线93之间在绝缘膜103上形成有接触孔193，局部布线212通过接触孔193内的导体与信号线93连接。
在绝缘膜152形成有到达局部布线222的接触孔181。在绝缘膜153内形成有电源布线81，该电源布线81在X方向上延伸，并通过接触孔181内的导体与局部布线222连接。例如，电源布线81与VSS焊盘31连接。
接下来，对二极管300的结构进行说明。图5是表示第一实施方式中的二极管300的平面结构的示意图。图6是表示第一实施方式中的二极管300的剖视图。图6相当于沿着图5中的Y12－Y22线的剖视图。
如图5和图6所示，在基板101的表面形成有N阱101N，在N阱101N的表面形成有元件分离膜102。在N阱101N以及元件分离膜102形成有在X方向上延伸的槽，在该槽内经由绝缘膜104形成有信号线93。例如，信号线93的表面被绝缘膜103覆盖。例如，元件分离膜102的表面以及绝缘膜103的表面既可以与N阱101N的表面为同一平面，也可以不为同一平面。
在从元件分离膜102露出的N阱101N上，形成有在X方向上延伸并竖立在Z方向上的多个P型鳍片311和多个N型鳍片321。在这里，形成有四个P型鳍片311和四个N型鳍片321。例如，在Y方向上，P型鳍片311位于信号线93与N型鳍片321之间。P型鳍片311作为二极管300的阳极发挥作用，N型鳍片321作为二极管300的阴极发挥作用。
在元件分离膜102上形成有在Y方向上延伸并与各P型鳍片311连接的多个局部布线312。在这里，形成有四个局部布线312。以将局部布线312夹在中间的方式在X方向上排列形成有如所谓的鳍片晶体管的栅电极那样的多个伪栅电极310。伪栅电极310在Y方向上延伸。在伪栅电极310与P型鳍片311之间形成有伪栅极绝缘膜(未图示)。
在元件分离膜102上形成有在Y方向上延伸并与各N型鳍片321连接的多个局部布线322。在这里，形成有四个局部布线322。以将局部布线322夹在中间的方式在X方向上排列形成有如所谓的鳍片晶体管的栅电极那样的多个伪栅电极320。伪栅电极320在Y方向上延伸。在伪栅电极320与N型鳍片321之间形成有伪栅极绝缘膜(未图示)。
如图6所示，在N阱101N以及元件分离膜102的上方形成有绝缘膜151。局部布线312和局部布线322、以及伪栅电极310和伪栅电极320被埋入绝缘膜151。在绝缘膜151、局部布线312和局部布线322、以及伪栅电极310和伪栅电极320上形成有绝缘膜152，在绝缘膜152上形成有绝缘膜153。
在局部布线312与信号线93之间在绝缘膜103上形成有接触孔193，局部布线312通过接触孔193内的导体与信号线93连接。
在绝缘膜152形成有到达局部布线322的接触孔182。在绝缘膜153内形成有在X方向上延伸并通过接触孔182内的导体与局部布线322连接的电源布线82。例如，电源布线82与VDD焊盘32连接。
在第一实施方式中，二极管200包含信号线93作为埋入布线，二极管300包含信号线93作为埋入布线。像这样，根据第一实施方式，能够实现包含埋入布线的ESD保护电路。因此，适用于半导体装置的进一步微细化。
此外，也可以在二极管200内，代替电源布线81，在P阱101P形成与局部布线222连接的电源布线作为埋入布线。同样地，也可以在二极管300内，代替电源布线82，在N阱101N形成与局部布线322连接的电源布线作为埋入布线。在这些情况下，也可以在二极管200和二极管300内，代替信号线93，在绝缘膜153内形成与局部布线212连接的信号线以及与局部布线312连接的信号线。另外，也可以在二极管200和二极管300内，适当地变更各鳍片、伪栅电极、局部布线的配置数。
(第二实施方式)
接下来，对第二实施方式进行说明。第二实施方式主要在信号线以及电源布线的延伸方向这一点与第一实施方式不同。图7是表示第二实施方式中的二极管200的平面结构的示意图。图8是表示第二实施方式中的二极管300的平面结构的示意图。
如图7所示，在二极管200中，在P阱101P以及元件分离膜102形成有在Y方向上延伸的槽，在该槽内经由绝缘膜104(参照图4)形成有信号线93。在绝缘膜152(参照图4)形成有到达局部布线212的接触孔183。在绝缘膜153内形成有信号线83，该信号线83在X方向上延伸，并通过接触孔183内的导体与局部布线212连接。在信号线83与信号线93之间在绝缘膜152和绝缘膜151(参照图4)上形成接触孔2193，信号线83通过接触孔2193内的导体与信号线93连接。
另外，在二极管200中，在P阱101P以及元件分离膜102形成有在Y方向上延伸的其它槽，在该槽内经由绝缘膜104(参照图4)形成有电源布线91。在绝缘膜152(参照图4)形成有到达局部布线222的接触孔181。在绝缘膜153(参照图4)内形成有电源布线81，该电源布线81在X方向上延伸，并通过接触孔181内的导体与局部布线222连接。在电源布线81与电源布线91之间在绝缘膜152和绝缘膜151(参照图4)上形成有接触孔2191，电源布线81通过接触孔2191内的导体与电源布线91连接。此外，也可以在形成接触孔2191的位置形成局部布线、以及与局部布线、电源布线81和电源布线91连接的接触孔。
在第二实施方式中，在二极管200设置有两组包含四个N型鳍片211、四个局部布线212、四个接触孔183、五个伪栅电极210以及一个信号线83的组。另外，在二极管200设置有两组包含四个P型鳍片221、四个局部布线222、四个接触孔181、五个伪栅电极220以及一个电源布线81的组。
如图8所示，在二极管300中，在N阱101N以及元件分离膜102形成有在Y方向上延伸的槽，在该槽内经由绝缘膜104(参照图4)形成有信号线93。在绝缘膜152(参照图4)形成有到达局部布线312的接触孔183。在绝缘膜153内形成有信号线83，该信号线83在X方向上延伸，并通过接触孔183内的导体与局部布线312连接。在信号线83与信号线93之间在绝缘膜152和绝缘膜151(参照图4)上形成有接触孔2193，信号线83通过接触孔2193内的导体与信号线93连接。此外，也可以在形成接触孔2193的位置形成局部布线、以及与局部布线、信号线83和信号线93连接的接触孔。
另外，在二极管300中，在N阱101N以及元件分离膜102形成有在Y方向上延伸的其它槽，在该槽内经由绝缘膜104(参照图4)形成有电源布线92。在绝缘膜152(参照图4)形成有到达局部布线322的接触孔182。在绝缘膜153(参照图4)内形成有电源布线82，该电源布线82在X方向上延伸，并通过接触孔182内的导体与局部布线322连接。在电源布线82与电源布线92之间在绝缘膜152和绝缘膜151(参照图4)上形成有接触孔2192，电源布线82通过接触孔2192内的导体与电源布线92连接。此外，也可以在形成接触孔2192的位置形成局部布线、以及与局部布线、电源布线92和电源布线82连接的接触孔。
在第二实施方式中，在二极管300设置有两组包含四个P型鳍片311、四个局部布线312、四个接触孔183、五个伪栅电极310以及一个信号线83的组。另外，在二极管300设置有两组包含四个N型鳍片321、四个局部布线322、四个接触孔182、五个伪栅电极320以及一个电源布线82的组。
其它结构与第一实施方式相同。
在第二实施方式中，二极管200包含电源布线91和信号线93作为埋入布线，二极管300包含电源布线92和信号线93作为埋入布线。像这样，根据第二实施方式，能够实现包含埋入布线的ESD保护电路。因此，适用于半导体装置的进一步微细化。
进一步，由在Y方向上延伸的电源布线91和在X方向上延伸的多个电源布线81构成电源网络。由在Y方向上延伸的电源布线92和在X方向上延伸的多个电源布线82构成电源网络。由在Y方向上延伸的信号线93和在X方向上延伸的多个信号线83构成电源网络。因此，能够进一步使在各二极管中流动的电流均匀。另外，与构成电源网络的电源布线或信号线仅形成在鳍片上方的结构相比，能够进一步提高电流的均匀性。
此外，也可以在未连接不同的电位或信号的布线彼此的范围内，在基板101形成在Y方向上延伸的电源布线或信号线中的至少一部分、以及在X方向上延伸的电源布线或信号线中的至少一部分。另外，也可以在二极管200和二极管300内，适当地变更各鳍片、伪栅电极、局部布线以及这些部件的组的配置数。在其它实施方式、变形例中，也可以同样地进行这样的配置数的变更。
在其它实施方式、变形例中，电源布线或信号线中的至少一部分也可以以在Y方向上延伸的方式形成在基板101上。
(第三实施方式)
接下来，对第三实施方式进行说明。第三实施方式主要在二极管的规模这一点与第一实施方式不同。图9是表示第三实施方式中的二极管200和二极管300的平面结构的示意图。图10是表示第三实施方式中的二极管200与二极管300的中间的部分的剖视图。图10是相当于沿着图9中的Y13－Y23线的剖视图。
如图9所示，在第三实施方式中，二极管200和二极管300在X方向上排列配置。多个(在这里是三个)信号线93设置为被二极管200和二极管300共用。如图10所示，在二极管200与二极管300之间在绝缘膜103上形成有到达信号线93的接触孔193。在元件分离膜102上形成有通过接触孔193内的导体与信号线93连接的局部布线122。在绝缘膜152形成有到达局部布线122的接触孔183。在绝缘膜153内形成有信号线83，该信号线83在X方向上延伸，并通过接触孔183内的导体与局部布线122连接。
二极管200具有主部201和保护环部202，在俯视时，该保护环部202包围主部201。
在主部201，在Y方向上在相邻的两个信号线83之间，依次设置有四个N型鳍片211、四个P型鳍片221以及四个N型鳍片211。如上述那样，设置有三个信号线83。因此，主部201具有两组包含四个N型鳍片211、四个P型鳍片221以及四个N型鳍片211的组。而且，与第一实施方式相同，设置有局部布线212和局部布线222、伪栅电极210和伪栅电极220、接触孔193和接触孔181、以及电源布线81。
在保护环部202内，将多个P型鳍片221配置成环状。另外，保护环部202具有与P型鳍片221连接的局部布线222和与局部布线222连接的电源布线81。保护环部202内的电源布线81的一部分也可以与主部201内的电源布线81的一部分共用。
二极管300具有主部301和保护环部302，在俯视时，保护环部302包围主部301。
在主部301中，在Y方向上在相邻的两个信号线83之间依次设置有四个P型鳍片311、四个N型鳍片321以及四个P型鳍片311。如上述那样，设置有三个信号线83。因此，主部301具有两组包含四个P型鳍片311、四个N型鳍片321以及四个P型鳍片311的组。而且，与第一实施方式相同，设置有局部布线312和局部布线322、伪栅电极310和伪栅电极320、接触孔193和接触孔182、以及电源布线82。
在保护环部302内，将多个N型鳍片321配置成环状。另外，保护环部302具有与N型鳍片321连接的局部布线322和与局部布线322连接的电源布线82。保护环部302内的电源布线82的一部分也可以与主部301内的电源布线82的一部分共用。
在第三实施方式中，例如与局部布线122连接的信号线83与I/O焊盘33连接。而且，二极管200和二极管300包含与信号线83电连接的共用的信号线93，作为埋入布线。像这样，根据第三实施方式，能够实现包含埋入布线的ESD保护电路。另外，由于二极管200包含保护环部202，二极管300包含保护环部302，所以能够抑制电流从主部201和主部301泄漏到外部。
也可以与VSS焊盘31连接的电源布线或与VDD焊盘32连接的电源布线成为埋入布线。另外，也可以与VSS焊盘31连接的电源布线以及与VDD焊盘32连接的电源布线双方成为埋入布线。
(第三实施方式的第一变形例)
接下来，对第三实施方式的第一变形例进行说明。第一变形例主要在与信号线93并行地设置有信号线83这一点与第三实施方式不同。图11是表示第三实施方式的第一变形例中的二极管200和二极管300的平面结构的示意图。
如图11所示，在第一变形例中，在二极管200的主部201内，在绝缘膜152(参照图4)形成有到达局部布线212的接触孔183。在绝缘膜153内形成有信号线83，该信号线83在X方向上延伸，并通过接触孔183内的导体与局部布线212连接。
另外，在二极管300的主部301内，在绝缘膜152(参照图4)形成有到达局部布线312的接触孔183。在绝缘膜153内形成有信号线83，该信号线83在X方向上延伸，并通过接触孔183内的导体与局部布线312连接。
其它结构与第三实施方式相同。
通过第一变形例也能够得到与第三实施方式相同的效果。并且，在二极管200中，设置有与连接了信号线93的局部布线212连接的信号线83，在二极管300中，设置有与连接了信号线93的局部布线312连接的信号线83。因此，能够降低被输入到I/O焊盘33的信号传播的信号路径的电阻。
此外，二极管200内的信号线83与二极管300内的信号线83也可以在基板101的上方相互连接。
在与VSS焊盘31连接的电源布线的一部分成为埋入布线的情况下，为了降低电阻，也可以将与连接有该埋入布线的局部布线连接的电源布线设置在基板101的上方。同样地，在与VDD焊盘32连接的电源布线的一部分成为埋入布线的情况下，为了降低电阻，也可以将与连接有该埋入布线的局部布线连接的电源布线设置在基板101的上方。
(第三实施方式的第二变形例)
接下来，对第三实施方式的第二变形例进行说明。第二变形例主要在与信号线93并行地在上层设置有信号线这一点与第三实施方式不同。图12是表示第三实施方式的第二变形例中的二极管200和二极管300的平面结构的示意图。
如图12所示，在第二变形例中，例如在比绝缘膜153靠上层，将四个信号线84设置为被二极管200和二极管300共用。信号线84例如在X方向上延伸。信号线84与二极管200的主部201内的局部布线212和二极管300的主部301内的局部布线312连接。
其它结构与第三实施方式相同。
通过第二变形例也能够得到与第三实施方式相同的效果。并且，设置有信号线84，该信号线84在二极管200内与连接有信号线93的局部布线212连接，在二极管300内与连接有信号线93的局部布线312连接。因此，能够降低被输入到I/O焊盘33的信号传播的信号路径的电阻。
此外，二极管200内的信号线84与二极管300内的信号线84也可以在基板101的上方彼此分离。信号线84也可以形成在与电源布线81和电源布线82不同的层，也可以在与电源布线81和电源布线82相同的层形成为与电源布线81和电源布线82绝缘。
在其它实施方式、变形例中，也可以在局部布线连接埋入布线和设置在基板的上方的电源布线或信号线。
(第三实施方式的第三变形例)
接下来，对第三实施方式的第三变形例进行说明。第三变形例主要在鳍片数量这一点与第三实施方式不同。图13是表示第三实施方式的第三变形例中的二极管200和二极管300的平面结构的示意图。
如图13所示，在第三变形例中，二极管200的主部201具有两组包含两个N型鳍片211、四个P型鳍片221以及两个N型鳍片211的组。另外，在从二极管200和二极管300所共用的信号线93沿Y方向延伸的局部布线212的另一个端部的下方形成有信号线93。而且，该另一个端部通过形成于绝缘膜103(参照图4)的接触孔193内的导体与信号线93连接。
二极管300的主部301具有两组包含两个P型鳍片311、四个N型鳍片321以及两个P型鳍片311的组。另外，在从二极管200和二极管300所共用的信号线93沿Y方向延伸的局部布线312的另一个端部的下方形成有信号线93。而且，该另一个端部通过形成于绝缘膜103(参照图4)的接触孔193内的导体与信号线93连接。
其它结构与第三实施方式相同。
通过第三变形例也能够得到与第三实施方式相同的效果。并且，在二极管200内局部布线212与两个信号线93连接，在二极管300内局部布线312与两个信号线93连接。因此，能够降低被输入到I/O焊盘33的信号传播的信号路径的电阻。
如第三变形例那样，也可以配置于埋入布线(这里是信号线93)附近的相同导电型的多个鳍片的数量与配置在其旁边的不同导电型的鳍片的数量相互不同。例如，也可以前者比后者少。另外，也可以在鳍片数量较少的一侧设置埋入布线。
另外，也可以保护环部202或保护环部302内的鳍片的数量与主部201或主部301内的鳍片的数量对应。例如，保护环部202或保护环部302内的鳍片的数量也可以减少，以与主部201或主部301内的鳍片的数量较少的部分对应。在该情况下，缩小电路规模，容易使半导体装置微细化。
(第三实施方式的第四变形例)
接下来，对第三实施方式的第四变形例进行说明。第四变形例主要在保护环部202和保护环部302的外侧设置虚设布线这一点与第三实施方式不同。图14是表示第三实施方式的第四变形例中的二极管200和二极管300的平面结构的示意图。
如图14所示，在第四变形例中，在Y方向上在保护环部202和保护环部302的外侧，在基板101以及元件分离膜102(参照图4、图6)形成有在X方向上延伸的槽，在该槽内经由绝缘膜104(参照图4、图6)形成有伪布线94。例如，伪布线94的表面被绝缘膜103覆盖。例如，元件分离膜102的表面以及绝缘膜103的表面可以与基板101的表面为同一平面，也可以不为同一平面。例如，伪布线94处于电浮置的状态。
其它结构与第三实施方式相同。
通过第四变形例也能够得到与第三实施方式相同的效果。并且，在制造工序中，能够降低埋入布线的密度的偏差，难以产生尺寸变动。
此外，伪布线94也可以设置在保护环部202内以及保护环部302内。
在其它实施方式、变形例中，也可以设置伪布线94。
(第三实施方式的第五变形例)
接下来，对第三实施方式的第五变形例进行说明。第五变形例主要在多重地设置有保护环部这一点与第三实施方式不同。图15是表示第三实施方式的第五变形例中的二极管200和二极管300的概要的示意图。图16是放大地示出第三实施方式的第五变形例的主要部分的示意图。图16对应于图15中的双点划线所示的区域R1。
如图15所示，在第五变形例中，二极管200具有设置于P阱101P的主部201和保护环部202、以及设置于保护环部202周围的N阱102N的保护环部203。另外，二极管300具有设置于N阱101N的主部301和保护环部302、以及设置于保护环部302周围的P阱102P的保护环部303。
如图16所示，在保护环部203内，将多个N型鳍片211排列配置成环状。另外，保护环部203具有与N型鳍片211连接的局部布线212以及与局部布线212连接的电源布线82。在保护环部303内将多个P型鳍片311排列配置成环状。另外，保护环部303具有与P型鳍片311连接的局部布线312以及与局部布线312连接的电源布线81。
其它结构与第三实施方式相同。
通过第五变形例也能够得到与第三实施方式相同的效果。并且，由于设置有保护环部203和保护环部303，所以能够进一步抑制电流从主部201和主部301泄漏到外部。保护环部也可以形成三重以上。
也可以在保护环部202与保护环部203之间设置第四变形例的伪布线94。另外，也可以在保护环部203的外侧设置其它伪布线94。同样地，也可以在保护环部302与保护环部303之间设置伪布线94。另外，也可以在保护环部303的外侧设置其它伪布线94。
在其它实施方式、变形例中，也可以多重地设置保护环部，也可以在多重的保护环部之间、外侧设置伪布线94。
(第四实施方式)
接下来，对第四实施方式进行说明。第四实施方式主要在电源布线为埋入布线这一点与第三实施方式不同。图17是表示第四实施方式中的二极管200和二极管300的平面结构的示意图。图18是表示第四实施方式中的二极管200的剖视图。图19是表示第四实施方式中的二极管300的剖视图。图18相当于沿着图17中的Y14－Y24线的剖视图。图19相当于沿着图17中的Y15－Y25线的剖视图。
如图17～图19所示，在第四实施方式中，六个信号线83设置为被二极管200和二极管300共用。信号线83通过接触孔183内的导体与主部201内的局部布线212和主部301内的局部布线312连接。
如图17以及图18所示，在二极管200中，在Y方向上，在六个信号线83中从一侧起第一个信号线83与第二个信号线83之间、第三个信号线83与第四个信号线83之间、以及第五个信号线83与第六个信号线83之间设置有电源布线81。电源布线81通过接触孔181内的导体与局部布线222连接。在Y方向上，在六个信号线83中从一侧起第二个信号线83与第三个信号线83之间、第四个信号线83与第五个信号线83之间设置有电源布线91。电源布线91经由绝缘膜104(参照图4)形成在形成于P阱101P以及元件分离膜102的槽内。在保护环部202内，局部布线222通过形成于绝缘膜103的接触孔191内的导体与电源布线91连接。
在Y方向上，六个信号线83中从一侧起第二个至第五个信号线83的与二极管300相反侧的端部位于主部201内，在第二个至第五个信号线83的保护环部202内的延长线上设置有电源布线81。该电源布线81与电源布线91连接。
如图17以及图19所示，在二极管300中，在Y方向上，在六个信号线83中从一侧起第一个信号线83与第二个信号线83之间、第三个信号线83与第四个信号线83之间、以及第五个信号线83与第六个信号线83之间设置有电源布线82。电源布线82通过接触孔182内的导体与局部布线322连接。在Y方向上，在六个信号线83中从一侧起第二个信号线83与第三个信号线83之间、第四个信号线83与第五个信号线83之间设置有电源布线92。电源布线92经由绝缘膜104(参照图4)形成在形成于N阱101N以及元件分离膜102的槽内。在保护环部302内，局部布线322通过形成于绝缘膜103的接触孔192内的导体与电源布线92连接。
在Y方向上，六个信号线83中从一侧起第二个至第五个信号线83的与二极管200相反侧的端部位于主部301内，在第二个至第五个信号线83的保护环部302内的延长线上设置有电源布线82。该电源布线82与电源布线92连接。
在第四实施方式中，二极管200包含电源布线91作为埋入布线，二极管300包含电源布线92作为埋入布线。像这样，根据第四实施方式，能够实现包含埋入布线的ESD保护电路。
另外，电源布线91形成在P阱101P中，对电源布线91以及P阱101P双方供给VSS的电源电位。因此，能够降低电源布线91与P阱101P之间的寄生电容。同样地，电源布线92形成在N阱101N中，对电源布线92以及N阱101N双方供给VDD的电源电位。因此，能够降低电源布线92与N阱101N之间的寄生电容。
在第四实施方式中，例如对设置在保护环部202上方的电源布线81供给VSS的电源电位。而且，如图17中的箭头所示，能够经由电源布线91对保护环部202的一部分供给VSS的电源电位。因此，能够减少为了对保护环部202供给电源电位而设置在P型鳍片221上方的布线。同样地，能够经由电源布线92对保护环部302的一部分供给VDD的电源电位。因此，能够减少为了对保护环部302供给电源电位而设置在N型鳍片321的上方的布线。因此，能够提高布线层的布局的自由度。例如，如本实施方式那样，能够将信号线83配置为由二极管200和二极管300共用。也可以将这样的结构应用于其它实施方式、变形例。
另外，在保护环部202的一部分中，在相邻的四个P型鳍片221的组之间共享局部布线222。因此，如图17中的箭头所示，能够将从电源布线81供给至局部布线222的VSS的电源电位施加给两个组。因此，即使P型鳍片221与信号线83在厚度方向重叠，也能够对该P型鳍片221供给VSS的电源电位。同样地，在保护环部302的一部分中，在相邻的四个N型鳍片321的组之间共享局部布线322。因此，如图17中的箭头所示，能够将从电源布线82供给至局部布线322的VDD的电源电位施加给两个组。因此，即使N型鳍片321和信号线83在厚度方向重叠，也能够对该N型鳍片321供给VDD的电源电位。也可以将这样的结构应用于其它实施方式、变形例。
(第四实施方式的第一变形例)
接下来，对第四实施方式的第一变形例进行说明。第一变形例主要在用于对电源布线供给电源电位的结构这一点与第四实施方式不同。图20是表示第四实施方式的第一变形例中的二极管200和二极管300的平面结构的示意图。
如图20所示，在第一变形例中，在二极管200内，在Y方向上，六个信号线83中从一侧起第二个至第五个信号线83的与二极管300相反侧的端部位于保护环部202内。设置于保护环部202的外侧的局部布线123通过接触孔191内的导体与电源布线91连接。另外，电源布线81通过接触孔181内的导体与局部布线123连接。
另外，在二极管300内，在Y方向上，六个信号线83中从一侧起第二个至第五个信号线83的与二极管200相反侧的端部位于保护环部302内。设置于保护环部302的外侧的局部布线124通过接触孔192内的导体与电源布线92连接。另外，电源布线82通过接触孔182内的导体与局部布线124连接。
其它结构与第四实施方式相同。
在第四实施方式中，例如与局部布线123连接的电源布线81连接到VSS焊盘31，与局部布线124连接的电源布线82连接到VDD焊盘32。而且，与第四实施方式相同，对主部201和主部301、以及保护环部202和保护环部302供给电源电位VSS或VDD。
通过第一变形例也能够得到与第四实施方式相同的效果。
在其它实施方式、变形例中，如第一变形例那样，也可以从保护环部202和保护环部302的外侧供给电源电位。
(第四实施方式的第二变形例)
接下来，对第四实施方式的第二变形例进行说明。第二变形例主要在用于对电源布线供给电源电位的结构这一点与第四实施方式不同。图21是表示第四实施方式的第二变形例中的针对电源布线91的电源电位的供给部的示意图。图22是表示第四实施方式的第二变形例中的针对电源布线91的电源电位的供给部的剖视图。图22是相当于沿着图21中的Y16－Y26线的剖视图。
如图21以及图22所示，在第二变形例中，在二极管200的保护环部202的外侧，在绝缘膜151和绝缘膜103形成有到达电源布线91的接触孔191A。在接触孔191A内形成有导电插塞91A。而且，电源布线81通过接触孔181内的导体与导电插塞91A连接。
对于二极管300也同样地构成。换句话说，虽然省略图示，但在保护环部302的外侧，在绝缘膜151和绝缘膜103形成有到达电源布线92的接触孔，在该接触孔内形成有导电插塞。而且，电源布线82通过接触孔182内的导体与导电插塞连接。
其它结构与第四实施方式相同。
通过第二变形例也能够得到与第四实施方式的第一变形例相同的效果。
(第四实施方式的第三变形例)
接下来，对第四实施方式的第三变形例进行说明。第三变形例主要在用于对电源布线供给电源电位的结构这一点与第四实施方式不同。图23是表示第四实施方式的第三变形例中的针对电源布线91的电源电位的供给部的示意图。图24是表示第四实施方式的第三变形例中的针对电源布线91的电源电位的供给部的剖视图。图24是相当于沿着图23中的X11－X21线的剖视图。
如图23以及图24所示，第三变形例具有第一半导体芯片510和第二半导体芯片520。
第一半导体芯片510除了下述的点之外，具备与第四实施方式的第二变形例相同的结构。在第一半导体芯片510中，在保护环部202的外侧，在基板101形成从背面到达电源布线91的导通孔511，在导通孔511内埋入有通孔512。另外，在保护环部202的外侧，电源布线91被绝缘膜103、绝缘膜151～153覆盖。第一半导体芯片510除了这些点之外，具备与第四实施方式的第二变形例相同的结构。
第二半导体芯片520具有绝缘膜521和设置在绝缘膜521的表面的电源布线522。对电源布线522供给VSS的电源电位。绝缘膜521例如形成在基板(未图示)的上方。
对于二极管300也同样地构成。换句话说，虽然省略图示，但在保护环部302的外侧，在基板101形成从背面到达电源布线92的导通孔，在导通孔内埋入有通孔。
另外，第二半导体芯片520在绝缘膜521的表面具有供给VDD的电源电位的电源布线。
而且，以在二极管200中，电源布线522与通孔512连接，且在二极管300中，供给VDD的电源电位的电源布线与通孔连接的方式，将第一半导体芯片510与第二半导体芯片520相互贴合。
在第三变形例中，能够从第二半导体芯片520的电源布线522经由通孔512对二极管200的电源布线91供给VSS的电源电位。同样地，能够从第二半导体芯片520的电源布线经由通孔对二极管300的电源布线92供给VDD的电源电位。
通过第三变形例也能够得到与第四实施方式相同的效果。并且，能够减少设置于第一半导体芯片510的二极管200内的电源布线81以及二极管300内的电源布线82，所以能够提高布线层的布局的自由度。
在其它实施方式、变形例中，也可以使用第二半导体芯片520进行电源布线、信号线的迂回。例如，在第一半导体芯片510包含信号线93作为埋入布线的结构中，第二半导体芯片520能够在绝缘膜521的表面具有信号线。
另外，也可以通孔512等通孔的连接目的地不为埋入布线，而是形成于绝缘膜153等的布线。例如，也可以与保护环部202内的电源布线81连接，也可以与保护环部302内的电源布线82连接。
(第五实施方式)
接下来，对第五实施方式进行说明。第五实施方式主要在鳍片的配置结构这一点与第一实施方式不同。
首先，对第五实施方式中的二极管200的结构进行说明。图25是表示第五实施方式中的二极管200的平面结构的示意图。图26以及图27是表示第五实施方式中的二极管200的剖视图。图26是相当于沿着图25中的Y17－Y27线的剖视图。图27是相当于沿着图25中的Y18－Y28线的剖视图。
如图25至图27所示，与第一实施方式相同，形成有在X方向上延伸的信号线93。在从元件分离膜102露出的P阱101P上，每多个鳍片280在Y方向上形成在信号线93的两侧，其中，鳍片280在X方向上延伸，并竖立在Z方向上。在这里，每四个鳍片280形成在信号线93的两侧。各鳍片280具有交替地配置的各多个(在这里是各两个)N型区域261和P型区域271。各鳍片280的N型区域261在Y方向上排列，各鳍片280的P型区域271在Y方向上排列。
在元件分离膜102上形成有在Y方向上延伸并与各N型区域261连接的多个局部布线232。在这里，形成两个局部布线232。在元件分离膜102上形成有在Y方向上延伸并与各P型区域271连接的多个局部布线242。在这里，形成有两个局部布线242。以将局部布线232或局部布线242在中间夹着的方式在X方向上排列形成有如所谓的鳍片晶体管的栅电极那样的多个伪栅电极230。伪栅电极230在Y方向上延伸。在伪栅电极230与鳍片280之间形成有伪栅极绝缘膜(未图示)。
如图25以及图26所示，在局部布线232与信号线93之间在绝缘膜103上形成有接触孔193，局部布线232通过接触孔193内的导体与信号线93连接。
如图25以及图27所示，在绝缘膜152形成有到达局部布线242的接触孔181。在绝缘膜153内形成有电源布线81，该电源布线81在X方向上延伸，并通过接触孔181内的导体与局部布线242连接。例如，电源布线81与VSS焊盘31连接。
接下来，对第五实施方式中的二极管300的结构进行说明。图28是表示第五实施方式中的二极管300的平面结构的示意图。图29以及图30是表示第五实施方式中的二极管300的剖视图。图29是相当于沿着图28中的Y19－Y29线的剖视图。图30是相当于沿着图28中的Y20－Y30线的剖视图。
如图28至图30所示，与第一实施方式相同，形成有在X方向上延伸的信号线93。在从元件分离膜102露出的N阱101N上，每多个鳍片380在Y方向上形成在信号线93的两侧，其中，鳍片380在X方向上延伸，并竖立在Z方向上。在这里，每四个鳍片380形成在信号线93的两侧。各鳍片380具有交替地配置的各多个(在这里是两个)P型区域361和N型区域371。各鳍片380的P型区域361在Y方向上排列，各鳍片380的N型区域371在Y方向上排列。
在元件分离膜102上形成有在Y方向上延伸并与各P型区域361连接的多个局部布线332。在这里，形成有两个局部布线332。在元件分离膜102上形成有在Y方向上延伸并与各N型区域371连接的多个局部布线342。在这里，形成有两个局部布线342。以将局部布线332或局部布线342在中间夹着的方式在X方向上排列形成有如所谓的鳍片晶体管的栅电极那样的多个伪栅电极330。伪栅电极330在Y方向上延伸。在伪栅电极330与鳍片380之间形成有伪栅极绝缘膜(未图示)。
如图28以及图29所示，在局部布线332与信号线93之间在绝缘膜103上形成有接触孔193，局部布线332通过接触孔193内的导体与信号线93连接。
如图28以及图30所示，在绝缘膜152形成有到达局部布线342的接触孔182。在绝缘膜153内形成有电源布线82，该电源布线82在X方向上延伸，并通过接触孔182内的导体与局部布线342连接。例如，电源布线82与VDD焊盘32连接。
在第五实施方式中，二极管200包含信号线93作为埋入布线，二极管300包含信号线93作为埋入布线。像这样，根据第五实施方式，能够实现包含埋入布线的ESD保护电路。因此，适用于半导体装置的进一步微细化。
此外，也可以在二极管200内，代替电源布线81，在P阱101P形成与局部布线242连接的电源布线作为埋入布线。同样地，也可以在二极管300内，代替电源布线82，在N阱101N形成与局部布线342连接的电源布线作为埋入布线。在这些情况下，也可以在二极管200和二极管300内，代替信号线93，在绝缘膜153内形成与局部布线232连接的信号线以及与局部布线332连接的信号线。
(第六实施方式)
接下来，对第六实施方式进行说明。第六实施方式主要在二极管的规模这一点与第五实施方式不同。图31是表示第六实施方式中的二极管200和二极管300的平面结构的示意图。
如图31所示，在第六实施方式中，在X方向上排列配置二极管200和二极管300。三个信号线93被设置为由二极管200和二极管300共用。
在二极管200的主部201，在Y方向相邻的两个信号线93之间设置有在X方向上延伸的电源布线91。在Y方向上以将信号线93或电源布线91夹在中间的方式设置有各多个鳍片280。与第五实施方式相同，各鳍片280具有交替地配置的各多个N型区域261和P型区域271。与第五实施方式相同，在元件分离膜102上形成有与N型区域261连接的局部布线232、以及与P型区域271连接的多个局部布线242。局部布线232通过接触孔193内的导体与信号线93连接。换句话说，信号线93经由局部布线232与N型区域261连接。局部布线242通过接触孔191内的导体与电源布线91连接。换句话说，电源布线91经由局部布线242与P型区域271连接。
并且，在绝缘膜153(参照图26、图27)内形成有通过接触孔181内的导体与局部布线242连接的电源布线81、以及通过接触孔183内的导体与局部布线232连接的信号线83。
在二极管300的主部301，在Y方向相邻的两个信号线93之间设置有在X方向上延伸的电源布线92。在Y方向上以将信号线93或电源布线92夹在中间的方式设置有各多个鳍片380。与第五实施方式相同，各鳍片380具有交替地配置的各多个P型区域361和N型区域371。与第五实施方式相同，在元件分离膜102上形成有与P型区域361连接的局部布线332和与N型区域371连接的多个局部布线342。局部布线332通过接触孔193内的导体与信号线93连接。换句话说，信号线93经由局部布线332与P型区域361连接。局部布线342通过接触孔191内的导体与电源布线91连接。换句话说，电源布线91经由局部布线342与N型区域371连接。
并且，在绝缘膜153(参照图26、图27)内形成有通过接触孔182内的导体与局部布线342连接的电源布线82、以及通过接触孔183内的导体与局部布线332连接的信号线83。
在第六实施方式中，二极管200包含电源布线91和信号线93作为埋入布线，二极管300包含电源布线92和信号线93作为埋入布线。像这样，根据第六实施方式，能够实现包含埋入布线的ESD保护电路。因此，适用于半导体装置的进一步微细化。另外，根据第六实施方式，由于设置有埋入布线，所以能够使电流容易地流过二极管200和二极管300。
并且，与第三实施方式相同，能够降低电源布线91与P阱101P之间的寄生电容，能够降低电源布线92与N阱101N之间的寄生电容。
此外，也可以无需在排列在Y方向的四个鳍片组之间的所有位置设置埋入布线，而在一部分设置埋入布线。另外，在二极管200中，也可以仅设置信号线93或电源布线91中的任意一个作为埋入布线，在二极管300中，也可以仅设置信号线93或电源布线92中的任意一个作为埋入布线。
例如，埋入布线(电源布线91、电源布线92、信号线93、伪布线94)的材料能够使用钌(Ru)、或钴(Co)、或钨(W)等。例如，设置在鳍片上方的布线(电源布线81、电源布线82、信号线83、信号线84)的材料能够使用铜(Cu)、或钌(Ru)、或钴(Co)等。在使用铜或钴的情况下，优选形成导电性的基底膜(阻挡金属膜)，例如钽(Ta)膜或氮化钽(TaN)膜，但在使用钌的情况下，也可以不形成基底膜。
例如，局部布线的材料能够使用铜(Cu)、或钌(Ru)、或钴(Co)、或钨(W)等。在使用铜、或钴、或钨的情况下，优选形成导电性的基底膜(阻挡金属膜)，例如钛(Ti)膜或氮化钛(TiN)膜，但在使用钌的情况下，也可以不形成基底膜。例如，接触孔内的导体(通孔)例如能够使用与局部布线的材料相同的材料、或与设置在鳍片上方的布线的材料相同的材料。
例如，基板能够使用硅(Si)等半导体。例如，鳍片能够通过对基板进行图案化来形成。也可以在鳍片的与局部布线接触的部分设置镍(Ni)或钴(Co)等高熔点金属的硅化物。
例如，伪栅电极能够使用钛(Ti)、氮化钛(TiN)、多晶硅(Poly Si)等导电材料。例如，伪栅极绝缘膜能够使用氧化铪、氧化铝、铪和铝的氧化物等高电介质材料。
例如，设置在鳍片上方的布线(电源布线81、电源布线82、信号线83、信号线84)与配置在上述布线下部的接触孔一起通过双镶嵌法形成。另外，设置在鳍片上方的布线也可以与配置在上述布线下部的接触孔独立地利用单镶嵌法形成。
以上，基于各实施方式进行了本发明的说明，但本发明并不限定于上述实施方式所示的要件。对于这些点，能够在不损害本发明主旨的范围内进行变更，能够根据其应用方式适当地决定。
附图标记说明
1…半导体装置，10…内部电路区域，20…I/O单元区域，31…VSS焊盘，32…VDD焊盘，33…I/O焊盘，81、82、91、92、522…电源布线，83、84、93…信号线，94…伪布线，200、300…二极管，201、301…主部，202、203、302、303…保护环部，211、321…N型鳍片，221、311…P型鳍片，280、380…鳍片，261、371…N型区域，271、361…P型区域，400…ESD保护电路。

Claims (15)

1.一种半导体装置，其特征在于，具有：
基板；
电路区域，具备电源布线、接地布线和信号线；以及
第一二极管，连接在上述信号线与第一布线之间，
上述第一布线是上述电源布线或上述接地布线中的一方，
上述第一二极管具有：
第一导电型的第一杂质区域，与上述信号线电连接；以及
第二导电型的第二杂质区域，上述第二导电型与上述第一导电型不同，上述第二杂质区域与上述第一布线电连接，
上述信号线、或者上述第一布线、或者上述信号线和上述第一布线两者形成于上述基板。
2.根据权利要求1所述的半导体装置，其特征在于，
具有第二二极管，上述第二二极管连接在上述信号线与第二布线之间，
上述第二布线是上述电源布线或上述接地布线中的另一方，
上述第二二极管具有：
上述第二导电型的第三杂质区域，与上述信号线电连接；以及
上述第一导电型的第四杂质区域，与上述第二布线电连接，
上述信号线、或者上述第二布线、或者上述信号线和上述第二布线两者形成于上述基板。
3.根据权利要求2所述的半导体装置，其特征在于，
上述信号线形成于上述基板，
上述信号线的与上述第一杂质区域连接的部分和上述信号线的与上述第三杂质区域连接的部分相互连接。
4.根据权利要求2或3所述的半导体装置，其特征在于，
上述第一布线和上述第二布线形成于上述基板。
5.根据权利要求2～4中任一项所述的半导体装置，其特征在于，
上述第一二极管具有形成于上述基板的上述第一导电型的第五杂质区域，
上述第二二极管具有形成于上述基板的上述第二导电型的第六杂质区域，
上述第一杂质区域和上述第二杂质区域在上述第五杂质区域上相互分开配置，
上述第三杂质区域和上述第四杂质区域在上述第六杂质区域上相互分开配置。
6.根据权利要求2～4中任一项所述的半导体装置，其特征在于，
上述第一杂质区域和上述第二杂质区域在上述基板上相互相邻配置，
上述第三杂质区域和上述第四杂质区域在上述基板上相互相邻配置。
7.根据权利要求5或6所述的半导体装置，其特征在于，
在俯视时，形成于上述基板的上述信号线或者上述第一布线或者上述信号线和上述第一布线两者在与上述第一杂质区域和上述第二杂质区域排列的方向不同的方向上延伸，
在俯视时，形成于上述基板的上述信号线或者上述第二布线或者上述信号线和上述第二布线两者在与上述第三杂质区域和上述第四杂质区域排列的方向不同的方向上延伸。
8.根据权利要求5或6所述的半导体装置，其特征在于，
在俯视时，形成于上述基板的上述信号线或者上述第一布线或者上述信号线和上述第一布线两者在与上述第一杂质区域和上述第二杂质区域排列的方向平行的方向上延伸，
在俯视时，形成于上述基板的上述信号线或者上述第二布线或者上述信号线和上述第二布线两者在与上述第三杂质区域和上述第四杂质区域排列的方向平行的方向上延伸。
9.根据权利要求2～8中任一项所述的半导体装置，其特征在于，
上述第一杂质区域、上述第二杂质区域、上述第三杂质区域以及上述第四杂质区域形成于形成在上述基板上的多个鳍片中的任意一个鳍片。
10.根据权利要求9所述的半导体装置，其特征在于，
上述多个鳍片中与形成于上述基板的上述信号线或者上述第一布线或者上述信号线和上述第一布线两者连接的第一鳍片的数量少于与上述第一鳍片相邻的第二鳍片的数量，
上述多个鳍片中与形成于上述基板的上述信号线或者上述第二布线或者上述信号线和上述第二布线两者连接的第三鳍片的数量少于与上述第三鳍片相邻的第四鳍片的数量。
11.根据权利要求2～10中任一项所述的半导体装置，其特征在于，具有：
第一保护环部，在俯视时，包围上述第一二极管；以及
第二保护环部，在俯视时，包围上述第二二极管。
12.根据权利要求11所述的半导体装置，其特征在于，
从上述第一保护环部的上方对形成于上述基板的上述第一布线供给电源电位，
从上述第二保护环部的上方对形成于上述基板的上述第二布线供给电源电位。
13.根据权利要求11所述的半导体装置，其特征在于，
在俯视时从上述第一保护环部的外侧对形成于上述基板的上述第一布线供给电源电位，
在俯视时从上述第二保护环部的外侧对形成于上述基板的上述第二布线供给电源电位。
14.根据权利要求2～11中任一项所述的半导体装置，其特征在于，
从上述基板的背面对形成于上述基板的上述第一布线供给电源电位，
从上述基板的背面对形成于上述基板的上述第二布线供给电源电位。
15.根据权利要求2～14中任一项所述的半导体装置，其特征在于，
具有伪布线，上述伪布线形成于上述基板，上述伪布线与形成于上述基板的上述信号线或者上述第一布线或者上述信号线和上述第一布线两者、以及形成于上述基板的上述信号线或者上述第二布线或者上述信号线和上述第二布线两者绝缘。
CN201980096522.7A 2019-05-23 2019-05-23 半导体装置 Pending CN113841228A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/020469 WO2020235082A1 (ja) 2019-05-23 2019-05-23 半導体装置

Publications (1)

Publication Number Publication Date
CN113841228A true CN113841228A (zh) 2021-12-24

Family

ID=73458144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980096522.7A Pending CN113841228A (zh) 2019-05-23 2019-05-23 半导体装置

Country Status (4)

Country Link
US (1) US11967593B2 (zh)
JP (1) JP7268728B2 (zh)
CN (1) CN113841228A (zh)
WO (1) WO2020235082A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255256A1 (ja) * 2019-06-18 2020-12-24 株式会社ソシオネクスト 半導体装置
US20220336355A1 (en) * 2021-04-19 2022-10-20 Samsung Electronics Co., Ltd. Thermal budget enhanced buried power rail and method of manufacturing the same
WO2023167083A1 (ja) * 2022-03-02 2023-09-07 株式会社ソシオネクスト 半導体集積回路装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093609A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体集積回路
CN102290415A (zh) * 2010-06-17 2011-12-21 安森美半导体贸易公司 半导体装置及其制造方法
JP2012049444A (ja) * 2010-08-30 2012-03-08 Elpida Memory Inc 保護回路および半導体装置
JP2014165358A (ja) * 2013-02-26 2014-09-08 Panasonic Corp 半導体装置及びその製造方法
US20140252476A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Rotated STI Diode on FinFET Technology
JP2015012225A (ja) * 2013-07-01 2015-01-19 セイコーエプソン株式会社 半導体装置及び電子機器
JP2016032043A (ja) * 2014-07-29 2016-03-07 ソニー株式会社 半導体装置、半導体ウエハ、および半導体装置の評価方法
CN107408533A (zh) * 2015-06-19 2017-11-28 瑞萨电子株式会社 半导体器件
US20180337231A1 (en) * 2017-05-22 2018-11-22 Socionext, Inc. Semiconductor device
US20180342575A1 (en) * 2017-05-25 2018-11-29 Socionext, Inc. Semiconductor device
CN109219874A (zh) * 2016-06-10 2019-01-15 株式会社索思未来 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727220B2 (ja) * 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6788507B2 (en) * 2002-03-17 2004-09-07 United Microelectronics Corp. Electrostatic discharge protection circuit
JP2009146977A (ja) * 2007-12-12 2009-07-02 Toyota Motor Corp 半導体装置
JP4957686B2 (ja) * 2008-09-04 2012-06-20 富士電機株式会社 半導体装置
JP2014225483A (ja) 2011-09-16 2014-12-04 パナソニック株式会社 半導体集積回路装置
JP2015103605A (ja) * 2013-11-22 2015-06-04 株式会社メガチップス Ｅｓｄ保護回路
US9570395B1 (en) 2015-11-17 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device having buried power rail
EP3229270A1 (en) 2016-04-06 2017-10-11 IMEC vzw Integrated circuit power distribution network
EP3343614A3 (en) 2016-12-29 2018-10-31 IMEC vzw Standard cell for vertical transistors
US10475692B2 (en) * 2017-04-07 2019-11-12 Globalfoundries Inc. Self aligned buried power rail
US10586765B2 (en) 2017-06-22 2020-03-10 Tokyo Electron Limited Buried power rails

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093609A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体集積回路
CN102290415A (zh) * 2010-06-17 2011-12-21 安森美半导体贸易公司 半导体装置及其制造方法
JP2012049444A (ja) * 2010-08-30 2012-03-08 Elpida Memory Inc 保護回路および半導体装置
JP2014165358A (ja) * 2013-02-26 2014-09-08 Panasonic Corp 半導体装置及びその製造方法
US20140252476A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Rotated STI Diode on FinFET Technology
JP2015012225A (ja) * 2013-07-01 2015-01-19 セイコーエプソン株式会社 半導体装置及び電子機器
JP2016032043A (ja) * 2014-07-29 2016-03-07 ソニー株式会社 半導体装置、半導体ウエハ、および半導体装置の評価方法
CN107408533A (zh) * 2015-06-19 2017-11-28 瑞萨电子株式会社 半导体器件
CN109219874A (zh) * 2016-06-10 2019-01-15 株式会社索思未来 半导体装置
US20180337231A1 (en) * 2017-05-22 2018-11-22 Socionext, Inc. Semiconductor device
US20180342575A1 (en) * 2017-05-25 2018-11-29 Socionext, Inc. Semiconductor device

Also Published As

Publication number Publication date
US20220077141A1 (en) 2022-03-10
US11967593B2 (en) 2024-04-23
WO2020235082A1 (ja) 2020-11-26
JP7268728B2 (ja) 2023-05-08
JPWO2020235082A1 (zh) 2020-11-26

Similar Documents

Publication Publication Date Title
US9515019B2 (en) Semiconductor device
US8067789B2 (en) Semiconductor integrated circuit device
US11967593B2 (en) Semiconductor device
US20220077138A1 (en) Semiconductor device
CN108962886B (zh) 半导体装置
CN108933129B (zh) 半导体装置
TWI441314B (zh) Semiconductor device
US7595561B2 (en) Semiconductor device including multiple rows of peripheral circuit units
US6856022B2 (en) Semiconductor device
US20170250197A1 (en) Layout structure for semiconductor integrated circuit
US20220077137A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination