CN113823629B - 具有防护柱的半导体存储装置及其制造方法 - Google Patents

具有防护柱的半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN113823629B
CN113823629B CN202010559208.2A CN202010559208A CN113823629B CN 113823629 B CN113823629 B CN 113823629B CN 202010559208 A CN202010559208 A CN 202010559208A CN 113823629 B CN113823629 B CN 113823629B
Authority
CN
China
Prior art keywords
bit line
substrate
guard
contacts
line structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010559208.2A
Other languages
English (en)
Other versions
CN113823629A (zh
Inventor
林昶鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202010559208.2A priority Critical patent/CN113823629B/zh
Publication of CN113823629A publication Critical patent/CN113823629A/zh
Application granted granted Critical
Publication of CN113823629B publication Critical patent/CN113823629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

本发明提供一种具有防护柱的半导体存储装置及其制造方法。半导体存储装置包括衬底、多个位线结构、多个触点、多个防护柱以及多个电容器。所述衬底具有存储区以及围绕所述存储区的周边区。所述多个位线结构彼此平行地设置于所述存储区中的所述衬底上。所述多个触点设置于相邻的所述位线结构之间，且与所述衬底电连接。所述多个防护柱设置于所述衬底上且位于所述存储区与所述周边区的交界处的相邻的所述位线结构之间。所述多个电容器设置于所述多个触点上而与所述多个触点电连接。

Description

具有防护柱的半导体存储装置及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法，尤其涉及一种具有防护柱的半导体存储装置及其制造方法。
背景技术
在目前的半导体存储装置(例如动态随机存取存储器(dynamic random accessmemory，DRAM))的工艺中，在衬底上形成多个平行排列的位线结构之后，会于相邻的位线结构之间形成与衬底的有源区电连接的触点，且此触点会与后续所形成的电容器电连接。
在形成触点的过程中，通常会先在相邻的位线结构之间界定出欲形成触点的位置，然后进行湿蚀刻工艺来移除所述位置处的介电层(通常为氧化物层)以形成触点开孔，之后再于触点开孔中形成导电层。在进行上述湿蚀刻工艺期间，为避免周边区中的介电层被移除，会于周边区中的介电层上形成光刻胶层来对其进行保护。然而，当湿蚀刻工艺的时间过长时，存储区与周边区的交界处的介电层(甚至周边区中的介电层)仍会被部分移除而对后续工艺造成影响。此外，若为了避免上述问题而使得上述光刻胶层覆盖至存储区与周边区的交界处(甚至覆盖部分存储区)，则可能造成欲形成触点开孔处的介电层无法被完全移除，因而无法形成触点。
发明内容
本发明是针对一种具有防护柱的半导体存储装置及其制造方法，其中多个防护柱设置于存储区与周边区的交界处的相邻的具有导电材料的堆叠结构(例如位线结构)之间。
根据本发明的实施例，具有防护柱的半导体存储装置包括衬底、多个位线结构、多个触点、多个防护柱以及多个电容器。所述衬底具有存储区以及围绕所述存储区的周边区。所述多个位线结构彼此平行地设置于所述存储区中的所述衬底上。所述多个触点设置于相邻的所述位线结构之间，且与所述衬底电连接。所述多个防护柱设置于所述衬底上且位于所述存储区与所述周边区的交界处的相邻的所述位线结构之间。所述多个电容器设置于所述多个触点上而与所述多个触点电连接。
根据本发明的实施例，具有防护柱的半导体存储装置的制造方法包括以下步骤：提供衬底，其中所述衬底具有存储区以及围绕所述存储区的周边区；于所述衬底上形成多个位线结构，其中所述多个位线结构彼此平行地设置于所述存储区中的所述衬底上；于所述存储区以及所述周边区中的所述衬底上形成介电层；在所述存储区中，于相邻的所述位线结构之间的所述介电层中形成多个绝缘柱；在所述存储区与所述周边区的交界处，于相邻的所述位线结构之间的所述介电层中形成多个防护柱；形成第一图案化掩模层，其中所述第一图案化掩模层至少覆盖所述周边区中的所述介电层；进行湿蚀刻工艺，移除所述存储区中的所述介电层，以于相邻的所述多个位线结构之间形成多个触点开孔；于所述多个触点开孔中形成导电层而形成多个触点；以及于所述多个触点上形成与所述多个触点电连接的多个电容器。
基于上述，在形成本发明的半导体存储装置的过程中，在存储区与周边区的交界处，将防护柱形成于相邻的位线结构之间，因此可使用湿蚀刻工艺来快速且彻底地移除存储区中的介电层而形成触点开孔，且同时可避免周边区中的介电层受到蚀刻而影响到后续的工艺。
附图说明
图1A至图1H为依照本发明实施例的半导体存储装置的制造流程上视示意图；
图2A至图2H为沿图1A至图1H中的A-A剖线所图示的制造流程剖面示意图；
图3A至图3H为沿图1A至图1H中的B-B剖线所图示的制造流程剖面示意图；
图4A至图4H为沿图1A至图1H中的C-C剖线所图示的制造流程剖面示意图；
图5为沿图1H中的D-D剖线所图示的半导体存储装置的剖面示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1H为依照本发明实施例的半导体存储装置的制造流程上视示意图。图2A至图2H为沿图1A至图1H中的A-A剖线所图示的制造流程剖面示意图。图3A至图3H为沿图1A至图1H中的B-B剖线所图示的制造流程剖面示意图。图4A至图4H为沿图1A至图1H中的C-C剖线所图示的制造流程剖面示意图。本发明实施例的半导体存储装置例如为DRAM。
首先，请同时参照图1A、图2A、图3A与图4A，提供衬底100。衬底100例如是硅衬底。衬底100具有存储区100a以及围绕存储区100a的周边区100b。衬底100中可形成有其他已知的组件，例如隔离结构、栅极结构(又称为埋入式字线)、源极区、漏极区等。栅极结构、源极区、漏极区等形成于衬底100的有源区(未图示)中。然而，为了使附图清楚，附图中省略了上述已知的组件。然后，于衬底100上形成多个位线结构102。这些位线结构102彼此平行地设置于存储区100a中的衬底100上。在本实施例中，位线结构102延伸至周边区100b中，但本发明不限于此。
在本实施例中，每一个位线结构102包括由依序设置于衬底上100的绝缘层102a、导电层102b与掩模层102c构成的堆叠结构以及位于所述堆叠结构的侧壁上的间隔件102d，但本发明不限于此。在其他实施例中，位线结构可具有其他合适的架构。此外，为了使附图清楚，图1A中省略了位于所述堆叠结构的侧壁上的间隔件102d。在本实施例中，绝缘层102a例如为氮化物层，导电层102b例如为钨层，掩模层102c例如为氮化物层，间隔件102d例如为氮化物间隔件，但本发明不限于此。
接着，于存储区100a以及周边区100b中的衬底100上形成介电层104。介电层104覆盖位于衬底100上的位线结构102。介电层104用以界定存储组件中用以连接衬底100以及电容器的触点。在本实施例中，介电层104例如为氧化物层。
然后，请同时参照图1B、图2B、图3B与图4B，于存储区100a以及周边区100b中形成掩模层106。掩模层106覆盖整个介电层104。在本实施例中，掩模层106例如为氮氧化物层。接着，于掩模层106上形成图案化掩模层108。图案化掩模层108的延伸方向与位线结构102的延伸方向交错。在本实施例中，图案化掩模层108的延伸方向与位线结构102的延伸方向垂直，但本发明不限于此。此外，图案化掩模层108暴露出存储区100a与周边区的100b交界处以及部分的周边区的100b。在本实施例中，图案化掩模层108例如为多晶硅层。
接着，请同时参照图1C、图2C、图3C与图4C，于存储区100a以及周边区100b中形成图案化掩模层110。图案化掩模层110暴露出存储区100a中的部分图案化掩模层108以及位于图案化掩模层108之间的掩模层106，且覆盖部分周边区100b并暴露出存储区100a与周边区100b的交界109处。在本实施例中，图案化掩模层110例如为图案化光刻胶层。
然后，请同时参照图1D、图2D、图3D与图4D，以图案化掩模层110、图案化掩模层108与掩模层106作为蚀刻掩模，进行蚀刻工艺，移除部分介电层104，以在存储区100a中于相邻的位线结构102之间形成多个绝缘柱开孔112，以及在存储区100a与周边区100b的交界109处于相邻的位线结构102之间的介电层104中形成多个防护柱开孔114。防护柱开孔114可露出衬底100的有源区。
详细地说，在形成图案化掩模层110之后，以图案化掩模层110与图案化掩模层108作为蚀刻掩模，进行各向异性蚀刻工艺，移除未被图案化掩模层110与图案化掩模层108覆盖的掩模层106，暴露出部分介电层104。然后，移除图案化掩模层110。接着，以图案化掩模层108与剩余的掩模层106作为蚀刻掩模，进行各向异性蚀刻工艺，移除未被图案化掩模层108与剩余的掩模层106覆盖的介电层104。此时，在存储区100a中，位于相邻的位线结构102之间的部分介电层104被移除而暴露出部分衬底100，形成了绝缘柱开孔112。此外，在存储区100a中，位于相邻的位线结构102之间且被图案化掩模层108(延伸部分108a)覆盖的介电层104保留于衬底100上。也就是说，在存储区100a中，在相邻的位线结构102之间，保留于衬底100上的介电层104中形成了多个绝缘柱开孔112。另外，在存储区100a与周边区100b的交界109处，位于相邻的位线结构102之间的部分介电层104被移除而暴露出部分衬底100，形成了防护柱开孔114。之后，移除图案化掩模层108与剩余的掩模层106。然后，移除部分介电层104，使得剩余的介电层104的顶面与位线结构102的顶面共平面。移除部分介电层104的方法例如是进行平坦化工艺。
在本实施例中，使用图案化掩模层110、图案化掩模层108与掩模层106来界定出绝缘柱开孔112与防护柱开孔114，但本发明不限于此。在其他实施例中，可视实际需求，以其他类型的掩模层来界定出绝缘柱开孔112与防护柱开孔114，此为本领域技术人员所熟知，于此不再另行说明。
接着，请同时参照图1E、图2E、图3E与图4E，于绝缘柱开孔112与防护柱开孔114中形成绝缘材料116，以于绝缘柱开孔112中形成绝缘柱118以及于防护柱开孔114中形成防护柱120。如此一来，在存储区100a中，于相邻的位线结构102之间形成了多个彼此间隔开的绝缘柱118。此外，在存储区100a与周边区100b的交界109处，于相邻的位线结构102之间形成了防护柱120。在本实施例中，绝缘材料116与介电层104的材料不同(例如具有不同的蚀刻选择比)，以在后续工艺中能轻易移除介电层104。于绝缘柱开孔112与防护柱开孔114中形成绝缘材料116的方法例如是于衬底100上形成绝缘材料116并填满绝缘柱开孔112与防护柱开孔114，然后进行平坦化工艺或回蚀刻工艺，移除绝缘柱开孔112与防护柱开孔114外的绝缘材料116。因此，在本实施例中，绝缘柱118与防护柱120的顶面与位线结构102的顶面共平面。
然后，请同时参照图1F、图2F、图3F与图4F，形成图案化掩模层122。在本实施例中，图案化掩模层122覆盖周边区100b以及存储区100a与周边区100b的交界109处，且覆盖整个防护柱120，但本发明不限于此。在其他实施例中，图案化掩模层122覆盖周边区100b以及存储区100a与周边区100b的交界109处，但仅覆盖部分的防护柱120。或者，图案化掩模层122仅覆盖周边区100b。也就是说，图案化掩模层122至少覆盖周边区100b中的介电层104。在本实施例中，图案化掩模层122例如为图案化光刻胶层。
接着，请同时参照图1G、图2G、图3G与图4G，以图案化掩模层122作为蚀刻掩模，进行湿蚀刻工艺，移除暴露出来的介电层104(即存储区100a中的介电层104)，以于相邻的位线结构102之间以及相邻的绝缘柱118之间形成触点开孔124。触点开孔124暴露出部分的衬底100。在本实施例中，由于在存储区100a与周边区100b的交界109处，相邻的位线结构102之间已形成有防护柱120，因此在湿蚀刻工艺期间，可全面性地移除存储区100a中的介电层104，且可防止蚀刻液扩散至周边区100b中而移除周边区100b中的介电层104。也就是说，在本实施例中，可使用湿蚀刻工艺来快速且彻底地移除存储区100a中的介电层104而形成触点开孔124，且同时可避免周边区100b中的介电层104受到蚀刻而影响到后续的工艺。此外，在进行上述湿蚀刻工艺之后，除了移除相邻的绝缘柱118之间的介电层104而形成触点开孔124之外，还移除了最外侧的绝缘柱118与防护柱120之间的区域中的介电层104。
在本实施例中，将防护柱120形成于衬底100的有源区上可避免上述湿蚀刻工艺伤害周边区100b中的隔离结构，但本发明不为此限。于另一实施例中，于上述湿蚀刻工艺前可在隔离结构上配置蚀刻停止层，且防护柱120可形成于隔离结构上。
之后，请同时参照图1H、图2H、图3H与图4H，于触点开孔124中形成导电层126，以作为触点128。触点128连接至衬底100以及后续所形成的电容器。此外，在本实施例中，导电层126除了形成于触点开孔124中之外，还会形成于最外侧的绝缘柱118与防护柱120之间的区域中的衬底100上。由于最外侧的绝缘柱118与防护柱120之间的区域并非组件的操作区域，因此所述区域中的导电层126并不会对后续所形成的组件造成影响。
如图1H、图2H、图3H与图4H所示，在本实施例的半导体存储装置中，位线结构102彼此平行地设置于存储区100a中的衬底100上，触点128设置于相邻的位线结构102之间且与衬底100连接。绝缘柱118设置在相邻的触点128之间，以将这些触点128彼此分隔开。防护柱120设置于衬底100上，且位于存储区100a与周边区100b的交界109处的相邻的位线结构102之间，亦即在位线结构102的延伸方向上设置于存储区100a的一侧。
此外，在本实施例中，仅图示出将防护柱120设置于位线结构102的右侧的末端处，但本发明不限于此。在其他实施例中，可将防护柱120设置于位线结构102的左侧与右侧的末端处，亦即可在位线结构102的延伸方向上将防护柱120设置于存储区100a的相对二侧处。
此外，在本实施例中，仅举例将防护柱设置于存储区与周边区的交界处的相邻的位线结构之间。然而，根据本发明的精神，亦可将防护柱设置于存储区与周边区的交界处的相邻的具有导电材料的堆叠结构之间，且在所述堆叠结构之间设置有与衬底电连接的触点。藉此，可使用湿蚀刻工艺来快速且彻底地移除存储区中的介电层而形成触点开孔，且同时可避免周边区中的介电层受到蚀刻而影响到后续的工艺，从而提升半导体存储装置的良率。
在形成上述结构之后，还可进行其他后续的工艺。举例来说，如图5所示，在图1H、图2H、图3H与图4H所述的步骤之后，可形成层间介电层500以及于层间介电层500中形成电容器502。电容器502包括下电极502a、电容介电层502b以及上电极502c。电容器502的结构仅为示利用，本发明不限于此。电容器502的下电极502a与触点128连接，使得电容器502可经由触点128而与衬底100电连接。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种半导体存储装置，其特征在于，包括：
衬底，具有存储区以及围绕所述存储区的周边区；
介电层，设置于所述周边区中的所述衬底上；
多个位线结构，彼此平行地设置于所述存储区中的所述衬底上；
导电层，设置于所述衬底上，且位于相邻的所述位线结构之间，其中所述导电层形成多个触点与多个虚设触点；
多个防护柱，设置于所述衬底上且位于所述存储区与所述周边区的交界处的相邻的所述位线结构之间，其中所述多个防护柱中的每一个设置于所述介电层与所述多个虚设触点中的一个之间，且所述多个防护柱的材料与所述介电层的材料不同；以及
多个电容器，各自设置于所述多个触点上以通过所述多个触点而与所述衬底电连接，其中所述多个电容器未设置于所述多个虚设触点上，
其中所述多个位线结构中的每一个包括由依序设置于所述衬底上的绝缘层、位线导电层与掩模层构成的堆叠结构以及位于所述堆叠结构的侧壁上的间隔件，且所述多个防护柱的顶面与所述位线结构的顶面共平面。
2.根据权利要求1所述的半导体存储装置，其特征在于，所述多个位线结构中的每一个沿着延伸方向延伸，且所述多个防护柱在所述位线结构的所述延伸方向上位于所述存储区的至少一侧。
3.根据权利要求1所述的半导体存储装置，其特征在于，所述多个防护柱位于所述衬底的有源区上。
4.根据权利要求1所述的半导体存储装置，其特征在于，还包括多个绝缘柱，各自设置于相邻的所述触点之间，以及位于最外侧的所述触点与所述虚设触点之间。
5.根据权利要求4所述的半导体存储装置，其特征在于，所述防护柱的材料与所述绝缘柱的材料相同。
6.根据权利要求4所述的半导体存储装置，其特征在于，所述绝缘柱的顶面、所述防护柱的顶面与所述位线结构的顶面共平面。
7.一种半导体存储装置的制造方法，其特征在于，包括：
提供衬底，其中所述衬底具有存储区以及围绕所述存储区的周边区；
在所述衬底上形成多个位线结构，其中所述多个位线结构彼此平行地设置于所述存储区中的所述衬底上；
在所述存储区以及所述周边区中的所述衬底上形成介电层；
在所述存储区与所述周边区的交界处，于相邻的所述位线结构之间的所述介电层中形成多个防护柱开孔，且于所述多个防护柱开孔中形成多个防护柱，其中所述多个防护柱的材料与所述介电层的材料不同；
形成第一图案化掩模层，其中所述第一图案化掩模层至少覆盖所述周边区中的所述介电层；
进行湿蚀刻工艺，移除所述存储区中的所述介电层，以于相邻的所述多个位线结构之间形成多个触点开孔与多个虚设触点开孔，其中剩余的所述介电层位于所述周边区中的所述衬底上；
形成导电层，以形成填满所述多个触点开孔的多个触点与填满所述多个虚设触点开孔的多个虚设触点，其中所述多个防护柱中的每一个设置于剩余的所述介电层与所述多个虚设触点中的一个之间；以及
在所述多个触点上形成多个电容器，使得所述多个电容器通过所述多个触点而与所述衬底电连接，其中所述多个电容器未设置于所述多个虚设触点上，
其中所述多个位线结构中的每一个包括由依序设置于所述衬底上的绝缘层、位线导电层与掩模层构成的堆叠结构以及位于所述堆叠结构的侧壁上的间隔件，且所述多个防护柱的顶面与所述位线结构的顶面共平面。
8.根据权利要求7所述的半导体存储装置的制造方法，其特征在于，所述多个位线结构中的每一个沿着延伸方向延伸，且所述多个防护柱在所述位线结构的所述延伸方向上位于所述存储区的至少一侧。
9.根据权利要求7所述的半导体存储装置的制造方法，其特征在于，所述多个防护柱开孔暴露出所述衬底的有源区。
10.根据权利要求7所述的半导体存储装置的制造方法，其特征在于，在形成所述多个防护柱开孔的同时，在所述存储区中于相邻的所述位线结构之间形成多个绝缘柱开孔，且于所述多个绝缘柱开孔中形成多个绝缘柱，其中所述多个绝缘柱的材料与所述介电层的材料不同，且与所述多个防护柱的材料相同，且所述绝缘柱的顶面、所述防护柱的顶面与所述位线结构的顶面共平面。
CN202010559208.2A 2020-06-18 2020-06-18 具有防护柱的半导体存储装置及其制造方法 Active CN113823629B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010559208.2A CN113823629B (zh) 2020-06-18 2020-06-18 具有防护柱的半导体存储装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010559208.2A CN113823629B (zh) 2020-06-18 2020-06-18 具有防护柱的半导体存储装置及其制造方法

Publications (2)

Publication Number Publication Date
CN113823629A CN113823629A (zh) 2021-12-21
CN113823629B true CN113823629B (zh) 2024-03-12

Family

ID=78911811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010559208.2A Active CN113823629B (zh) 2020-06-18 2020-06-18 具有防护柱的半导体存储装置及其制造方法

Country Status (1)

Country Link
CN (1) CN113823629B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996940A (zh) * 2009-08-25 2011-03-30 瑞萨电子株式会社 半导体器件及其制造方法
US9929162B1 (en) * 2016-12-22 2018-03-27 United Microelectronics Corp. Semiconductor device and method for forming the same
CN108666311A (zh) * 2017-03-28 2018-10-16 联华电子股份有限公司 半导体元件及其制作方法
CN109755243A (zh) * 2017-11-02 2019-05-14 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137933B1 (ko) * 2009-10-30 2012-05-09 에스케이하이닉스 주식회사 가드링을 겸하는 부유막을 갖는 반도체장치 및 그 제조 방법
US8987796B2 (en) * 2012-08-17 2015-03-24 Ps4 Luxco S.A.R.L. Semiconductor device having semiconductor pillar

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996940A (zh) * 2009-08-25 2011-03-30 瑞萨电子株式会社 半导体器件及其制造方法
US9929162B1 (en) * 2016-12-22 2018-03-27 United Microelectronics Corp. Semiconductor device and method for forming the same
CN108666311A (zh) * 2017-03-28 2018-10-16 联华电子股份有限公司 半导体元件及其制作方法
CN109755243A (zh) * 2017-11-02 2019-05-14 联华电子股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
CN113823629A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
USRE44473E1 (en) Method for fabricating semiconductor device with vertical channel transistor
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
US7297998B2 (en) Semiconductor devices having a buried and enlarged contact hole and methods of fabricating the same
US11508614B2 (en) Method of forming semiconductor device having capped air gaps between buried bit lines and buried gate
US7491603B2 (en) Transistors of semiconductor device having channel region in a channel-portion hole and methods of forming the same
US11616066B2 (en) Semiconductor device and manufacturing method of the same
KR101129955B1 (ko) 반도체 소자 및 그 제조 방법
KR20200145251A (ko) 반도체 장치
US7741178B2 (en) Method for fabricating vertical channel transistor in semiconductor device
US7994061B2 (en) Mask layout and method for forming vertical channel transistor in semiconductor device using the same
KR20200140645A (ko) 반도체 장치
TWI447814B (zh) 半導體裝置中凹入閘極之製造方法
US7205232B2 (en) Method of forming a self-aligned contact structure using a sacrificial mask layer
JP2007150083A5 (zh)
US20210391338A1 (en) Semiconductor memory device with guard pillar and manufacturing method thereof
US7160816B2 (en) Method for fabricating semiconductor device
CN113823629B (zh) 具有防护柱的半导体存储装置及其制造方法
US20070196983A1 (en) Method of manufacturing non-volatile memory device
US20060081909A1 (en) Semiconductor device and manufacturing method therefor
US20220020758A1 (en) Semiconductor memory device
KR100349345B1 (ko) 반도체 장치의 비트라인 및 그 제조방법
KR101097474B1 (ko) 콘택 형성 방법 및 이를 이용하는 수직 채널 트랜지스터를구비한 반도체 소자의 제조 방법
KR20220148000A (ko) 반도체 장치 제조방법
KR20230042963A (ko) 카본 함유의 콘택-펜스를 포함한 반도체 소자
KR100589039B1 (ko) 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant