CN113809072A - 一种包含肖特基二极管的电路及相关应用 - Google Patents
一种包含肖特基二极管的电路及相关应用 Download PDFInfo
- Publication number
- CN113809072A CN113809072A CN202110844178.4A CN202110844178A CN113809072A CN 113809072 A CN113809072 A CN 113809072A CN 202110844178 A CN202110844178 A CN 202110844178A CN 113809072 A CN113809072 A CN 113809072A
- Authority
- CN
- China
- Prior art keywords
- circuit
- schottky diode
- buried
- layer
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010521 absorption reaction Methods 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 104
- 239000000463 material Substances 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 230000002829 reductive effect Effects 0.000 abstract description 12
- 238000000034 method Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种包含肖特基二极管的电路及相关应用，该电路包括肖特基二极管，所述肖特基二极管的N型外延层从上到下设置有同轴线的环形的若干隐埋终端保护区，并绕设于所述肖特基接触电极的外围；所述若干隐埋终端保护区的内径从上到下依次增大，且位于下方的隐埋终端保护区的内环直径大于位于上方的隐埋终端保护区的外环直径。本发明实施例所提供的电路，二极管元器件的可靠性好，从而提高了尖峰吸收电路的使用可靠性；并且，由于二极管器件整体的制备难度，从而使得尖峰吸收电路的制造成本下降。
Description
技术领域
本发明涉及一种包含肖特基二极管的电路及相关应用。
背景技术
现有技术中的电路中通常都具有肖特基二极管，利用肖特基二极管的单向导通特性实现电路的功能或特性，例如，开关电源的开关频率越来越高，开关损耗也越来越大，对电源的可靠性带来潜在威胁，因此，通常电源在其输出整流电路上设置尖峰吸收电路，以对逆向流向输出整流电路的电压尖峰进行抑制，吸收尖峰能量，以防止开关电源电路中元器件因瞬间电流过大而烧毁。尖峰吸收电路中的肖特基二极管的性能会影响尖峰吸收电路的使用可靠性。
发明内容
本发明提供了一种电路及相关应用，通过以下技术方案实现：
本发明提供了一种电路，包括肖特基二极管，所述肖特基二极管的N型外延层从上到下设置有同轴线的环形的若干隐埋终端保护区，并绕设于所述肖特基接触电极的外围；
所述若干隐埋终端保护区的内径从上到下依次增大，且位于下方的隐埋终端保护区的内环直径大于位于上方的隐埋终端保护区的外环直径。
在一个可选的实施例中，所述若干隐埋终端保护区的垂直方向的间距，自上而下呈增大趋势。
在一个可选的实施例中，所述若干隐埋终端保护区的垂直方向的间距，自上而下以0.1μm的步长递增。
在一个可选的实施例中，顶层所述隐埋终端保护区的上表面与所述N型外延层上表面的间距小于等于0.5μm。
在一个可选的实施例中，所述隐埋终端保护区的材料为AlTiO3或AIN。
在一个可选的实施例中，所述N型外延层内还间隔设置有若干P型离子注入区，所述若干P型离子注入区位于所述肖特基二极管的肖特基接触电极的下方，且所述若干P型离子注入区的上表面均与所述肖特基接触电极的下表面相接触。
在一个可选的实施例中，所述肖特基二极管的欧姆接触电极、N型衬底层、N型外延层和肖特基接触电极自下而上依次层叠设置。
在一个可选的实施例中，所述肖特基二极管的钝化层设置于所述N型外延层上未被所述肖特基接触电极覆盖的区域。
在一个可选的实施例中，所述肖特基二极管的保护层设置在所述钝化层上。
在一个可选的实施例中，所述肖特基接触电极包括铝金属层和钛金属层，所述钛金属层的上表面与所述钝化层和所述铝金属层相接触，下表面与所述N型外延层和所述P型离子注入区相接触。
在一个可选的实施例中，所述的电路为尖峰吸收电路，所述电路还包括：电容和电阻；
所述电容和所述电阻串联，所述电容和所述电阻的串联电路与所述肖特基二极管并联；或，
所述电容和所述电阻并联，所述肖特基二极管的阴极连接于所述电容。
本发明实施例还提供了一种包括上述尖峰吸收电路的稳压输出电路，包括变压器；
所述尖峰吸收电路与所述变压器的初级线圈或次级线圈连接。
本发明实施例还提供了一种AC-DC电源，包括整流电路和上述的稳压输出电路；
所述整流电路与所述稳压输出电路连接。
本发明实施例还提供了一种上述的电路在AC-DC电源中的应用。
与现有技术相比，本发明的有益效果在于：
本发明实施例所提供的电路，采用的肖特基二极管设置有若干呈阶梯状的隐埋终端保护区，通过隐埋终端保护区可以将器件表面的电场集中逐步引入到器件内，从而避免了器件提前击穿现象，器件在正常的静态特性下的反向耐压能力更强，器件的可靠性好，从而提高了电路的使用可靠性；并且，由于该肖特基二极管的电场分布被引入器件内，器件制备过程中对表面钝化层工艺的要求降低，从而降低器件整体的制备难度，降低了生产制造成本，从而使得电路的制造成本下降。
本发明实施例所提供的电路，采用的肖特基二极管采用AlTiO3材料制备隐埋终端保护区，由于AlTiO3材料属于宽禁带材料，具有较高的临界击穿场强，可以优化器件内的电场分布，而且由于本发明实施例中，该N型外延层的材料为SiC材料时，AlTiO3材料与SiC材料的匹配度较好，制备隐埋终端保护区的过程中界面缺陷较少，进一步保证肖特基二极管的使用的稳定性和可靠性，从而保证电路的使用稳定性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种电路的结构示意图；
图2是本发明实施例提供的另一种电路的结构示意图；
图3是本发明实施例提供的又一种电路的结构示意图；
图4是本发明实施例提供的采用图1所示的电路的交流变直流电源的结构示意图；
图5是本发明实施例提供的一种可调电压电路的结构示意图；
图6是本发明实施例提供的一种开关电源电路的结构示意图；
图7是本发明实施例提供的电路的肖特基二极管的结构示意图；
图8是本发明实施例提供的图6所示的肖特基二极管的制备方法的流程图。
图标：1-欧姆接触电极；2-N型衬底层；3-N型外延层；4-肖特基接触电极；5-隐埋终端保护区；6-P型离子注入区；7-钝化层；8-保护层。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种电路及相关应用进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
本发明的发明人发现，现有技术的电路中，由于二极管元器件本身结构的性能较差，因此容易因为二极管瞬间电流过大而烧毁，造成电路损坏，进而影响整个电路的使用可靠性。为了至少部分地解决现有技术存在的技术问题，发明人做出本发明，通过具体实施方式提供一种电路，该电路中包括肖特基二极管。
本发明的发明人提出了一种电路，参照图1至图4所示，该电路包括肖特基二极管，其中该肖特基二极管的N型外延层3从上到下设置有同轴线的环形的若干隐埋终端保护区5，并绕设于所述肖特基接触电极4的外围；
所述若干隐埋终端保护区5的内径从上到下依次增大，且位于下方的隐埋终端保护区的内环直径大于位于上方的隐埋终端保护区外环直径。
参照图1所示，本发明实施例中的电路可以是尖峰吸收电路，该电路还可以包括：电容C1和电阻R1；
所述电容C1和所述电阻R1串联，所述电容C1和所述电阻R1的串联电路与所述肖特基二极管D1并联。
本发明实施例的尖峰吸收电路可以应用于反激式整流电路，当应用于反激式整流电路，参照图4所示，本发明实施例所提供的电路为尖峰吸收电路时，应用于AC-DC电源，该AC-DC电源包括整流电路、变压器和尖峰吸收电路；其中，该整流电路与变压器的初级线圈连接，该尖峰吸收电路与变压器的次级线圈连接。
该图1所示的尖峰吸收电路设置于整流电路的输出侧连接于变压器的次级线圈。当然，本发明实施例的尖峰吸收电路也可以应用于正激式整流电路，参照图2所示，该电路还可以包括电容C2和电阻R2，该电容C2和R2串联后一端连接于电容C1和肖特基二极管D1的公共端，另一端接地，该电路应用于正激式整流电路时，电路的输入端连接于变压器次级的第一端(即图2中的变压器管脚A)，电阻R2的接地端连接于变压器次级的第二端(即图2中的变压器管脚B)。
参照图3所示，本发明实施例中的电路可以是尖峰吸收电路，该电路还可以包括：电容和电阻；
所述电容和所述电阻并联，所述肖特基二极管的阴极连接于所述电容。
该电路可以应用于断电保护电路，当应用于断电保护电路时，该肖特基二极管的正极为输入端。
参照图4所示，本发明实施例所提供的电路为尖峰吸收电路时，可以应用于一稳压输出电路，其中，该尖峰吸收电路与稳压输出电路的变压器的次级线圈连接。
本发明实施例中，该尖峰吸收电路在应用于一稳压输出电路的情况下，该尖峰吸收电路还可以与稳压输出电路的变压器的初级线圈连接，具体的连接结构可以参照图4所示，在此不再赘述。
本发明实施例中的电路还可以是其他现有技术中的电路，包括可调电压电路、高频电路、大电流电路、低电压整流电路以及其他开关电源电路等。只要能够采用本方案中提供的上述肖特基二极管即可。
参照图5所示，本发明实施例的肖特基二极管还可以应用于可调电压电路中，该可调电压电路中肖特基二极管D5与电阻R5和电容C4组成尖峰吸收电路，而肖特基二极管D8应用于该可调电压电路中作为防反向击穿电路的组成部分。
参照图6所示，本发明实施例提供的包括肖特基二极管的电路，还可以是开关电源电路，参照图6所示，该开关电源电路中肖特基二极管VDZ2与电容C8并联，由于电容两端的电压不会瞬间发生变化，通过肖特基二极管VDZ2可以在电路中出现高电压冲击时，吸收冲击电压，保护电容C8，防止用电设备反向供电造成电路损坏。
本发明实施例所提供的电路，采用的肖特基二极管设置有若干呈阶梯状的隐埋终端保护区，通过隐埋终端保护区可以将器件表面的电场集中逐步引入到器件内，从而避免了器件提前击穿现象，器件在正常的静态特性下的反向耐压能力更强，器件的可靠性好，从而提高了电路的使用可靠性；并且，由于该肖特基二极管的电场分布被引入器件内，器件制备过程中对表面钝化层工艺的要求降低，从而降低器件整体的制备难度，降低了生产制造成本，从而使得电路的制造成本下降。
在一个实施例中，参照图7所示，该电路的肖特基二极管的欧姆接触电极1、N型衬底层2、N型外延层3、肖特基接触电极4、钝化层7和保护层8自下而上依次层叠设置。其中，钝化层7设置于N型外延层3上未被肖特基接触电极4覆盖的区域。
在一个具体实施例中，参照图7所示，N型外延层3从上到下设置有4个隐埋终端保护区5。
在一个具体实施例中，参照图7所示，该欧姆接触电极1包括自下而上层叠设置的银(Ag)金属层和镍(Ni)金属层。
该肖特基接触电极4包括自下而上层叠设置的钛(Ti)金属层和铝(Al)金属层，其中，该钛金属层的上表面与钝化层7和铝金属层相接触，下表面与N型外延层3和P型离子注入区6相接触。
在一个具体实施例中，该N型衬底层2和N型外延层3的材料均为N型4H-SiC材料，该钝化层7的材料为SiO2材料，该保护层8的材料为聚酰亚胺材料。
在一个实施例中，该电路中，肖特基二极管的若干隐埋终端保护区5的垂直方向的间距，自上而下呈增大趋势。
本发明实施例中，通过将若干隐埋终端保护区中每相邻两个隐埋终端保护区的垂直方向的间距按照预设的间距依次排列，并且越往下方的相邻隐埋终端保护区的间距越大，可以使得肖特基二极管的器件内部电场分布更加平衡，进一步保证肖特基二极管的使用的稳定性和可靠性，从而使得电路更加可靠，保证采用该电路的其他电路，例如，电电压转换电路和交流变直流电源的使用稳定。
在一个具体实施例中，可以是，该电路中，肖特基二极管的若干隐埋终端保护区5的垂直方向的间距，自上而下以0.1μm的步长递增。
在一个实施例中，该电路中，肖特基二极管的若干隐埋终端保护区5的水平方向的间距，自内而外呈增大趋势。
本发明实施例中，相邻两个隐埋终端保护区5的间距，即位于下方的隐埋终端保护区5的内环直径与位于上方的隐埋终端保护区5的外环直径的差值。
在一个具体实施例中，该电路中，肖特基二极管的若干隐埋终端保护区5的水平方向的间距也可以是自内而外以预设长度值的步长递增。该预设长度值可以根据实际制造和使用情况进行选择，本发明实施例中，对此，可以不做具体限定。
在一个实施例中，该电路中，肖特基二极管的若干隐埋终端保护区5的水平方向的间距均相等。本发明实施例中，为了便于该电路的制造和实用，在该肖特基二极管的选择过程中，可以采用若干隐埋终端保护区的水平方向的间距均相等的肖特基二极管。
在一个实施例中，参照图7所示，该电路的肖特基二极管中，处于最上方的隐埋终端保护区5，即顶层所述隐埋终端保护区5的上表面与所述N型外延层3表面的间距小于等于0.5μm。
本发明的发明人发现，通过合理设置顶层隐埋终端保护区的上表面与N型外延层上表面的间距，能够更好的将肖特基二极管的器件表面的电场引入到器件内部，进一步保证肖特基二极管的使用的稳定性和可靠性，从而使得电路更加可靠，保证采用该电路的其他电路，例如，电电压转换电路和交流变直流电源的使用稳定。发明人在试验中发现，在顶层隐埋终端保护区5的上表面与N型外延层3上表面的间距小于等于0.5μm的情况下，可以更好的实现把肖特基二极管的器件表面的电场集中从表面引入器件内部的预期效果。
在一个实施例中，所述隐埋终端保护区5的材料可以是AlTiO3。
本发明实施例中可以采用AlTiO3材料制备隐埋终端保护区，由于AlTiO3材料属于宽禁带材料，具有较高的临界击穿场强，可以优化器件内的电场分布，而且由于本发明实施例中，该N型外延层的材料为SiC材料时，AlTiO3材料与SiC材料的匹配度较好，制备隐埋终端保护区的过程中界面缺陷较少，进一步保证肖特基二极管的使用的稳定性和可靠性，从而保证电路的使用稳定性。
在一个实施例中，所述隐埋终端保护区5的材料可以是AIN。当然，本发明实施例中，该隐埋终端保护区的材料还可以是现有技术中的其他宽禁带材料，只要能够实现本发明的发明目的，制备得到隐埋终端保护区即可，本发明实施例中，对于隐埋终端保护区的材料可以不做具体限定。
在一个实施例中，可以是，参照图7所示，该电路中，N型外延层3内还间隔设置有若干P型离子注入区6，该若干P型离子注入区6位于所述肖特基二极管的肖特基接触电极4的下方，且所述若干P型离子注入区6的上表面均与所述肖特基接触电极4的下表面相接触。
在一个具体实施例中，参照图7所示，该电路中，肖特基二极管中具有3个P型离子注入区6，并且，可以是，这3个P型离子注入区6在水平方向上从左到右依次连等间距排列。
本实施例中，为了更好的对电路以及电路的肖特基二极管的具体结构进行说明，下面对本发明实施例中电路的肖特基二极管的制备方法进行详细描述。参照图8所示的肖特基二极管的制备方法流程图，假设该肖特基二极管的N型衬底和N型外延层的材料为4H-SiC，以下简称N型衬底和N型外延层为4H-SiC衬底和4H-SiC外延层，该方法可以包括下述步骤：
S1：在4H-SiC衬底上形成第一4H-SiC外延层；
S2：利用等离子体干法刻蚀对第一4H-SiC外延层刻蚀，形成4H-SiC沟槽区；
S3：利用化学气相淀积技术在4H-SiC沟槽区内，淀积形成一个隐埋终端保护区；
S4：利用化学气相淀积技术在器件表面，淀积形成第二4H-SiC外延层；
S5：重复S2-S4，形成若干隐埋终端保护区；
S6：利用离子注入，在4H-SiC外延层内形成P型离子注入区；
S7：在4H-SiC外延层表面通过化学气相淀积，形成钝化层；
S8：刻蚀部分钝化层直到漏出4H-SiC外延层，在漏出的4H-SiC外延层上制备肖特基接触电极；
S9：在4H-SiC衬底的底面制备欧姆接触电极；
S10：在钝化层上制备形成保护层。
本发明实施例中，上述步骤S5中，所制备的隐埋终端保护区为环形结构并依次绕设于肖特基接触电极的外围。并且，若干隐埋终端保护区自上而下呈阶梯状设置，且其与4H-SiC外延层两侧面之间的间距自上而下依次减小。
在一个具体实施例中，在制备顶层隐埋终端保护区时，可以使得顶层隐埋终端保护区的上表面与4H-SiC外延层上表面的间距小于等于0.5μm。
在一个具体实施例中，在制备顶层隐埋终端保护区时，可以使得若干隐埋终端保护区之间的间距，自上而下呈增大趋势。
在本实施例中，通过制备呈阶梯状的隐埋终端保护区，器件表面的电场集中逐步引入到器件内，由于将电场分布被引入器件内，在器件制备过程中对表面钝化层工艺的要求降低，从而降低器件整体的制备难度。
下面以制备四个隐埋终端保护区为例，对本发明实施例的电路中的肖特基二极管的制备方法进行具体说明。假设该肖特基二极管的N型衬底和N型外延层的材料为4H-SiC，以下称N型衬底和N型外延层为N型4H-SiC衬底和N型4H-SiC外延层，假设制备该肖特基二极管的隐埋终端保护区的材料为AlTiO3，该方法具体包括以下步骤：
步骤1：在N型4H-SiC衬底上制备第一N型4H-SiC外延层；
步骤2：利用等离子体干法刻蚀对第一N型4H-SiC外延层的正面周边区域刻蚀，形成封闭环结构的第一沟槽区；
步骤3：利用化学气相淀积技术在第一沟槽区内淀积AlTiO3，形成第一隐埋终端保护区，然后对器件表面进行机械抛光；
步骤4：利用化学气相淀积技术在机械抛光后的器件表面，淀积形成第二N型4H-SiC外延层；
步骤5：利用等离子体干法刻蚀对第二N型4H-SiC外延层的正面周边区域刻蚀，形成封闭环结构的第二沟槽区；其中，第二沟槽区的外环直径小于第一沟槽区的内环直径；
步骤6：利用化学气相淀积技术在第二沟槽区内淀积AlTiO3，形成第二隐埋终端保护区，然后对器件表面进行机械抛光；
步骤7：利用化学气相淀积技术在机械抛光后的器件表面，淀积形成第三N型4H-SiC外延层；
步骤8：利用等离子体干法刻蚀对第三N型4H-SiC外延层的正面周边区域刻蚀，形成封闭环结构的第三沟槽区；其中，第三沟槽区的外环直径小于第二沟槽区的内环直径；
步骤9：利用化学气相淀积技术在第三沟槽区内淀积AlTiO3，形成第三隐埋终端保护区，然后对器件表面进行机械抛光；其中，第三隐埋终端保护区与第二隐埋终端保护区的垂直方向的距离，小于第二隐埋终端保护区与第一隐埋终端保护区的垂直方向的距离；
步骤10：利用化学气相淀积技术在机械抛光后的器件表面，淀积形成第四N型4H-SiC外延层；
步骤11：利用等离子体干法刻蚀对第四N型4H-SiC外延层的正面周边区域刻蚀，形成封闭环结构的第四沟槽区；其中，第四沟槽区的尺寸小于第三沟槽区的尺寸；
步骤12：利用化学气相淀积技术在第四沟槽区内淀积AlTiO3，形成第四隐埋终端保护区，然后对器件表面进行机械抛光；其中，第四隐埋终端保护区与第三隐埋终端保护区的垂直方向的距离，小于第三隐埋终端保护区与第二隐埋终端保护区的垂直方向的距离；
步骤13：利用化学气相淀积技术在机械抛光后的器件表面，淀积形成第五N型4H-SiC外延层；其中，第五N型4H-SiC外延层的厚度为0.5μm；
步骤14：在器件的正面中间区域，通过注入Al离子形成若干间隔的P型4H-SiC注入区；
步骤15：利用化学气相淀积在器件表面形成SiO2钝化层，刻蚀部分SiO2钝化层直到漏出器件中间区域的4H-SiC外延层；
步骤16：利用磁控溅射在器件背面形成Ni欧姆接触金属层，然后对整个器件进行快速热退火，其中退火温度为1000℃，退火时间为3min；
步骤17：利用磁控溅射在器件中间区域的4H-SiC外延层上形成Ti肖特基接触金属层，然后对整个器件进行快速热退火，其中退火温度为450℃，退火时间为3min；
步骤18：利用电子束蒸发在Ni欧姆接触金属层表面形成Ag接触层，在Ti肖特基接触金属层表面形成Al接触层；
步骤19：在SiO2钝化层表面旋涂形成聚酰亚胺保护层，以完成基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管的制备。
本发明实施例中，上述肖特基二极管的制备过程仅为示意性说明，具体的实现过程可以根据现有技术中的相同或相近的技术手段进行适应性调整，本发明实施例中，对此不作具体限定。
基于同一发明构思，本发明实施例还提供一种包括上述尖峰吸收电路的电压转换电路，包括变压器；
该尖峰吸收电路与该变压器的初级线圈或次级线圈连接。
基于同一发明构思，本发明实施例还提供一种AC-DC电源，包括整流电路和上述的电压转换电路；该整流电路与该电压转换电路连接。
本发明实施例中上述的电压转换电路，以及包括该电压转换电路的交流变直流电源的具体结构可以参照图4所示的结构，当然本发明实施例中，该电压转换电路和交流变直流电源的具体电路并不限于图4所示的电路这一种组成和结构方式，只要是采用本发明实施例所提供的尖峰吸收电路即可。该电压转换电路和交流变直流电源中各器件的连接关系在此不再赘述。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (14)
1.一种电路，包括肖特基二极管，其特征在于，所述肖特基二极管的N型外延层(3)从上到下设置有同轴线的环形的若干隐埋终端保护区(5)，并绕设于所述肖特基接触电极(4)的外围；
所述若干隐埋终端保护区(5)的内径从上到下依次增大，且位于下方的隐埋终端保护区(5)的内环直径大于位于上方的隐埋终端保护区(5)的外环直径。
2.根据权利要求1所述的电路，其特征在于，所述若干隐埋终端保护区(5)的垂直方向的间距，自上而下呈增大趋势。
3.根据权利要求2所述的电路，其特征在于，所述若干隐埋终端保护区(5)的垂直方向的间距，自上而下以0.1μm的步长递增。
4.根据权利要求1所述的电路，其特征在于，顶层所述隐埋终端保护区(5)的上表面与所述N型外延层(3)上表面的间距小于等于0.5μm。
5.根据权利要求1所述的电路，其特征在于，所述隐埋终端保护区(5)的材料为AlTiO3或AIN。
6.根据权利要求1所述的电路，其特征在于，所述N型外延层(3)内还间隔设置有若干P型离子注入区(6)，所述若干P型离子注入区(6)位于所述肖特基二极管的肖特基接触电极(4)的下方，且所述若干P型离子注入区(6)的上表面均与所述肖特基接触电极(4)的下表面相接触。
7.根据权利要求1所述的电路，其特征在于，所述肖特基二极管的欧姆接触电极(1)、N型衬底层(2)、N型外延层(3)和肖特基接触电极(4)自下而上依次层叠设置。
8.根据权利要求7所述的电路，其特征在于，所述肖特基二极管的钝化层(7)设置于所述N型外延层(3)上未被所述肖特基接触电极(4)覆盖的区域。
9.根据权利要求8所述的电路，其特征在于，所述肖特基二极管的保护层(8)设置在所述钝化层(7)上。
10.根据权利要求9所述的电路，其特征在于，所述肖特基接触电极(4)包括铝金属层和钛金属层，所述钛金属层的上表面与所述钝化层(9)和所述铝金属层相接触，下表面与所述N型外延层(3)和所述P型离子注入区(6)相接触。
11.根据权利要求1-10任一项所述的电路，其特征在于，所述电路为尖峰吸收电路，所述电路还包括：电容和电阻；
所述电容和所述电阻串联，所述电容和所述电阻的串联电路与所述肖特基二极管并联；或，
所述电容和所述电阻并联，所述肖特基二极管的阴极连接于所述电容。
12.一种包括权利要求11所述尖峰吸收电路的稳压输出电路，其特征在于，包括变压器；
所述尖峰吸收电路与所述变压器的初级线圈或次级线圈连接。
13.一种AC-DC电源，其特征在于，包括整流电路和权利要求12所述的稳压输出电路；
所述整流电路与所述稳压输出电路连接。
14.一种如权利要求1-11任一项所述的电路在AC-DC电源中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110844178.4A CN113809072B (zh) | 2021-07-26 | 2021-07-26 | 一种包含肖特基二极管的电路及相关应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110844178.4A CN113809072B (zh) | 2021-07-26 | 2021-07-26 | 一种包含肖特基二极管的电路及相关应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113809072A true CN113809072A (zh) | 2021-12-17 |
| CN113809072B CN113809072B (zh) | 2024-04-02 |
Family
ID=78893180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110844178.4A Active CN113809072B (zh) | 2021-07-26 | 2021-07-26 | 一种包含肖特基二极管的电路及相关应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113809072B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191109A (ja) * | 1995-11-06 | 1997-07-22 | Toshiba Corp | 半導体装置 |
| JP2003303956A (ja) * | 2002-04-11 | 2003-10-24 | Fuji Electric Co Ltd | 炭化けい素半導体素子およびその製造方法 |
| JP2008010506A (ja) * | 2006-06-27 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2011071160A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体装置 |
| KR20120069417A (ko) * | 2010-12-20 | 2012-06-28 | 주식회사 케이이씨 | 반도체 장치 및 그 제조 방법 |
| CN104576762A (zh) * | 2014-12-25 | 2015-04-29 | 株洲南车时代电气股份有限公司 | 肖特基势垒二极管及其制造方法 |
| CN106298967A (zh) * | 2015-06-02 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳化硅二极管及其制备方法 |
| CN108281491A (zh) * | 2017-12-28 | 2018-07-13 | 厦门市三安集成电路有限公司 | 一种具有台阶结构的碳化硅功率器件及其制备方法 |
| CN109119460A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种超结功率器件终端结构及其制备方法 |
| CN109449085A (zh) * | 2018-09-12 | 2019-03-08 | 秦皇岛京河科学技术研究院有限公司 | 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法 |
| CN209000917U (zh) * | 2018-11-15 | 2019-06-18 | 江苏捷捷微电子股份有限公司 | 一种半导体器件的终端结构 |
| CN110197853A (zh) * | 2019-05-29 | 2019-09-03 | 西安电子科技大学 | 一种结势垒肖特基二极管 |
| JP2020088054A (ja) * | 2018-11-20 | 2020-06-04 | 国立大学法人名古屋大学 | パワー半導体装置 |
-
2021
- 2021-07-26 CN CN202110844178.4A patent/CN113809072B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191109A (ja) * | 1995-11-06 | 1997-07-22 | Toshiba Corp | 半導体装置 |
| JP2003303956A (ja) * | 2002-04-11 | 2003-10-24 | Fuji Electric Co Ltd | 炭化けい素半導体素子およびその製造方法 |
| JP2008010506A (ja) * | 2006-06-27 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2011071160A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体装置 |
| KR20120069417A (ko) * | 2010-12-20 | 2012-06-28 | 주식회사 케이이씨 | 반도체 장치 및 그 제조 방법 |
| CN104576762A (zh) * | 2014-12-25 | 2015-04-29 | 株洲南车时代电气股份有限公司 | 肖特基势垒二极管及其制造方法 |
| CN106298967A (zh) * | 2015-06-02 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳化硅二极管及其制备方法 |
| CN108281491A (zh) * | 2017-12-28 | 2018-07-13 | 厦门市三安集成电路有限公司 | 一种具有台阶结构的碳化硅功率器件及其制备方法 |
| CN109119460A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种超结功率器件终端结构及其制备方法 |
| CN109449085A (zh) * | 2018-09-12 | 2019-03-08 | 秦皇岛京河科学技术研究院有限公司 | 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法 |
| CN209000917U (zh) * | 2018-11-15 | 2019-06-18 | 江苏捷捷微电子股份有限公司 | 一种半导体器件的终端结构 |
| JP2020088054A (ja) * | 2018-11-20 | 2020-06-04 | 国立大学法人名古屋大学 | パワー半導体装置 |
| CN110197853A (zh) * | 2019-05-29 | 2019-09-03 | 西安电子科技大学 | 一种结势垒肖特基二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113809072B (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0965146B1 (en) | JUNCTION TERMINATION FOR SiC SCHOTTKY DIODE | |
| US10734532B2 (en) | III-V semiconductor diode | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| US9184307B2 (en) | Silicon carbide semiconductor device | |
| WO1997043789A1 (en) | Schottky barrier rectifiers and methods of forming same | |
| CN110571262B (zh) | 一种具有沟槽结构的碳化硅结势垒肖特基二极管 | |
| US20020017647A1 (en) | Junction termination for SiC schottky diode | |
| US9755014B2 (en) | Semiconductor device with substantially equal impurity concentration JTE regions in a vicinity of a junction depth | |
| CN112038393B (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| US20220293800A1 (en) | Silicon carbide power diode device and fabrication method thereof | |
| CN212725323U (zh) | 一种碳化硅mps器件 | |
| CN113517355B (zh) | 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法 | |
| CN110534583A (zh) | 一种肖特基二极管及其制备方法 | |
| CN113809072A (zh) | 一种包含肖特基二极管的电路及相关应用 | |
| CN107393952B (zh) | 一种具有复合介质层结构的结势垒肖特基二极管 | |
| DE102018002895A1 (de) | Stapelförmiges III-V-Halbleiterbauelement | |
| CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
| US20230178662A1 (en) | Silicon carbide junction barrier schottky diode with enhanced ruggedness | |
| CN113809071B (zh) | 包含肖特基二极管的电路及相关应用 | |
| CN113517356B (zh) | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 | |
| CN113555448A (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| US20160104614A1 (en) | Semiconductor Device and a Method of Manufacturing Same | |
| CN106298775B (zh) | 一种混合整流二极管及其制作方法 | |
| US20220005959A1 (en) | Silicon carbide power diode device and fabrication method thereof | |
| CN113130663B (zh) | 一种钳位电压可选的SiC-TVS器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |