CN113808931A - 圆弧形鳍顶形成方法及鳍式场效应晶体管 - Google Patents

圆弧形鳍顶形成方法及鳍式场效应晶体管 Download PDF

Info

Publication number
CN113808931A
CN113808931A CN202010530664.4A CN202010530664A CN113808931A CN 113808931 A CN113808931 A CN 113808931A CN 202010530664 A CN202010530664 A CN 202010530664A CN 113808931 A CN113808931 A CN 113808931A
Authority
CN
China
Prior art keywords
fin structure
fin
etching
precursor
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010530664.4A
Other languages
English (en)
Inventor
黄元泰
叶甜春
周娜
李俊杰
李琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010530664.4A priority Critical patent/CN113808931A/zh
Publication of CN113808931A publication Critical patent/CN113808931A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请公开了一种圆弧形鳍顶形成方法及鳍式场效应晶体管，包括：提供一个鳍结构；对所述鳍结构的顶部执行原子层刻蚀，并根据鳍结构的刻蚀量确定是否再次进行刻蚀；若是，则继续执行对所述鳍结构的顶部执行原子层刻蚀，并根据鳍结构的刻蚀量确定是否再次进行刻蚀的过程；若否，则停止刻蚀。本申请通过对鳍结构的顶部循环执行原子层刻蚀过程以形成圆弧形鳍顶，虽然这种循环过程比现有方式的刻蚀速率慢一些，但是这种循环过程对表面没有损坏，并且可以将图案尺寸和加载密度最小化。由于表面没有表面损伤，因此也就不会形成电荷捕获，造成器件栅极阈值电压下降影响器件电气特性。

Description

圆弧形鳍顶形成方法及鳍式场效应晶体管
技术领域
本申请涉及半导体制造技术领域，具体涉及一种圆弧形鳍顶形成方法及鳍式场效应晶体管。
背景技术
在鳍式场效应晶体管(Fin FET)的制造工艺中，鳍的制造是非常重要的部分。对于鳍式顶(fin top)的形状，其越尖锐越容易因为电场拥塞效应(electric field crowdingeffect)的影响造成栅极绝缘膜的电性失效，因此通常将鳍顶制作成圆弧形。
在相关技术中，通过采用基于RIE(Reactive Ion-assisted Etching，反应离子刻蚀)的干法刻蚀工艺形成圆弧形的鳍式顶。
然而，反应离子刻蚀是利用高能量的等离子体来实现圆弧形的鳍顶，这种很高的离子能量会产生损坏，造成鳍表面的损伤、晶格畸变(lattice distortion)，使得副产物进入栅极沟道诱发电荷捕获，进而栅极阈值电压下降影响到器件电气特性。
发明内容
本申请的目的是针对上述现有技术的不足提出的一种圆弧形鳍顶形成方法及鳍式场效应晶体管，该目的是通过以下技术方案实现的。
本申请的第一方面提出了一种圆弧形鳍顶形成方法，所述方法包括：
提供一个鳍结构；
对所述鳍结构的顶部执行原子层刻蚀，并根据鳍结构的刻蚀量确定是否再次进行刻蚀；
若是，则继续执行对所述鳍结构的顶部执行原子层刻蚀，并根据鳍结构的刻蚀量确定是否再次进行刻蚀的过程；
若否，则停止刻蚀。
本申请的第二方面提出了一种鳍式场效应晶体管，包括如上述第一方面所述的圆弧形鳍顶。
本申请的第三方面提出了一种电子设备，所述电子设备包括如上述第二方面所述的鳍式场效应晶体管。
在本申请实施例中，通过对鳍结构的顶部循环执行原子层刻蚀过程以形成圆弧形鳍顶，虽然这种循环过程比现有方式的刻蚀速率慢一些，但是这种循环过程对表面没有损坏，并且可以将图案尺寸和加载密度最小化。由于表面没有表面损伤，因此也就不会形成电荷捕获，造成器件栅极阈值电压下降影响器件电气特性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请示出的一种四角形的鳍式顶和圆弧形鳍式顶的示意图；
图2为本申请根据一示例性实施例示出的一种不同能量的离子体对表面的损坏程度模拟示意图；
图3为本申请根据一示例性实施例示出的一种圆弧形鳍顶形成方法的实施例流程图；
图4为本申请根据图3所示实施例示出的一种原子层刻蚀过程示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
参见图1所示，其中的(a)为四角形的鳍式顶，鳍顶比较尖锐，将这样的鳍式顶应用到场效应晶体管器件中时，在器件运行时，鳍顶的角部分区域的电场集中，诱发栅氧化层的电气压力集中，持续性的压力会造成电气击穿，使得器件发生故障。
为了晶体管特性和生成影响最小化，在形成鳍结构的工艺中，会将比较尖锐的鳍顶做成圆滑形，以防止鳍顶的电场集中现象，如图1中的(b)为圆弧形的鳍式顶，鳍顶比较圆滑，将这样的鳍式顶应用到场效应晶体管器件中时，在器件运行时，鳍顶部分区域形成平衡的电场，受电场拥塞效应影响造成器件运行故障的几率比较低。
对应圆弧形鳍式顶的形成，在现有技术中，采用基于RIE干法刻蚀的方式用等离子体(plasma)内离子(ion)的高能量来实现，但是高离子能量很可能造成鳍表面损坏。
参见图2所示，其中的(a)为使用60eV能量的氩(Argon)离子对硅表面的损坏程度，(b)为使用200eV能量的氩离子对硅表面的损坏程度。经过对比可以发现，氩离子能量越高对硅表面的损坏程度越严重。
在使用RIE刻蚀后，虽然没有损坏很严重，但是表面的损伤，终究还是会造成表面的晶格畸变(lattice distortion)，使得副产物进入栅极沟道诱发电荷捕获(chargetrap)，进而栅极阈值电压下降影响到器件电气特性。
为解决上述技术问题，发明人发现ALE(Atomic Layer Etching，原子层刻蚀)工艺具有两个基本条件，一是ALE工艺以自我限制方式去除单个原子层，二是ALE工艺不会触及和破坏底层和周围的材料。
基于此，本申请提出一种圆弧形鳍顶形成方法，通过循环对鳍结构的表面执行ALE工艺过程(looping etch process)以形成圆弧形鳍顶，虽然这种循环过程比现有方式的刻蚀速率慢一些，但是这种循环过程对表面没有损坏，并且可以将图案尺寸和加载密度最小化。
下面以具体实施例对本申请提出的圆弧形鳍顶形成方法进行详细阐述。
图3为本申请根据一示例性实施例示出的一种圆弧形鳍顶形成方法的实施例流程图，如图3所示，所述圆弧形鳍顶形成方法包括如下步骤：
步骤301：提供一个鳍结构。
其中，所述鳍结构的顶部为比较尖锐的四角形，是待进一步刻蚀的鳍结构。
步骤302：对鳍结构的顶部执行原子层刻蚀，并根据鳍结构的刻蚀量确定是否再次进行刻蚀，若是，则继续执行步骤302，若否，则执行步骤303。
在本实施例中，刻蚀量指的是将当前的鳍结构与待形成的圆弧形鳍顶之间相对比后获得的需要去除的材料量。
在一些实施例中，刻蚀量可以由需要去除材料量的深度H定义，或者也可以由需要去除材料量的宽度W定义。
在步骤302中，循环执行的原子层刻蚀过程包括四个阶段，分别如下所示：
阶段一，将前驱体吸附到鳍结构表面。
在阶段一中，前驱体指的是可以与蚀刻的表面直接或间接反应的一到两种气体。
在一个例子中，所述前驱体可以是溴化氢HBr与氮气N2、或氦气He、或氩气Ar的混合气体。
在另一个例子中，所述前驱体可以是氯气Cl2与氮气N2、或氦气He、或氩气Ar的混合气体。
阶段二，除去未被吸附的前驱体。
阶段三，激活鳍结构表面的前驱体，使前驱体与鳍结构表面发生化学反应。
在一些实施例中，采用惰性气体激活鳍结构表面的前驱体。
其中，惰性气体不参与化学反应，但可以传达离子化物理性能量以激活鳍结构表面的前驱体，使前驱体与鳍结构表面发生化学反应。
示例性的，惰性气体可以是氢气H2、氖气Ne、氩气Ar、氦气He、氙气Xe、氪气Kr中的任意一种。
阶段四，除去化学反应生成的副产物(byproducts)。
针对上述阶段二和阶段四，均属于净化过程，净化过程可以只使用氩气Ar全马力充分净化去除。
在本实施例中，鳍结构的刻蚀量通过使用刻蚀次数来调整,因此对鳍结构表面没有损坏。
在一个例子中，原子层刻蚀的次数的取值范围可以为1～100次。
需要说明的是，每执行一次所述原子层刻蚀过程，阶段一、阶段二、阶段三以及阶段四均持续执行预设时长。
示例性的，该预设时长为10秒。
步骤303：停止刻蚀。
参见图4所示，为原子层刻蚀的过程示意图，以注入氯气刻蚀晶体硅为例，在阶段一中，注入氯气Cl2，以使氯气吸附到晶体硅表面；在阶段二中，去除未被吸附的氯气；在阶段三中，注入氩气Ar，以激活吸附在晶体硅表面的氯气，使硅与氯气发生化学反应，生成副产物；在阶段四中，去除化学反应生成的副产物，进而刻蚀掉一部分硅。
至此，完成上述图3所示的圆弧形鳍顶形成流程，通过上述流程可以经过循环刻蚀过程形成圆弧形鳍顶，而没有等离子体对鳍表面的损坏，由于表面没有表面损伤，因此也就不会形成电荷捕获，造成器件栅极阈值电压下降影响器件电气特性。
需要说明的是，本实施例形成的鳍结构可以应用于MOSFET或者是DRAM中。
本申请还提出了一种鳍式场效应晶体管，所述鳍式场效应晶体管包括如上述图3所述的圆弧形鳍顶。
同时，本申请还提出了一种电子设备，所述电子设备包括如上述实施例所述的鳍式场效应晶体管。
在一些实施例中，所述电子设备包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (11)

1.一种圆弧形鳍顶形成方法，其特征在于，所述方法包括：
提供一个鳍结构；
对所述鳍结构的顶部执行原子层刻蚀，并根据鳍结构的刻蚀量确定是否再次进行刻蚀；
若是,则继续执行对所述鳍结构的顶部执行原子层刻蚀，并根据鳍结构的刻蚀量确定是否再次进行刻蚀的过程；
若否,则停止刻蚀。
2.根据权利要求1所述的方法，其特征在于，所述原子层刻蚀过程包括：
将前驱体吸附到鳍结构表面；
除去未被吸附的前驱体；
激活鳍结构表面的前驱体，使前驱体与鳍结构表面发生化学反应；
除去化学反应生成的副产物。
3.根据权利要求2所述的方法，其特征在于，每执行一次所述原子层刻蚀过程，每个步骤均持续执行预设时长。
4.根据权利要求2所述的方法，其特征在于，所述前驱体是溴化氢与氮气、或氦气、或氩气的混合气体；
或者，所述前驱体是氯气与氮气、或氦气、或氩气的混合气体。
5.根据权利要求2所述的方法，其特征在于，使用惰性气体激活鳍结构表面的前驱体。
6.根据权利要求5所述的方法，其特征在于，所述惰性气体为氢气、氖气、氩气、氦气、氙气、氪气中的任意一种。
7.根据权利要求1所述的方法，其特征在于，所述原子层刻蚀的次数的取值范围为1～100。
8.根据权利要求1所述的方法，其特征在于，所述鳍结构应用于MOSFET或者是DRAM当中。
9.一种鳍式场效应晶体管，其特征在于，所述鳍式场效应晶体管包括如上述权利要求1～7任一项所述的圆弧形鳍顶。
10.一种电子设备，其特征在于，所述电子设备包括如上述权利要求8所述的鳍式场效应晶体管。
11.根据权利要求10所述的设备，其特征在于，所述电子设备包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
CN202010530664.4A 2020-06-11 2020-06-11 圆弧形鳍顶形成方法及鳍式场效应晶体管 Pending CN113808931A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010530664.4A CN113808931A (zh) 2020-06-11 2020-06-11 圆弧形鳍顶形成方法及鳍式场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010530664.4A CN113808931A (zh) 2020-06-11 2020-06-11 圆弧形鳍顶形成方法及鳍式场效应晶体管

Publications (1)

Publication Number Publication Date
CN113808931A true CN113808931A (zh) 2021-12-17

Family

ID=78892007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010530664.4A Pending CN113808931A (zh) 2020-06-11 2020-06-11 圆弧形鳍顶形成方法及鳍式场效应晶体管

Country Status (1)

Country Link
CN (1) CN113808931A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789027A (zh) * 2015-01-12 2016-07-20 朗姆研究公司 集成原子级工艺：ald（原子层沉积）和ale（原子层蚀刻）
US20190108982A1 (en) * 2017-10-06 2019-04-11 Lam Research Corporation High energy atomic layer etching
CN110739211A (zh) * 2018-07-20 2020-01-31 Asm Ip 控股有限公司 使用等离子体改性的介电材料的选择性循环干式蚀刻工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789027A (zh) * 2015-01-12 2016-07-20 朗姆研究公司 集成原子级工艺：ald（原子层沉积）和ale（原子层蚀刻）
US20190108982A1 (en) * 2017-10-06 2019-04-11 Lam Research Corporation High energy atomic layer etching
CN110739211A (zh) * 2018-07-20 2020-01-31 Asm Ip 控股有限公司 使用等离子体改性的介电材料的选择性循环干式蚀刻工艺

Similar Documents

Publication Publication Date Title
CN104752351B (zh) 半导体器件的形成方法
CN104347418B (zh) Mos晶体管的形成方法
CN106935635B (zh) 半导体结构的形成方法
JP2008530783A5 (zh)
CN104616979B (zh) 半导体器件的形成方法
CN102203912B (zh) 改善p3i腔室中共形掺杂的方法
CN114496783B (zh) 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法
JP4093855B2 (ja) 半導体素子の製造方法
US20190273164A1 (en) Method for manufacturing an array substrate, display panel and display device
JP5223364B2 (ja) プラズマエッチング方法及び記憶媒体
CN113808931A (zh) 圆弧形鳍顶形成方法及鳍式场效应晶体管
CN106328707A (zh) 晶体管及其制作方法
KR101708206B1 (ko) 반도체 장치의 제조 방법
CN113380624A (zh) 一种半导体器件及其制造方法
CN104979175B (zh) 栅极及晶体管的形成方法
CN109786327B (zh) 半导体器件及其形成方法
JP2008016838A (ja) 半導体素子のリセスゲートの製造方法
CN103295913B (zh) 改善半导体器件负偏压温度不稳定性的方法
CN110890279B (zh) 半导体结构及其形成方法
KR20070002515A (ko) 돌기형 트랜지스터 제조방법
CN106158961B (zh) 平面型vdmos器件制作方法
CN114038758B (zh) 改善热载流子注入的nmos的形成方法
TWI336111B (en) Method for in-situ repairing plasma damage on substrate and method for fabricating transistor device
JPH11274494A (ja) 半導体素子の製造方法
CN112151360B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination