CN113782612A - 一种超结屏蔽栅沟槽mosfet结构及制作方法 - Google Patents
一种超结屏蔽栅沟槽mosfet结构及制作方法 Download PDFInfo
- Publication number
- CN113782612A CN113782612A CN202111135884.8A CN202111135884A CN113782612A CN 113782612 A CN113782612 A CN 113782612A CN 202111135884 A CN202111135884 A CN 202111135884A CN 113782612 A CN113782612 A CN 113782612A
- Authority
- CN
- China
- Prior art keywords
- region
- grid
- super junction
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 66
- 230000015556 catabolic process Effects 0.000 claims abstract description 37
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 33
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 210000000746 body region Anatomy 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 238000001259 photo etching Methods 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- -1 phosphorus ion Chemical class 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 239000005360 phosphosilicate glass Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 14
- 230000003068 static effect Effects 0.000 description 12
- 238000009826 distribution Methods 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种超结屏蔽栅沟槽MOSFET结构，衬底的N+漏区上设有N‑辅助层，N‑辅助层上方两侧为超结区，每侧超结区上方的P体区靠内设有一个N+源区，在P体区和N+源区的上表面共同设有源极电极S；两个N柱区及其上方的P体区中央设有深沟槽，深沟槽底部位伸进N‑辅助层内；深沟槽内的上方设有栅极G，其四周为二氧化硅层；下方设有屏蔽栅极SG，其两侧及底部为二氧化硅层，且屏蔽栅极SG在三维方向上与源极S相连；在N+漏区下表面设有漏极电极D。本发明还公开了另一种SJSGT*结构及该两种结构的制作方法。本发明在保证击穿电压和雪崩耐量的前提下，明显降低器件导通电阻和栅电荷，获得快开关速度和低功耗。
Description
技术领域
本发明属于电力半导体器件技术领域，涉及一种超结屏蔽栅沟槽MOSFET结构，本发明还涉及该种超结屏蔽栅沟槽MOSFET结构的制作方法。
背景技术
功率MOSFET在电动汽车和汽车充电桩使用量很大，由于需要在室外长时间工作，故对器件的静动态特性及可靠性的要求很高。普通功率MOSFET通过增加漂移区厚度虽然可以提高击穿电压，但又会导致导通电阻增加，两者之间存在不可调和的矛盾，因此其静态功耗较大。深槽超结MOSFET在一定程度上降低了导通电阻，但无法克服其栅漏电容较大的缺点。屏蔽栅MOSFET是在传统深槽栅MOSFET结构中引入一个与栅极分离、外加源极电位的屏蔽栅电极，可以降低其栅漏电荷，提高器件的开关速度，但是其击穿电压较低。可见，上述现有的功率MOSFET结构由于存在静态或动态特性方面的缺点，导致其在新能源电动车、新型光伏发电、节能家电等领域的电机驱动系统、逆变器系统及电源管理系统应用受到限制。
发明内容
本发明的目的是提供一种超结屏蔽栅沟槽MOSFET结构(以下简称SJSGT结构或SJSGT*结构)，解决了现有深槽栅超结MOSFET和屏蔽栅SGT的静、动态特性难以满足实际应用要求的问题。
本发明的另一目的是提供该种超结屏蔽栅沟槽MOSFET结构的制作方法。
本发明采用的技术方案是，一种超结屏蔽栅沟槽MOSFET结构，包括作为衬底的N+漏区，在N+漏区上表面设置有N-辅助层，N-辅助层上方两侧为超结区，即包括一个P柱区和一个N柱区；每侧的超结区上方均为一个P体区，在每个P体区靠内设置有一个N+源区，在P体区上表面和N+源区上表面共同设置有源极电极S；两个N柱区及其上方的P体区中央设置有深沟槽，深沟槽底部位伸进N-辅助层内；深沟槽内设置有上、下两部分多晶硅，并且填充有二氧化硅层；上方的多晶硅称为栅极G，其四周为二氧化硅层；下方的多晶硅称为屏蔽栅极SG，其两侧及底部为二氧化硅层，且屏蔽栅极SG在三维方向上与源极S相连；深沟槽上表面的二氧化硅层将源极S和栅极G隔离；在N+漏区下表面设置有漏极电极D。
本发明采用的另一技术方案是，一种上述的超结屏蔽栅沟槽MOSFET结构的制作方法，按照以下步骤实施：
步骤1、制作衬底：低阻<100>N+硅衬底→外延N-辅助层；
步骤2、制作超结柱区：外延P柱区→光刻→深沟槽刻蚀→牺牲氧化膜生长→磷离子斜角注入→去除牺牲氧化层→退火并推进形成N柱区；
步骤3、制作SGT结构：热生长二氧化硅场氧层→淀积多晶硅并掺杂以填充沟槽→光刻元胞区→刻蚀沟槽内多晶硅形成屏蔽栅→光刻元胞区→湿法刻蚀去除硅片表面和沟槽侧壁的二氧化硅场氧层→采用高密度等离子体化学气相淀积隔离氧化膜和栅氧化层→沟槽内淀积多晶硅栅极→光刻元胞区和屏蔽栅引出区→硼离子注入并推进形成P体区→光刻元胞区→在P体区内磷离子注入形成N+源区；
步骤4、制作正面电极结构：化学气相淀积形成层磷硅玻璃层→光刻→刻蚀形成沟槽式接触孔→接触孔内淀积难熔金属→采用CMP表面平坦化→淀积表面金属层→光刻压焊点→刻蚀形成正面栅极与源极的电极；
步骤5、制作背面电极结构：减薄背面N+硅衬底→背面多层金属化。
本发明的有益效果是，通过在传统深槽栅超结MOSFET中引入屏蔽栅极SG，在保证其动态雪崩耐量的情况下，可以使器件具有高的击穿电压和低的导通电阻低，同时开关速度也大大加快，因此获得低功耗。
附图说明
图1是传统深槽栅超结MOS结构的剖面示意图；
图2是传统SGT结构的剖面示意图；
图3是本发明第一种实施例的SJSGT结构的剖面示意图；
图4是本发明第二种实施例的SJSGT*结构的剖面示意图；
图5是本发明SJSGT结构沿P柱区与N柱区结面的纵向电场分布与传统SGT、传统深槽栅超结MOS纵向电场分布的对比；
图6是本发明SJSGT结构与传统深槽栅超结MOS、传统SGT在不同温度下的击穿特性对比；
图7是本发明SJSGT结构与传统深槽栅超结MOS、传统SGT在不同温度下的导通特性对比；
图8是本发明SJSGT结构与传统深槽栅超结MOS、传统SGT的栅电荷测试曲线对比；
图9是本发明SJSGT结构与传统深槽栅超结MOS、传统SGT在不同温度下的关断特性曲线对比；
图10是本发明SJSGT结构与传统深槽栅超结MOS、传统SGT的动态雪崩时的电压、电流曲线对比；
图11是本发明SJSGT结构及SJSGT*结构与传统深槽栅超结MOS、传统SGT的击穿电压与导通电阻值对比图；
图12是本发明SJSGT结构及SJSGT*结构与传统深槽栅超结MOS、传统SGT的静态优值和动态优值对比图；
图13是本发明SJSGT结构及SJSGT*结构的沟槽底部位置与超结底部偏差ΔL对击穿电压BV和特征导通电阻Ron,sp的影响；
图14是本发明SJSGT结构及SJSGT*结构的底部辅助层厚度TN-对击穿电压BV和特征导通电阻Ron,sp的影响。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
图1为传统深槽栅超结MOS(以下文本及附图中简称Con.DTSJ)结构剖面示意图，其耐压层采用P柱区和N柱区交替排列的超结作为漂移区，且N柱区中央设置有与柱区深度相同的沟槽，沟槽内填充了介质层和多晶硅，将两侧的N柱区分开。在反向阻断时，P柱区和N柱区相互耗尽，可以获得较高的击穿电压，同时因N柱区较高的掺杂浓度导致较低的导通电阻，故传统深槽栅超结MOS在击穿电压和导通电阻之间得到了良好的折衷，其导通电阻Ron和击穿电压BV之间的关系为Ron∝BV1.32。采用该深沟槽结构，虽然有助于实现超结P柱区和N柱区的电荷平衡，但是栅-漏电容仍然很大。
图2为传统SGT(以下文本及附图中简称Con.SGT)结构剖面示意图，通过在传统深沟槽栅MOS的栅极G正下方引入一个与栅极分离的屏蔽栅极SG，屏蔽栅电极接源极电位，能够降低栅漏电容(Qg)和栅漏电荷(Qgd)，提高器件的开关速度，从而减小开关功耗。
本发明在前述两种结构的基础上进行了改进，提出两种超结SGT新结构，第一种简称为SJSGT结构，第二种简称为SJSGT*结构，以下进行详细论述。
图3是本发明第一种实施例的SJSGT结构的剖面图，是在Con.DTSJ结构基础上，保证原有的N+源区、P基区、沟槽栅G及N+漏区不变，在沟槽内的栅极G的正下方引入一个与栅极分离且较窄的屏蔽栅极SG，并且由于阻断时屏蔽栅极SG有助于N柱区耗尽，故略增加了N柱区的宽度。
参照图3，本发明的第一种实施例的SJSGT结构是，包括作为衬底的N+漏区，在N+漏区上表面设置有N-辅助层，N-辅助层上方两侧均为超结区，每侧的超结区包括一个P柱区和一个N柱区；每侧的超结区上方均为一个P体区(即图中的P-body区域)，在每个P体区靠内设置有一个N+源区，在P体区上表面和N+源区上表面共同设置有源极电极S；两个N柱区及其上方的P体区中央设置有深沟槽，深沟槽底部位伸进N-辅助层内；深沟槽内设置有上、下两部分多晶硅，并且填充有二氧化硅层；上方的多晶硅称为栅极G，其四周的二氧化硅层较薄；下方的多晶硅称为屏蔽栅极SG，其两侧及底部的二氧化硅层较厚，且屏蔽栅极SG在三维方向上与源极S相连；深沟槽上表面的二氧化硅层将源极S和栅极G隔离；在N+漏区下表面设置有漏极电极D。
在本发明第一种SJSGT结构中，还包括以下具体特征：
1)栅极G的宽度WG与两侧的二氧化硅层厚度TGOX之和与屏蔽栅极SG的宽度WSG与两侧二氧化硅层厚度TSGOX之和相等，即WG+2TGOX＝WSG+2TSGOX；
2)P柱区的厚度与N柱区的厚度相等，P柱区的掺杂与N柱区的掺杂相等，且N柱区的宽度WN略宽于P柱区的宽度WP，其差值范围ΔW＝WN-WP为0.1μm～1μm，即0.1μm≤ΔW≤1μm；
3)底部N-辅助层的厚度随器件击穿电压的增加而增大，N-辅助层的厚度取值范围为2～10μm；
4)屏蔽栅极SG的沟槽底部深入到底部辅助层，与超结底部位置的偏差ΔL控制在3μm以内，即0μm<ΔL≤3μm。
本发明第一种实施例SJSGT结构的制作方法，按照以下步骤实施：
步骤1、制作衬底：低阻<100>N+硅衬底→外延N-辅助层；
步骤2、制作超结柱区：外延P柱区→光刻→深沟槽刻蚀→牺牲氧化膜生长→磷离子斜角注入→去除牺牲氧化层→退火并推进形成N柱区；
步骤3、制作SGT结构：热生长二氧化硅场氧层→淀积多晶硅并掺杂以填充沟槽→光刻元胞区(用光刻胶掩蔽屏蔽栅引出区)→刻蚀沟槽内多晶硅形成屏蔽栅→光刻元胞区→湿法刻蚀去除硅片表面和沟槽侧壁的二氧化硅场氧层→采用高密度等离子体化学气相淀积(HDPCVD)隔离氧化膜和栅氧化层→沟槽内淀积多晶硅栅极→光刻元胞区和屏蔽栅引出区→硼离子注入并推进形成P体区→光刻元胞区→在P体区内磷离子注入形成N+源区；
步骤4、制作正面电极结构：化学气相淀积形成层磷硅玻璃(PSG)层→光刻→刻蚀形成沟槽式接触孔→接触孔内淀积难熔金属→采用CMP表面平坦化→淀积表面金属(AlCu)层→光刻压焊点→刻蚀形成正面栅极与源极的电极；
步骤5、制作背面电极结构：减薄背面N+硅衬底→背面多层(TiNiAg)金属化。
参照图4，是本发明第二种实施例SJSGT*(为了便于区别两种实施例结构，在各个附图中简称SJSGT*)结构的剖示图，在第一种SJSGT结构的基础上，第二种实施例SJSGT*结构有如下区别：深沟槽内中央位置竖直设置有屏蔽栅极SG，在屏蔽栅极SG上部两侧分别设置有一个栅极G，并且该两个栅极G与屏蔽栅极SG按左中右的布局排列，中间通过二氧化硅层隔离。
本发明第二种SJSGT*结构的关键参数与上述第一种SJSGT结构的关键参数一致；还可以进一步选择以下具体特征：
1)P柱区的厚度与N柱区的厚度相等，P柱区的掺杂与N柱区的掺杂相等，且N柱区的宽度WN略宽于P柱区的宽度WP，其差值范围ΔW＝WN-WP为0.1μm～1μm，即0.1μm≤ΔW≤1μm；
2)底部N-辅助层的厚度随器件击穿电压的增加而增大，N-辅助层的厚度取值范围为2～10μm；
3)屏蔽栅极SG的沟槽深入到底部辅助层，与超结底部位置的偏差ΔL控制在3μm以内，即0μm<ΔL≤3μm。
本发明第二种SJSGT*结构的制作工艺流程，比本发明第一种SJSGT结构的工艺更为简单，区别主要在于SGT和正面电极结构的制作有所不同，具体按照以下步骤实施：
步骤1、制作衬底：低阻<100>N+硅衬底→外延N-辅助层；
步骤2、制作超结柱区：外延P柱区→光刻→深沟槽刻蚀→牺牲氧化膜生长→磷离子斜角注入→去除牺牲氧化层→退火并推进形成N柱区；
步骤3、制作SGT结构：沟槽内热生长二氧化硅场氧层→沟槽内淀积多晶硅并掺杂→光刻→刻蚀硅片表面和沟槽内多晶硅至硅表面下方形成屏蔽栅极→光刻→湿法刻蚀去除硅片表面和沟槽内的二氧化硅场氧层形成栅极沟槽→热生长二氧化硅栅氧层→淀积多晶硅并掺杂→光刻→刻蚀多晶硅栅至硅表面下方→硼离子注入并推进形成P体区→砷离子注入在P体区退火形成N+源区；
步骤4、制作正面电极结构：化学气相淀积形成层磷硅玻璃(PSG)层→光刻→刻蚀形成源极与屏蔽栅接触孔→淀积表面金属层→光刻压焊点→刻蚀形成正面栅极与源极的电极；
步骤5、制作背面电极结构：减薄背面N+硅衬底→背面多层(TiNiAg)金属化。
性能评价：
为了便于对比和评价本发明SJSGT结构及SJSGT*结构的性能，根据图1、图2、图3、图4建立了各自结构的模型，设置的纵向厚度、元胞宽度、底部辅助层浓度、源漏区浓度、沟道浓度等参数均相同，并且Con.DTSJ的柱区厚度，柱区浓度与柱区宽度的乘积均与SJSGT结构及SJSGT*结构相同，但由于Con.DTSJ的深沟槽对N柱区几乎没有耗尽，故Con.DTSJ的P柱区与N柱区宽度相等，且略宽SJSGT结构及SJSGT*结构的P柱区；Con.SGT的漂移区浓度与SJSGT结构及SJSGT*结构的底部辅助层的浓度相同，屏蔽栅纵向尺寸也相同，以下以200V的电压等级为例进行对比说明。
(1)击穿时的电场分布
图5是本发明SJSGT结构与Con.DTSJ和Con.SGT在T＝300K下沿P柱区与N柱区结面的纵向电场分布的对比曲线。由图5可见，三者的电场分布均由两部分构成，其中本发明的SJSGT结构和Con.SGT的电场峰值均出现在超结区与底部辅助层的交界面处(Y＝9μm)，这是由于屏蔽栅极SG的拐角的电场峰值所致；Con.DTSJ的电场峰值则出现在超结部分。相比较而言，本发明的SJSGT结构在超结区的电场近似为矩形分布，在底部辅助层与漏区为梯形分布，其电场强度围成面积最大，因此耐压最高。
(2)击穿特性
图6是本发明的SJSGT结构与Con.DTSJ和Con.SGT在不同温度下的击穿特性对比。由图6可见，在T＝300K下三种器件在电流密度为0.1mA/cm2时发生雪崩击穿，此时本发明的SJSGT结构的击穿电压为237.3V，Con.DTSJ的击穿电压为181.2V，Con.SGT的击穿电压为204.9V，故本发明的SJSGT结构相比Con.DTSJ和Con.SGT，击穿电压分别提升了31％和15.8％；在T＝400K下三种器件在电流密度为0.1A/cm2时发生雪崩击穿，此时本发明的SJSGT结构的击穿电压为273.8V，Con.DTSJ的击穿电压为219.6V，Con.SGT的击穿电压为236V，故本发明的SJSGT结构相比Con.DTSJ和Con.SGT，击穿电压分别提升了24.7％和16％。200V电压下，本发明的SJSGT结构在T＝300K时漏电流密度为JDSS＝0.77μA/cm2；在T＝400K时漏电流密度为JDSS＝400μA/cm2。
(3)导通特性
图7是本发明的SJSGT结构与Con.DTSJ和Con.SGT在330K和400K下的导通特性对比。由图7可见，本发明的SJSGT结构在T＝300K时的特征导通电阻Ron，sp＝5.472mΩ·cm2；在T＝400K时Ron，sp＝7.956mΩ·cm2；Con.DTSJ在T＝300K时Ron，sp＝5.812mΩ·cm2；在T＝400K时Ron，sp＝9.235mΩ·cm2；Con.SGT在T＝300K时，Ron，sp＝7.804mΩ·cm2；在T＝400K时Ron，sp＝12.847mΩ·cm2。与Con.DTSJ相比较，本发明的SJSGT结构在T＝300K和T＝400K时的特征导通电阻分别降低了5.85％和13.85％；与Con.SGT相比较，本发明的SJSGT结构在T＝300K和T＝400K时的特征导通电阻均降低了29.9％。
(4)栅极电荷
栅极电荷Qg指栅极电流Ig与栅电容充电时间tg的乘积，栅漏电荷Qgd指栅极电流Ig与栅漏电容充电时间tgd的乘积。Qg和Qgd越大，开关特性越差。图8是本发明的SJSGT结构与Con.DTSJ和Con.SGT在T＝300K下的栅极电荷测试曲线对比。由图8可见，在Ig＝5mA下，计算得到本发明的SJSGT结构的Qg＝33nC和Qgd＝8.5nC；Con.DTSJ的Qg＝32.5nC和Qgd＝14nC；Con.SGT的Qg＝32.5nC和Qgd＝8nC。故本发明的SJSGT结构的栅漏电荷比Con.DTSJ的下降了39.2％，与Con.SGT的栅电荷几乎相同。
(5)开关特性
图9是本发明的SJSGT结构与Con.DTSJ和Con.SGT在T＝300K和400K下的关断特性对比曲线。由图9可见，本发明的SJSGT结构在T＝300K时td(off)＝77ns；在T＝400K时td(off)＝79ns，关断延迟时间与Con.SGT无差别，但相比于相同温度下的Con.DTSJ关断延迟时间分别下降了13.5％和13.2％，故关断速度大大加快。
(6)动态雪崩特性
图10是本发明的SJSGT结构与Con.DTSJ和Con.SGT在T＝300K下的动态雪崩对比曲线。由图10可见，在负载电感L＝0.2mH时，本发明的SJSGT结构的雪崩电流IAS＝72.1A，计算得到其雪崩耐量EAS＝693.1mJ；Con.DTSJ的雪崩电流IAS＝71.9A，计算得到其雪崩耐量EAS＝689.1mJ；Con.SGT的雪崩电流IAS＝71.8A，计算得到其雪崩耐量EAS＝687.4mJ。相比较而言，本发明的SJSGT结构的雪崩耐量略有提升。
(7)关键特性及优值对比
图11为本发明的SJSGT结构和SJSGT*结构与Con.DTSJ和Con.SGT的击穿电压与导通电阻值对比。由图11可见，在300K和400K(虚框外)下，本发明的SJSGT结构和SJSGT*结构相较于Con.DTSJ和Con.SGT，击穿电压更高，导通电阻更低。
图12为本发明的SJSGT结构和SJSGT*结构与Con.DTSJ和Con.SGT的静态优值(BV2/Ron,sp)和动态优值(Ron·Qgd)的对比。由图12可见，在T＝300K下，与Con.DTSJ和Con.SGT相比较，本发明的SJSGT结构和SJSGT*结构的静态优值更高，动态优值更低，因此其静态和动态性能更加优良。
(8)关键结构参数
屏蔽栅底部的位置变化对器件的特性影响很大。将屏蔽栅沟槽底部超过超结底部的纵向尺定义寸为ΔL(如图3、图4所示)，若屏蔽栅的纵向尺寸过短(ΔL<0)，会使超结的N柱区底部有一部分不能有效被屏蔽栅耗尽，加强了纵向电场，导致了器件击穿电压的降低；若屏蔽栅的纵向尺寸过长(ΔL>0)，由于在屏蔽栅拐角处的电场峰值较高，会调制了底部辅助层的电场，使底部辅助层的电场增强，导致器件容易在此处击穿。为了保证超结的电荷平衡，屏蔽栅底部位置需严格控制。见图13，是本发明的SJSGT结构和SJSGT*结构的沟槽底部位置与超结底部偏差ΔL对击穿电压BV和特征导通电阻Ron,sp的影响。由图13可见，当ΔL从-0.3μm到1μm取值时，击穿电压先增加而后下降，但导通电阻一直增加。并且，当ΔL＝0.2μm时，本发明的SJSGT结构的击穿电压较大，导通电阻较低，其静态优值(BV2/Ron,sp)最大；当ΔL＝0.4μm时，本发明SJSGT*结构的静态优值最大。
底部辅助层的厚度TN-对器件的静态特性影响也很大，过薄的TN-会导致器件的击穿电压达不到设计要求，但过厚的TN-虽然保证了器件的击穿电压，会导致特征导通电阻增大，所以TN-的合理取值对协调器件击穿电压和特征导通电阻的矛盾至关重要。见图14，是本发明的SJSGT结构和SJSGT*结构的底部辅助层的厚度TN-击穿电压BV和特征导通电阻Ron,sp的影响。由图14可见，通过计算其静态优值(BV2/Ron,sp)得出，对于本发明的SJSGT结构，TN-的最优取值取7μm左右；对于本发明的SJSGT*结构，TN-的最优取值取7μm左右。
综上所述，本发明的SJSGT结构和SJSGT*结构，不仅具有击穿电压高、导通电阻低且开关速度快的优点，而且动态雪崩耐量稍高，完全可以替代传统深槽栅超结MOS和传统SGT的结构。
Claims (8)
1.一种超结屏蔽栅沟槽MOSFET结构，其特征在于：包括作为衬底的N+漏区，在N+漏区上表面设置有N-辅助层，N-辅助层上方两侧为超结区，每侧的超结区均包括一个P柱区和一个N柱区；每侧的超结区上方均为一个P体区，在每个P体区靠内设置有一个N+源区，在P体区上表面和N+源区上表面共同设置有源极电极S；两个N柱区及其上方的P体区中央设置有深沟槽，深沟槽底部位伸进N-辅助层内；
深沟槽内设置有上、下两部分多晶硅，并且填充有二氧化硅层；上方的多晶硅称为栅极G，其四周为二氧化硅层；下方的多晶硅称为屏蔽栅极SG，其两侧及底部为二氧化硅层，且屏蔽栅极SG在三维方向上与源极S相连；
深沟槽上表面的二氧化硅层将源极S和栅极G隔离；在N+漏区下表面设置有漏极电极D。
2.根据权利要求1所述的超结屏蔽栅沟槽MOSFET结构，其特征在于：所述的栅极G的宽度WG与两侧的二氧化硅层厚度TGOX之和与屏蔽栅极SG的宽度WSG与两侧二氧化硅层厚度TSGOX之和相等，即WG+2TGOX＝WSG+2TSGOX。
3.根据权利要求1所述的超结屏蔽栅沟槽MOSFET结构的制作方法，其特征在于，按照以下步骤实施：
步骤1、制作衬底：低阻<100>N+硅衬底→外延N-辅助层；
步骤2、制作超结柱区：外延P柱区→光刻→深沟槽刻蚀→牺牲氧化膜生长→磷离子斜角注入→去除牺牲氧化层→退火并推进形成N柱区；
步骤3、制作SGT结构：热生长二氧化硅场氧层→淀积多晶硅并掺杂以填充沟槽→光刻元胞区→刻蚀沟槽内多晶硅形成屏蔽栅→光刻元胞区→湿法刻蚀去除硅片表面和沟槽侧壁的二氧化硅场氧层→采用高密度等离子体化学气相淀积隔离氧化膜和栅氧化层→沟槽内淀积多晶硅栅极→光刻元胞区和屏蔽栅引出区→硼离子注入并推进形成P体区→光刻元胞区→在P体区内磷离子注入形成N+源区；
步骤4、制作正面电极结构：化学气相淀积形成层磷硅玻璃层→光刻→刻蚀形成沟槽式接触孔→接触孔内淀积难熔金属→采用CMP表面平坦化→淀积表面金属层→光刻压焊点→刻蚀形成正面栅极与源极的电极；
步骤5、制作背面电极结构：减薄背面N+硅衬底→背面多层金属化。
4.一种超结屏蔽栅沟槽MOSFET结构，其特征在于：包括作为衬底的N+漏区，在N+漏区上表面设置有N-辅助层，N-辅助层上方两侧为超结区，每侧的超结区均包括一个P柱区和一个N柱区；每侧的超结区上方均为一个P体区，在每个P体区靠内设置有一个N+源区，在P体区上表面和N+源区上表面共同设置有源极电极S；两个N柱区及其上方的P体区中央设置有深沟槽，深沟槽底部位伸进N-辅助层内；
深沟槽内中央位置竖直设置有屏蔽栅极SG，在屏蔽栅极SG上部两侧分别设置有一个栅极G，并且该两个栅极G与屏蔽栅极SG按左中右的布局排列，中间通过二氧化硅层隔离；且屏蔽栅极SG在三维方向上与源极S相连；
深沟槽上表面的二氧化硅层将源极S和栅极G隔离；在N+漏区下表面设置有漏极电极D。
5.一种权利要求4所述的超结屏蔽栅沟槽MOSFET结构的制作方法，其特征在于，按照以下步骤实施：
步骤1、制作衬底：低阻<100>N+硅衬底→外延N-辅助层；
步骤2、制作超结柱区：外延P柱区→光刻→深沟槽刻蚀→牺牲氧化膜生长→磷离子斜角注入→去除牺牲氧化层→退火并推进形成N柱区；
步骤3、制作SGT结构：沟槽内热生长二氧化硅场氧层→沟槽内淀积多晶硅并掺杂→光刻→刻蚀硅片表面和沟槽内多晶硅至硅表面下方形成屏蔽栅极→光刻→湿法刻蚀去除硅片表面和沟槽内的二氧化硅场氧层形成栅极沟槽→热生长二氧化硅栅氧层→淀积多晶硅并掺杂→光刻→刻蚀多晶硅栅至硅表面下方→硼离子注入并推进形成P体区→砷离子注入在P体区退火形成N+源区；
步骤4、制作正面电极结构：化学气相淀积形成层磷硅玻璃层→光刻→刻蚀形成源极与屏蔽栅接触孔→淀积表面金属层→光刻压焊点→刻蚀形成正面栅极与源极的电极；
步骤5、制作背面电极结构：减薄背面N+硅衬底→背面多层金属化。
6.根据权利要求1或4所述的超结屏蔽栅沟槽MOSFET结构，其特征在于：所述的P柱区的厚度与N柱区的厚度相等，P柱区的掺杂与N柱区的掺杂相等，且N柱区的宽度WN略宽于P柱区的宽度WP，其差值范围ΔW＝WN-WP为0.1μm～1μm，即0.1μm≤ΔW≤1μm。
7.根据权利要求1或4所述的超结屏蔽栅沟槽MOSFET结构，其特征在于：所述的底部N-辅助层的厚度随器件击穿电压的增加而增大，N-辅助层的厚度取值范围为2～10μm。
8.根据权利要求1或4所述的超结屏蔽栅沟槽MOSFET结构，其特征在于：所述的屏蔽栅极SG的沟槽深入到底部辅助层，与超结底部位置的偏差ΔL控制在3μm以内，即0μm<ΔL≤3μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111135884.8A CN113782612A (zh) | 2021-09-27 | 2021-09-27 | 一种超结屏蔽栅沟槽mosfet结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111135884.8A CN113782612A (zh) | 2021-09-27 | 2021-09-27 | 一种超结屏蔽栅沟槽mosfet结构及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113782612A true CN113782612A (zh) | 2021-12-10 |
Family
ID=78853713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111135884.8A Pending CN113782612A (zh) | 2021-09-27 | 2021-09-27 | 一种超结屏蔽栅沟槽mosfet结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113782612A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120064684A1 (en) * | 2009-12-28 | 2012-03-15 | Force Mos Technology Co. Ltd. | Method for manufacturing a super-junction trench mosfet with resurf stepped oxides and trenched contacts |
| US20120061754A1 (en) * | 2009-12-28 | 2012-03-15 | Force Mos Technology Co. Ltd. | Super-junction trench mosfet with resurf stepped oxides and split gate electrodes |
| CN111969059A (zh) * | 2020-04-10 | 2020-11-20 | 南京江智科技有限公司 | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 |
-
2021
- 2021-09-27 CN CN202111135884.8A patent/CN113782612A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120064684A1 (en) * | 2009-12-28 | 2012-03-15 | Force Mos Technology Co. Ltd. | Method for manufacturing a super-junction trench mosfet with resurf stepped oxides and trenched contacts |
| US20120061754A1 (en) * | 2009-12-28 | 2012-03-15 | Force Mos Technology Co. Ltd. | Super-junction trench mosfet with resurf stepped oxides and split gate electrodes |
| CN111969059A (zh) * | 2020-04-10 | 2020-11-20 | 南京江智科技有限公司 | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| US8080858B2 (en) | Semiconductor component having a space saving edge structure | |
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| KR101236030B1 (ko) | 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법 | |
| US8178920B2 (en) | Semiconductor device and method of forming the same | |
| TWI416741B (zh) | 電荷平衡場效應電晶體 | |
| CN111048589B (zh) | 一种功率半导体集成器件 | |
| TWI469347B (zh) | 帶有溝槽-氧化物-奈米管超級接面之元件結構及製備方法 | |
| JP2018186270A (ja) | トレンチ下部にオフセットを有するＳｉＣ半導体デバイス | |
| CN103579345A (zh) | 高压场平衡金属氧化物场效应晶体管 | |
| US20210273091A1 (en) | Split trench gate super junction power device | |
| JP2002528916A (ja) | 改良された高周波スイッチング特性と降伏特性を備えたパワー半導体デバイス | |
| CN111524976B (zh) | 一种低栅电荷的功率mos器件及其制造方法 | |
| CN109166924B (zh) | 一种横向mos型功率半导体器件及其制备方法 | |
| US20050116284A1 (en) | Semiconductor devices | |
| CN109119461B (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
| CN103137661B (zh) | 横向双扩散金属氧化物半导体器件及其制造方法 | |
| US8421147B2 (en) | MOS transistor with elevated gate drain capacity | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| CN112864246B (zh) | 超结器件及其制造方法 | |
| CN109166915B (zh) | 一种介质超结mos型功率半导体器件及其制备方法 | |
| CN112993021B (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| CN109585563B (zh) | 一种具有钛酸锶膜的槽型横向耐压区 | |
| CN102945799A (zh) | 纵向功率半导体器件的制造方法 | |
| CN113782612A (zh) | 一种超结屏蔽栅沟槽mosfet结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |