CN113782541A - 垂直存储器件 - Google Patents

垂直存储器件 Download PDF

Info

Publication number
CN113782541A
CN113782541A CN202110641031.5A CN202110641031A CN113782541A CN 113782541 A CN113782541 A CN 113782541A CN 202110641031 A CN202110641031 A CN 202110641031A CN 113782541 A CN113782541 A CN 113782541A
Authority
CN
China
Prior art keywords
pattern
charge storage
substrate
memory device
barrier pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110641031.5A
Other languages
English (en)
Inventor
姜相敏
H.杨
崔至薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113782541A publication Critical patent/CN113782541A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种垂直存储器件包括：在衬底上的沟道，沟道在垂直于衬底的上表面的垂直方向上延伸；在沟道的外侧壁上的电荷存储结构，电荷存储结构包括在平行于衬底的上表面的水平方向上顺序堆叠的隧道绝缘图案、电荷存储图案和第一阻挡图案；以及在衬底上在该垂直方向上彼此间隔开的栅电极，每个栅电极围绕电荷存储结构。第一阻挡图案包括含有卤素元素的硅氧化物，包括在第一阻挡图案中的卤素元素的浓度从第一阻挡图案的面对栅电极中的相应栅电极的外侧壁朝向第一阻挡图案的面对电荷存储图案的内侧壁降低。

Description

垂直存储器件
技术领域
本公开涉及存储器件，更具体地，涉及垂直存储器件及其制造方法。
背景技术
在制造VNAND闪存器件的方法中，可以通过模具形成沟道孔以暴露衬底的上表面，该模具包括交替堆叠的绝缘层和牺牲层。包括硅氮化物的初步阻挡层可以形成在沟道孔的侧壁和底部上，并被氧化以形成阻挡层。如果初步阻挡层通过热氧化工艺被氧化，则包括在初步阻挡层中的氮可能不容易被去除，因此可以进行自由基氧化工艺。然而，在执行自由基氧化工艺时，包括氮化物的牺牲层的一部分也可能被氧化，使得阻挡层的表面可能在水平方向上不平坦，并且阻挡层可能在垂直方向上不均匀地形成。
发明内容
一种制造垂直存储器件的方法包括在衬底上交替和重复地堆叠绝缘层和牺牲层以形成模具。穿过模具形成沟道孔以暴露衬底的上表面。使用第一前驱体和第二前驱体两者执行第一沉积工艺，以在沟道孔的侧壁和底部上形成第一初步阻挡层。第一前驱体包括硅烷，第二前驱体包括硅烷和卤素元素。使用第一前驱体执行第二沉积工艺，以在沟道孔的侧壁和底部上形成第二初步阻挡层。第一初步阻挡层和第二初步阻挡层形成第三初步阻挡层。对第三初步阻挡层执行氧化工艺，使得第三初步阻挡层转变成第一阻挡层。电荷存储层、隧道绝缘层和沟道层顺序堆叠在第一阻挡层上。第一阻挡层、电荷存储层和隧道绝缘层形成电荷存储层结构。去除牺牲层以形成暴露电荷存储层结构的外侧壁的间隙。在间隙中形成栅电极。
一种制造垂直存储器件的方法包括通过在衬底上交替和重复地堆叠绝缘层和牺牲层来形成模具。穿过模具形成沟道孔以暴露衬底的上表面。使用第一前驱体执行第一沉积工艺，以在沟道孔的侧壁和底部上形成籽晶层。第一前驱体包括硅烷，该硅烷包括含氮官能团。使用第二前驱体和第三前驱体两者执行第二沉积工艺，以在沟道孔的侧壁和底部上形成第一初步阻挡层。第二前驱体包括硅烷，第三前驱体包括硅烷和卤素元素。第二沉积工艺在低于或等于约400℃的低温下进行。对第一初步阻挡层执行氧化工艺，使得第一初步阻挡层转变成阻挡层。在阻挡层上顺序堆叠电荷存储层、隧道绝缘层和沟道层。阻挡层、电荷存储层和隧道绝缘层形成电荷存储层结构。去除牺牲层以形成暴露电荷存储层结构的外侧壁的间隙。在间隙中形成栅电极。
一种制造垂直存储器件的方法包括通过在衬底上交替和重复地堆叠绝缘层和牺牲层来形成模具。穿过模具形成沟道孔以暴露衬底的上表面。使用第一前驱体执行第一沉积工艺，以在沟道孔的侧壁和底部上形成籽晶层。第一前驱体包括具有含氮官能团的硅烷。使用第二前驱体和第三前驱体两者执行第二沉积工艺，以在沟道孔的侧壁和底部上形成第一初步阻挡层。第二前驱体包括硅烷，第三前驱体包括硅烷和卤素元素。使用第二前驱体执行第三沉积工艺，以在沟道孔的侧壁和底部上形成第二初步阻挡层。第一初步阻挡层和第二初步阻挡层形成第三初步阻挡层。对第三初步阻挡层执行氧化工艺，使得第三初步阻挡层转变成第一阻挡层。电荷存储层、隧道绝缘层和沟道层顺序地堆叠在第一阻挡层上，并且第一阻挡层、电荷存储层和隧道绝缘层形成电荷存储层结构。去除牺牲层以形成暴露电荷存储层结构的外侧壁的间隙。在间隙中形成栅电极。
一种垂直存储器件包括沟道、电荷存储结构和栅电极。沟道形成在衬底上，并在基本垂直于衬底的上表面的垂直方向上延伸。电荷存储结构形成在沟道的外侧壁上，并且包括在基本平行于衬底的上表面的水平方向上顺序堆叠的隧道绝缘图案、电荷存储图案和第一阻挡图案。栅电极在衬底上在垂直方向上彼此间隔开。每个栅电极围绕电荷存储结构。第一阻挡图案包括含有卤素元素的硅氧化物。包括在第一阻挡图案中的卤素元素的浓度从面对栅电极中的相应栅电极的外侧壁朝向面对电荷存储图案的内侧壁降低。
一种垂直存储器件包括沟道、电荷存储结构和栅电极。沟道形成在衬底上，并在基本垂直于衬底的上表面的垂直方向上延伸。电荷存储结构形成在沟道的外侧壁上，并且包括在基本平行于衬底的上表面的水平方向上顺序堆叠的隧道绝缘图案、电荷存储图案和第一阻挡图案。第一阻挡图案包括卤素元素。栅电极在衬底上在垂直方向上彼此间隔开。每个栅电极围绕电荷存储结构。第一阻挡图案在水平方向上的厚度在垂直方向上是基本均匀的，使得第一阻挡图案的外侧壁和内侧壁两者都是基本平坦的(例如平面的)。第一阻挡图案的内侧壁处的卤素元素的浓度小于第一阻挡图案的外侧壁处的卤素元素的浓度。
一种垂直存储器件包括沟道、沟道连接图案、电荷存储结构、栅电极、分割图案和位线。沟道形成在衬底上。每个沟道在基本垂直于衬底的上表面的第一方向上延伸。沟道连接图案形成在衬底上并接触沟道。电荷存储结构形成在沟道连接图案上在每个沟道的外侧壁上，并且包括在基本平行于衬底的上表面的水平方向上顺序堆叠的隧道绝缘图案、电荷存储图案和第一阻挡图案。栅电极在沟道连接图案上在第一方向上彼此间隔开。每个栅电极围绕电荷存储结构。分割图案形成在衬底上。每个分割图案穿过栅电极并在基本平行于衬底的上表面的第二方向上延伸，以在基本平行于衬底的上表面并与第二方向交叉的第三方向上分离每个栅电极。位线在第二方向上彼此间隔开。每条位线在沟道上在第三方向上延伸。位线电连接到沟道。第一阻挡图案包括含有卤素元素的硅氧化物。包括在第一阻挡图案中的卤素元素的浓度从面对栅电极中的相应栅电极的外侧壁朝向面对电荷存储图案的内侧壁降低。
附图说明
将容易获得对本公开及其许多伴随方面的更完整的理解，因为当结合附图考虑时，通过参考以下详细描述，其被更好地理解，其中：
图1至图13是示出根据本公开的示例性实施方式的制造垂直存储器件的方法的截面图；和
图14是示出当使用二氯硅烷(DCS)作为第三前驱体执行用于形成第一初步阻挡层的第二沉积工艺时，根据距沟道孔的侧壁的距离，残留在第一阻挡图案中的氯的浓度的曲线图。
具体实施方式
参考附图，根据本公开的示例性实施方式的垂直存储器件及其制造方法的以上和其它方面和特征将从下面的详细描述变得容易理解。在下文中，在说明书中，基本上垂直于衬底的上表面的方向可以被称为第一方向，并且基本上平行于衬底的上表面并且彼此交叉的两个方向可以分别被称为第二方向和第三方向。在本公开的示例性实施方式中，第二方向和第三方向可以基本上彼此垂直。
图1至图13是示出根据本公开的示例性实施方式的制造垂直存储器件的方法的截面图。
参考图1，可以在衬底100上形成牺牲层结构140。牺牲层结构140可以被部分地去除，以形成暴露衬底100的上表面的第一开口150。可以在衬底100和牺牲层结构140上形成支撑层160，以至少部分地填充第一开口150。
衬底100可以包括硅、锗、硅锗或诸如GaP、GaAs、GaSb等的III-V族化合物。在本公开的一些示例性实施方式中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。例如，n型杂质可以掺杂到衬底100中。
牺牲层结构140可以包括在衬底100上在第一方向上顺序堆叠的第一至第三牺牲层110、120和130。第一和第三牺牲层110和130中的每个可以包括氧化物，例如硅氧化物，并且第二牺牲层120可以包括氮化物，例如硅氮化物。
支撑层160可以包括相对于第一至第三牺牲层110、120和130具有蚀刻选择性的材料，例如掺杂或未掺杂的多晶硅。在本公开的一些示例性实施方式中，支撑层160可以通过沉积掺杂或未掺杂的非晶硅以及通过执行热处理或者通过在对其它结构的沉积工艺期间产生的热量而被结晶以包括掺杂或未掺杂的多晶硅来形成。
支撑层160可以具有均匀的厚度，因此可以在支撑层160的在第一开口150中的部分上形成第一凹陷。在下文中，支撑层160的在第一开口150中的部分可以被称为支撑图案165。
可以在支撑层160上形成绝缘层170。绝缘层170可以填充第一开口150的尚未被支撑图案165填充的部分。绝缘层170的上表面可以通过平坦化工艺被平坦化。平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。被平坦化的绝缘层170在这里可以被称为第一绝缘层170。
可以在第一绝缘层170上交替且重复地形成第四牺牲层180和绝缘层170，因此可以在衬底100上形成模具层。绝缘层170可以包括氧化物，例如硅氧化物，第四牺牲层180可以包括相对于绝缘层170具有蚀刻选择性的材料，例如氮化物，诸如硅氮化物。
可以对绝缘层170和第四牺牲层180执行使用光致抗蚀剂图案作为蚀刻掩模的图案化工艺，并且还可以执行用于减小光致抗蚀剂图案的区域的修整工艺。可以交替地和重复地执行图案化工艺和修整工艺，以形成具有多个台阶层的模具，每个台阶层包括顺序堆叠在衬底100上的第四牺牲层180和绝缘层170。
参考图2，可以在衬底100上形成第一绝缘夹层190以覆盖模具，并且可以通过例如干蚀刻工艺穿过第一绝缘夹层190和模具形成沟道孔200以暴露衬底100的上表面。
在本公开的示例性实施方式中，可以执行干蚀刻工艺，直到可以暴露衬底100的上表面，并且可以在干蚀刻工艺中进一步去除衬底100的上部分。在本公开的示例性实施方式中，可以在第二方向和第三方向的每一个方向上形成多个沟道孔200，因此可以限定沟道孔阵列。
可以在沟道孔200的侧壁和底部上形成包括硅的籽晶层210，并且也可以在第一绝缘夹层190的上表面上形成一部分籽晶层210。
在本公开的示例性实施方式中，籽晶层210可以通过使用第一前驱体的第一沉积工艺形成，该第一前驱体可以包括具有含氮的官能团的硅烷。例如，第一前驱体可以包括二异丙基氨基硅烷(DIPAS)、二丙基氨基硅烷(DPAS)、二甲胺硅烷(DMAS)、二乙基氨基硅烷(DEAS)、二(叔丁基氨基)硅烷(DTBAS)等。因此，可通过第一沉积工艺形成的籽晶层210可以包括氮以及硅。
参考图3，可以在沟道孔200的侧壁和底部上形成包括硅的第一初步阻挡层220。
在本公开的示例性实施方式中，第一初步阻挡层220可以通过使用第二前驱体和第三前驱体(其每个可包括硅)的第二沉积工艺形成。第二前驱体可以包括例如单硅烷(MS)，第三前驱体可以包括硅烷和卤素元素，例如氟、氯、溴、碘等。特别地，第三前驱体可以包括例如二氟硅烷(SiH2F2)、二氯硅烷(DCS)(SiH2Cl2)、二溴硅烷(SiH2Br2)、二碘硅烷(SiH2I2)等。
在第二沉积工艺期间，卤素元素可以从第三前驱体被热解(pyrolized)，并且分解的卤素元素可以去除在籽晶层210的表面上的包括氮的官能团以及第一初步阻挡层220的一部分，主要是上部分。因此，第一初步阻挡层220的下部分可以比其上部分厚，并且第一初步阻挡层220可以不形成在第一绝缘夹层190的上表面上。
通常，如果仅使用第二前驱体而不使用第三前驱体来执行第二沉积工艺，则沉积在沟道孔200的上部分的层的厚度可能增加，因此沟道孔200的入口可能变窄，使得该层可能不形成在沟道孔200的下部分。然而，在本公开的示例性实施方式中，可以一起使用第三前驱体和第二前驱体执行第二沉积工艺，因此沉积在沟道孔200的上部分的第一初步阻挡层220的厚度可以由于包括在第三前驱体中的卤素元素的蚀刻操作而减小，并且第一初步阻挡层220可以容易地沉积到沟道孔200的下部分。此外，第一初步阻挡层220的在沟道孔200的下部分处的部分的厚度可以大于第一初步阻挡层220的在沟道孔200的上部分处的部分的厚度。
在本公开的示例性实施方式中，第二沉积工艺可以在氢气氛下并且在低于或等于约400℃的低温下进行。如上所述，通过第一沉积工艺形成的籽晶层210可以包括氮，并且氢可以用作催化剂，用于在第二沉积工艺期间甚至在低温下在包括氮的籽晶层210的表面上热解包括在第三前驱体中的卤素元素。因此，在氢气氛下，甚至在低温下，第一初步阻挡层220也可以沉积在沟道孔200的上部分和其下部分。
可以对其上具有第一初步阻挡层220的衬底100执行净化工艺。
参考图4，可以执行仅使用第二前驱体的第三沉积工艺，以在第一初步阻挡层220和第一绝缘夹层190上形成第二初步阻挡层。第二初步阻挡层与第一初步阻挡层220一起可以形成第三初步阻挡层225。第三初步阻挡层225可以包括无氮多晶硅。
可以仅使用第二前驱体来执行第三沉积工艺，因此第二初步阻挡层的在沟道孔200的上部分处的部分的厚度可以大于第二初步阻挡层的在其下部分处的部分的厚度。由于第一初步阻挡层220的在沟道孔200的下部分处的部分比第一初步阻挡层220的在沟道孔200的上部分处的部分厚，所以包括第一初步阻挡层220和通过第三沉积工艺形成的第二初步阻挡层的第三初步阻挡层225可以在沟道孔200中具有均匀的厚度。
参考图5，可以对第三初步阻挡层225执行氧化工艺，因此第三初步阻挡层225可以转变成包括硅氧化物的第一阻挡层230。
在本公开的示例性实施方式中，可以通过热氧化工艺来执行氧化工艺。替代地，可以通过自由基氧化工艺执行氧化工艺。
在本公开的示例性实施方式中，氧化工艺可以包括清洁氧化工艺、干氧化工艺、湿氧化工艺等。
第三初步阻挡层225可以包括多晶硅，并且可以覆盖沟道孔200的侧壁，因此，在氧化工艺期间，第四牺牲层180的包括氮化物并且邻近沟道孔200的部分可以不被氧化。
参考图6，可以在第一阻挡层230上顺序地形成电荷存储层240、隧道绝缘层250和沟道层270，并且可以在沟道层270上形成填充层280以填充沟道孔200。顺序堆叠在沟道孔200的侧壁和底部上的第一阻挡层230、电荷存储层240和隧道绝缘层250可以形成电荷存储层结构260。
电荷存储层240可以包括氮化物，例如硅氮化物。隧道绝缘层250可以包括氧化物，例如硅氧化物。沟道层270可以包括例如多晶硅。填充层280可以包括氧化物，例如硅氧化物。
参考图7，可以平坦化填充层280、沟道层270和电荷存储层结构260，直到第一绝缘夹层190的上表面被暴露以在沟道孔200中分别形成填充图案285、沟道275和电荷存储结构265。电荷存储结构265可以包括顺序堆叠在沟道孔200的侧壁和底部上的第一阻挡图案235、电荷存储图案245和隧道绝缘图案255。
在本公开的示例性实施方式中，填充图案285可以具有在第一方向上延伸的柱形状，并且沟道275和电荷存储结构265中的每个可以具有杯状形状。
由于在其中形成沟道275的沟道孔200可以限定沟道孔阵列，所以沟道孔200中的沟道275也可以限定沟道阵列。
可以去除填充图案285的上部分和沟道275的上部分以形成第二凹陷，可以在第一绝缘夹层190上形成焊盘层以填充第二凹陷，并且可以平坦化焊盘层直到第一绝缘夹层190的上表面可以被暴露从而形成焊盘295。
参考图8，可以在第一绝缘夹层190和焊盘295上形成第二绝缘夹层300。第二开口310可以通过干蚀刻工艺穿过第一绝缘夹层190和第二绝缘夹层300以及模具而形成。
在本公开的示例性实施方式中，可以执行干蚀刻工艺，直到支撑层160的上表面或支撑图案165的上表面可以被暴露，并且在干蚀刻工艺期间，支撑层160的上部分或支撑图案165的上部分也可以被去除。在形成第二开口310时，模具的绝缘层170和第四牺牲层180(例如，如在图7看到的)可以被暴露以产生绝缘图案175和牺牲图案185，如下所讨论的。
在本公开的示例性实施方式中，第二开口310可以在第二方向上延伸，并且可以在第三方向上形成多个第二开口310。在第二开口310形成时，绝缘层170可以被分成绝缘图案175，每个绝缘图案175可以在第二方向上延伸，并且第四牺牲层180可以被分成第四牺牲图案185，每个第四牺牲图案185可以在第二方向上延伸。
可以在第二开口310的侧壁、衬底100的被暴露的上表面、第二绝缘夹层300的上表面上形成间隔物层，并且可以各向异性地蚀刻间隔物层以去除间隔物层的在支撑层160的上表面和支撑图案165的上表面上的部分，从而可以形成间隔物320，并且支撑层160的上表面和支撑图案165的上表面可以再次被暴露。
在本公开的示例性实施方式中，间隔物320可以包括例如未掺杂的非晶硅或未掺杂的多晶硅。当间隔物320包括未掺杂的非晶硅时，未掺杂的非晶硅可以在随后的沉积工艺中结晶。
支撑层160和支撑图案165的未被间隔物320覆盖的部分和其下的牺牲层结构140的部分可以被去除，以向下扩大第二开口310。因此，第二开口310可以暴露衬底100的上表面，并且进一步延伸穿过衬底100的上部分。
当牺牲层结构140被部分地去除时，第二开口310的侧壁可以被间隔物320覆盖，并且间隔物320包括与牺牲层结构140的材料不同的材料，使得包括在模具中的绝缘图案175和第四牺牲图案185可以不被去除。
参考图9，可以去除由第二开口310暴露的牺牲层结构140，以形成暴露电荷存储结构265的下部外侧壁的第一间隙330。电荷存储结构265的由第一间隙330暴露的部分可被进一步去除以暴露沟道275的下部外侧壁。
牺牲层结构140和电荷存储结构265可以通过使用例如氢氟酸或磷酸的湿蚀刻工艺被去除。在形成第一间隙330时，支撑层160、支撑图案165、沟道275和填充图案285可以不被去除，使得模具不会塌陷。
当形成第一间隙330时，电荷存储结构265可以被分成延伸穿过模具以覆盖沟道275的大部分外侧壁的上部分和在衬底100上覆盖沟道275的底表面的下部分。
参考图10，在去除间隔物320之后，可以形成沟道连接图案340以填充第一间隙330。
可以通过在衬底100和第二绝缘夹层300上形成沟道连接层以填充第二开口310和第一间隙330，并对沟道连接层执行回蚀工艺来形成沟道连接图案340。沟道连接层可以包括例如掺有n型杂质的非晶硅，并且可以通过随后的沉积工艺产生的热量而结晶，从而包括掺有n型杂质的多晶硅。在沟道连接图案340形成时，第二开口310中的在第三方向上相邻的第二开口310之间的沟道275可以彼此电连接以形成沟道块。
可以在沟道连接图案340中形成气隙350。
参考图11，例如，可以将n型杂质注入到通过第二开口310暴露的衬底100的上部分中，以形成杂质区105。
可以去除第四牺牲图案185以形成暴露电荷存储结构265的外侧壁的第二间隙360。第四牺牲图案185可以通过使用例如磷酸或氢氟酸的湿蚀刻工艺被去除。
参考图12，可以在电荷存储结构265的暴露的外侧壁、第二间隙360的内壁、绝缘图案175的表面、支撑层160和支撑图案165的侧壁、沟道连接图案340的侧壁、衬底100的上表面和第二绝缘夹层300的上表面上形成第二阻挡层，并且可以在第二阻挡层上形成栅电极层。栅电极层可以包括顺序堆叠的栅阻挡层和栅导电层。
第二阻挡层可以包括例如金属氧化物，栅阻挡层可以包括金属氮化物，例如钛氮化物、钽氮化物、钨氮化物等，栅导电层可以包括金属，例如钨、铜等。
可以部分地去除栅电极层，以在每个第二间隙360中形成栅电极380。在本公开的示例性实施方式中，栅电极层可以通过湿蚀刻工艺被部分地去除。
在本公开的示例性实施方式中，栅电极380可以在第二方向上延伸，并且可以在第一方向上形成多个栅电极380，这可以形成栅电极结构。另外，多个栅电极结构可以在第三方向上形成，并且可以通过第二开口310彼此间隔开。
在本公开的示例性实施方式中，栅电极结构中包括的每个栅电极380可以根据其位置用作接地选择线(GSL)、字线和串选择线(SSL)之一。在本公开的示例性实施方式中，栅电极380中的最下面的一个可以用作GSL，栅电极380中的最上面的一个和从上方起的第二个可以分别用作SSL，在GSL和SSL之间的多个栅电极380可以分别用作字线。根据本公开的示例性实施方式，可以在GSL下方或SSL上方进一步形成一个或多个栅电极380，这可以用作利用GIDL现象进行体擦除(body erasing)的栅极诱导漏极泄漏(GIDL)。用作字线的栅电极380中的一些可以是虚设字线。
可以在第二阻挡层上形成分割层以填充第二开口310，并且可以平坦化分割层和第二阻挡层，直到暴露第二绝缘夹层300的上表面。因此，第二阻挡层可以转变成第二阻挡图案370，并且分割层可以转变成填充第二开口310并在第二方向上延伸的分割图案390。
参考图13，可以在第二绝缘夹层300、分割图案390和第二阻挡图案370上形成第三绝缘夹层400，并且可以穿过第二绝缘夹层300和第三绝缘夹层400形成接触插塞410以接触焊盘295的上表面。
可以在接触插塞410的上表面上形成位线420。在本公开的示例性实施方式中，位线420可以在第三方向上延伸，并且多条位线420可以在第二方向上彼此间隔开。
可以进一步形成分别接触栅电极380的上表面的上接触插塞和用于向其施加电信号的上布线，从而可以制造垂直存储器件。
如上所述，籽晶层210可以通过使用第一前驱体的第一沉积工艺形成在沟道孔200的侧壁和底部上，第一前驱体可以包括具有含氮官能团的硅烷，第一初步阻挡层220可以通过使用包括MS的第二前驱体以及可包括硅烷和卤素元素的第三前驱体两者的第二沉积工艺形成在沟道孔200的侧壁和底部上，第二初步阻挡层可以通过仅使用包括MS的第二前驱体的第三沉积工艺形成在第一初步阻挡层220上。第一初步阻挡层220和第二初步阻挡层可以形成包括多晶硅的第三初步阻挡层225，并且第三初步阻挡层225可以形成在沟道孔200的侧壁和底部上。第三初步阻挡层225可以被氧化以形成包括硅氧化物的第一阻挡层230。
在第二沉积工艺期间，包括在第三前驱体中的卤素元素可以被热解以去除籽晶层210中的包括氮的官能团，并且可以部分地蚀刻第一初步阻挡层220以减小第一初步阻挡层220的在沟道孔200的上部分处的部分的厚度。因此，在第二沉积工艺期间，第一初步阻挡层220在沟道孔200的入口处可以不厚，并且可以形成在沟道孔200的下部分处。此外，第一初步阻挡层220的在沟道孔200的下部分处的部分可以具有比第一初步阻挡层220的在沟道孔200的上部分处的部分的厚度大的厚度。
可以进一步仅使用包括MS的第二前驱体来执行第三沉积工艺，因此第二初步阻挡层的在位于沟道孔200的上部分处的第一初步阻挡层220上的部分可以相对厚，并且包括第一初步阻挡层220和第二初步阻挡层的第三初步阻挡层225可以沿着沟道孔200的侧壁具有基本均匀的厚度。特别地，多个沟道孔200可以沿第二方向和第三方向布置，并且在沟道孔200中的第三初步阻挡层225可以分别具有均匀的厚度。
在用于形成第一初步阻挡层220的第二沉积工艺期间，包含在籽晶层210中的氮可以通过包含在第三前驱体中的卤素元素被去除，因此第三初步阻挡层225可以具有基本上不含氮的多晶硅，并且可以对第三初步阻挡层225执行氧化工艺以形成第一阻挡层230。第三初步阻挡层225可以包括多晶硅而不是氮化物，因此，即使执行自由基氧化工艺而不是热氧化工艺，每个第四牺牲层180的与沟道孔200相邻的部分也可以不被氧化。
因此，包括在电荷存储结构265中的第一阻挡图案235的部分(其可以分别与绝缘层170和第四牺牲层180相邻)在基本平行于衬底100的上表面的水平方向上的厚度可以基本彼此相等。例如，第一阻挡图案235在水平方向上的厚度可以在第一方向上是基本均匀的，并且第一阻挡图案235的表面可以是平坦的(例如平面的)。因此，第一阻挡图案235可以具有期望的特性。
当在氢气氛下在具有含氮官能团的籽晶层210上进行第二沉积工艺时，第三前驱体中包含的卤素元素甚至可以在低温下被热解以具有蚀刻效果，因此用于形成第一初步阻挡层220和第一阻挡层230的工艺可以在低温下进行，从而可以防止由高温工艺引起的相邻结构的退化。
图14是示出当使用DCS作为第三前驱体执行用于形成第一初步阻挡层220的第二沉积工艺时，根据距沟道孔200的侧壁的距离，残留在第一阻挡图案235中的氯的浓度的曲线图。
参考图13和图14，第一阻挡图案235中的氯浓度从第一阻挡图案235的面对栅电极380或第二阻挡图案370的外侧壁朝向第一阻挡图案235的面对电荷存储图案245的内侧壁降低。这是因为当在第二沉积工艺期间从沟道孔200的侧壁沉积第一初步阻挡层220时，包含在第三前驱体中的氯可以被热解以与籽晶层210的含氮官能团一起被去除。因此，即使第三前驱体包括其它卤素元素，例如氟、溴、碘等，其它卤素元素的浓度也可以类似。
在本公开的示例性实施方式中，第一阻挡图案235的内侧壁处的氯浓度可以小于或等于第一阻挡图案235的外侧壁处的氯浓度的大约1/5(例如，1/10)。在本公开的一示例性实施方式中，第一阻挡图案235中的氯浓度可以从外侧壁朝向内侧壁直到水平方向上的中心部分逐渐降低，并且可以从中心部分到内侧壁基本均匀。
通过以上工艺制造的垂直存储器件可以具有以下结构特征。
垂直存储器件可以包括在衬底100上在第一方向上延伸的沟道275。沟道连接图案340接触衬底100上的沟道275。电荷存储结构265设置在每个沟道275的外侧壁上，并且包括在水平方向上顺序堆叠的隧道绝缘图案255、电荷存储图案245和第一阻挡图案235。栅电极380在沟道连接图案340上在第一方向上彼此间隔开，并围绕电荷存储结构265。分割图案390设置在衬底100上，穿过栅电极380，并且在第二方向上延伸，以在第三方向上分离栅电极380。位线420在第二方向上彼此间隔开，在第三方向上延伸，并且电连接到沟道275。
在本公开的示例性实施方式中，第一阻挡图案235可以包括含有卤素元素(例如氟、氯、溴、碘等)的硅氧化物，并且第一阻挡图案235中的卤素元素的浓度可以从面对栅电极380的外侧壁朝向面对电荷存储图案245的内侧壁降低。
在本公开的示例性实施方式中，内侧壁处的第一阻挡图案235中的卤素元素的浓度可以小于或等于外侧壁处的第一阻挡图案235中的卤素元素的浓度的大约1/5。
在本公开的示例性实施方式中，第一阻挡图案235中的卤素元素的浓度可以从外侧壁朝向内侧壁直到水平方向上的中心部分逐渐降低，并且可以从中心部分到内侧壁基本均匀。
在本公开的示例性实施方式中，第一阻挡图案235可以基本上不含氮。
在本公开的示例性实施方式中，第一阻挡图案235在水平方向上的厚度可以在垂直方向上是基本均匀的，因此第一阻挡图案235的内侧壁和外侧壁可以是基本平坦的(例如平面的)。
在本公开的示例性实施方式中，第二阻挡图案370可以覆盖每个栅电极380的下表面和上表面以及面对电荷存储结构265的侧壁，并且可以包括金属氧化物。
虽然已经具体显示和描述了本公开的示例性实施方式，但是本领域普通技术人员将理解，在不脱离权利要求的精神和范围的情况下，可以在形式和细节上进行变化。
本申请要求于2020年6月9日在韩国知识产权局(KIPO)提交的第10-2020-0069614号韩国专利申请的优先权，该申请的全部内容通过引用合并于此。

Claims (20)

1.一种垂直存储器件，包括：
在衬底上的沟道，所述沟道在垂直于所述衬底的上表面的垂直方向上延伸；
在所述沟道的外侧壁上的电荷存储结构，所述电荷存储结构包括在平行于所述衬底的所述上表面的水平方向上顺序堆叠的隧道绝缘图案、电荷存储图案和第一阻挡图案；以及
在所述衬底上在所述垂直方向上彼此间隔开的多个栅电极，每个所述栅电极围绕所述电荷存储结构，
其中所述第一阻挡图案包括含有卤素元素的硅氧化物，以及
其中包括在所述第一阻挡图案中的所述卤素元素的浓度从所述第一阻挡图案的面对所述多个栅电极中的相应栅电极的外侧壁朝向所述第一阻挡图案的面对所述电荷存储图案的内侧壁降低。
2.根据权利要求1所述的垂直存储器件，其中在所述第一阻挡图案的所述内侧壁处的所述卤素元素的浓度小于或等于在所述第一阻挡图案的所述外侧壁处的所述卤素元素的浓度的1/5。
3.根据权利要求1所述的垂直存储器件，其中所述第一阻挡图案中的所述卤素元素的所述浓度从所述外侧壁朝向所述内侧壁直到所述水平方向上的中心部分逐渐降低，并且从所述中心部分到所述内侧壁是均匀的。
4.根据权利要求1所述的垂直存储器件，其中所述第一阻挡图案包括作为所述卤素元素的氯。
5.根据权利要求1所述的垂直存储器件，其中所述第一阻挡图案不含氮。
6.根据权利要求1所述的垂直存储器件，其中所述第一阻挡图案在所述水平方向上的厚度沿着所述垂直方向是均匀的，使得所述第一阻挡图案的所述外侧壁和所述内侧壁两者都是平坦的。
7.根据权利要求1所述的垂直存储器件，进一步包括覆盖每个所述栅电极的下表面和上表面以及面对所述电荷存储结构的侧壁的第二阻挡图案，所述第二阻挡图案包括金属氧化物。
8.根据权利要求1所述的垂直存储器件，其中所述多个栅电极中的最下面的栅电极是接地选择线，所述多个栅电极中的最上面的栅电极和直接在所述最上面的栅电极下方的至少一个栅电极分别用作串选择线，并且所述多个栅电极中的在所述接地选择线和所述串选择线之间的栅电极分别用作字线。
9.一种垂直存储器件，包括：
在衬底上的沟道，所述沟道在垂直于所述衬底的上表面的垂直方向上延伸；
在所述沟道的外侧壁上的电荷存储结构，所述电荷存储结构包括在平行于所述衬底的所述上表面的水平方向上顺序堆叠的隧道绝缘图案、电荷存储图案和第一阻挡图案，所述第一阻挡图案包括卤素元素；以及
在所述衬底上在所述垂直方向上彼此间隔开的多个栅电极，每个所述栅电极围绕所述电荷存储结构，
其中所述第一阻挡图案在所述水平方向上的厚度在所述垂直方向上是均匀的，使得所述第一阻挡图案的外侧壁和内侧壁两者都是平坦的，以及
其中在所述第一阻挡图案的所述内侧壁处的所述卤素元素的浓度小于在所述第一阻挡图案的所述外侧壁处的所述卤素元素的浓度。
10.根据权利要求9所述的垂直存储器件，其中在所述第一阻挡图案的所述内侧壁处的所述卤素元素的所述浓度小于或等于在所述第一阻挡图案的所述外侧壁处的所述卤素元素的所述浓度的1/5。
11.根据权利要求9所述的垂直存储器件，其中所述第一阻挡图案中的所述卤素元素的所述浓度从所述外侧壁朝向所述内侧壁直到在所述水平方向上的中心部分逐渐降低，并且从所述中心部分到所述内侧壁是均匀的。
12.根据权利要求9所述的垂直存储器件，其中所述第一阻挡图案的所述卤素元素包括氯。
13.根据权利要求9所述的垂直存储器件，其中所述第一阻挡图案不含氮。
14.根据权利要求9所述的垂直存储器件，进一步包括覆盖每个所述栅电极的下表面和上表面以及面对所述电荷存储结构的侧壁的第二阻挡图案，所述第二阻挡图案包括金属氧化物。
15.一种垂直存储器件，包括：
在衬底上的沟道，每个所述沟道在垂直于所述衬底的上表面的第一方向上延伸；
在所述衬底上的沟道连接图案，所述沟道连接图案接触所述沟道；
在所述沟道连接图案上在每个所述沟道的外侧壁上的电荷存储结构，所述电荷存储结构包括在平行于所述衬底的所述上表面的水平方向上顺序堆叠的隧道绝缘图案、电荷存储图案和第一阻挡图案；
在所述沟道连接图案上在所述第一方向上彼此间隔开的多个栅电极，每个所述栅电极围绕所述电荷存储结构；
在所述衬底上的分割图案，每个所述分割图案穿过所述栅电极并在平行于所述衬底的所述上表面的第二方向上延伸，以在平行于所述衬底的所述上表面并与所述第二方向交叉的第三方向上分离每个所述栅电极；以及
在所述第二方向上彼此间隔开的位线，每条所述位线在所述沟道上在所述第三方向上延伸，所述位线电连接到所述沟道，
其中所述第一阻挡图案包括含有卤素元素的硅氧化物，以及
其中包括在所述第一阻挡图案中的所述卤素元素的浓度从所述第一阻挡图案的面对所述多个栅电极中的相应栅电极的外侧壁朝向所述第一阻挡图案的面对所述电荷存储图案的内侧壁降低。
16.根据权利要求15所述的垂直存储器件，其中在所述第一阻挡图案的所述内侧壁处的所述卤素元素的浓度小于或等于在所述第一阻挡图案的所述外侧壁处的所述卤素元素的浓度的1/5。
17.根据权利要求15所述的垂直存储器件，其中，所述第一阻挡图案中的所述卤素元素的所述浓度从所述外侧壁朝向所述内侧壁直到在所述水平方向上的中心部分逐渐降低，并且从所述中心部分到所述内侧壁是均匀的。
18.根据权利要求15所述的垂直存储器件，其中，所述第一阻挡图案不含氮。
19.根据权利要求15所述的垂直存储器件，其中，所述第一阻挡图案在所述水平方向上的厚度沿着所述第一方向是均匀的，使得所述第一阻挡图案的所述外侧壁和所述内侧壁两者都是平坦的。
20.根据权利要求15所述的垂直存储器件，进一步包括覆盖每个所述栅电极的下表面和上表面以及面对所述电荷存储结构的侧壁的第二阻挡图案，所述第二阻挡图案包括金属氧化物。
CN202110641031.5A 2020-06-09 2021-06-09 垂直存储器件 Pending CN113782541A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200069614A KR20210152743A (ko) 2020-06-09 2020-06-09 수직형 메모리 장치 및 그 제조 방법
KR10-2020-0069614 2020-06-09

Publications (1)

Publication Number Publication Date
CN113782541A true CN113782541A (zh) 2021-12-10

Family

ID=74859695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110641031.5A Pending CN113782541A (zh) 2020-06-09 2021-06-09 垂直存储器件

Country Status (4)

Country Link
US (1) US11744077B2 (zh)
EP (1) EP3923329A1 (zh)
KR (1) KR20210152743A (zh)
CN (1) CN113782541A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424001B1 (en) 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
JP2010141046A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 不揮発性半導体メモリ及び半導体記憶装置
KR101789592B1 (ko) 2010-11-08 2017-10-25 삼성전자주식회사 반도체 소자의 제조 방법
JP5977002B2 (ja) 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
JP5741382B2 (ja) 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
KR101862547B1 (ko) 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
JP2015179729A (ja) 2014-03-19 2015-10-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびその形成装置
US10269821B2 (en) * 2015-08-26 2019-04-23 Toshiba Memory Corporation Three-dimensional semiconductor memory device and method for manufacturing the same
US20170062456A1 (en) 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
JP6777624B2 (ja) 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR102695385B1 (ko) 2018-05-21 2024-08-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
US10381376B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional flat NAND memory device including concave word lines and method of making the same

Also Published As

Publication number Publication date
US20210384200A1 (en) 2021-12-09
US11744077B2 (en) 2023-08-29
EP3923329A1 (en) 2021-12-15
KR20210152743A (ko) 2021-12-16

Similar Documents

Publication Publication Date Title
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
US10403719B2 (en) Three-dimensional semiconductor memory devices
US12048156B2 (en) Vertical memory devices and methods of manufacturing the same
US20170278936A1 (en) Semiconductor devices and methods of manufacturing the same
CN108511447B (zh) 垂直存储器件
US9985045B2 (en) Semiconductor structure
KR20180006817A (ko) 수직형 메모리 장치
US20190312052A1 (en) Three-dimensional semiconductor memory device and method of fabricating the same
CN111293124A (zh) 垂直存储器装置
CN111223869A (zh) 制造竖直存储器装置的方法
JP7351629B2 (ja) 垂直型メモリ装置及びその製造方法
CN115223988A (zh) 集成电路器件
US11404433B2 (en) Vertical memory devices
KR102614510B1 (ko) 유전체 배리어 벽들 사이의 스루-어레이 접촉 비아 구조물을 포함하는 3차원 메모리 디바이스 및 그 제조 방법
KR102698151B1 (ko) 수직형 메모리 장치 및 그 제조 방법
JP2007294750A (ja) 半導体装置及びその製造方法
US11744077B2 (en) Vertical memory devices and methods of manufacturing the same
US20190378850A1 (en) Vertical memory devices
US11329063B2 (en) Vertical memory devices and methods of manufacturing the same
KR20130090509A (ko) 수직형 메모리 장치의 제조 방법
KR102708558B1 (ko) 수직형 메모리 장치
CN116133388A (zh) 半导体结构及其制作方法
CN111916458A (zh) 垂直存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination