CN113782447A - 一种减小米勒电容的mosfet制造方法 - Google Patents
一种减小米勒电容的mosfet制造方法 Download PDFInfo
- Publication number
- CN113782447A CN113782447A CN202111157342.0A CN202111157342A CN113782447A CN 113782447 A CN113782447 A CN 113782447A CN 202111157342 A CN202111157342 A CN 202111157342A CN 113782447 A CN113782447 A CN 113782447A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- oxide layer
- forming
- groove
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 86
- 229920005591 polysilicon Polymers 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 41
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 34
- 210000000746 body region Anatomy 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000280 densification Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种减小米勒电容的MOSFET制造方法，采用本方法制造的MOSFET，第二多晶硅(多晶硅栅)下方与外延层(漏端)之间的介质层包括第一氧化层、氮化硅和第三氧化层，而传统方法中多晶硅栅下方与漏端之间的介质层为单一的栅氧化层，显而易见，本方法制造的MOSFET的介质层厚度大于现有技术中的栅氧化层，介质层厚度越大对应的电容值越小，因此本发明的MOSFET的多晶硅栅底部与漏端之间的寄生电容比传统方法较小，降低了作为开关电路时的开关损耗，可适用于高频领域，具有更广的适用范围。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种减小米勒电容的MOSFET制造方法。
背景技术
MOSFET芯片是一种分立器件，属于半导体功率器件范畴，与集成电路同属于半导体芯片领域，集成电路是通过工艺方法将成千上万个晶体管整合在同一个芯片中，MOSFET则是由成千上万个相同结构的元胞并列组成的单个晶体管。
MOSFET的关键动态参数包括寄生电容、开关时间、栅极寄生电阻等，其中寄生电容包括栅源寄生电容Cgs、栅漏寄生电容Cgd，漏源寄生电容Cds，从应用角度来看，将MOSFET的寄生电容归纳为输入电容Ciss＝Cgs+Cgd，输出电容Coss＝Cds+Cdg和反向传输电容Crss＝Cdg，其中反向传输电容Crss也叫做米勒电容。米勒电容在MOSFET的开关损耗中起主导作用，尽可能的减小米勒电容，是芯片工程师的职责所在。
现有技术中的沟槽MOSFET，栅极与漏极之间的介质层是覆盖于沟槽底部和沟槽侧壁的栅氧化层，此处栅氧化层比较薄而且面积比较大，因此MOSFET的栅漏寄生电容Cgd即米勒电容Crss比较大，正因为如此，当应用于开关电路中，其开关损耗比较大，而且无法应用于高频领域。
发明内容
本发明提供了减小米勒电容的MOSFET制造方法，旨在解决现有的沟槽MOSFET中栅极与漏极之间的介质层较薄且面积较大，导致开关损耗大的问题。
根据本申请实施例，提供了一种减小米勒电容的MOSFET制造方法，包括以下步骤：
步骤S1：在衬底的表面生长外延层，并在外延层中形成沟槽，并在沟槽表面形成第一氧化层；
步骤S2：在第一氧化层表面生成氮化硅，并在氮化硅上淀积第一多晶硅，将沟槽内的第一多晶硅进行腐蚀，保留沟槽底部的部分第一多晶硅；
步骤S3：去除氮化硅及第一氧化层，使得氮化硅及第一氧化层的高度与第一多晶硅的高度相同；
步骤S4：在沟槽侧壁生成第二氧化层，第二氧化层延伸至第一氧化层一侧，在第一多晶硅的顶部同步生长第三氧化层；
步骤S5：在沟槽内淀积第二多晶硅，并腐蚀第二多晶硅，使得第二多晶硅的高度低于沟槽的高度。
优选地，所述沟槽的深度为1.0-3.0微米。
优选地，所述第一多晶硅为N型重掺杂的多晶硅。
优选地，在上述步骤S2中，保留沟槽底部的部分第一多晶硅的厚度为0.3-0.6微米。
优选地，所述第一氧化层的厚度为30-300纳米，所述氮化硅的厚度为30-200纳米。
优选地，上述步骤S4中，所述第二氧化层及所述第三氧化层同时在同一个氧化工艺中同步生长成型；该氧化工艺采用800-1100摄氏度的温度参数。
优选地，所述第二氧化层的厚度为15-80纳米，所述第三氧化层的厚度为30-240纳米。
优选地，MOSFET的类型与第二多晶硅的掺杂类型相同。
优选地，上述步骤S5之后还包括：步骤S6：在外延层中依次形成体区和源区；所述体区在靠近沟槽底部的末端高于所述第二多晶硅在靠近沟槽底部的末端，两者在对应沟槽底部的末端相差0.1-0.3微米。
优选地，步骤S2具体包括以下步骤：
步骤S21：在所述第一氧化层表面生成氮化硅；
步骤S22：采用高温退火的工艺方法对第一氧化层和氮化硅进行致密化处理，所述高温退火的温度超过850摄氏度；
步骤S23：在氮化硅上淀积第一多晶硅，将沟槽内的第一多晶硅进行腐蚀，保留沟槽底部的部分第一多晶硅。
与现有技术相比，本发明提供的减小米勒电容的MOSFET制造方法具有以下有益效果：
1、采用本方法制造的MOSFET，第二多晶硅(多晶硅栅)下方与外延层(漏端)之间的介质层包括第一氧化层、氮化硅和第三氧化层，而传统方法中多晶硅栅下方与漏端之间的介质层为单一的栅氧化层，显而易见，本方法制造的MOSFET的介质层厚度大于现有技术中的栅氧化层，介质层厚度越大对应的电容值越小，因此本发明的MOSFET的多晶硅栅底部与漏端之间的寄生电容比传统方法较小，降低了作为开关电路时的开关损耗，可适用于高频领域，具有更广的适用范围。
2、用本方法制造的MOSFET，第二多晶硅(多晶硅栅)侧面与外延层(漏端)之间的介质层为第二氧化层(栅氧化层)，但此处第二氧化层的纵向宽度只有0.1-0.3微米，而在传统方法中此处栅氧化层的宽度通常为0.3-0.9微米，众所周知，面积越小(宽度越小意味着此处寄生的电容面积越小)对应的电容值越小，因此本发明的MOSFET的多晶硅栅侧面与漏端之间的寄生电容比传统方法小很多。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的减小米勒电容的MOSFET制造方法的流程图。
图2是本发明第一实施例提供的减小米勒电容的MOSFET制造方法中步骤S2的流程图。
图3是在衬底表面生长外延层并形成沟槽的结构示意图。
图4是形成第一氧化层及氮化硅的结构示意图。
图5是在氮化硅上淀积第一多晶硅的结构示意图。
图6是腐蚀第一多晶硅后的结构示意图。
图7是去除第一氧化层及氮化硅的结构示意图。
图8是生长第二氧化层及第三氧化层的结构示意图。
图9是淀积第二多晶硅的结构示意图。
图10是去除部分第二多晶硅的结构示意图。
图11是形成体区和源区的结构示意图。
标号说明:
1、衬底；2、外延层；3、沟槽、4、第一氧化层；5、氮化硅；6、第一多晶硅；7、第二氧化层；8、第三氧化层；9、第二多晶硅；10、体区；11、源区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图1，本发明第一实施例公开了一种减小米勒电容的MOSFET制造方法，该制造方法具体包括以下步骤：
步骤S1：在衬底1的表面生长外延层2，并在外延层2中形成沟槽3，并在沟槽表面形成第一氧化层4。具体如图3-4所示。
步骤S2：在第一氧化层4表面生成氮化硅5，并在氮化硅5上淀积第一多晶硅6，将沟槽3内的第一多晶硅6进行腐蚀，保留沟槽3底部的部分第一多晶硅6。具体如图5-6所示。
步骤S3：去除氮化硅5及第一氧化层4，使得氮化硅5及第一氧化层4的高度与第一多晶硅6的高度相同。具体如图7所示。
步骤S4：在沟槽3侧壁生成第二氧化层7，第二氧化层7延伸至第一氧化层4一侧，在第一多晶硅6的顶部同步生长第三氧化层8。具体如图8所示。
步骤S5：在沟槽3内淀积第二多晶硅9，并腐蚀第二多晶硅9，使得第二多晶硅9的高度低于沟槽3的高度。具体如图9-11所示。
可以理解，在步骤S1中，所述沟槽3的深度为1.0-3.0微米。
可以理解，在步骤S2中，第一氧化层4向上继续生长氮化硅5，然后在沟槽3的剩余区域淀积第一多晶硅6，以填充沟槽3，且第一多晶硅6为N型重掺杂的多晶硅类型。腐蚀第一多晶硅6，将沟槽3外的第一多晶硅6全部去除，同时，将沟槽3中的第一多晶硅6进一步腐蚀，以保留沟槽3底部的第一多晶硅6，该保留的第一多晶硅6在沟槽3的深度方向上的厚度为0.3-0.6微米。
可以理解，在步骤S3中，腐蚀氮化硅5和第一氧化层4，将沟槽3的侧壁露出。
可以理解，在步骤S4中，所述第二氧化层7及所述第三氧化层8同时在同一个氧化工艺中同步生长成型，该氧化工艺采用800-1100摄氏度的温度参数。具体地，采用800-1100摄氏度的氧化工艺，在沟槽3的侧壁，氧原子与硅原子反应生成第二氧化层7，该第二氧化层7即为MOSFET的栅氧化层。同步的，在第一多晶硅6的顶部，氧原子与硅原子反应生成第三氧化层8，二者是同一步氧化工艺同时生成的，无需两步执行。
可以理解，在步骤S4中，在沟槽3的侧壁生成的第二氧化层7与第一氧化层4连接，并覆盖沟槽3的剩余表面，第二氧化层7的厚度为15-80纳米，由于第一多晶硅6为N型重掺杂的多晶硅，其固有特性导致第一多晶硅6的顶部生长的第三氧化层8的厚度比沟槽3侧壁生长的第二氧化层7的厚度大很多，约为2-3倍关系，即第三氧化层8的厚度为30-240纳米。
可以理解，在步骤S5中，继续向上淀积第二多晶硅9，以填充沟槽3内的空余区域，对淀积的第二多晶硅9向下腐蚀，使得第二多晶硅9的高度低于沟槽3的高度，具体地，第二多晶硅9的高度不高于外延层2上表面的高度。且MOSFET的类型与第二多晶硅9的掺杂类型相同，例如：当MOSFET为N型MOSFET时，第二多晶硅9的掺杂类型为N型，或当MOSFET为P型MOSFET时，第二多晶硅9的掺杂类型为P型。获得的第二多晶硅9即为MOSFET的多晶硅栅。
可以理解，获得的沟槽MOSFET中，所述第一氧化层4的厚度为30-300纳米，所述氮化硅5的厚度为30-200纳米。
请继续参阅图1，上述步骤S5之后还包括：
步骤S6：在外延层中依次形成体区10和源区11。具体如图11所示。
在步骤S6中，所述体区10在靠近沟槽3底部的末端高于所述第二多晶硅9在靠近沟槽3底部的末端，两者在对应沟槽3底部的末端相差0.1-0.3微米。
可以理解，在步骤S6之后，MOSFET芯片的主体结构都已经完成，后续关于MOSFET的接触孔、金属连线、钝化层和背面处理的工艺过程，属于常规做法，在此不做赘述。
可以理解，在步骤S6之后，在所述接触孔、金属连线、钝化层和背面处理的工艺过程中，所述第一多晶硅6不连接至任何端口，所述第二多晶硅9连接至栅极端口，所述体区10和源区11连接至源极端口，所述衬底1连接至漏极端口(也即衬底1和外延层2为MOSFET的漏端)。
可选地，请参阅图2，作为一种实施例，步骤S2具体包括以下步骤：
步骤S21：在所述第一氧化层4表面生成氮化硅5。
步骤S22：采用高温退火的工艺方法对第一氧化层4和氮化硅5进行致密化处理，所述高温退火的温度超过850摄氏度。
步骤S23：在氮化硅5上淀积第一多晶硅6，将沟槽3内的第一多晶硅6进行腐蚀，保留沟槽3底部的部分第一多晶硅6。
可以理解，在步骤S22中，致密化处理的主要作用在于增加第一氧化层4和氮化硅5的致密性，减小其漏电风险。
与现有技术相比，本发明提供的减小米勒电容的MOSFET制造方法具有以下有益效果：
1、采用本方法制造的MOSFET，第二多晶硅(多晶硅栅)下方与外延层(漏端)之间的介质层包括第一氧化层、氮化硅和第三氧化层，而传统方法中多晶硅栅下方与漏端之间的介质层为单一的栅氧化层，显而易见，本方法制造的MOSFET的介质层厚度大于现有技术中的栅氧化层，介质层厚度越大对应的电容值越小，因此本发明的MOSFET的多晶硅栅底部与漏端之间的寄生电容比传统方法较小，降低了作为开关电路时的开关损耗，可适用于高频领域，具有更广的适用范围。
2、用本方法制造的MOSFET，第二多晶硅(多晶硅栅)侧面与外延层(漏端)之间的介质层为第二氧化层(栅氧化层)，但此处第二氧化层的宽度只有0.1-0.3微米，而在传统方法中此处栅氧化层的宽度通常为0.3-0.9微米，众所周知，面积越小(宽度越小意味着此处寄生的电容面积越小)对应的电容值越小，因此本发明的MOSFET的多晶硅栅侧面与漏端之间的寄生电容比传统方法小很多。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种减小米勒电容的MOSFET制造方法，其特征在于，包括以下步骤：
步骤S1：在衬底的表面生长外延层，并在外延层中形成沟槽，并在沟槽表面形成第一氧化层；
步骤S2：在第一氧化层表面生成氮化硅，并在氮化硅上淀积第一多晶硅，将沟槽内的第一多晶硅进行腐蚀，保留沟槽底部的部分第一多晶硅；
步骤S3：去除氮化硅及第一氧化层，使得氮化硅及第一氧化层的高度与第一多晶硅的高度相同；
步骤S4：在沟槽侧壁生成第二氧化层，第二氧化层延伸至第一氧化层一侧，在第一多晶硅的顶部同步生长第三氧化层；
步骤S5：在沟槽内淀积第二多晶硅，并腐蚀第二多晶硅，使得第二多晶硅的高度低于沟槽的高度。
2.根据权利要求1所述的减小米勒电容的MOSFET制造方法，其特征在于：所述沟槽的深度为1.0-3.0微米。
3.根据权利要求1所述的减小米勒电容的MOSFET制造方法，其特征在于：所述第一多晶硅为N型重掺杂的多晶硅。
4.根据权利要求1所述的减小米勒电容的MOSFET制造方法，其特征在于：在上述步骤S2中，保留沟槽底部的部分第一多晶硅的厚度为0.3-0.6微米。
5.根据权利要求1所述的减小米勒电容的MOSFET制造方法，其特征在于：所述第一氧化层的厚度为30-300纳米，所述氮化硅的厚度为30-200纳米。
6.根据权利要求1所述的减小米勒电容的MOSFET制造方法，其特征在于：上述步骤S4中，所述第二氧化层及所述第三氧化层同时在同一个氧化工艺中同步生长成型；
该氧化工艺采用800-1100摄氏度的温度参数。
7.根据权利要求1所述的减小米勒电容的MOSFET制造方法，其特征在于：所述第二氧化层的厚度为15-80纳米，所述第三氧化层的厚度为30-240纳米。
8.根据权利要求1所述的减小米勒电容的MOSFET制造方法，其特征在于：MOSFET的类型与第二多晶硅的掺杂类型相同。
9.根据权利要求1所述的减小米勒电容的MOSFET制造方法，其特征在于，上述步骤S5之后还包括：
步骤S6：在外延层中依次形成体区和源区；
所述体区在靠近沟槽底部的末端高于所述第二多晶硅在靠近沟槽底部的末端，两者在对应沟槽底部的末端相差0.1-0.3微米。
10.根据权利要求1所述的减小米勒电容的MOSFET制造方法，其特征在于：步骤S2具体包括以下步骤：
步骤S21：在所述第一氧化层表面生成氮化硅；
步骤S22：采用高温退火的工艺方法对第一氧化层和氮化硅进行致密化处理，所述高温退火的温度超过850摄氏度；
步骤S23：在氮化硅上淀积第一多晶硅，将沟槽内的第一多晶硅进行腐蚀，保留沟槽底部的部分第一多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111157342.0A CN113782447A (zh) | 2021-09-30 | 2021-09-30 | 一种减小米勒电容的mosfet制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111157342.0A CN113782447A (zh) | 2021-09-30 | 2021-09-30 | 一种减小米勒电容的mosfet制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113782447A true CN113782447A (zh) | 2021-12-10 |
Family
ID=78854493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111157342.0A Pending CN113782447A (zh) | 2021-09-30 | 2021-09-30 | 一种减小米勒电容的mosfet制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113782447A (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910267A (zh) * | 2017-11-17 | 2018-04-13 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
-
2021
- 2021-09-30 CN CN202111157342.0A patent/CN113782447A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910267A (zh) * | 2017-11-17 | 2018-04-13 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005351B2 (en) | Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration | |
| US20060006458A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN103094121B (zh) | 一种用于制造半导体器件的方法 | |
| EP1983576A2 (en) | Trench metal oxide semiconductor device and method of manufacturing the same | |
| US20070042552A1 (en) | Method for fabricating a semiconductor device | |
| CN108400094B (zh) | 屏蔽栅场效应晶体管及其制造方法(锤形) | |
| CN113808949A (zh) | 一种屏蔽栅沟槽mosfet的制造方法 | |
| JPH01192175A (ja) | 半導体装置 | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN110429137B (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN112103185B (zh) | 一种沟槽mosfet的制造方法及结构 | |
| CN113782449A (zh) | 一种屏蔽栅mosfet的制作方法 | |
| CN113782447A (zh) | 一种减小米勒电容的mosfet制造方法 | |
| TWI447817B (zh) | 單元溝槽金屬氧化物半導體場效電晶體(mosfet)及其製造方法、以及使用單元溝槽金屬氧化物半導體場效電晶體之功率轉換系統 | |
| CN113782446A (zh) | 一种屏蔽栅mosfet的制造方法 | |
| CN114005789A (zh) | 一种屏蔽栅沟槽mosfet的制作方法 | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device | |
| CN113629133A (zh) | 一种降低vf的分离栅mosfet结构及其制造方法 | |
| TWM480763U (zh) | 溝槽式功率金氧半場效電晶體 | |
| CN113782448A (zh) | 一种降低米勒电容的mosfet制造方法 | |
| TWI431695B (zh) | 溝槽式金屬氧化半導體場效電晶體的製造方法 | |
| CN113658948B (zh) | 一种改善关断特性的mosfet芯片制造方法 | |
| CN116884851A (zh) | 分离栅mosfet芯片的制造方法 | |
| CN110571268B (zh) | 具有部分宽禁带材料/硅材料异质结的igbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |