CN113764265A - 选择性激光退火方法 - Google Patents

选择性激光退火方法 Download PDF

Info

Publication number
CN113764265A
CN113764265A CN202110623979.8A CN202110623979A CN113764265A CN 113764265 A CN113764265 A CN 113764265A CN 202110623979 A CN202110623979 A CN 202110623979A CN 113764265 A CN113764265 A CN 113764265A
Authority
CN
China
Prior art keywords
laser
layer
group iii
opening
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110623979.8A
Other languages
English (en)
Inventor
A·比尔纳
R·贝格尔
H·布雷赫
O·施托尔贝克
H·孙
J·特维纳姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN113764265A publication Critical patent/CN113764265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

公开了选择性激光退火方法。提供了具有基底载体部分和III族氮化物类型半导体部分的半导体本体。III族氮化物类型半导体部分包括异质结和二维电荷载流子气。在III族氮化物类型半导体部分中形成一个或多个欧姆接触，欧姆接触与二维电荷载流子气形成欧姆连接。栅极结构被配置为控制二维电荷载流子气的导电状态。形成一个或多个欧姆接触包括：在III族氮化物类型半导体部分的上表面上形成结构化的激光反射掩模；将掺杂剂原子注入到III族氮化物类型半导体部分的上表面中；以及执行激活注入的掺杂剂原子的激光热退火。

Description

选择性激光退火方法
背景技术
离子注入被用于在半导体器件中形成掺杂区。根据该技术，通过将加速的原子注入到半导体本体的表面中来将杂质原子注入到半导体本体中。在注入原子之后，执行掺杂剂激活步骤。掺杂剂激活步骤向半导体本体施加热量。该热能修复由原子注入引起的晶体损坏。此外，该热能引发所注入的掺杂剂原子移动到替代晶格部位，由此在半导体材料中产生电活性施主或受主。与离子注入相关联的一个挑战是掺杂剂激活步骤所要求的热预算可能损坏半导体器件的其它组件。
发明内容
根据实施例，一种形成半导体器件的方法，包括：提供半导体本体，半导体本体包括基底载体部分和部署在基底载体部分上的III族氮化物类型半导体部分，III族氮化物类型半导体部分包括异质结和二维电荷载流子气；在III族氮化物类型半导体部分中形成一个或多个欧姆接触，欧姆接触与二维电荷载流子气形成欧姆连接；以及形成被配置为控制二维电荷载流子气的导电状态的栅极结构。形成一个或多个欧姆接触包括：在III族氮化物类型半导体部分的上表面上形成结构化的激光反射掩模；将掺杂剂原子注入到III族氮化物类型半导体部分的上表面中；以及执行激活注入的掺杂剂原子的激光热退火。
分离地或组合地，形成结构化的激光反射掩模包括在III族氮化物类型半导体部分的上表面上沉积反射材料层以及在激光反射材料层中形成第一开口和第二开口，并且其中掺杂剂原子的注入包括通过第一开口和第二开口注入掺杂剂原子。
分离地或组合地，在激光热退火期间，第一开口和第二开口实质上将来自激光的能量传递到半导体本体中，并且激光反射掩模实质上反射来自激光的能量。
分离地或组合地，方法进一步包括在III族氮化物类型半导体部分的上表面上形成电绝缘钝化层，结构化的激光反射掩模被形成在钝化层的顶部上，并且执行激光热退火包括通过钝化层的被由第一开口和第二开口暴露的部分传递来自激光的能量。
分离地或组合地，III族氮化物类型半导体部分包括沟道层和势垒层，沟道层包括InxGa(1-x)N，其中x≥0，势垒层包括InxAlyGazN，其中x≥0，y＞0并且z=1-x-y，并且钝化层是氮化硅层。
分离地或组合地，方法进一步包括：在执行激光热退火之后对钝化层进行结构化以在钝化层中包括第一开口和第二开口；以及在钝化层的第一开口和第二开口中沉积导电材料以形成一个或多个欧姆接触，并且激光反射材料层中的第一开口和第二开口以及钝化层中的第一开口和第二开口是通过公共的光掩模形成的。
分离地或组合地，方法进一步包括：在执行激光热退火之后对钝化层进行结构化以在钝化层中包括第一开口和第二开口；以及在钝化层的第一开口和第二开口中沉积导电材料以形成一个或多个欧姆接触，并且激光反射材料层中的第一开口和第二开口以及钝化层中的第一开口和第二开口是通过分离的光掩模形成的。
分离地或组合地，激光反射掩模包括与多个第二类型的电介质材料层交替布置的多个第一类型的电介质材料层，并且第一类型的电介质材料具有与第二类型的电介质材料不同的折射率。
分离地或组合地，第一类型的电介质材料的熔点和第二类型的电介质材料的熔点的每个大于激活注入的掺杂剂原子的激活温度。
分离地或组合地，第一类型的电介质材料层和第二类型的电介质材料层是通过化学气相沉积技术或物理溅射技术形成的。
分离地或组合地，激光热退火是利用以入射角度θ施加到激光反射掩模的激光来施加的，并且其中第一类型的电介质材料层和第二类型的电介质材料层中的每个具有(λ/4η)·√(1-sin2(θ)/η2)的厚度，其中λ是激光的波长，并且其中η是相应的层的第一类型的电介质材料或第二类型的电介质材料的折射率。
分离地或组合地，与III族氮化物类型半导体材料相比激光反射掩模的材料具有更高的能量带隙。
分离地或组合地，执行激光热退火以使得λ＜1240/E，其中E是以电子伏为单位的III族氮化物类型半导体部分的III族氮化物类型半导体的能量带隙，并且其中λ是以纳米为单位的激光波长。
根据另一实施例，一种形成半导体器件的方法，包括：提供半导体本体；在半导体本体上或者在半导体本体内形成热敏元件；在半导体本体的上表面上形成结构化的激光反射掩模，其覆盖热敏元件并且包括第一开口和第二开口；以及执行激光热退火处理，其使激光能量传递通过第一开口和第二开口并且进入到半导体本体中。热敏元件包括临界温度，在临界温度下热敏元件被不可修复地损坏。激光热退火处理致使半导体本体的在第一开口和第二开口下方的部分高于临界温度。在激光热退火处理期间，热敏元件保持低于临界温度。
分离地或组合地，热敏元件是MOSFET器件的栅极电极。
分离地或组合地，热敏元件是HEMT器件的栅极结构，并且栅极结构包括掺杂的III族氮化物半导体材料的区。
分离地或组合地，方法进一步包括将掺杂剂原子注入到III族氮化物类型半导体部分的上表面中，并且执行激光热退火包括激活注入的掺杂剂原子。
根据实施例，半导体器件包括：半导体本体，其包括基底载体部分和部署在基底载体部分上的III族氮化物类型半导体部分，III族氮化物类型半导体部分包括异质结和二维电荷载流子气；一个或多个欧姆接触，其分别与二维电荷载流子气形成欧姆连接；电绝缘钝化层，其被形成在基底载体部分上，直接在一个或多个欧姆接触之上；以及栅极结构，其被配置为控制二维电荷载流子气的导电状态。
分离地或组合地，III族氮化物类型半导体部分包括沟道层和势垒层，沟道层包括InxGa(1-x)N，其中x≥0，势垒层包括InxAlyGazN，其中x≥0，y＞0并且z=1-x-y，并且钝化层是氮化硅层。
分离地或组合地，一个或多个接触包括形成在III族氮化物类型半导体部分的表面上的导电金属区和注入在导电金属区之下的III族氮化物类型部分中的掺杂区，其中导电金属区直接覆盖和接触注入的掺杂区。
附图说明
附图中的元素未必相对于彼此成比例。同样的参考标号指明对应的类似部分。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了实施例并且在随后的描述中详述实施例。
图1描绘根据实施例的高电子迁移率晶体管。
图2描绘根据实施例的在半导体本体上形成激光反射材料。
图3描绘根据实施例的蚀刻激光反射材料以形成结构化的激光反射掩模。
图4描绘根据实施例的通过结构化的激光反射掩模注入掺杂剂原子并且使掺杂剂原子进入半导体本体中。
图5描绘根据实施例的执行激光热退火处理，激光热退火处理使激光能量传递通过结构化的激光反射掩模的开口。
图6描绘根据实施例的移除结构化的激光反射掩模，形成在钝化层上的第二结构化的掩模。
图7描绘根据实施例的在钝化层中蚀刻开口。
图8描绘根据实施例的在结构化的钝化层中形成源极接触和漏极接触。
图9描绘根据实施例的执行成角度的激光热退火处理，成角度的激光热退火处理使激光能量传递通过结构化的激光反射掩模的开口。
图10描绘根据实施例的在热敏元件受激光反射掩模保护时执行激光热退火处理。
具体实施方式
在此描述了选择性激光退火技术的实施例。该技术有利地允许对半导体本体的所选择的区进行激光退火，同时使半导体本体的其它部分保持冷却并且不受激光影响。根据该技术，在半导体本体上形成激光反射材料。激光反射材料例如是通过蚀刻结构化的以包括暴露半导体本体的所选择的部分的一个或多个开口。随后，执行激光热退火，由此将集中的辐射朝向半导体本体引导。掩模的激光反射材料反射来自激光源的大部分能量。同时，准许来自激光源的辐射通过结构化的激光反射掩模中的开口。选择性激光热退火技术因此允许选择性地将能量施加到半导体本体的指定的位置，而由激光反射掩模覆盖的相邻的区保持冷却。这有利地允许在热敏元件(即可能被激光热退火损坏的特征)存在于半导体本体上的情况下执行激光热退火。
参照图1，描绘了根据实施例的高电子迁移率晶体管100。高电子迁移率晶体管100被形成在半导体本体102中。半导体本体102包括基底部分104和部署在基底部分104上的III族氮化物类型半导体部分106。根据实施例，基底部分104包括硅。例如，基底部分104可以是商业上可获得的体硅晶片。更一般地，基底部分104可以包括各种各样的半导体材料中的任何一种，包括IV族类型半导体材料，例如硅(Si)、蓝宝石、碳化物(SiC)、硅锗(SiGe)等。
半导体本体102的III族氮化物类型半导体部分106包括沟道层108和形成在沟道层108上的势垒层110。势垒层110和沟道层108是具有彼此不同的带隙的III族氮化物类型半导体材料的层。这种带隙上的差异在沟道层108和势垒层110之间的异质结处产生自然发生的二维电荷载流子气105(即二维电子气(2DEG)或二维空穴气(2DHG))。一般而言，响应于该器件构思，沟道层108和势垒层110可以包括任何二元、三元或四元的III-V族半导体材料。这些III-V族半导体材料的示例包括砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、氮化镓(GaN)、氮化铝镓(AlGaN)、磷化铟镓(InGaP)或磷化铟镓砷(InGaAsP)。根据实施例，沟道层108和势垒层110是基于GaN的层。例如，沟道层108可以是氮化镓层，并且势垒层110可以是氮化铝镓层。在另一示例中，沟道层108可以是AlxGa1-xN层，并且势垒层110可以是与沟道层108相比具有更高的铝浓度的AlyGa1-yN层。在另一示例中，沟道层可以包括InxGa(1-X)N，其中x≥0，并且势垒层可以至少部分地包括InxAlyGazN，其中x≥0，y＞0并且z=1-x-y。在上面的示例中的任何一个示例中，III族氮化物类型半导体部分106可以包括在沟道层108和势垒层110之间的氮化物材料的间隔部层(例如，1~2 nm厚的AlN层)。
半导体本体102可以包括在基底部分104和沟道层108之间的进一步的层或区(未示出)。例如，半导体本体102可以包括形成在基底部分104上的促进外延生长的成核层。例如，成核层可以是AlN(氮化铝)的薄层(例如，100~200 nm的层)。附加地或者替换地，半导体本体102可以包括附加的III族氮化物类型半导体材料的区。例如，半导体本体102可以包括被配置为减轻由于晶格失配所致的机械应力的晶格过渡区。该晶格过渡区可以包括具有不同合金浓度的III族氮化物类型半导体层和/或绝缘层的分层堆叠。
晶体管100包括在III族氮化物类型半导体部分106的上表面上的源极接触112和漏极接触114。源极接触112和漏极接触114是欧姆接触，其与二维电荷载流子气105形成欧姆连接。源极接触112和漏极接触114可以包括各种各样的电导体中的任何一种，例如镍、铜、铝、钛、氮化铝、氮化钛等以及它们的合金。晶体管100进一步包括在III族氮化物类型半导体部分106中的源极接触区116和漏极接触区118，其提供在源极接触112和漏极接触114的导电材料与二维电荷载流子气105之间的欧姆连接。源极接触区116被部署在源极接触112和III族氮化物类型半导体部分106之间的界面处。同样，漏极接触区118被部署在漏极接触114和III族氮化物类型半导体部分106之间的界面处。源极接触区112和漏极接触区114是掺杂的半导体区，其与周围的半导体材料相比具有更高的掺杂剂浓度。例如，源极接触区112和漏极接触区114可以具有在至少1017个掺杂剂原子cm-3的量级上的掺杂剂浓度，而周围的III族氮化物类型半导体部分106的材料可以具有不大于5×1015个掺杂剂原子cm-3的掺杂剂浓度。源极接触112和漏极接触区114降低在金属-半导体界面处的能量势垒，由此促进低的接触电阻和实质上的欧姆(即非整流)行为。更一般地，晶体管100可以包括具有与二维电荷载流子气105形成欧姆连接的一个或多个欧姆接触的任何配置。
晶体管100附加地包括在III族氮化物类型半导体部分106的上表面上的栅极结构120。以通常已知的方式，栅极结构120被配置为控制源极接触112和漏极接触114之间的导电连接。栅极结构120包括导电栅极电极122，其接收栅极偏置并且被配置为控制二维电荷载流子气105的导电状态。栅极电极122可以包括导电材料，诸如金属(例如镍、铜、钛、其合金)、金属氮化物(例如AlN、TiN)和高掺杂的半导体(例如多晶硅)。可选地，栅极结构120可以包括在栅极电极122和二维电荷载流子气105之间的掺杂的III族氮化物类型半导体区124。掺杂的III族氮化物类型半导体区124的材料性质(例如掺杂浓度、厚度等)被制定以使得掺杂的III族氮化物类型半导体区124在不存在任何外部偏置的情况下向栅极结构120施加耗尽二维电荷载流子气105的电场。因此，掺杂的III族氮化物类型半导体区124可以被用于将晶体管100配置为常断器件。
高电子迁移率晶体管100附加地包括形成在III族氮化物类型半导体部分106的上表面上的钝化层126。仅举几个示例来说，钝化层126包括电绝缘材料，诸如氮化硅(SiN)、二氧化硅(SiO2)和氮氧化硅(SiOxNy)。钝化层126可以是相对薄(例如等于或小于100 nm厚、75nm厚、50 nm厚等)的层。除了其它方面之外，钝化层126还保护半导体本体102免受包括湿气和颗粒的有害环境条件的影响。
参照图2到图8，描绘用于形成高电子迁移率晶体管100的所选择的处理步骤。这些处理步骤可以被与其它已知的技术组合以形成根据在上面描述的实施例中的任何实施例的高电子迁移率晶体管100。
参照图2，提供半导体本体102。半导体本体102可以具有先前参照图1讨论的任何材料配置。根据一种技术，从体半导体晶片提供基底部分104，并且通过外延沉积形成包括沟道层108和势垒层110的III族氮化物类型半导体部分106的各种层。钝化层126可以是通过沉积处理(例如化学气相沉积(CVD))形成的。
在提供半导体本体102之后，激光反射材料128被形成在半导体本体102的上表面上或钝化层126(如果存在的话)的顶部上。激光反射材料128的性质和用于形成激光反射材料128的技术将被在下面进一步详细描述。第一抗蚀刻掩模130被形成在激光反射材料128的顶部上。第一抗蚀刻掩模130可以包括硬掩模材料或光致抗蚀剂材料。第一抗蚀刻掩模130被图案化以包括暴露激光反射材料128的部分的第一开口132和第二开口134。这可以是使用例如平版印刷技术完成的。
参照图3，执行蚀刻处理。蚀刻处理在激光反射材料128的层中形成第一开口136和第二开口138，由此形成结构化的激光反射掩模140。一般而言，该蚀刻处理可以包括各种各样的半导体蚀刻技术中的任何一种，诸如湿法化学蚀刻、反应离子蚀刻、等离子体蚀刻等。根据实施例，蚀刻处理是各向异性湿法化学蚀刻处理，其造成第一开口136和第二开口138是逐渐变细的。
根据实施例，当蚀刻剂到达钝化层126时，蚀刻处理停止。作为结果，钝化层126保持完整并且在第一开口136和第二开口138的底部处被暴露。
参照图4，执行掺杂剂注入处理。根据该处理，掺杂剂原子被朝向半导体本体102的上表面加速。掺杂剂原子通过结构化的激光反射掩模140中的第一开口136和第二开口138，并且穿透钝化层126，由此在第一开口136和第二开口138下方形成源极接触区116和漏极接触区118。同时，结构化的激光反射掩模140实质上阻止掺杂剂原子穿透半导体本体102。也就是，结构化的激光反射掩模140充当离子注入掩模。
一般而言，掺杂剂原子可以包括作为相对于半导体本体102的本征半导体材料的杂质的任何元素。这些掺杂剂原子可以被用于创建p型或n型材料。在实施例中，掺杂剂原子是硅原子，其在III族类型半导体材料中形成n型掺杂剂。注入的硅原子的掺杂剂剂量例如可以在1015~1016掺杂剂原子/cm-2的范围内。
参照图5，执行激光热退火处理。在执行激光热退火之前，可以例如通过蚀刻技术移除结构化的激光反射掩模140。随后，通过从激光源发射被朝向半导体本体102引导的高度集中的电磁辐射142来执行激光热退火处理。一般而言，电磁辐射142可以在任何频率范围内，例如红外、可见谱、紫外等。在实施例中，激光热退火处理涉及使用受激准分子激光作为激光源，以施加具有308 nm波长的UV辐射。在另一实施例中，辐射142在可见光谱中(即在400 nm~700 nm之间的波长)。辐射142可以是以例如在大约100 ns(纳秒)和200 ns之间的短脉冲来施加的。
在激光热退火处理期间，来自激光源的能量被实质上传递通过第一开口136和第二开口138进入到半导体本体102中。这意味着来自激光源的能量的至少50%被转移到直接在第一开口136和第二开口138下方的区中的半导体本体102中。在各种实施例中，可以将更大量的能量转移到半导体本体102中。例如，在激光热退火处理期间，来自激光源的能量的至少60%、70%、80%等可以被转移通过第一开口136和第二开口138并且进入到半导体本体102中。电磁辐射142传递通过第一开口136和第二开口138并且传递通过钝化层126的被第一开口136和第二开口138暴露的部分。钝化层126的厚度和反射率使得来自激光源的大部分能量通过钝化层126并且进入到半导体本体102中。激光热退火处理局部地将源极接触区112和漏极接触区114的温度提升到掺杂剂激活温度，例如至少800℃、至少900℃等。作为结果，源极接触区112和漏极接触区114变为电活性的掺杂区。
另外在激光热退火处理期间，来自激光源的能量实质上被激光反射掩模140反射。这意味着来自激光源的能量的50%以上被激光反射掩模140反射，并且因此来自激光源的能量的50%以下被传递到半导体本体102的在激光反射掩模140下面的部分。例如，在激光热退火处理期间，来自激光源的能量的至少60%、70%、80%等可以被激光反射掩模140反射。作为结果，在激光热退火处理期间半导体本体102的被激光反射掩模140覆盖的部分即半导体本体102的在源极接触区112和漏极接触区114外部的部分实质上更冷。例如，这些区可以保持在低于例如至少300℃、至少200℃等的温度，而源极接触区112和漏极接触区114被提升到掺杂剂激活温度。
参照图6，在执行激光热退火处理之后，移除结构化的激光反射掩模140。这可以是使用湿法化学蚀刻剂(诸如含水稀释氢氟酸(DHF))来完成的。随后，在钝化层126的顶部上提供第二抗蚀刻掩模148。第二抗蚀刻掩模148的材料被配置为准许对掩模有选择性地蚀刻钝化层126。用于钝化层126的示例性材料包括硬掩模材料和光致抗蚀剂材料。第二抗蚀刻掩模148被图案化以包括直接在源极接触区116和漏极接触区118上方的第一开口144和第二开口146。这可以是使用例如光刻技术完成的。随后，对钝化层126进行蚀刻以包括第一开口150和第二开口152，其暴露在III族氮化物类型半导体部分106中的源极接触区112和漏极接触区114。
参照图7，导电材料154被沉积在半导体本体102上。这可以是通过毯式沉积处理(物理气相沉积(PVD))来完成的。沉积的导电材料154填充钝化层126中的第一开口150和第二开口152，并且与源极接触区112和漏极接触区114形成欧姆接触。一般来说，导电材料154可以包括各种各样的材料中的任何材料，诸如镍、铜、钛、它们的合金、金属氮化物(例如AlN、TiN)等。在特定的实施例中，导电材料154包括钛和/或氮化钛(TiN)。在毯式沉积导电材料154之后，可以将其结构化以实质上移除覆盖钝化层126的所有材料。这可以是通过例如选择性蚀刻技术完成的。
参照图8，执行平坦化处理以移除存在于钝化层126上的剩余导电材料154。这可以是使用诸如化学机械抛光(CMP)、研磨等的平坦化技术完成的。作为结果，源极接触112和漏极接触114具有实质上平坦并且与钝化层126的上表面共面的上表面。
上面描述的技术的一个优点是能够形成被保护免受有害处理温度影响的高质量钝化层126。在III族氮化物类型半导体器件中，III族氮化物类型半导体材料和钝化层126之间的界面在器件的性能中起到重要作用。该界面可能在用于掺杂剂激活的常规退火处理期间变得被损坏。这些退火处理同时加热钝化层并且损坏在III族氮化物类型半导体材料和与钝化层之间的界面。因为上面描述的技术在退火步骤期间利用激光反射材料128覆盖钝化层126，所以钝化层126在激光热退火处理期间保持为相对冷却。因此，在钝化层126和半导体本体102之间的界面未被损坏。因此，该技术在选择钝化层126的大小和位置方面提供更大的灵活性，并且有利地允许钝化层126直接形成在源极接触区112和漏极接触区114上而不损坏III族氮化物类型半导体材料和钝化层126之间的界面。上面描述的技术在作为不同晶格常数材料的混合物(例如基于IV族类型半导体的材料(例如Si)和形成于其上的III族氮化物类型半导体区(例如GaN))的半导体衬底中特别有利。在这种情况下，混合物材料之间的热膨胀系数上的差异在高温下造成衬底中的机械应力或应变。激光反射材料128将衬底的温度保持为低于在激光热退火处理期间引起有害热膨胀的值。
在上面描述的技术的一个实施例中，激光反射材料128中的第一开口136和第二开口138以及钝化层126中的第一开口150和第二开口152是使用单个光掩模形成的。因此，用于对钝化层126进行结构化的技术——其确定源极接触112和漏极接触114的几何形状——与用于对激光反射材料128进行结构化的技术——其确定源极接触区112和漏极接触区114的几何形状——自对准。例如，参照图2描述的第一抗蚀刻掩模130是使用第一光掩模(未示出)平版印刷图案化的，并且参照图6描述的第二抗蚀刻掩模148再次地是使用第一光掩模平版印刷图案化的。根据自对准技术的另一示例，省略如在图6中示出的第二抗蚀刻掩模148，并且结构化的激光反射掩模140被直接用作为用于在钝化层126中形成第一开口150和第二开口152的蚀刻掩模。这些自对准技术有利地降低了处理成本和复杂性。
在另一实施例中，激光反射材料128中的第一开口136和第二开口138以及钝化层126中的第一开口150和第二开口152是由分离的平版印刷掩模形成的。因此，源极接触112和漏极接触114不与源极接触区112和漏极接触区114自对准。例如，参照图2描述的第一抗蚀刻掩模130是使用第一光掩模(未示出)平版印刷图案化的，并且参照图6描述的第二抗蚀刻掩模148是使用第二光掩模(未示出)平版印刷图案化的。这种技术的一个优点是关于源极接触112和漏极接触114的大小和位置的更大的灵活性。
现在将讨论用于形成激光反射掩模140的各种技术。在实施例中，激光反射材料128可以包括电介质材料。具体地，激光反射材料128可以具有所谓的布拉格镜面的配置。在这种配置中，激光反射材料128包括具有不同反射性质的多个电介质层。更一般地，激光反射材料128可以包括实质上反射紫外辐射的任何材料配置，例如诸如铜、金、银等的反射性金属。
再次参照图3，示出了具有布拉格镜面配置的激光反射掩模140的一个示例。在该实施例中，激光反射材料128包括多个第一类型的电介质材料层154的类型，其与多个第二类型的电介质材料层156交替地布置。第一类型的电介质材料与第二类型的电介质材料不同，并且具有不同的折射率n。在一个示例中，第一类型的电介质材料层154是氧化物层(例如SiO2)并且第二类型的电介质材料层156是氮化物层(例如Si3N4)。通过相对于给定的辐射波长适当地制定电介质材料层的厚度，分层的堆叠可以被配置为以上面描述的方式反射实质上所有被引导在激光反射掩模140处的光。具体地，每个层的光学深度可以被选择为处于或实质上接近来自激光源的辐射142的波长的四分之一。在所描绘的实施例中，激光反射掩模140包括三个第一类型的电介质材料层154和三个第二类型的电介质材料层156。这种布置有利地提供实质上的反射(例如，在308 nm激光退火的情况下，激光能量的大约80%)。更一般地，可以基于包括合期望的反射和处理复杂性的各种因素来选择第一类型的电介质材料层154和第二类型的电介质材料层156的数量。附加地或替换地，布拉格镜面配置的实施例可以包括进一步的不同的电介质材料层(即第三类型的电介质材料层、第四类型的电介质材料层等)和/或不同厚度的电介质材料层。
根据实施例，通过化学气相沉积技术或物理溅射技术来形成第一类型的电介质材料层154和第二类型的电介质材料层156中的一些或全部。这些技术的一个优点是它们可以可靠地以可预测的厚度创建电介质层。因此，这些技术允许精确地制定激光反射掩模140的各层的光学深度，并且因此允许通过激光反射掩模140高度高效地进行反射。
根据实施例，来自激光反射掩模140的电介质层的熔点高于半导体本体102在激光热退火处理期间被加热到的温度。例如，布拉格镜面可以包括具有大约1900℃的熔点的氮化硅层、具有大约1700℃的熔点二氧化硅层，并且激光热退火步骤可以致使半导体本体达到大约800℃~1000℃的温度以例如用于掺杂剂激活。更一般地，激光反射掩模140的材料可以被选择为经受其被使用于的激光热退火的处理温度。例如，如果激光反射掩模140包括金属区(例如，铜、银等)，则该激光反射掩模140可以被与将半导体本体102加热到与这些金属区的熔点相比更低的温度(例如低于大约900℃)的任何处理组合地使用。
根据实施例，激光反射掩模140的材料具有比源极接触区112和漏极接触区114的III族氮化物类型半导体材料高的能量带隙。这种布置造成半导体本体102的接收来自激光的能量的部分(例如在上面讨论的示例中的源极接触区112和漏极接触区114)与在激光反射掩模140内相比以更加高效地吸收能量。例如，在上面描述的布拉格镜面配置中，激光反射掩模140的第一类型的电介质材料层154和第二类型的电介质材料层156的每个与下方的GaN材料相比具有更高的带隙。
根据实施例，激光热退火的波长与被供能的材料的能量带隙相关。在该构思的示例中，执行激光热退火以使得λ＜1240/E，其中E是以电子伏(eV)为单位的被由激光供能的材料的能量带隙并且λ是以纳米为单位的来自激光源的辐射142的波长。保持这种关系确保目标材料中的高吸收系数。
参照图9，示出了根据另一实施例的激光热退火处理。根据该技术，来自激光源的辐射142是以相对于半导体本体102非垂直的角度施加的。更详细地，激光是相对于垂直于激光反射掩模140的上表面的平面156以入射角度θ施加到激光反射掩模140的。入射角度θ大于零度并且小于90度。因此，激光是相对于激光反射掩模140的上表面以锐角角度施加的。
根据实施例，激光反射掩模140的性质被制定以对于成角度的激光技术而言使反射率最大化。更详细地，激光反射掩模140的每个层(即第一类型的电介质材料层154和第二类型的电介质材料层156)可以具有(λ/4η)·√(1-sin2(θ)/η2)的厚度，其中λ是激光的波长，并且其中η是所讨论的层的折射率。因此，第一类型的电介质材料层154的每个具有基于第一类型的电介质材料的折射率η的第一厚度，并且第二类型的电介质材料层156的每个具有基于第二类型的电介质材料的折射率η的第二厚度。通过选择激光反射掩模140中的各层的厚度以符合该要求，激光反射掩模140良好地适合于反射实质上所有的激光能量，例如至少80%的激光能量。
参照图10，示出了根据另一实施例的激光热退火处理。在该实施例中，激光反射掩模140被用于保护热敏元件158。根据该技术，提供半导体本体102。半导体本体102可以包括根据参照图1描述的配置的III族氮化物类型半导体材料。替换地，半导体本体102可以仅包括IV族类型半导体材料，例如硅(Si)、碳化硅(SiC)或硅锗(SiGe)。在执行激光热退火处理之前，在半导体本体102上或在半导体本体102中形成至少一个热敏元件158。热敏元件158具有临界温度，在该临界温度下热敏元件158被不可修复地损坏。一般而言，热敏元件158可以是在提升的温度下(例如与半导体处理相关联的温度下)易于损坏或故障的有源半导体器件的任何组件。例如，热敏元件158可以包括MOSFET器件的栅极结构。更具体地，热敏元件158可以包括MOSFET器件的导电栅极电极材料(例如铜、铝、多晶硅等)。如果被加热超过临界温度(例如栅极电极材料的熔点)，则该结构可能变得不可逆地损坏。在另一示例中，热敏元件158可以包括HEMT器件的栅极结构。该栅极结构可以包括导电栅极电极，其由于上面解释的原因而容易损坏。附加地，该栅极结构可以包括掺杂的III族氮化物半导体材料的被配置为耗尽二维电荷载流子气(例如如在参照图1的栅极结构120中描述那样)的区。该区可以包括p型掺杂剂(例如，镁)，其在器件经受高温(例如高于800℃)时倾向于从材料中扩散出来。热敏元件158的又一示例包括双极晶体管，其例如具有SiGe:C基底、电容器，具有在高温下不稳定的铁电电介质。更一般地，热敏元件158可以是当暴露于超过特定阈值的热预算时出现解构的任何元件。热敏元件158可以被形成在半导体本体102的上表面上(例如在平坦栅极结构120的情况下)或者被形成在半导体本体102内(例如在沟槽栅极结构120的情况下)。
形成激光反射掩模140以覆盖热敏元件158。激光反射掩模140可以包括先前描述的任何材料并且可以是根据先前描述的任何技术形成的。激光反射掩模140可以是通过初始地沉积完全覆盖热敏元件158的一个或多个毯覆层来形成的。例如，在器件结构是金属栅极电极122的情况下，激光反射掩模140可以是通过直接在栅极电极122上相继地沉积电介质层(例如通过化学气相沉积或物理溅射)来形成的。虽然激光反射掩模140的上表面在图中是平坦的，但是由于共形沉积，该表面可能是有起伏的。随后，例如根据先前描述的技术将材料结构化以包括第一开口136和第二开口138。
在结构化激光反射掩模140之后，可以执行激光热退火。在该处理期间，辐射142被由激光源生成并且以先前描述的方式传递通过第一开口136和第二开口138。作为结果，半导体本体102的暴露的区被加热。同时，实质上防止半导体本体102的被激光反射掩模140覆盖的部分接收激光能量。因此，由激光反射掩模140保护的区保持冷却。在该构思的一个示例中，在源极/漏极掺杂剂激活技术中使用激光热退火处理(例如，如上面描述那样，其中源极区和漏极区被局部地提升到大约800℃的温度)。同时，包括热敏元件158的区保持为相对冷却，例如在300℃或以下，因此，有利地防止热敏元件158暴露于破坏温度。
术语HEMT通常也被称为HFET(异质结构场效应晶体管100)、MODFET(调制掺杂FET)和MESFET(金属半导体场效应晶体管100)。术语HEMT、HFET、MESFET和MODFET在此被可互换使用以指代任何基于III族氮化物的化合物半导体晶体管100，其合并有作为沟道的在具有不同带隙的两种材料之间的结(即异质结)。
如在此使用的那样，术语“具有”、“包含”、“包括”、“包括有”等是开放式术语，其指示所声明的元素或特征的存在，但是不排除附加的元素或特征。量词“一”、“一个”和指代词“该”意图包括复数以及单数，除非上下文另外清楚地指示。
要理解除非另外具体注明，否则在此描述的各种实施例的特征可以被彼此组合。
虽然已经在此图示和描述了具体的实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种各样的替换和/或等同的实现可以代替所示出和描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅受权利要求及其等同物限制。

Claims (20)

1.一种形成半导体器件的方法，所述方法包括：
提供半导体本体，半导体本体包括基底载体部分和部署在基底载体部分上的III族氮化物类型半导体部分，III族氮化物类型半导体部分包括异质结和二维电荷载流子气；
在III族氮化物类型半导体部分中形成一个或多个欧姆接触，欧姆接触与二维电荷载流子气形成欧姆连接；以及
形成被配置为控制二维电荷载流子气的导电状态的栅极结构；
其中形成所述一个或多个欧姆接触包括：
在III族氮化物类型半导体部分的上表面上形成结构化的激光反射掩模；
将掺杂剂原子注入到III族氮化物类型半导体部分的上表面中；以及
执行激活注入的掺杂剂原子的激光热退火。
2.根据权利要求1所述的方法，其中形成结构化的激光反射掩模包括在III族氮化物类型半导体部分的上表面上沉积反射材料层以及在激光反射材料层中形成第一开口和第二开口，并且其中掺杂剂原子的注入包括通过第一开口和第二开口注入掺杂剂原子。
3.根据权利要求2所述的方法，其中在激光热退火期间，第一开口和第二开口实质上将来自激光的能量传递到半导体本体中，并且激光反射掩模实质上反射来自激光的能量。
4.根据权利要求3所述的方法，进一步包括在III族氮化物类型半导体部分的上表面上形成电绝缘钝化层，其中结构化的激光反射掩模被形成在钝化层的顶部上，并且其中执行激光热退火包括通过钝化层的被由第一开口和第二开口暴露的部分传递来自激光的能量。
5.根据权利要求4所述的方法，其中III族氮化物类型半导体部分包括沟道层和势垒层，其中沟道层包括InxGa(1-x)N，其中x≥0，其中势垒层包括InxAlyGazN，其中x≥0，y＞0并且z=1-x-y，并且其中钝化层是氮化硅层。
6.根据权利要求4所述的方法，进一步包括：
在执行激光热退火之后对钝化层进行结构化以在钝化层中包括第一开口和第二开口；以及
在钝化层中的第一开口和第二开口中沉积导电材料以形成所述一个或多个欧姆接触，并且
其中激光反射材料层中的第一开口和第二开口以及钝化层中的第一开口和第二开口是通过公共的光掩模形成的。
7.根据权利要求4所述的方法，进一步包括：
在执行激光热退火之后对钝化层进行结构化以在钝化层中包括第一开口和第二开口；以及
在钝化层中的第一开口和第二开口中沉积导电材料以形成所述一个或多个欧姆接触，并且
其中激光反射材料层中的第一开口和第二开口以及钝化层中的第一开口和第二开口是通过分离的光掩模形成的。
8.根据权利要求1所述的方法，其中激光反射掩模包括与多个第二类型的电介质材料层交替布置的多个第一类型的电介质材料层，并且其中第一类型的电介质材料具有与第二类型的电介质材料不同的折射率。
9.根据权利要求8所述的方法，其中第一类型的电介质材料的熔点和第二类型的电介质材料的熔点的每个大于激活注入的掺杂剂原子的激活温度。
10.根据权利要求8所述的方法，其中第一类型的电介质材料层和第二类型的电介质材料层中的至少之一是通过化学气相沉积技术或物理溅射技术形成的。
11.根据权利要求8所述的方法，其中激光热退火是利用以入射角度θ施加到激光反射掩模的激光来施加的，并且其中第一类型的电介质材料层和第二类型的电介质材料层中的每个具有(λ/4η)·√(1-sin2(θ)/η2)的厚度，其中λ是激光的波长，并且其中η是相应的层的第一类型的电介质材料或第二类型的电介质材料的折射率。
12.根据权利要求1所述的方法，其中与III族氮化物类型半导体材料相比激光反射掩模的材料具有更高的能量带隙。
13.根据权利要求1所述的方法，其中执行激光热退火以使得λ＜1240/E，其中E是以电子伏为单位的III族氮化物类型半导体部分的III族氮化物类型半导体的能量带隙，并且其中λ是以纳米为单位的光波长。
14.一种形成半导体器件的方法，所述方法包括：
提供半导体本体；
在半导体本体上或者在半导体本体内形成热敏元件；
在半导体本体的上表面上形成结构化的激光反射掩模，其覆盖热敏元件并且包括第一开口和第二开口；以及
执行激光热退火处理，其使激光能量传递通过第一开口和第二开口并且进入到半导体本体中，
其中热敏元件包括临界温度，在临界温度下热敏元件被不可修复地损坏，
其中激光热退火处理致使半导体本体的在第一开口和第二开口下方的部分高于临界温度，以及
其中在激光热退火处理期间，热敏元件保持低于临界温度。
15.根据权利要求14所述的方法，其中热敏元件是MOSFET器件的栅极电极。
16.根据权利要求15所述的方法，其中热敏元件是HEMT器件的栅极结构，并且其中栅极结构包括掺杂的III族氮化物半导体材料的区。
17.根据权利要求15所述的方法，进一步包括将掺杂剂原子注入到半导体本体的上表面中，并且其中执行激光热退火包括激活所注入的掺杂剂原子。
18.一种半导体器件，包括：
半导体本体，其包括基底载体部分和部署在基底载体部分上的III族氮化物类型半导体部分，III族氮化物类型半导体部分包括异质结和二维电荷载流子气；
一个或多个欧姆接触，其与二维电荷载流子气形成欧姆连接；
电绝缘钝化层，其被形成在基底载体部分上，直接在所述一个或多个欧姆接触之上；以及
栅极结构，其被配置为控制二维电荷载流子气的导电状态。
19.根据权利要求18所述的半导体器件，其中III族氮化物类型半导体部分包括沟道层和势垒层，其中沟道层包括InxGa(1-x)N，其中x≥0，其中势垒层包括InxAlyGazN，其中x≥0，y＞0并且z=1-x-y，并且其中钝化层是氮化硅层。
20.根据权利要求18所述的半导体器件，其中所述一个或多个接触包括形成在III族氮化物类型半导体部分的表面上的导电金属区和注入在导电金属区之下的III族氮化物类型部分中的掺杂区，其中导电金属区直接覆盖和接触注入的掺杂区。
CN202110623979.8A 2020-06-05 2021-06-04 选择性激光退火方法 Pending CN113764265A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/894,223 US11581418B2 (en) 2020-06-05 2020-06-05 Selective thermal annealing method
US16/894223 2020-06-05

Publications (1)

Publication Number Publication Date
CN113764265A true CN113764265A (zh) 2021-12-07

Family

ID=76217653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110623979.8A Pending CN113764265A (zh) 2020-06-05 2021-06-04 选择性激光退火方法

Country Status (4)

Country Link
US (2) US11581418B2 (zh)
EP (1) EP3920236A3 (zh)
KR (1) KR20210152388A (zh)
CN (1) CN113764265A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117954321A (zh) * 2024-03-26 2024-04-30 山东大学 一种基于激光退火工艺的氮化镓hemt及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1791173A1 (en) 2005-11-25 2007-05-30 STMicroelectronics S.r.l. Process for manufacturing a MOSFET and corresponding MOSFET
US7622374B2 (en) 2005-12-29 2009-11-24 Infineon Technologies Ag Method of fabricating an integrated circuit
US7494857B2 (en) * 2006-12-29 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced activation approach for MOS devices
US8216924B2 (en) 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
FR3026559B1 (fr) 2014-09-30 2017-12-22 Commissariat Energie Atomique Procede de recuit localise d'elements semi-conducteurs a l'aide d'une zone reflectrice
JPWO2017163356A1 (ja) * 2016-03-24 2019-01-31 国立大学法人九州大学 レーザドーピング装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117954321A (zh) * 2024-03-26 2024-04-30 山东大学 一种基于激光退火工艺的氮化镓hemt及其制备方法

Also Published As

Publication number Publication date
US11581418B2 (en) 2023-02-14
US20210384318A1 (en) 2021-12-09
EP3920236A2 (en) 2021-12-08
US20230155000A1 (en) 2023-05-18
KR20210152388A (ko) 2021-12-15
EP3920236A3 (en) 2022-04-20

Similar Documents

Publication Publication Date Title
US9614046B2 (en) Semiconductor devices with a thermally conductive layer
TWI375326B (en) Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP5281748B2 (ja) Ｉｉｉ族窒化物素子の不動態化およびその方法
EP0725432B1 (en) Refractory gate heterostructure field effect transistor and method
JP2013500606A (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
WO2021189182A1 (zh) 半导体装置及其制造方法
US11810962B2 (en) High electron mobility transistor and method for forming the same
US20230155000A1 (en) Selective Laser Annealing Method
US20240213363A1 (en) Vertical field effect transistor device and method of fabrication
TWI732141B (zh) 增強型高電子移動率電晶體與相關之製造方法
TWI775065B (zh) 半導體裝置
CN112652659B (zh) 高电子迁移率晶体管及其制作方法
EP4213216A1 (en) High electron mobility transistor and methods for fabricating the same
US7956415B2 (en) SOI transistor having a carrier recombination structure in a body
KR20150030283A (ko) 전력 반도체 소자
CN111989780A (zh) 半导体装置结构和其制造的方法
US11923446B2 (en) High electron mobility transistor devices having a silicided polysilicon layer
EP4343851A1 (en) Transistor with cladded electrodes and method of fabrication therefor
CN113540228A (zh) 半导体装置
KR20240095810A (ko) 오믹 전극을 갖는 질화갈륨계 전자 소자 및 그 제조방법
US6334929B1 (en) Plasma processing method
KR950001165B1 (ko) 화합물 반도체소자 및 그 제조방법
CN112909089A (zh) 半导体结构及其形成方法
TW202002293A (zh) 半導體裝置
KR20150040632A (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination