CN113707086A - 像素补偿电路及其驱动方法、显示面板和显示装置 - Google Patents

像素补偿电路及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN113707086A
CN113707086A CN202110987169.0A CN202110987169A CN113707086A CN 113707086 A CN113707086 A CN 113707086A CN 202110987169 A CN202110987169 A CN 202110987169A CN 113707086 A CN113707086 A CN 113707086A
Authority
CN
China
Prior art keywords
circuit
control
sub
transistor
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110987169.0A
Other languages
English (en)
Other versions
CN113707086B (zh
Inventor
王志冲
刘鹏
冯京
袁广才
栾兴龙
苌川川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110987169.0A priority Critical patent/CN113707086B/zh
Publication of CN113707086A publication Critical patent/CN113707086A/zh
Application granted granted Critical
Publication of CN113707086B publication Critical patent/CN113707086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开了一种像素补偿电路及其驱动方法、显示面板和显示装置包括共用补偿电路、发光控制电路、第一复位电路和区域像素电路；区域像素电路包括m*n个像素子电路和与每个像素子电路一一对应的发光器件；所述像素子电路包括耦合电容、数据写入子电路和驱动子电路；在每个所述数据写入子电路将数据电压写入对应的驱动子电路后，所述共用补偿电路在所述第一控制信号端的控制下导通，使得所述共用补偿电路的输出端与所述耦合电容进行电压耦合，对所述驱动子电路的控制端进行补偿，并使所述驱动子电路驱动对应的所述发光器件发光避免了针对每个驱动子电路单独设计像素补偿电路，从而减少了单个像素的占用面积，提升了背板的像素密度。

Description

像素补偿电路及其驱动方法、显示面板和显示装置
技术领域
本发明属于显示技术领域，具体涉及一种像素补偿电路及其驱动方法、显示面板和显示装置。
背景技术
有机发光(Organic Light Emitting Diode，OLED)显示器是当今平板显示器研究领域的热点之一，与液晶显示器相比，OLED显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。
OLED背板设计时，通常是每一个子像素内设计一套像素电路，且该像素电路区域内的驱动晶体管是单独进行补偿，会导致单个像素的面积增大，而在开发高像素密度(Pixel Per Inch，PPI)背板时，若每个子像素均设置一个像素补偿电路，是很难实现高PPI背板的设计，因此，如何对高PPI背板的像素实现内部补偿，是本领域技术人员亟待解决的技术问题。
发明内容
本发明的主要目的是提供一种像素补偿电路及其驱动方法、显示面板和显示装置，以解决现有技术中难以实现对高PPI背板的内部补偿的问题。
针对上述问题，本发明提供了一种像素补偿电路，包括共用补偿电路、发光控制电路、第一复位电路和区域像素电路；
所述区域像素电路包括多个发光器件和m*n个像素子电路；所述像素子电路包括耦合电容、数据写入子电路和驱动子电路；其中，m≥1且n＞1，或者，m＞1且n≥1；m和n均为整数，m表示行，n表示列；
所述共用补偿电路的输入端与第一电压信号端电连接，所述共用补偿电路的输出端以及所述第一复位电路的第一端分别与所述耦合电容的第一端电连接；所述共用补偿电路的控制端与第一控制信号端电连接；
所述数据写入子电路的第一端与所在列的数据信号端电连接，所述数据写入子电路的第二端以及所述耦合电容的第二端分别与所述驱动子电路的控制端电连接，所述数据写入子电路的控制端与所在行的扫描端电连接；
所述发光控制电路的控制端与发光信号端电连接，所述发光控制电路的第一端与第二电压信号端电连接；所述发光控制电路的第二端与所述驱动子电路的第一端电连接；所述驱动子电路的第二端与所述发光器件的阳极端电连接；
所述第一复位电路的第二端与第一复位信号端电连接，所述第一复位电路的控制端与第二控制信号端电连接；
在所述数据写入子电路将数据电压写入对应的驱动子电路后，所述共用补偿电路在所述第一控制信号端的控制下导通，使得所述共用补偿电路的输出端与所述耦合电容进行电压耦合，对所述驱动子电路的控制端进行补偿，并使所述驱动子电路驱动对应的所述发光器件发光。
进一步地，上述所述的像素补偿电路，还包括第二复位电路；
所述第二复位电路的第一端与所述驱动子电路的第一端以及所述发光控制电路的第二端电连接；
所述第二复位电路的第二端与第二复位信号端电连接；
所述第二复位电路的控制端与第三控制信号端电连接；
所述第二复位电路用于在数据写入阶段，在所述第三控制信号端的控制下，对所述驱动子电路的第一端进行复位。
进一步地，上述所述的像素补偿电路，所述第二控制信号端和所述第三控制信号端为同一端。
进一步地，上述所述的像素补偿电路，所述第二复位电路包括第二复位晶体管；
所述第二复位晶体管的第一极作为所述第二复位电路的第一端，所述第二复位晶体管的第一极分别与所述驱动子电路的第一端以及所述发光控制电路的第二端电连接；
所述第二复位晶体管的第二极作为所述第二复位电路的第二端，所述第二复位晶体管的第二极与所述第二复位信号端电连接；
所述第二复位晶体管的控制极作为所述第二复位电路的控制端，所述第二复位晶体管的控制极与所述第三控制信号端电连接。
进一步地，上述所述的像素补偿电路，还包括阳极电位控制电路；
所述阳极电位控制电路的第一端与阳极复位信号端电连接；
所述阳极电位控制电路的第二端与所述发光器件的阳极端电连接；
所述阳极电位控制电路的控制端与第四控制信号端电连接；
所述阳极电位控制电路用于在所述发光器件结束发光时，在所述第四控制信号端的控制下导通，对所述发光器件的阳极端进行复位。
进一步地，上述所述的像素补偿电路，所述第二控制信号端和所述第四控制信号端为同一端。
进一步地，上述所述的像素补偿电路，所述第四控制信号端和所述阳极电位控制电路所在行的扫描端为同一端。
进一步地，上述所述的像素补偿电路，所述阳极电位控制电路包括阳极电位控制晶体管；
所述阳极电位控制晶体管的第一极作为所述阳极电位控制电路的第一端，所述阳极电位控制晶体管的第一极与所述阳极复位信号端电连接；
所述阳极电位控制晶体管的第二极作为所述阳极电位控制电路的第二端，所述阳极电位控制晶体管的第二极与所述发光器件的阳极端电连接；
所述阳极电位控制晶体管的控制极作为所述阳极电位控制电路的控制端，所述阳极电位控制晶体管的控制极与所述第四控制信号端电连接。
进一步地，上述所述的像素补偿电路，所述发光控制电路包括与每个所述驱动子电路对应的独立发光控制子电路，或者，与所有所述驱动子电路对应的共用发光控制子电路，或者，与每行所述驱动子电路对应的共用发光控制子电路，或者，与每列所述驱动子电路对应的共用发光控制子电路。
进一步地，上述所述的像素补偿电路，所述共用补偿电路包括共用补偿子电路和共用补偿控制子电路；
所述共用补偿子电路的第一端作为所述共用补偿电路的输入端，所述共用补偿子电路的第一端与第一电压信号端电连接；
所述共用补偿子电路的第二端以及所述共用补偿子电路的控制端分别与所述共用补偿控制子电路的第一端电连接；
所述共用补偿控制子电路的第二端作为所述共用补偿电路的输出端，所述共用补偿控制子电路的第二端与所述耦合电容的第一端电连接；
所述共用补偿控制子电路的控制端作为述共用补偿控制子电路的控制端，所述共用补偿控制子电路的控制端与所述第一控制信号端电连接。
进一步地，上述所述的像素补偿电路，还包括第三复位电路；
所述第三复位电路的第一端与所述共用补偿子电路的第二端电连接，
所述第三复位电路的第二端与第三复位信号端电连接；
所述第三复位电路的控制端与第五控制信号端电连接。
进一步地，上述所述的像素补偿电路，所述共用补偿子电路包括共用补偿晶体管，所述共用补偿控制子电路包括共用补偿控制晶体管，所述第三复位电路包括第三复位晶体管；
所述共用补偿晶体管的第一极作为所述共用补偿子电路的第一端，所述共用补偿晶体管的第一极与所述第一电压信号端电连接；
所述共用补偿晶体管的第二极作为所述共用补偿子电路的第二端，所述共用补偿晶体管的控制极作为所述所述共用补偿子电路的控制端，所述共用补偿控制晶体管的第一极作为共用补偿控制子电路的第一端，所述共用补偿晶体管的第二极以及所述共用补偿晶体管的控制极分别与所述共用补偿控制晶体管的第一极电连接；
所述共用补偿控制晶体管的第二极作为所述共用补偿控制子电路的第二端，所述共用补偿控制晶体管的第二极与所述耦合电容的第一端电连接；
所述共用补偿控制晶体管的控制极作为所述共用补偿控制子电路的控制端，所述共用补偿控制晶体管的控制极与所述第一控制信号端电连接；
所述第三复位晶体管的第一极作为所述第三复位电路的第一端，所述第三复位晶体管的第一极与所述共用补偿子电路的第二端电连接，
所述第三复位晶体管的第二极作为所述第三复位电路的第二端，所述第三复位晶体管的第二极与所述第三复位信号端电连接；
所述第三复位晶体管的控制极作为所述第三复位电路的控制端，所述第三复位晶体管的控制极与所述第五控制信号端电连接。
进一步地，上述所述的像素补偿电路，所述第一电压信号端与所述第二电压信号端为同一端。
进一步地，上述所述的像素补偿电路，所述第一控制信号端与所述发光信号端为同一端。
进一步地，上述所述的像素补偿电路，所述第一复位电路包括第一复位晶体管、所述数据写入子电路包括数据写入晶体管、所述驱动子电路包括驱动晶体管；
所述第一复位晶体管的第一极作为所述第一复位电路的第一端，所述第一复位晶体管的第二极作为所述第一复位电路的第二端，所述第一复位晶体管的控制极作为所述第一复位电路的控制；
所述数据写入晶体管的第一极作为所述数据写入子电路的第一端，所述数据写入晶体管的第二极作为所述数据写入子电路的第二端，所述数据写入晶体管的控制极作为所述数据写入子电路的控制端；
所述驱动晶体管的第一极作为所述驱动子电路的第一端，所述驱动晶体管的第二极作为所述驱动子电路的第二端，所述驱动晶体管的控制极作为所述所述驱动子电路的控制端；
所述第一复位晶体管的第一极与所述耦合电容的第一端电连接；所述第一复位晶体管的第二极与所述第一复位信号端电连接，所述第一复位晶体管的控制极与所述第二控制信号端电连接；
所述数据写入晶体管的第一极与所在列的数据信号端电连接，所述数据写入晶体管的第二极与所述驱动晶体管的控制极电连接，所述数据写入晶体管的控制极与所在行的扫描端电连接；
所述驱动晶体管的第一极与所述发光控制电路的第二端电连接，所述驱动晶体管的第二极与所述发光器件的阳极端电连接。
本发明还提供了如上任一项所述的像素补偿电路的驱动方法包括：
在数据写入阶段，所述共用补偿电路在所述第一控制信号端的控制下截止，所述发光控制电路在所述发光信号端的控制下截止，所述第一复位电路在所述第二控制信号端的控制下导通，每行所述数据写入子电路在所在行的扫描端的控制下导通，所述第一复位信号端的第一复位电压写入所述耦合电容的第一端，每列所述数据信号端的数据电压写入对应的驱动子电路；
在发光阶段，每行所述数据写入子电路在所在行的扫描端的控制下截止，所述第一复位电路在所述第二控制信号端的控制下截止，所述共用补偿电路在所述第一控制信号端的控制下导通，所述发光控制电路在所述发光信号端的控制下导通，所述共用补偿电路的输出端与所述耦合电容进行电压耦合，对所述驱动子电路的控制端进行补偿，并使所述驱动子电路驱动对应的所述发光器件发光。
本发明还提供了一种显示面板，包括如上所述的像素补偿电路。
本发明还提供了一种显示装置，包括如上所述的显示面板。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
本发明的像素补偿电路及其驱动方法、显示面板和显示装置，通过划分区域像素电路，并利用区域像素电路中每个所述数据写入子电路将数据电压写入对应的驱动子电路后，由共用补偿电路对区域像素电路中的所有驱动子电路的控制端进行补偿，并使驱动子电路驱动对应的所述发光器件发光，避免了针对每个驱动子电路单独设计像素补偿电路，从而减少了单个像素的占用面积，提升了背板的PPI。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地调节说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明的像素补偿电路第一实施例的结构示意图；
图2为本发明的像素补偿电路第二实施例的结构示意图；
图3为图2所示的像素补偿电路的时序控制图；
图4a为图2在数据写入阶段的第一子阶段的状态图；
图4b为图2在数据写入阶段的第二子阶段的状态图；
图4c为图2在数据写入阶段的第三子阶段的状态图；
图4d为图2在发光阶段的状态图；
图5为图2中不同行给入不同灰阶的数据电压信号时的仿真结果示意图；
图6为本发明的像素补偿电路第三实施例的结构示意图；
图7为本发明的像素补偿电路第四实施例的结构示意图；
图8为本发明的像素补偿电路第五实施例的结构示意图；
图9为本发明的像素补偿电路第六实施例的结构示意图；
图10为本发明的像素补偿电路第七实施例的结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
高PPI背板具有多个像素，对于其中一个像素a而言，像素a所对应的像素补偿电路与像素a相近的像素b对应的像素补偿电路通常所需的阈值是相近的，因此，在此背景下，可以根据实际需求将高PPI背板的像素划分成多个区域像素，每个区域像素共用一个像素补偿电路。具体地，可以参照如下实施例：
实施例一
图1为本发明的像素补偿电路第一实施例的结构示意图，如图1所示，本实施例的像素补偿电路可以包括共用补偿电路10、发光控制电路11、第一复位电路12和区域像素电路13。其中，区域像素电路13包括多个发光器件D和m*n个像素子电路131；该像素子电路131包括耦合电容C1、数据写入子电路X和驱动子电路Q；其中，m≥1且n＞1，或者，m＞1且n≥1；m和n均为整数，m表示行，n表示列。图1以区域像素电路13包括三行一列像素子电路131为例对本发明的技术方案进行描述。
在一个具体实现过程中，共用补偿电路10的输入端与第一电压信号端V1电连接，共用补偿电路10的输出端以及第一复位电路12的第一端分别与耦合电容C1的第一端电连接；共用补偿电路10的控制端与第一控制信号端S1电连接。数据写入子电路X的第一端与所在列的数据信号端Vdatej电连接(图1中为1列，则可以表示数据信号端Vdate1)，数据写入子电路X的第二端以及耦合电容C1的第二端分别与驱动子电路Q的控制端电连接，数据写入子电路X的控制端与所在行的扫描端GAi，i表示第i行(图1中为3行像素子电路，则i＝1，2，3。)电连接。发光控制电路11的控制端与发光信号端E电连接，发光控制电路11的第一端与第二电压信号端V2电连接；发光控制电路11的第二端与驱动子电路Q的第一端电连接；驱动子电路Q的第二端与发光器件D的阳极端电连接,发光器件D的阴极端与低电平信号端VSS电连接。第一复位电路12的第二端与第一复位信号端F1电连接，第一复位电路12的控制端与第二控制信号端S2电连接。
在一个具体实现过程中，在数据写入子电路X将数据电压写入对应的驱动子电路Q后，共用补偿电路10在第一控制信号端S1的控制下导通，使得共用补偿电路10的输出端与耦合电容C1进行电压耦合，对驱动子电路Q的控制端进行补偿，并使驱动子电路Q驱动对应的发光器件D发光。
具体地，在数据写入阶段，可以依次针对每行的驱动子电路Q执行以下操作：共用补偿电路10在第一控制信号端S1的控制下截止，发光控制电路11在发光信号端E的控制下截止，第一复位电路12在第二控制信号端S2的控制下导通，每行数据写入子电路X在所在行的扫描端GAi的控制下导通，第一复位信号端F1的第一复位电压Vref写入耦合电容C1的第一端，每列数据信号端Vdatej的数据电压写入对应的驱动子电路Q。
在发光阶段，每行数据写入子电路X在所在行的扫描端GAi的控制下截止，第一复位电路12在第二控制信号端S2的控制下截止，共用补偿电路10在第一控制信号端S1的控制下导通，发光控制电路11在发光信号端E的控制下导通，共用补偿电路10的输出端与耦合电容C1进行电压耦合，对驱动子电路Q的控制端进行补偿，并使驱动子电路Q驱动对应的发光器件D发光。
本实施例的像素补偿电路，通过划分区域像素电路13，并利用区域像素电路13中每个数据写入子电路X将数据电压写入对应的驱动子电路Q后，由共用补偿电路10对区域像素电路13中的所有驱动子电路Q的控制端进行补偿，并使驱动子电路Q驱动对应的发光器件D发光，避免了针对每个驱动子电路Q单独设计像素补偿电路，从而减少了单个像素的占用面积，提升了背板的PPI。
在一个具体实现过程中，在一个具体实现过程中，发光控制电路11包括与每个驱动子电路Q对应的独立发光控制子电路，也就是说，每个驱动子电路Q单独使用一个发光控制子电路。或者，与所有驱动子电路Q对应的共用发光控制子电路，也就是说，所有驱动子电路Q共用一个发光控制子电路。或者，与每行驱动子电路Q对应的共用发光控制子电路，也就是说，每行驱动子电路Q共用一个发光控制子电路。或者，与每列驱动子电路Q对应的共用发光控制子电路，也就是说，每列驱动子电路Q共用一个发光控制子电路。
实施例二
图2为本发明的像素补偿电路第二实施例的结构示意图，如图2所示，本实施例的像素补偿电路中，共用补偿电路10包括共用补偿子电路101和共用补偿控制子电路10。共用补偿子电路101的第一端作为共用补偿电路10的输入端，共用补偿子电路101的第一端与第一电压信号端V1电连接；共用补偿子电路101的第二端以及共用补偿子电路101的控制端分别与共用补偿控制子电路10的第一端电连接；共用补偿控制子电路10的第二端作为共用补偿电路10的输出端，共用补偿控制子电路10的第二端与耦合电容C1的第一端电连接；共用补偿控制子电路10的控制端作为共用补偿控制子电路10的控制端，共用补偿控制子电路10的控制端与第一控制信号端S1电连接。
如图2所示，本实施例的像素补偿电路还可以包括第三复位电路14。第三复位电路14的第一端与共用补偿子电路101的第二端电连接，第三复位电路14的第二端与第三复位信号端F3电连接；第三复位电路14的控制端与第五控制信号端S5电连接。在对第一行驱动子电路Q的控制端写入数据电压时，可以通过第五控制信号端S5控制第三复位电路14导通，使得共用补偿子电路101充分打开，之后再对其它行驱动子电路Q的控制端写入数据电压时，则可以通过第五控制信号端S5控制第三复位电路14截止，使得共用补偿子电路101维持打开即可。
在一个具体实现过程中，如图2所示，共用补偿子电路101可以包括共用补偿晶体管M1，共用补偿控制子电路10可以包括共用补偿控制晶体管M2，第三复位电路14可以包括第三复位晶体管M3。
共用补偿晶体管M1的第一极作为共用补偿子电路101的第一端，共用补偿晶体管M1的第一极与第一电压信号端V1电连接。共用补偿晶体管M1的第二极作为共用补偿子电路101的第二端，共用补偿晶体管M1的控制极作为共用补偿子电路101的控制端，共用补偿控制晶体管M2的第一极作为共用补偿控制子电路10的第一端，共用补偿晶体管M1的第二极以及共用补偿晶体管M1的控制极分别与共用补偿控制晶体管M2的第一极电连接。
共用补偿控制晶体管M2的第二极作为共用补偿控制子电路10的第二端，共用补偿控制晶体管M2的第二极与耦合电容C1的第一端电连接。共用补偿控制晶体管M2的控制极作为共用补偿控制子电路10的控制端，共用补偿控制晶体管M2的控制极与第一控制信号端S1电连接。
第三复位晶体管M3的第一极作为第三复位电路14的第一端，第三复位晶体管M3的第一极与共用补偿子电路101的第二端电连接，第三复位晶体管M3的第二极作为第三复位电路14的第二端，第三复位晶体管M3的第二极与第三复位信号端F3电连接；第三复位晶体管M3的控制极作为第三复位电路14的控制端，第三复位晶体管M3的控制极与第五控制信号端S5电连接。
需要说明的是，在实际应用中，可以根据实际需求选择是否设置第三复位晶体管M3，本实施例不做具体限制。
在一个具体实现过程中，如图2所示，第一复位电路12包括第一复位晶体管M4、数据写入子电路X包括数据写入晶体管M7、驱动子电路Q包括驱动晶体管M8。
第一复位晶体管M4的第一极作为第一复位电路12的第一端，第一复位晶体管M4的第二极作为第一复位电路12的第二端，第一复位晶体管M4的控制极作为第一复位电路12的控制。数据写入晶体管M7的第一极作为数据写入子电路X的第一端，数据写入晶体管M7的第二极作为数据写入子电路X的第二端，数据写入晶体管M7的控制极作为数据写入子电路X的控制端。驱动晶体管M8的第一极作为驱动子电路Q的第一端，驱动晶体管M8的第二极作为驱动子电路Q的第二端，驱动晶体管M8的控制极作为驱动子电路Q的控制端。
第一复位晶体管M4的第一极与耦合电容C1的第一端电连接；第一复位晶体管M4的第二极与第一复位信号端F1电连接，第一复位晶体管M4的控制极与第二控制信号端S2电连接。数据写入晶体管M7的第一极与所在列的数据信号端Vdatej电连接，数据写入晶体管M7的第二极与驱动晶体管M8的控制极电连接，数据写入晶体管M7的控制极与所在行的扫描端GAi电连接。驱动晶体管M8的第一极与发光控制电路11的第二端电连接，驱动晶体管M8的第二极与发光器件D的阳极端电连接。
在一个具体实现过程中，第一电压信号端V1与第二电压信号端V2为同一端，均可以为高电平端，发出高电压信号VDD，第五控制信号端S5与第一行像素子电路131的扫描端GA1为同一端，输出扫描信号GATE1，以降低了像素补偿电路的功耗。
在一个具体实现过程中，第一控制信号端S1与发光信号端E为同一端，输出发光控制信号EM，以降低了像素补偿电路的功耗。发光信号端E发出的发光控制信号EM的宽度大于像素子电路131的行数，例如，图2中存在3行像素子电路131，则发光信号端E发出的发光信号的宽度大于3。
在一个具体实现过程中，第二控制信号端S2发出的第二控制信号与发光信号端E发出的发光信号为相反的信号，第二控制信号端S2发出的第二控制信号的宽度也大于3。
需要说明的是，在布图时，共用补偿晶体管M1与各驱动晶体管M8的宽长比及形状一致，以保证共用补偿晶体管M1的阈值电压与各驱动晶体管M8的阈值电压一致。
以发光电路包括所有驱动子电路Q对应的共用发光控制子电路为例，该共用发光控制子电路可以包括发光控制晶体管M5。图3为图2所示的像素补偿电路的时序控制图，基于该时序控制图对三行像素逐行写入发光的工作过程进行分解如下：
图4a为图2在数据写入阶段的第一子阶段的状态图，图4b为图2在数据写入阶段的第二子阶段的状态图，图4c为图2在数据写入阶段的第三子阶段的状态图，图4d为图2在发光阶段的状态图。
如图4a所示，在数据写入阶段的第一子阶段t1：第二控制信号端S2发出的第二控制信号IEM和第一行像素子电路131的扫描端GA1的扫描信号GATE1有效，第三复位晶体管M3、第一复位晶体管M4、第一行的数据写入晶体管M7均导通，发光信号端E发出的发光控制信号EM、第二行像素子电路131的扫描端GA2的扫描信号GATE2和第三行像素子电路131的扫描端GA3的扫描信号GATE3无效，发光控制晶体管M5、第二行的数据写入晶体管M7和第三行的数据写入晶体管M7均截止，第一复位信号端的复位电压VREF写入com点，第一行的耦合电容的第一端至第三行的耦合电容的第一端的电位均变为第一复位信号端的复位电压VREF。第一行的数据写入晶体管M7的第一数据电压写入G1点，第一行的耦合电容C1的第二端电位变为第一数据电压，共用补偿控制晶体管M2的第一极电压位于第一电压信号端V1的高电压信号VDD和第三复位信号端F3的复位电压Vini之间。
如图4b所示，在数据写入阶段的第二子阶段t2：第二控制信号端S2发出的第二控制信号IEM和第二行像素子电路131的扫描端GA2的扫描信号GATE2有效，第一复位晶体管M4、第二行的数据写入晶体管M7均导通，发光信号端E发出的发光控制信号EM、第一行像素子电路131的扫描端GA1的扫描信号GATE1和第三行像素子电路131的扫描端GA3的扫描信号GATE3无效，第三复位晶体管M3、发光控制晶体管M5、第一行的数据写入晶体管M7和第三行的数据写入晶体管M7均截止，第二行的数据写入晶体管M7的第二数据电压写入G2点，第二行的耦合电容C1的第二端电位变为第二数据电压。
如图4c所示，在数据写入阶段的第三子阶段t3：第二控制信号端S2发出的第二控制信号IEM和第三行像素子电路131的扫描端的扫描信号有效，第一复位晶体管M4、第三行的数据写入晶体管M731均导通，发光信号端E发出的发光控制信号EM、第一行像素子电路131的扫描端GA1的扫描信号GATE1和第二行像素子电路131的扫描端GA2的扫描信号GATE2无效，第三复位晶体管M3、发光控制晶体管M5、第一行的数据写入晶体管M7和第二行的数据写入晶体管M7均截止，第三行的数据写入晶体管M7的数据电压写入G3点，第三行的耦合电容C1的第二端电位变为第三数据电压。
如图4d所示，在发光阶段t4：发光信号端E发出的发光控制信号EM有效，发光控制晶体管M5和共用补偿控制晶体管M2均导通，第二控制信号端S2发出的第二控制信号IEM、第一行像素子电路131的扫描端GA1的扫描信号GATE1至第三行像素子电路131的扫描端GA3的扫描信号GATE3无效，第三复位晶体管M3、第一复位晶体管M4、每行的数据写入晶体管M7均截止，共用补偿晶体管M1的第二极的电压VDD+Vth通过共用补偿控制晶体管M2到达com点，与每行像素的耦合电容C1进行耦合，每行像素的耦合电容C1的电位变化量为VDD+Vth-Vref，并反馈到每行像素子电路131的驱动晶体管M8的栅极进行补偿，并使驱动晶体管M8驱动对应的发光器件D发光。
例如，G1点的电位变化为Data1+(VDD+Vth-Vref)*C1/CG1，CG1表示G1点连接的总电容。本实施例中，当G1点连接的其他电容的容值较小时，G1点的总电容相当于耦合电容C1的容值，因此，有C1≈CG1，G1点的电压最终为Data+(VDD+Vth-Vref)，电流为I＝K(Data-Vref)2。电流I与Vth无关，这样使得各行像素子电路131的驱动晶体管M8的栅极均得到补偿。
如图2所示，该像素补偿电路还可以包括第一存储电容C2。第一存储电容C2的第一端与第一电压信号端V1电连接，第一存储电容C2的第二端与共用补偿控制晶体管M2的第二极电连接，以防止因漏电引起共用补偿控制晶体管M2的第二极的电压不稳定。
如图2所示，像素子电路131还可以包括第二存储电容C3。第二存储电容C3的第一端与第二电压信号端V2电连接，第二存储电容C3的第二端与驱动晶体管M8的控制极电连接，以防止因漏电引起驱动晶体管M8的控制极的电压不稳定。
图5为图2中不同行给入不同灰阶的数据电压信号时的仿真结果示意图。
图5中第一栏为3个驱动晶体管的栅极G1、G2、G3的电位示意图，不同电位对应不同灰阶；
第二栏为扫描信号GATE1-GATE3逐行移位，未拆分显示；
第三栏为第二控制信号IEM，宽度大于3行GATE脉宽；
第四栏为发光控制信号EM，宽度大于3行GATE脉宽，可以与第二控制信号IEM互为反相。
需要说明的是，在实际应用中，扫描信号GATE1-GATE3可能并不逐行移位，扫描信号GATE1-GATE3之间可能存在叠交，因此第二控制信号IEM和发光控制信号EM的脉宽均大于三个扫描信号的总脉宽，三个扫描信号的总脉宽为GATE1的下降沿到GATE3的上升沿之间的脉宽。
实施例三
图6为本发明的像素补偿电路第三实施例的结构示意图，如图6所示，该像素补偿电路还可以包括第二复位电路15。第二复位电路15的第一端与驱动子电路Q的第一端以及发光控制电路11的第二端电连接；第二复位电路15的第二端与第二复位信号端电连接；第二复位电路15的控制端与第三控制信号端S3电连接。第二复位电路15用于在数据写入阶段，在第三控制信号端S3的控制下，对驱动子电路Q的第一端进行复位，以保证每行像素子电路131的驱动子电路Q不会导通，防止发光器件D被点亮。
在一个具体实现过程中，第二控制信号端S2和第三控制信号端S3为同一端，均输出IEM信号，以降低像素补偿电路的功耗。
在一个具体实现过程中，第二复位电路15包括第二复位晶体管M6。第二复位晶体管M6的第一极作为第二复位电路15的第一端，第二复位晶体管M6的第一极与驱动子电路Q的第一端以及发光控制电路11的第二端电连接；第二复位晶体管M6的第二极作为第二复位电路15的第二端，第二复位晶体管M6的第二极与第二复位信号端电连接；第二复位晶体管M6的控制极作为第二复位电路15的控制端，第二复位晶体管M6的控制极与第三控制信号端S3电连接。
本实施例的像素补偿电路与图2所示实施例的像素补偿电路的区别仅在于增加了第二复位晶体管M6，并省略了每行像素子电路131中的第二存储电容和第三复位晶体管M3，其他结构与图2所示实施例的结构相同，且所应用的时序控制图也可以为图3所示的时序控制图，具体控制过程与图2所示实施例的控制过程的区别仅在于在相应阶段增加第二复位晶体管M6的导通或截止，其他过程相同，详细请参考上述相关记载，在此不再赘述。
实施例四
图7为本发明的像素补偿电路第四实施例的结构示意图，如图7所示，本实施例的的像素补偿电路与图6所示实施例的区别仅在于第一存储电容Ccom的第二端与共用补偿控制晶体管M2的第一极电连接，其他连接结构和工作原理与图6所示实施例的原理相同，详细请参考上述相关记载，在此不再赘述。
实施例五
图8为本发明的像素补偿电路第五实施例的结构示意图，如图8所示，本实施例的的像素补偿电路与图6所示实施例的区别仅在于第一存储电容C2的第一端与第三电压信号端V3电连接，其他连接结构和工作原理与图6所示实施例的原理相同，详细请参考上述相关记载，在此不再赘述。第三电压信号端V3的电压信号可以为VDD、Vref、Vini等，本实施例不做具体限制。
实施例六
图9为本发明的像素补偿电路第六实施例的结构示意图，如图9所示，本实施例的的像素补偿电路与图6所示实施例的区别仅在于采用三行三列像素子电路131为例进行说明的，其他连接结构和工作原理与图4所示实施例的原理相同，详细请参考上述相关记载，在此不再赘述。
实施例七
图10为本发明的像素补偿电路第七实施例的结构示意图，如图10所示，本实施例的的像素补偿电路还可以包括与每个发光器件D一一对应的阳极电位控制电路16。
在一个具体实现过程中，阳极电位控制电路16的第一端与阳极复位信号端F4电连接；阳极电位控制电路16的第二端与发光器件D的阳极端电连接；阳极电位控制电路16的控制端与第四控制信号端S4电连接；阳极电位控制电路16用于在发光器件D结束发光时，在第四控制信号端S4的控制下导通，对发光器件D的阳极端进行复位，以防止发光器件D结束发光时，因为漏电等原因，造成发光器件D被再次点亮。
在一个具体实现过程中，第二控制信号端S2和第四控制信号端S4为同一端，均可以输出IEM信号，或者，第四控制信号端S4和阳极电位控制电路16所在行的扫描端为同一端，均输出GATEi信号，以降低像素补偿电路的功耗。
在一个具体实现过程中，阳极电位控制电路16包括阳极电位控制晶体管M9。。阳极电位控制晶体管M9的第一极作为阳极电位控制电路16的第一端，阳极电位控制晶体管M9的第一极与阳极复位信号端F4电连接；阳极电位控制晶体管M9的第二极作为阳极电位控制电路16的第二端，阳极电位控制晶体管M9的第二极与发光器件D的阳极端电连接；阳极电位控制晶体管M9的控制极作为阳极电位控制电路16的控制端，阳极电位控制晶体管M9的控制极与第四控制信号端S4电连接。
本实施例的像素补偿电路与图2所示实施例的像素补偿电路的区别仅在于增加了阳极电位控制晶体管M9，其他结构与图2所示实施例的结构相同，且所应用的时序控制图也可以为图3所示的时序控制图，具体控制过程与图2所示实施例的控制过程的区别仅在于在相应阶段增加阳极电位控制晶体管M9的导通或截止，其他过程相同，详细请参考上述相关记载，在此不再赘述。
需要说明的是，上述各实施例中，当晶体管为薄膜晶体管或场效应管时，控制极可以为栅极，第一极可以为漏极，第二极可以为源极；或者，控制极可以为栅极，第一极可以为源极，第二极可以为漏极。
实施例八
本发明实施例还提供了一种对上述任意实施例的像素补偿电路的驱动方法，该像素补偿电路的驱动方法可以包括：
在数据写入阶段，共用补偿电路10在第一控制信号端S1的控制下截止，发光控制电路11在发光信号端E的控制下截止，第一复位电路12在第二控制信号端S2的控制下导通，每行数据写入子电路X在所在行的扫描端的控制下导通，第一复位信号端F1的第一复位电压Vref写入耦合电容C1的第一端，每列数据信号端Vdatej的数据电压写入对应的驱动子电路Q；
在发光阶段，每行数据写入子电路X在所在行的扫描端的控制下截止，第一复位电路12在第二控制信号端S2的控制下截止，共用补偿电路10在第一控制信号端S1的控制下导通，发光控制电路11在发光信号端E的控制下导通，共用补偿电路10的输出端与耦合电容C1进行电压耦合，对驱动子电路Q的控制端进行补偿，并使驱动子电路Q驱动对应的发光器件D发光。
实施例九
本发明实施例还提供了一种显示面板，该显示面板包括上述实施例的像素补偿电路。
本发明实施例还提供了一种显示装置，该显示装置包括上述实施例的显示面板。
本发明实施例还提供了一种终端，该终端包括上述实施例的显示面板。
可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (18)

1.一种像素补偿电路，其特征在于，包括共用补偿电路、发光控制电路、第一复位电路和区域像素电路；
所述区域像素电路包括多个发光器件和m*n个像素子电路；所述像素子电路包括耦合电容、数据写入子电路和驱动子电路；其中，m≥1且n＞1，或者，m＞1且n≥1；m和n均为整数，m表示行，n表示列；
所述共用补偿电路的输入端与第一电压信号端电连接，所述共用补偿电路的输出端以及所述第一复位电路的第一端分别与所述耦合电容的第一端电连接；所述共用补偿电路的控制端与第一控制信号端电连接；
所述数据写入子电路的第一端与所在列的数据信号端电连接，所述数据写入子电路的第二端以及所述耦合电容的第二端分别与所述驱动子电路的控制端电连接，所述数据写入子电路的控制端与所在行的扫描端电连接；
所述发光控制电路的控制端与发光信号端电连接，所述发光控制电路的第一端与第二电压信号端电连接；所述发光控制电路的第二端与所述驱动子电路的第一端电连接；所述驱动子电路的第二端与所述发光器件的阳极端电连接；
所述第一复位电路的第二端与第一复位信号端电连接，所述第一复位电路的控制端与第二控制信号端电连接；
在所述数据写入子电路将数据电压写入对应的驱动子电路后，所述共用补偿电路在所述第一控制信号端的控制下导通，使得所述共用补偿电路的输出端与所述耦合电容进行电压耦合，对所述驱动子电路的控制端进行补偿，并使所述驱动子电路驱动对应的所述发光器件发光。
2.根据权利要求1所述的像素补偿电路，其特征在于，还包括第二复位电路；
所述第二复位电路的第一端与所述驱动子电路的第一端以及所述发光控制电路的第二端电连接；
所述第二复位电路的第二端与第二复位信号端电连接；
所述第二复位电路的控制端与第三控制信号端电连接；
所述第二复位电路用于在数据写入阶段，在所述第三控制信号端的控制下，对所述驱动子电路的第一端进行复位。
3.根据权利要求2所述的像素补偿电路，其特征在于，所述第二控制信号端和所述第三控制信号端为同一端。
4.根据权利要求2所述的像素补偿电路，其特征在于，所述第二复位电路包括第二复位晶体管；
所述第二复位晶体管的第一极作为所述第二复位电路的第一端，所述第二复位晶体管的第一极分别与所述驱动子电路的第一端以及所述发光控制电路的第二端电连接；
所述第二复位晶体管的第二极作为所述第二复位电路的第二端，所述第二复位晶体管的第二极与所述第二复位信号端电连接；
所述第二复位晶体管的控制极作为所述第二复位电路的控制端，所述第二复位晶体管的控制极与所述第三控制信号端电连接。
5.根据权利要求1所述的像素补偿电路，其特征在于，还包括阳极电位控制电路；
所述阳极电位控制电路的第一端与阳极复位信号端电连接；
所述阳极电位控制电路的第二端与所述发光器件的阳极端电连接；
所述阳极电位控制电路的控制端与第四控制信号端电连接；
所述阳极电位控制电路用于在所述发光器件结束发光时，在所述第四控制信号端的控制下导通，对所述发光器件的阳极端进行复位。
6.根据权利要求5所述的像素补偿电路，其特征在于，所述第二控制信号端和所述第四控制信号端为同一端。
7.根据权利要求5所述的像素补偿电路，其特征在于，所述第四控制信号端和所述阳极电位控制电路所在行的扫描端为同一端。
8.根据权利要求5所述的像素补偿电路，其特征在于，所述阳极电位控制电路包括阳极电位控制晶体管；
所述阳极电位控制晶体管的第一极作为所述阳极电位控制电路的第一端，所述阳极电位控制晶体管的第一极与所述阳极复位信号端电连接；
所述阳极电位控制晶体管的第二极作为所述阳极电位控制电路的第二端，所述阳极电位控制晶体管的第二极与所述发光器件的阳极端电连接；
所述阳极电位控制晶体管的控制极作为所述阳极电位控制电路的控制端，所述阳极电位控制晶体管的控制极与所述第四控制信号端电连接。
9.根据权利要求1所述的像素补偿电路，其特征在于，所述发光控制电路包括与每个所述驱动子电路对应的独立发光控制子电路，或者，与所有所述驱动子电路对应的共用发光控制子电路，或者，与每行所述驱动子电路对应的共用发光控制子电路，或者，与每列所述驱动子电路对应的共用发光控制子电路。
10.根据权利要求1所述的像素补偿电路，其特征在于，所述共用补偿电路包括共用补偿子电路和共用补偿控制子电路；
所述共用补偿子电路的第一端作为所述共用补偿电路的输入端，所述共用补偿子电路的第一端与第一电压信号端电连接；
所述共用补偿子电路的第二端以及所述共用补偿子电路的控制端分别与所述共用补偿控制子电路的第一端电连接；
所述共用补偿控制子电路的第二端作为所述共用补偿电路的输出端，所述共用补偿控制子电路的第二端与所述耦合电容的第一端电连接；
所述共用补偿控制子电路的控制端作为述共用补偿控制子电路的控制端，所述共用补偿控制子电路的控制端与所述第一控制信号端电连接。
11.根据权利要求10所述的像素补偿电路，其特征在于，还包括第三复位电路；
所述第三复位电路的第一端与所述共用补偿子电路的第二端电连接，
所述第三复位电路的第二端与第三复位信号端电连接；
所述第三复位电路的控制端与第五控制信号端电连接。
12.根据权利要求11所述的像素补偿电路，其特征在于，所述共用补偿子电路包括共用补偿晶体管，所述共用补偿控制子电路包括共用补偿控制晶体管，所述第三复位电路包括第三复位晶体管；
所述共用补偿晶体管的第一极作为所述共用补偿子电路的第一端，所述共用补偿晶体管的第一极与所述第一电压信号端电连接；
所述共用补偿晶体管的第二极作为所述共用补偿子电路的第二端，所述共用补偿晶体管的控制极作为所述所述共用补偿子电路的控制端，所述共用补偿控制晶体管的第一极作为共用补偿控制子电路的第一端，所述共用补偿晶体管的第二极以及所述共用补偿晶体管的控制极分别与所述共用补偿控制晶体管的第一极电连接；
所述共用补偿控制晶体管的第二极作为所述共用补偿控制子电路的第二端，所述共用补偿控制晶体管的第二极与所述耦合电容的第一端电连接；
所述共用补偿控制晶体管的控制极作为所述共用补偿控制子电路的控制端，所述共用补偿控制晶体管的控制极与所述第一控制信号端电连接；
所述第三复位晶体管的第一极作为所述第三复位电路的第一端，所述第三复位晶体管的第一极与所述共用补偿子电路的第二端电连接，
所述第三复位晶体管的第二极作为所述第三复位电路的第二端，所述第三复位晶体管的第二极与所述第三复位信号端电连接；
所述第三复位晶体管的控制极作为所述第三复位电路的控制端，所述第三复位晶体管的控制极与所述第五控制信号端电连接。
13.根据权利要求1所述的像素补偿电路，其特征在于，所述第一电压信号端与所述第二电压信号端为同一端。
14.根据权利要求1所述的像素补偿电路，其特征在于，所述第一控制信号端与所述发光信号端为同一端。
15.根据权利要求1所述的像素补偿电路，其特征在于，所述第一复位电路包括第一复位晶体管、所述数据写入子电路包括数据写入晶体管、所述驱动子电路包括驱动晶体管；
所述第一复位晶体管的第一极作为所述第一复位电路的第一端，所述第一复位晶体管的第二极作为所述第一复位电路的第二端，所述第一复位晶体管的控制极作为所述第一复位电路的控制；
所述数据写入晶体管的第一极作为所述数据写入子电路的第一端，所述数据写入晶体管的第二极作为所述数据写入子电路的第二端，所述数据写入晶体管的控制极作为所述数据写入子电路的控制端；
所述驱动晶体管的第一极作为所述驱动子电路的第一端，所述驱动晶体管的第二极作为所述驱动子电路的第二端，所述驱动晶体管的控制极作为所述所述驱动子电路的控制端；
所述第一复位晶体管的第一极与所述耦合电容的第一端电连接；所述第一复位晶体管的第二极与所述第一复位信号端电连接，所述第一复位晶体管的控制极与所述第二控制信号端电连接；
所述数据写入晶体管的第一极与所在列的数据信号端电连接，所述数据写入晶体管的第二极与所述驱动晶体管的控制极电连接，所述数据写入晶体管的控制极与所在行的扫描端电连接；
所述驱动晶体管的第一极与所述发光控制电路的第二端电连接，所述驱动晶体管的第二极与所述发光器件的阳极端电连接。
16.一种如权利要求1-15任一项所述的像素补偿电路的驱动方法，其特征在于，包括：
在数据写入阶段，所述共用补偿电路在所述第一控制信号端的控制下截止，所述发光控制电路在所述发光信号端的控制下截止，所述第一复位电路在所述第二控制信号端的控制下导通，每行所述数据写入子电路在所在行的扫描端的控制下导通，所述第一复位信号端的第一复位电压写入所述耦合电容的第一端，每列所述数据信号端的数据电压写入对应的驱动子电路；
在发光阶段，每行所述数据写入子电路在所在行的扫描端的控制下截止，所述第一复位电路在所述第二控制信号端的控制下截止，所述共用补偿电路在所述第一控制信号端的控制下导通，所述发光控制电路在所述发光信号端的控制下导通，所述共用补偿电路的输出端与所述耦合电容进行电压耦合，对所述驱动子电路的控制端进行补偿，并使所述驱动子电路驱动对应的所述发光器件发光。
17.一种显示面板，其特征在于，包括如权利要求1-15任一项所述的像素补偿电路。
18.一种显示装置，包括如权利要求17所述的显示面板。
CN202110987169.0A 2021-08-26 2021-08-26 像素补偿电路及其驱动方法、显示面板和显示装置 Active CN113707086B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110987169.0A CN113707086B (zh) 2021-08-26 2021-08-26 像素补偿电路及其驱动方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110987169.0A CN113707086B (zh) 2021-08-26 2021-08-26 像素补偿电路及其驱动方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN113707086A true CN113707086A (zh) 2021-11-26
CN113707086B CN113707086B (zh) 2023-12-19

Family

ID=78655061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110987169.0A Active CN113707086B (zh) 2021-08-26 2021-08-26 像素补偿电路及其驱动方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN113707086B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023123237A1 (zh) * 2021-12-30 2023-07-06 京东方科技集团股份有限公司 像素组、阵列基板和显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604433A (zh) * 2016-11-22 2018-09-28 华为技术有限公司 一种像素电路及其驱动方法、显示装置
CN109872692A (zh) * 2017-12-04 2019-06-11 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110176213A (zh) * 2018-06-08 2019-08-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110268465A (zh) * 2019-01-14 2019-09-20 京东方科技集团股份有限公司 像素电路、显示面板及像素电路的驱动方法
CN110660360A (zh) * 2019-10-12 2020-01-07 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110895915A (zh) * 2018-09-13 2020-03-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111564140A (zh) * 2020-06-12 2020-08-21 京东方科技集团股份有限公司 显示基板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604433A (zh) * 2016-11-22 2018-09-28 华为技术有限公司 一种像素电路及其驱动方法、显示装置
CN109872692A (zh) * 2017-12-04 2019-06-11 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110176213A (zh) * 2018-06-08 2019-08-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110895915A (zh) * 2018-09-13 2020-03-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110268465A (zh) * 2019-01-14 2019-09-20 京东方科技集团股份有限公司 像素电路、显示面板及像素电路的驱动方法
CN110660360A (zh) * 2019-10-12 2020-01-07 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN111564140A (zh) * 2020-06-12 2020-08-21 京东方科技集团股份有限公司 显示基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023123237A1 (zh) * 2021-12-30 2023-07-06 京东方科技集团股份有限公司 像素组、阵列基板和显示面板

Also Published As

Publication number Publication date
CN113707086B (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
US12002414B2 (en) Display panel and display device
CN110808012B (zh) 像素电路、移位寄存器单元、栅极驱动电路和显示装置
CN114586091B (zh) 像素驱动电路及显示面板
US11450270B2 (en) Pixel circuit and method of driving the same, display device
CN105405395B (zh) 一种像素结构、其驱动方法及相关显示装置
CN111223447A (zh) 一种像素电路和显示面板
US11893937B2 (en) Pixel circuit, driving method thereof, array substrate, display panel, and display device
US11935483B2 (en) Pixel circuit and driving method thereof, and display panel
CN111489703B (zh) 一种像素电路及其驱动方法和显示面板
CN114283739B (zh) 像素电路及其驱动方法、显示装置
CN113990259B (zh) 像素驱动电路及显示面板
CN112967680B (zh) 像素结构及其驱动方法、显示基板
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
CN112037714A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN114220395B (zh) 像素驱动电路、显示面板和驱动方法
CN113707086B (zh) 像素补偿电路及其驱动方法、显示面板和显示装置
CN114093300B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN113707087B (zh) 像素补偿电路及其驱动方法、显示面板和显示装置
CN113823226A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN115917634A (zh) 一种像素电路及显示面板
WO2024192732A1 (zh) 显示装置及显示面板
WO2024087402A1 (zh) 像素电路及其驱动方法、以及显示装置
CN117059031A (zh) 一种显示基板和显示装置
CN116312378A (zh) 像素电路、显示基板及像素驱动方法
CN117711322A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant