CN117059031A - 一种显示基板和显示装置 - Google Patents
一种显示基板和显示装置 Download PDFInfo
- Publication number
- CN117059031A CN117059031A CN202311192918.6A CN202311192918A CN117059031A CN 117059031 A CN117059031 A CN 117059031A CN 202311192918 A CN202311192918 A CN 202311192918A CN 117059031 A CN117059031 A CN 117059031A
- Authority
- CN
- China
- Prior art keywords
- circuit
- sub
- electrically connected
- node
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 230000004044 response Effects 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 7
- 238000004020 luminiscence type Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本公开提供一种显示基板和显示装置,属于显示技术领域,其中显示基板包括像素单元;像素单元均包括像素驱动电路,像素驱动电路包括:驱动子电路的第一端和数据写入子电路的第二端共同电连接第一节点;数据写入子电路的第一端和偏置补偿子电路的第二端共同电连接第二节点;第一发光控制子电路的第一端电连接第一节点;第i行像素驱动电路的第一节点电连接第i+1行像素驱动电路的第二节点;偏置补偿子电路,被配置为响应于第一扫描信号,将数据信号写入第二节点;以及,对于第i+1行像素驱动电路,偏置补偿子电路还被配置为在响应于第一扫描信号,将数据信号写入第二节点之后,将第二节点的电位写入位于同一列的、第i行像素驱动电路的第一节点。
Description
技术领域
本公开属于显示技术领域,具体涉及一种显示基板和显示装置。
背景技术
随着显示技术的发展,人们对显示装置的要求也越来越高,例如,有机电致发光器件(Organic Electroluminescence Display,OLED)由于其轻薄、自发光、相应速度快等特点被广泛应用。
在现有的OLED设计中,显示面板包括多个像素单元,每个像素单元包括像素驱动电路以驱动子像素发光。通常情况下,像素驱动电路的时序工作情况往往是在数据写入和阈值补偿阶段之后,直接进入发光阶段,这样一来显示面板在低频工作时,通常会由于驱动晶体管的迟滞效应而引起亮度变化,从而导致显示效果不均一。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一,提供一种显示基板和显示装置。
第一方面,解决本公开技术问题所采用的技术方案是一种显示基板,包括M行、N列个像素单元;每个像素单元均包括像素驱动电路,M和N均为大于1的正整数;所述像素驱动电路包括驱动子电路、数据写入子电路、偏置补偿子电路和第一发光控制子电路;
所述驱动子电路的第一端和所述数据写入子电路的第二端共同电连接第一节点;所述数据写入子电路的第一端和所述偏置补偿子电路的第二端共同电连接第二节点;所述第一发光控制子电路的第一端电连接所述第一节点;
对于位于同一列的所述像素驱动电路,其中第i行所述像素驱动电路的第一节点电连接第i+1行所述像素驱动电路的第二节点;i取1~(M-1)中的正整数;
所述偏置补偿子电路,被配置为响应于第一扫描信号,将数据信号写入所述第二节点;以及,对于第i+1行所述像素驱动电路,所述偏置补偿子电路还被配置为在所述响应于第一扫描信号,将数据信号写入所述第二节点之后,将所述第二节点的电位写入位于同一列的、第i行所述像素驱动电路的第一节点;
所述数据写入子电路,被配置为响应于所述第一扫描信号,将所述第二节点的电位写入所述第一节点;
所述第一发光控制子电路,被配置为响应于发光控制信号,通过所述驱动子电路产生的驱动电流以驱动待显示的发光器件发光。
在一些实施例中,所述驱动子电路包括第三晶体管;
所述第三晶体管的控制极电连接第三节点,第一极电连接第四节点,第二极电连接所述第一节点。
在一些实施例中,所述偏置补偿子电路包括第八晶体管;
所述第八晶体管的控制极电连接第一扫描信号线,第一极电连接数据信号线,第二极电连接所述第二节点。
在一些实施例中,所述数据写入子电路包括第二晶体管;
所述第二晶体管的控制极电连接第一扫描信号线,第一极电连接所述第二节点,第二极电连接所述第一节点。
在一些实施例中,所述像素驱动电路还包括阈值补偿子电路;
所述阈值补偿子电路,被配置为响应于所述第一扫描信号,对所述驱动子电路进行阈值电压补偿。
在一些实施例中,所述阈值补偿子电路包括第四晶体管;
所述第四晶体管的控制极电连接第一扫描信号线,第一极电连接第三节点,第二极电连接第四节点。
在一些实施例中,所述第一发光控制子电路包括第一晶体管;
所述第一晶体管的控制极电连接发光控制信号线,第一极电连接所述第一节点,第二极电连接所述发光器件的第一极。
在一些实施例中,所述像素驱动电路还包括第二发光控制子电路;
所述第二发光控制子电路,被配置为响应于所述发光控制信号,将第一电源电压传输至所述驱动子电路。
在一些实施例中,所述第二发光控制子电路包括第六晶体管;
所述第六晶体管的控制极电连接发光控制信号线,第一极电连接所述第一电源线,第二极电连接第四节点。
在一些实施例中,所述像素驱动电路还包括第一复位子电路;
所述第一复位子电路,被配置为响应于第二扫描信号,将第一电源电压传输至所述驱动子电路;
对于位于同一列的相邻两所述像素驱动电路,其中第i行所述像素驱动电路的第一扫描信号复用为第i+1行所述像素驱动电路的第二扫描信号。
在一些实施例中,所述第一复位子电路包括第五晶体管;
所述第五晶体管的控制极电连接第二扫描信号线,第一极电连接第一电源线,第二极电连接第三节点。
在一些实施例中,所述像素驱动电路还包括第二复位子电路;
所述第二复位子电路,被配置为响应于复位控制信号,对所述发光器件的第一极进行复位。
在一些实施例中,所述第二复位子电路包括第七晶体管;
所述第七晶体管的控制极电连接复位控制信号线,第一极电连接第一电源线,第二极电连接第三节点。
在一些实施例中,所述像素驱动电路还包括存储电容;所述存储电容的第一极板电连接所述驱动子电路,第二极板电连接第一发光控制子电路。
第二方面,本公开实施例还提供了一种显示模组,包括第一方面中任一项所述的显示基板。
附图说明
图1为现有的像素驱动电路的电路图;
图2为本公开实施例提供的位于同一列的第i行像素驱动电路和第i+1行像素驱动电路电连接的示意图;
图3为本公开实施例提供的位于同一列的第i行像素驱动电路和第i+1行像素驱动电路电连接的等效电路图;
图4为本公开实施例提供的一种像素驱动电路的工作时序图;
图5a为本公开实施例提供的在第一阶段t1,位于同一行的相邻两像素驱动电路的工作原理示意图;
图5b为本公开实施例提供的在第二阶段t2,位于同一行的相邻两像素驱动电路的工作原理示意图;
图5c为本公开实施例提供的在第三阶段t3,位于同一行的相邻两像素驱动电路的工作原理示意图;
图5d为本公开实施例提供的在第四阶段t4,位于同一行的相邻两像素驱动电路的工作原理示意图。
其中附图标记为:1、驱动子电路;2、数据写入子电路;3、偏置补偿子电路;4、第一发光控制子电路;5、第二发光控制子电路;6、阈值补偿子电路;7、第一复位子电路;8、第二复位子电路;Cst、存储电容;N1、第一节点;N2、第二节点;N3、第三节点;N4、第四节点;D、发光器件;T1、第一晶体管;T2、第二晶体管;T3、第三晶体管;T4、第四晶体管;T5、第五晶体管;T6、第六晶体管;T7、第七晶体管;T8、第八晶体管;Data、数据信号;Gate1、第一扫描信号;Gate2、第二扫描信号;EM、发光控制信号;Rst、复位控制信号;Vinit、初始化信号;VDD、第一电源电压;VSS、第二电源电压。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围,而是仅仅表示本公开的选定实施例。基于本公开的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
在本公开中提及的“多个或者若干个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
在相关技术中,图1为现有的像素驱动电路的电路图,如图1所示,像素驱动电路通过增加偏压补偿晶体管T08,以向驱动晶体管T03的源极加入偏置电压信号Vbias。在发光阶段之前,通过向偏压补偿晶体管T08加载偏置电压信号Vbias,复位驱动晶体管T03的源极(也即N1节点),驱动晶体管T03的特性曲线可以随着N1节点被改变的偏置电压而改变,从而可以改善由于驱动晶体管T03的迟滞效应所引起的亮度变化。然而,在驱动晶体管T03的源极(也即N1节点)位置电连接一个偏压补偿晶体管T08,随之将同步增加一组栅极驱动信号Gate0(i)和一组偏置电压信号Vbias,栅极驱动信号Gate0(i)的增设在一定程度上增加了背板边框,偏置电压信号Vbias的增设在一定程度上限制了高像素密度(Pixels Per Inch,PPI)的像素设计,因此上述方案不利于显示面板的窄边框化以及高PPI的发展。
鉴于此,本公开实施例提供了一种显示基板,增设了偏置补偿子电路,该偏置补偿子电路与数据写入子电路响应于同一第一扫描信号,意味着二者共用同一控制端,因此相比现有技术,无需增加栅极驱动信号Gate0(i),能够满足窄边框的设计要求。同时,该偏置补偿子电路与数据写入子电路共同电连接第二节点,意味着二者串联,偏置补偿子电路和数据写入子电路同步响应于第一扫描信号之后,偏置补偿子电路将数据信号写入第二节点,数据写入子电路将数据写入子电路,因此相比现有技术,无需增加偏置电压信号Vbias,有利于提供PPI。另外,对于第i+1行像素驱动电路,偏置补偿子电路还被配置为在响应于第一扫描信号,将数据信号写入第二节点之后,将第二节点的电位写入位于同一列的、第i行像素驱动电路的第一节点,用以修正驱动子电路中驱动晶体管(也即下述第三晶体管)的特性曲线,从而有效改善或者防止显示面板低频工作时由于驱动晶体管的迟滞效应引起的亮度变化,提高显示效果均一性。
下面对本公开实施例提供的显示基板的具体内容进行详细说明。图2为本公开实施例提供的位于同一列的第i行像素驱动电路和第i+1行像素驱动电路电连接的示意图。
显示基板包括M行、N列个像素单元;每个像素单元均包括像素驱动电路,M和N均为大于1的正整数。如图2所示,像素驱动电路包括驱动子电路1、数据写入子电路2、偏置补偿子电路3和第一发光控制子电路4。
如图2所示,驱动子电路1的第一端和数据写入子电路2的第二端共同电连接第一节点N1;数据写入子电路2的第一端和偏置补偿子电路3的第二端共同电连接第二节点N2;第一发光控制子电路4的第一端电连接第一节点N1。数据写入子电路2和偏置补偿子电路3二者串联。
如图2所示,对于位于同一列的像素驱动电路,其中第i行像素驱动电路的第一节点N1电连接第i+1行像素驱动电路的第二节点N2;i取1~(M-1)中的正整数。如此,通过改变第i+1行像素驱动电路的第二节点N2的电位,改变第i行像素驱动电路的第一节点N1的电位,从而修正驱动子电路1中驱动晶体管(也即下述第三晶体管T3)的特性曲线。
如图2所示,偏置补偿子电路3被配置为响应于第一扫描信号Gate1,将数据信号Data写入第二节点N2。偏置补偿子电路3的控制端电连接第一扫描信号线,第一扫描信号线用于传输第一扫描信号Gate1。偏置补偿子电路3的第一端电连接数据信号线,数据信号线用于传输数据信号Data。
如图2所示,对于第i+1行像素驱动电路,偏置补偿子电路3还被配置为在响应于第一扫描信号Gate1,将数据信号Data写入第二节点N2之后,将第二节点N2的电位写入位于同一列的、第i行像素驱动电路的第一节点N1。这里,如图2所示,对于位于同一列的像素驱动电路,第i行像素驱动电路的第一节点N1与第i+1行像素驱动电路的第二节点N2电连接,因此改变第i+1行像素驱动电路的第二节点N2的电位,将同步改变第i行像素驱动电路的第一节点N1的电位。
如图2所示,数据写入子电路2被配置为响应于第一扫描信号Gate1,将第二节点N2的电位写入第一节点N1。数据写入子电路2的控制端电连接第一扫描信号线,第一扫描信号线用于传输第一扫描信号Gate1。
如图2所示,第一发光控制子电路4被配置为响应于发光控制信号EM,通过驱动子电路1产生的驱动电流以驱动待显示的发光器件发光。第一发光控制子电路4的控制端电连接发光控制信号线,发光控制信号线用于传输发光控制信号EM。
示例性的,像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。图3为本公开实施例提供的位于同一列的第i行像素驱动电路和第i+1行像素驱动电路电连接的示意图。
如图3所示,像素驱动电路可以包括8个晶体管(第一晶体管T1~第八晶体管T8)和一个存储电容Cst,像素驱动电路可以与7个信号线(数据信号线、第一扫描信号线、第二扫描信号线、发光控制信号线、初始化信号线、第一电源线和第二电源线电连接。
需要说明的是,本公开实施例中所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件,由于采用的晶体管的源极和漏极是对称的,所以其源极、漏极是没有区别的。在本公开实施例及之后的描述中,为区分晶体管的源极和漏极,将其中一极称为第一极,另一极称为第二极,栅极称为控制极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下,“源极”及“漏极”的功能有时互相调换。因此,在本说明书中,“源极”和“漏极”可以互相调换。
此外按照晶体管的特性区分可以将晶体管分为N型和P型,当采用P型晶体管时,第一极为P型晶体管的源极,第二极为P型晶体管的漏极,栅极输入低电平信号时,源漏极导通;当采用N型晶体管时,第一极为N型晶体管的漏极,第二极为N型晶体管的源极,栅极输入高电平信号时,源漏极导通。本公开实施例中第一晶体管T1~第八晶体管T8均N型晶体管为例进行具体说明。
在一些实施例中,如图3所示,驱动子电路1包括第三晶体管T3;第三晶体管T3的控制极电连接第三节点N3,第一极电连接第四节点N4,第二极电连接第一节点N1。当第三晶体管T3导通时,所产生的驱动电流在通过第一晶体管T1后,用以驱动待显示的发光器件D发光。
在一些实施例中,如图3所示,偏置补偿子电路3包括第八晶体管T8;第八晶体管T8的控制极电连接第一扫描信号线,第一极电连接数据信号线,第二极电连接第二节点N2。第八晶体管T8的第二极还电连接位于同一列的上一行像素驱动电路中第三晶体管T3的第二极,当第八晶体管T8响应于第一扫描信号线传输的第一扫描信号Gate1时,第八晶体管T8导通,从而将数据信号线传输的数据信号Data传输至第二节点N2,进而传输至上一行像素驱动电路中第三晶体管T3的第二极,以对上一行像素驱动电路中第三晶体管T3的第二极进行偏置电压补偿。
在一些实施例中,如图3所示,数据写入子电路2包括第二晶体管T2;第二晶体管T2的控制极电连接第一扫描信号线,第一极电连接第二节点N2,第二极电连接第一节点N1。当第二晶体管T2响应于第一扫描信号线传输的第一扫描信号Gate1时,第二晶体管T2导通,进而将第二节点N2的电位写入第一节点N1。
示例性的,如图3所示,第二晶体管T2和第八晶体管T8串联,第八晶体管T8的第二极电连接第二晶体管T2的第一极;同时,第二晶体管T2的控制极和第八晶体管T8的控制极电连接同一第一扫描信号线,第二晶体管T2和第八晶体管T8同时导通或截止,因此相比现有技术,本公开无需增加栅极驱动信号Gate0(i),能够满足窄边框的设计要求,并且无需增加偏置电压信号Vbias,有利于提供PPI。
示例性的,如图3所示,第二晶体管T2和第八晶体管T8串联,同时导通用于数据信号的写入,能够减少漏电。
在一些实施例中,如图3所示,第一发光控制子电路4包括第一晶体管T1;第一晶体管T1的控制极电连接发光控制信号线,第一极电连接第一节点N1,第二极电连接发光器件D的第一极。当第一晶体管T1响应于发光控制信号线传输的发光控制信号EM时,第一晶体管T1导通,进而通过第三晶体管T3产生的驱动电流以驱动待显示的发光器件D发光。
在一些实施例中,如图2所示,像素驱动电路还包括阈值补偿子电路6。阈值补偿子电路6的第一端电连接第三节点N3,阈值补偿子电路6的第二端电连接第四节点N4,阈值补偿子电路6的控制端电连接第一扫描信号线,第一扫描信号线用于传输第一扫描信号Gate1。阈值补偿子电路6被配置为响应于第一扫描信号Gate1,对驱动子电路1进行阈值电压补偿。
在一些实施例中,如图3所示,阈值补偿子电路6包括第四晶体管T4;第四晶体管T4的控制极电连接第一扫描信号线,第一极电连接第三节点N3,第二极电连接第四节点N4。当第四晶体管T4响应于第一扫描信号线传输的第一扫描信号Gate1时,第四晶体管T4导通,用于对第三晶体管T3进行阈值电压补偿。
在一些实施例中,如图2所示,像素驱动电路还包括第二发光控制子电路5;第二发光控制子电路5的第一端电连接第一电源线,第一电源线用于传输第一电源电压VDD;第二发光控制子电路5的第二端电连接驱动子电路1的第二端;第二发光控制子电路5的控制端电连接发光控制信号线,发光控制信号线用于传输发光控制信号EM。第二发光控制子电路5被配置为响应于发光控制信号EM,将第一电源电压VDD传输至驱动子电路1。
在一些实施例中,如图3所示,第二发光控制子电路5包括第六晶体管T6;第六晶体管T6的控制极电连接发光控制信号线,第一极电连接第一电源线,第二极电连接第四节点N4。当第六晶体管T6响应于发光控制信号线传输的发光控制信号EM时,第六晶体管T6导通,进而将第一电源电压VDD传输至第三晶体管T3的第一极。
在一些实施例中,如图2所示,像素驱动电路还包括第一复位子电路7;第一复位子电路7的第一端电连接第一电源线,第一电源线用于传输第一电源电压VDD的信号;第一复位子电路7的第二端电连接第二扫描信号线,第二扫描信号线用于传输第二扫描信号Gate2。对于位于同一列的相邻两像素驱动电路,其中第i行像素驱动电路的第一扫描信号Gate1(i)复用为第i+1行像素驱动电路的第二扫描信号Gate2(i+1),也即第i行像素驱动电路的第一扫描信号线电连接第i+1行像素驱动电路的第二扫描信号线。第一复位子电路7被配置为响应于第二扫描信号Gate2,将第一电源电压VDD传输至驱动子电路1。
在一些实施例中,如图3所示,第一复位子电路7包括第五晶体管T5;第五晶体管T5的控制极电连接第二扫描信号线,第一极电连接第一电源线,第二极电连接第三节点N3。当第五晶体管T5响应于第二扫描信号线传输的第二扫描信号Gate2时,或者说,当第i+1行像素驱动电路中的第五晶体管T5响应于第i行像素驱动电路中的第一扫描信号线传输的第一扫描信号Gate1(i)时,第五晶体管T5导通,进而将第一电源电压VDD传输至第三晶体管T3的控制极,用于对第三晶体管T3的控制极进行复位。
在一些实施例中,如图2所示,像素驱动电路还包括第二复位子电路8;第二复位子电路8的控制端电连接复位控制信号线,复位控制信号线用于传输复位控制信号Rst;第二复位子电路8的第一端电连接初始化信号线,初始化信号线用于传输初始化信号Vinit;第二复位子电路8的第二端电连接第一发光控制子电路4的第二端,或者说第二复位子电路8的第二端电连接发光器件D的第一极。第二复位子电路8被配置为响应于复位控制信号Rst,对发光器件D的第一极进行复位。
在一些实施例中,如图3所示,第二复位子电路8包括第七晶体管T7;第七晶体管T7的控制极电连接复位控制信号线,第一极电连接第一电源线,第二极电连接第三节点N3。当第七晶体管T7响应于复位控制信号线传输的复位控制信号Rst时,第七晶体管T7导通,进而将初始化信号线传输的初始化信号Vinit传输至发光器件D的第一极,以对发光器件D的第一极进行复位。
示例性的,发光器件D可以是有机电致发光二极管(OLED)。
示例性的,发光器件D的第一极例如为发光器件D的阳极。
示例性的,发光器件D的第二极例如为发光器件D的阴极,且电连接第二电源线,第二电源线用于传输第二电源电压VSS。
在一些实施例中,如图2所示,像素驱动电路还包括存储电容Cst;存储电容Cst的第一极板电连接驱动子电路1,第二极板电连接第一发光控制子电路4。
如图3所示,存储电容Cst的第一极板电连接第三晶体管T3的控制极、第七晶体管T7的第一极和第五晶体管T5的第二极,存储电容Cst的第二极板电连接第一晶体光的第二极和第七晶体管T7的第二极。
图4为本公开实施例提供的一种像素驱动电路的工作时序图,以图3所示的相邻行所级联的像素驱动电路为例,具体各晶体管均采用N型晶体管。
图5a为本公开实施例提供的在第一阶段,位于同一行的相邻两像素驱动电路的工作原理示意图,图5b为本公开实施例提供的在第二阶段,位于同一行的相邻两像素驱动电路的工作原理示意图,图5c为本公开实施例提供的在第三阶段,位于同一行的相邻两像素驱动电路的工作原理示意图,图5d为本公开实施例提供的在第四阶段,位于同一行的相邻两像素驱动电路的工作原理示意图,其中宽箭头指示方向表示晶体管导通后的电信号走向。
第i行像素驱动电路的工作过程可以包括以下四个阶段,即第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4,其中:
如图4和图5a所示,第一阶段t1,也即第一复位阶段,发光控制信号线传输的发光控制信号EM(i)为低电平信号,第六晶体管T6和第一晶体管T1关闭。复位控制信号Rst(i)为高电平信号,第七晶体管T7导通,将初始化信号Vinit传输至发光器件D的第一极,以对发光器件D的第一极进行初始化(复位);以及将初始化信号Vinit传输至存储电容Cst的第二极板,以对第二极板进行初始化(复位)。第二扫描信号Gate2(i)为高电平信号,第五晶体管T5导通,将第一电源电压VDD传输至第三晶体管T3的控制极,对第三晶体管T3的控制极进行复位。第一扫描信号Gate1(i)为低电平信号,第二晶体管T2、第八晶体管T8和第四晶体管T4均关闭。
如图4和图5b所示,在第二阶段t2,也即数据写入和阈值补偿阶段,发光控制信号EM(i)为低电平信号,第六晶体管T6和第一晶体管T1关闭。复位控制信号Rst(i)为高电平信号,第七晶体管T7继续导通,初始化信号Vinit持续对发光器件D的第一极和存储电容Cst的第二极板进行复位。第二扫描信号Gate2(i)为低电平信号,第五晶体管T5关闭。第一扫描信号Gate1(i)为高电平信号,第二晶体管T2、第八晶体管T8和第四晶体管T4均导通。其中第二晶体管T2和第八晶体管T8导通,将数据信号Data(i)写入第一节点N1。另外,此时第三晶体管T3的控制极的信号为第一电源电压VDD(高电平信号),因此第三晶体管T3导通,第一节点N1的信号通过导通的第三晶体管T3和第四晶体管T4传输至第三节点N3,并将数据信号Data的电压与第三晶体管T3的阈值电压之差存储至存储电容Cst,存储电容Cst的第一极板的电压为Vd+|Vth|,Vd为数据信号Data的电压,Vth为第三晶体管T3的阈值电压。
如图5b所示,第i行像素驱动电路的第二阶段t2,也即第i+1行像素驱动电路的第一阶段t1,第i+1行像素驱动电路的工作过程参见第i行像素驱动电路的工作过程,重复部分不再赘述。
如图4和图5c所示,在第三阶段t3,也即偏压补偿阶段,发光控制信号EM(i)为低电平信号,第六晶体管T6和第一晶体管T1关闭。复位控制信号Rst(i)为高电平信号,第七晶体管T7继续导通,初始化信号Vinit持续对发光器件D的第一极和存储电容Cst的第二极板进行复位。第二扫描信号Gate2为低电平信号,第五晶体管T5关闭。第一扫描信号Gate1(i)为低电平信号,第二晶体管T2、第八晶体管T8和第四晶体管T4均关闭。需要说明的是,第i行像素驱动电路的第三阶段t3,也即第i+1行像素驱动电路的第二阶段t2。此时,第i+1行像素驱动电路的第一扫描信号Gate1(i+1)为高电平信号,第i+1行像素驱动电路的第八晶体管T8导通,数据信号Data(i+1)的电压传输至第i行像素驱动电路的第一节点N1,第一节点N1的电压改变,此时Vg-Vs发生偏移(也即偏置电压补偿),其中Vg表示第i行像素驱动电路的第三晶体管T3的栅极电压,此时的Vg也即t2阶段的Vd+|Vth|,Vs表示第i行像素驱动电路的第三晶体管T3的源极电压(N1节点电压),此偏置电压补偿过程能够修正第三晶体管T3的特性曲线,从而有效改善了显示面板低频工作时第三晶体管T3所带来的迟滞效应引起的亮度变化,提高了显示效果的均一性。
如图5c所示,第i行像素驱动电路的第三阶段t3,也即第i+1行像素驱动电路的第二阶段t2,第i+1行像素驱动电路的工作过程参见第i行像素驱动电路的工作过程,重复部分不再赘述。
如图4和图5d所示,在第四阶段t4,也即发光阶段,发光控制信号EM(i)为高电平信号,第六晶体管T6和第一晶体管T1导通。复位控制信号Rst(i)为低电平信号,第七晶体管T7关闭。第二扫描信号Gate2(i)为低电平信号,第五晶体管T5关闭。第一扫描信号Gate1(i)为低电平信号,第二晶体管T2、第八晶体管T8和第四晶体管T4均关闭。第三晶体管T3延续t3阶段偏置电压补偿后的状态,并持续导通。第六晶体管T6将第一电源电压VDD传输至第三晶体管T3的第一极,第三晶体管T3产生驱动电流,流经导通的第一晶体管T1,进而驱动待显示的发光器件D发光。其中,第三晶体管T3产生的驱动电流是由其Vg-Vs决定的。
如图5d所示,第i行像素驱动电路的第四阶段t4,也即第i+1行像素驱动电路的第三阶段t3,第i+1行像素驱动电路的工作过程参见第i行像素驱动电路的工作过程,重复部分不再赘述。
另外,本公开实施例还提供了一种显示装置,其包括上述实施例中任一项的显示基板。该显示装置例如可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、车载设备等任何具有显示功能的产品。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本公开的限制。
可以理解的是,以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式,然而本公开并不局限于此。对于本领域内的普通技术人员而言,在不脱离本公开的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本公开的保护范围。
Claims (15)
1.一种显示基板,其包括M行、N列个像素单元;每个像素单元均包括像素驱动电路,M和N均为大于1的正整数;所述像素驱动电路包括驱动子电路、数据写入子电路、偏置补偿子电路和第一发光控制子电路;
所述驱动子电路的第一端和所述数据写入子电路的第二端共同电连接第一节点;所述数据写入子电路的第一端和所述偏置补偿子电路的第二端共同电连接第二节点;所述第一发光控制子电路的第一端电连接所述第一节点;
对于位于同一列的所述像素驱动电路,其中第i行所述像素驱动电路的第一节点电连接第i+1行所述像素驱动电路的第二节点;i取1~(M-1)中的正整数;
所述偏置补偿子电路,被配置为响应于第一扫描信号,将数据信号写入所述第二节点;以及,对于第i+1行所述像素驱动电路,所述偏置补偿子电路还被配置为在所述响应于第一扫描信号,将数据信号写入所述第二节点之后,将所述第二节点的电位写入位于同一列的、第i行所述像素驱动电路的第一节点;
所述数据写入子电路,被配置为响应于所述第一扫描信号,将所述第二节点的电位写入所述第一节点;
所述第一发光控制子电路,被配置为响应于发光控制信号,通过所述驱动子电路产生的驱动电流以驱动待显示的发光器件发光。
2.根据权利要求1所述的显示基板,其中,所述驱动子电路包括第三晶体管;
所述第三晶体管的控制极电连接第三节点,第一极电连接第四节点,第二极电连接所述第一节点。
3.根据权利要求1所述的显示基板,其中,所述偏置补偿子电路包括第八晶体管;
所述第八晶体管的控制极电连接第一扫描信号线,第一极电连接数据信号线,第二极电连接所述第二节点。
4.根据权利要求3所述的显示基板,其中,所述数据写入子电路包括第二晶体管;
所述第二晶体管的控制极电连接第一扫描信号线,第一极电连接所述第二节点,第二极电连接所述第一节点。
5.根据权利要求3所述的显示基板,其中,所述像素驱动电路还包括阈值补偿子电路;
所述阈值补偿子电路,被配置为响应于所述第一扫描信号,对所述驱动子电路进行阈值电压补偿。
6.根据权利要求5所述的显示基板,其中,所述阈值补偿子电路包括第四晶体管;
所述第四晶体管的控制极电连接第一扫描信号线,第一极电连接第三节点,第二极电连接第四节点。
7.根据权利要求1所述的显示基板,其中,所述第一发光控制子电路包括第一晶体管;
所述第一晶体管的控制极电连接发光控制信号线,第一极电连接所述第一节点,第二极电连接所述发光器件的第一极。
8.根据权利要求7所述的显示基板,其中,所述像素驱动电路还包括第二发光控制子电路;
所述第二发光控制子电路,被配置为响应于所述发光控制信号,将第一电源电压传输至所述驱动子电路。
9.根据权利要求8所述的显示基板,其中,所述第二发光控制子电路包括第六晶体管;
所述第六晶体管的控制极电连接发光控制信号线,第一极电连接所述第一电源线,第二极电连接第四节点。
10.根据权利要求1所述的显示基板,其中,所述像素驱动电路还包括第一复位子电路;
所述第一复位子电路,被配置为响应于第二扫描信号,将第一电源电压传输至所述驱动子电路;
对于位于同一列的相邻两所述像素驱动电路,其中第i行所述像素驱动电路的第一扫描信号复用为第i+1行所述像素驱动电路的第二扫描信号。
11.根据权利要求10所述的显示基板,其中,所述第一复位子电路包括第五晶体管;
所述第五晶体管的控制极电连接第二扫描信号线,第一极电连接第一电源线,第二极电连接第三节点。
12.根据权利要求1所述的显示基板,其中,所述像素驱动电路还包括第二复位子电路;
所述第二复位子电路,被配置为响应于复位控制信号,对所述发光器件的第一极进行复位。
13.根据权利要求12所述的显示基板,其中,所述第二复位子电路包括第七晶体管;
所述第七晶体管的控制极电连接复位控制信号线,第一极电连接第一电源线,第二极电连接第三节点。
14.根据权利要求1所述的显示基板,其中,所述像素驱动电路还包括存储电容;所述存储电容的第一极板电连接所述驱动子电路,第二极板电连接第一发光控制子电路。
15.一种显示模组,其中,包括如权利要求1~14中任一项所述的显示基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311192918.6A CN117059031A (zh) | 2023-09-15 | 2023-09-15 | 一种显示基板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311192918.6A CN117059031A (zh) | 2023-09-15 | 2023-09-15 | 一种显示基板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117059031A true CN117059031A (zh) | 2023-11-14 |
Family
ID=88655491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311192918.6A Pending CN117059031A (zh) | 2023-09-15 | 2023-09-15 | 一种显示基板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117059031A (zh) |
-
2023
- 2023-09-15 CN CN202311192918.6A patent/CN117059031A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7495031B2 (ja) | 画素回路、画素回路の駆動方法及び表示装置 | |
US10902781B2 (en) | Pixel circuit, driving method, organic light emitting display panel, and display device | |
CN109712565B (zh) | 一种像素电路、其驱动方法及电致发光显示面板 | |
US11450270B2 (en) | Pixel circuit and method of driving the same, display device | |
CN109559686B (zh) | 像素电路、驱动方法、电致发光显示面板及显示装置 | |
CN113950715B (zh) | 像素电路及其驱动方法、显示装置 | |
US11328668B2 (en) | Pixel circuit and driving method thereof, and display panel | |
US11862085B2 (en) | Pixel circuit and driving method therefor, array substrate and display apparatus | |
CN114586091B (zh) | 像素驱动电路及显示面板 | |
US10679548B2 (en) | Array substrate and driving method, display panel and display device | |
US11367393B2 (en) | Display panel, driving method thereof and display device | |
US20240144884A1 (en) | Pixel driving circuit and display panel | |
CN111445863A (zh) | 一种像素驱动电路及其驱动方法、显示装置 | |
US20200035148A1 (en) | Pixel circuit and driving method thereof, display panel and video wall | |
US12027114B2 (en) | Pixel driving circuit, method for driving the same and display device | |
CN112767883A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN110010076B (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
CN113990259B (zh) | 像素驱动电路及显示面板 | |
CN112233619A (zh) | 像素驱动电路及其驱动方法、显示面板及显示装置 | |
CN111276096A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN111430434A (zh) | 像素阵列、显示面板及显示装置 | |
CN113724640B (zh) | 一种像素驱动电路、其驱动方法、显示面板及显示装置 | |
CN112037714A (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
CN117121084A (zh) | 显示面板、其驱动方法及显示装置 | |
CN113707086A (zh) | 像素补偿电路及其驱动方法、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |