CN116312378A - 像素电路、显示基板及像素驱动方法 - Google Patents

像素电路、显示基板及像素驱动方法 Download PDF

Info

Publication number
CN116312378A
CN116312378A CN202310334228.3A CN202310334228A CN116312378A CN 116312378 A CN116312378 A CN 116312378A CN 202310334228 A CN202310334228 A CN 202310334228A CN 116312378 A CN116312378 A CN 116312378A
Authority
CN
China
Prior art keywords
transistor
circuit
coupled
pole
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310334228.3A
Other languages
English (en)
Inventor
刘伟星
滕万鹏
彭锦涛
王新星
徐智强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310334228.3A priority Critical patent/CN116312378A/zh
Publication of CN116312378A publication Critical patent/CN116312378A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开实施例公开一种像素电路、显示基板及像素驱动方法。在一具体实施方式中，该像素电路包括感测电路、数据写入电路、第一储能电路、驱动晶体管和发光器件；感测电路的第一端、驱动晶体管的控制极、第一储能电路的第一端和数据写入电路的第一端耦接于第一节点；驱动晶体管的第一极、第一储能电路的第二端和第一电源端耦接于第二节点；数据写入电路的控制端与第一扫描线耦接，数据写入电路的第二端和感测电路的第二端分别与数据线耦接；感测电路的控制端与第二扫描线耦接；感测电路的第三端、驱动晶体管的第二极和发光器件的第一极耦接于第三节点；感测电路的第四端与第二电源端耦接，发光器件的第二极与第三电源端耦接。

Description

像素电路、显示基板及像素驱动方法
技术领域
本公开涉及显示技术领域。更具体地，涉及一种像素电路、显示基板及像素驱动方法。
背景技术
目前，AMOLED(Active-Matrix Organic Light Emitting Diode，主动矩阵有机发光二极体)面板的应用越来越广泛。AMOLED面板的发光方式为像素电路中的驱动晶体管提供驱动电流，该驱动电流驱动发光器件OLED进行发光。为了保证OLED发光的均匀性，必须保证驱动晶体管特性的一致性，但，例如TFT(Thin Film Transistor，薄膜晶体管)的驱动晶体管在工作过程中，特别是长时间工作后会出现特性漂移，包括阈值电压漂移和迁移率漂移，导致OLED发光均匀性较差。
发明内容
本公开的目的在于提供一种像素电路、显示基板及像素驱动方法，以解决现有技术存在的问题中的至少一个。
为达到上述目的，本公开采用下述技术方案：
本公开第一方面提供一种像素电路，包括感测电路、数据写入电路、第一储能电路、驱动晶体管和发光器件；
所述感测电路的第一端、所述驱动晶体管的控制极、所述第一储能电路的第一端和所述数据写入电路的第一端耦接于第一节点；
所述驱动晶体管的第一极、所述第一储能电路的第二端和第一电源端耦接于第二节点；
所述数据写入电路的控制端与第一扫描线耦接，所述数据写入电路的第二端和所述感测电路的第二端分别与数据线耦接；
所述感测电路的控制端与第二扫描线耦接；
所述感测电路的第三端、所述驱动晶体管的第二极和所述发光器件的第一极耦接于第三节点；
所述感测电路的第四端与第二电源端耦接，所述发光器件的第二极与第三电源端耦接。
可选地，所述感测电路包括第一晶体管和第二晶体管；
所述第一晶体管的第一极耦接于所述第一节点；
所述第一晶体管的控制极与所述第二扫描线耦接；
所述第一晶体管的第二极与所述第二晶体管的第一极耦接于第四节点，所述第四节点与所述数据线耦接；
所述第二晶体管的控制极耦接于所述第三节点；
所述第二晶体管的第二极与所述第二电源端耦接。
可选地，所述驱动晶体管、所述第一晶体管和所述第二晶体管分别为N型晶体管。
可选地，所述数据写入电路包括开关晶体管，所述开关晶体管的第一极耦接于所述第一节点，所述开关晶体管的控制极与所述第一扫描线耦接，所述开关晶体管的第二极与所述数据线耦接。
可选地，所述开关晶体管为N型晶体管。
可选地，所述第一储能电路包括第一电容器，所述第一电容器的第一极耦接于所述第一节点，所述第一电容器的第二极耦接于所述第二节点。
本公开第二方面提供一种像素驱动方法，所述像素驱动方法基于本公开第一方面提供的像素电路，所述像素驱动方法包括：
在当前帧画面显示时段的写入阶段，控制电路通过所述第一扫描线向所述数据写入电路的控制端输出第一扫描信号，驱动芯片通过所述数据线向所述数据写入电路输出显示数据信号，以将所述显示数据信号写入所述第一节点；
在当前帧画面显示时段的发光阶段，所述第一储能电路保持所述驱动晶体管导通，所述驱动晶体管生成与所述显示数据信号对应的驱动电流以驱动所述发光器件发光；
在当前帧画面与下一帧画面之间的消隐时段的准备阶段，对于至少一个像素电路：所述控制电路通过所述第一扫描线向所述数据写入电路的控制端输出第一扫描信号，所述驱动芯片通过所述数据线向所述数据写入电路输出感测数据信号，以将所述感测数据信号写入所述第一节点，所述感测数据信号的电压与所述第一电源端的电压相等；
在当前帧画面与下一帧画面之间的消隐时段的感测阶段，所述控制电路通过所述第二扫描线向所述感测电路的控制端输出第二扫描信号，所述驱动芯片通过所述数据线感测所述感测电路的第二端电压值，并在所述感测电路的第二端电压值稳定后读取包含驱动晶体管的阈值电压、驱动晶体管的迁移率漂移电压和感测电路的影响电压的感测电路的第二端稳定电压值，将所述感测电路的第二端稳定电压值作为补偿数据；
在下一帧画面显示时段的写入阶段，控制电路通过所述第一扫描线向所述数据写入电路的控制端输出第一扫描信号，驱动芯片通过所述数据线向所述数据写入电路输出根据所述补偿数据进行补偿的补偿后显示数据信号，以将所述补偿后显示数据信号写入所述第一节点；
在下一帧画面显示时段的发光阶段，所述第一储能电路保持所述驱动晶体管导通，所述驱动晶体管生成与所述补偿后显示数据信号对应的驱动电流以驱动所述发光器件发光。
可选地，所述感测电路包括第一晶体管和第二晶体管；所述第一晶体管的第一极耦接于所述第一节点；所述第一晶体管的控制极与所述第二扫描线耦接；所述第一晶体管的第二极与所述第二晶体管的第一极耦接于第四节点，所述第四节点与所述数据线耦接；所述第二晶体管的控制极耦接于所述第三节点；所述第二晶体管的第二极与所述第二电源端耦接；所述感测电路的第二端稳定电压值为所述第四节点稳定电压值，所述第四节点稳定电压值包含驱动晶体管的阈值电压、驱动晶体管的迁移率漂移电压和第二晶体管的阈值电压。
本公开第三方面提供一种显示基板，包括本公开第一方面提供的像素电路。
可选地，所述显示基板还包括控制电路，所述控制电路包括用于输出所述第一扫描信号的第一单元和用于输出所述第二扫描信号的第二单元，所述第二单元包括选择电路，所述选择电路的第一受控端与第一单元的第一扫描信号输出端和所述第一扫描线耦接于第五节点，所述选择电路的第二受控端与控制信号端耦接，所述选择电路的第一输入端与低电平电源端耦接，所述选择电路的第二输入端与高电平电源端耦接，所述选择电路的输出端与所述第二扫描线耦接，所述选择电路用于响应于第一受控端接收的第一扫描信号和第二受控端接收的控制信号，通过所述输出端输出低电平或高电平的第二扫描信号。
可选地，所述选择电路包括第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管和第二电容器；
所述第一P型晶体管的控制极、所述第一N型晶体管的控制极和所述控制信号端耦接于第六节点；
所述第一P型晶体管的第一极、所述第二P型晶体管的第一极和所述低电平电源端耦接于第七节点；
所述第一P型晶体管的第二极、所述第二P型晶体管的控制极、所述第二N型晶体管的第一极、所述第三N型晶体管的控制极和所述第二电容器的第一极耦接于第八节点；
所述第一N型晶体管的第一极与所述第二N型晶体管的控制极耦接，所述第一N型晶体管的第二极和所述第二N型晶体管的第二极耦接于所述第五节点；
所述第二电容器的第二极、所述第三N型晶体管的第二极和所述高电平电源端耦接于第九节点；
所述第二P型晶体管的第二极、所述第三N型晶体管的第一极和所述第二扫描线耦接于第十节点。
本公开的有益效果如下：
本公开的技术方案，可以有效补偿像素电路中晶体管的阈值电压和迁移率漂移，改善OLED发光亮度不均匀现象，并可以有效简化像素驱动电路结构，利于实现窄边框高PPI(Pixels Per Inch，每英寸所拥有的像素数目)的OLED显示产品。
附图说明
下面结合附图对本公开的具体实施方式作进一步详细的说明。
图1示出本公开实施例提供的一种像素电路的一电路结构示意图。
图2示出本公开实施例提供的一种像素电路的另一电路结构示意图。
图3示出图2所示的像素电路的工作时序示意图。
图4示出图2所示的像素电路的在写入阶段的电路状态示意图。
图5示出图2所示的像素电路的在感测阶段的电路状态示意图。
图6示出实现图3所示的像素电路的工作时序的栅极驱动电路的一电路结构示意图。
图7示出实现图3所示的像素电路的工作时序的栅极驱动电路的另一电路结构示意图。
图8示出图7所示的栅极驱动电路的工作时序示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内普通技术人员所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上下”、“左右”等仅用于表示相对位置关系，“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。
在本公开中，发光器件可以是现有技术中包括LED(Light Emitting Diode，发光二极管)或OLED在内的电流驱动的发光器件，在本实施例中是以OLED为例进行的说明。
本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，在本公开实施例中，将晶体管的栅极称为控制极，将源极和漏极中的一个称为第一极，另一个称为第二极。本公开的实施例既可以应用于LPTS技术的产品(即，电路中仅包括低温多晶硅晶体管)，也可以应用于LTPO技术的产品(即，电路中既包括低温多晶硅晶体管也包括金属氧化物晶体管)。此外，按照晶体管的特性区分可以将晶体管分为N型和P型；当采用N型晶体管时，若栅极输入高电平则N型晶体管导通，若栅极输入低电平则N型晶体管截止；当采用P型晶体管时，若栅极输入高电平则P型晶体管截止，若栅极输入低电平时则P型晶体管导通。
下文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本公开提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
为了保证OLED发光的均匀性，必须保证驱动晶体管特性的一致性，但，例如TFT(Thin Film Transistor，薄膜晶体管)的驱动晶体管在工作过程中，特别是长时间工作后会出现特性漂移，包括阈值电压漂移和迁移率漂移，导致OLED发光均匀性较差。已有技术中存在一些补偿方式，但大多是针对于阈值电压漂移的，且已有技术中补偿方式会引入像素电路中的其他晶体管的阈值电压漂移对驱动电流造成的影响，另外，已有技术中的内部补偿方式的像素电路结构复杂，外部补偿方式也需设置感测线(Sense line)而增加像素电路走线。
有鉴于此，本公开的一个实施例提供了一种像素电路，该像素电路应用于OLED显示基板中的阵列基板，如图1所示，该像素电路包括感测电路101、数据写入电路102、第一储能电路103、驱动晶体管DTFT和发光器件OLED；
感测电路101的第一端、驱动晶体管DTFT的控制极、第一储能电路103的第一端和数据写入电路102的第一端耦接于第一节点N1；
驱动晶体管DTFT的第一极、第一储能电路103的第二端和第一电源端Vdd耦接于第二节点N2；
数据写入电路102的控制端与第一扫描线Gate1(n)耦接，数据写入电路102的第二端和感测电路101的第二端分别与数据线Data耦接；
感测电路101的控制端与第二扫描线Gate2(n)耦接；
感测电路101的第三端、驱动晶体管DTFT的第二极和发光器件OLED的第一极耦接于第三节点N3；
感测电路101的第四端与第二电源端耦接，发光器件OLED的第二极与第三电源端耦接。
本实施例提供的像素电路，可以通过外部补偿有效补偿像素电路中晶体管的阈值电压和迁移率漂移，改善OLED发光亮度不均匀现象，其中，可以利用数据线Data同时起到读、写功能，例如在显示时段起到写入显示数据信号的功能，并在两帧画面之间的消隐阶段(Blank)作为感测线使用而起到从感测电路101读取用于在下一帧画面显示时进行外部补偿的补偿数据的功能，可有效简化像素驱动电路结构，利于实现窄边框高PPI的OLED显示产品。
例如图1所示，第二电源端和第三电源端分别为接地GND。
例如图1所示，发光器件OLED的第一极为阳极，第二极为阴极。
其中，第一扫描线表示为Gate1(n)、第二扫描线表示为Gate2(n)，表示的是图1所示的像素电路为第n行像素的像素电路，耦接第n行的第一扫描线和第二扫描线。
图2示出了基于图1所示像素电路的一种具体化可选方案。
在一种可能的实现方式中，如图2所示，数据写入电路102包括开关晶体管STFT，开关晶体管STFT的第一极耦接于第一节点N1，开关晶体管STFT的控制极与第一扫描线Gate1(n)耦接，开关晶体管STFT的第二极与数据线Data耦接。
其中，开关晶体管STFT的控制极为其栅极，第一扫描线Gate1(n)也可称为第一栅线，第一扫描线Gate1(n)向开关晶体管STFT的控制极(栅极)输出的第一扫描信号也可称为第一栅极驱动信号。开关晶体管STFT的第一极作为数据写入电路102的第一端，与感测电路101的第一端、驱动晶体管DTFT的控制极(栅极)和第一储能电路103的第一端耦接于第一节点N1。开关晶体管STFT的第二极作为数据写入电路102的第二端，与数据线Data耦接。
在一种可能的实现方式中，如图2所示，开关晶体管STFT为N型晶体管。
在一种可能的实现方式中，如图2所示，第一储能电路103包括第一电容器C1，第一电容器C1的第一极耦接于第一节点N1，第一电容器C1的第二极耦接于第二节点N2。
其中，第一电容器C1的第一极作为第一储能电路103的第一端，与感测电路101的第一端、驱动晶体管DTFT的控制极、和数据写入电路102的第一端耦接于第一节点N1，第一电容器C1的第二极作为第一储能电路103的第二端，与驱动晶体管DTFT的第一极和第一电源端Vdd耦接于第二节点N2。
在一种可能的实现方式中，如图2所示，感测电路101包括第一晶体管T1和第二晶体管T2；
第一晶体管T1的第一极耦接于第一节点N1，即，第一晶体管T1的第一极作为感测电路101的第一端，第一晶体管T1的第一极、驱动晶体管DTFT的控制极、第一储能电路103的第一端和数据写入电路102的第一端耦接于第一节点N1；
第一晶体管T1的控制极与第二扫描线Gate2(n)耦接，即第一晶体管T1的控制极作为感测电路101的控制端与第二扫描线Gate2(n)耦接，第一晶体管T1的控制极为其栅极，第二扫描线Gate2(n)也可称为第二栅线，第二扫描线Gate2(n)向第一晶体管T1的控制极(栅极)输出的第二扫描信号也可称为第二栅极驱动信号；
第一晶体管T1的第二极与第二晶体管T2的第一极耦接于第四节点N4，第四节点N4与数据线Data耦接，即第四节点N4作为感测电路101的第二端，与数据线Data耦接；
第二晶体管T2的控制极耦接于第三节点N3，即第二晶体管T2的控制极作为感测电路101的第三端，与驱动晶体管DTFT的第二极和发光器件OLED的第一极耦接于第三节点N3；
第二晶体管T2的第二极与第二电源端耦接，即第二晶体管T2的第二极作为感测电路101的第四端，与例如接地GND的第二电源端耦接。
在一种可能的实现方式中，如图2所示，驱动晶体管DTFT、第一晶体管T1和第二晶体管T2分别为N型晶体管。
图2所示4T1C结构的像素电路对应的工作时序可以如图3所示，图3中，Gate1(n)表示第一扫描线输出的第一扫描信号的波形，Gate2(n)表示第二扫描线输出的第二扫描信号的波形，Data表示数据线输出的显示数据信号。需要说明的是，图3所示的工作时序图中电位的高低仅是示意性的，不代表真实电位值或相对比例。
如图3所示，图2所示像素电路的驱动过程包括：
在当前帧画面显示时段的写入阶段t1，例如栅极驱动电路(GOA)的控制电路通过第一扫描线Gate1(n)向开关晶体管STFT的控制极输出高电平的第一扫描信号，驱动芯片通过数据线Data向开关晶体管STFT的第二极输出显示数据信号，以将显示数据信号写入第一节点N1，从而导通驱动晶体管DTFT并为第一电容器C1充电，如图4所示，可理解的是，在写入阶段t1中，第二晶体管T2的控制极与发光器件OLED的例如阳极的第一极等电位，第二晶体管T2不能完全导通，不会影响显示数据信号写入第一节点N1。
在当前帧画面显示时段的发光阶段t2，开关晶体管STFT和第一晶体管T1均截止，驱动芯片也停止输出显示数据信号，第一电容器C1保持驱动晶体管DTFT导通，驱动晶体管DTFT生成与显示数据信号对应的驱动电流以驱动发光器件OLED发光。
在当前帧画面与下一帧画面之间的消隐时段的准备阶段t3，对于本实施例提供的像素电路：例如栅极驱动电路(GOA)的控制电路通过第一扫描线Gate1(n)向开关晶体管STFT的控制极输出高电平的第一扫描信号，驱动芯片通过数据线Data向开关晶体管STFT的第二极输出感测数据信号，以将感测数据信号写入第一节点N1，感测数据信号的电压与第一电源端Vdd的电压相等，图3中准备阶段t3的感测数据信号电压表示Vdd，即，准备阶段t3是将Vdd写入第一节点N1。可理解的是，第一扫描线表示为Gate1(n)，表示的是图2所示的像素电路为第n行像素的像素电路，图3中的发光阶段t2至准备阶段t3之间，还包括当前帧画面显示时段中的第n+1行、第n+2至最后一行像素的写入阶段。此外，如图3所示，在准备阶段t3中，例如栅极驱动电路(GOA)的控制电路还通过第二扫描线Gate2(n)向第一晶体管T1的控制极输出高电平的第二扫描信号，但是，在准备阶段t3中，第二晶体管T2的控制极与发光器件OLED的例如阳极的第一极等电位，第二晶体管T2不能完全导通，因此第二晶体管T2相当于一个电阻，从而相当于第一晶体管T1还是截止的，电路状态类似图4，只是写入第一节点N1的由写入阶段t1的显示数据信号变为准备阶段t3的感测数据信号。
在当前帧画面与下一帧画面之间的消隐时段的感测阶段t4，例如栅极驱动电路(GOA)的控制电路通过第二扫描线Gate2(n)向第一晶体管T1的控制极输出高电平的第二扫描信号，驱动芯片通过数据线Data感测第四节点N4的电压值，并在第四节点N4的电压值稳定后读取包含驱动晶体管DTFT的阈值电压VthD、驱动晶体管DTFT的迁移率漂移电压ΔVμ_D和第二晶体管T2的阈值电压Vth2的第四节点N4稳定电压值，将第四节点N4稳定电压值作为补偿数据，原理为，在感测阶段t4，数据线Data作为感测线使用，例如栅极驱动电路(GOA)的控制电路通过第一扫描线Gate21(n)不输出第一扫描信号或者说输出低电平的第一扫描信号使得开关晶体管STFT截止，并通过第二扫描线Gate2(n)向第一晶体管T1的控制极输出高电平的第二扫描信号使得第一晶体管T1导通，这样，在准备阶段t3中第一节点N1的电压为Vdd的情况下，进入感测阶段t4时驱动晶体管DTFT导通，第二晶体管T2的控制极高电位从而第二晶体管T2导通，如图5所示，第一节点N1通过第一晶体管T1和第二晶体管T2漏电，漏电至第一节点N1的电位为(VthD+ΔVμ_D+Vth2)时驱动晶体管DTFT截止，第一节点N1的电位不再降低而变为稳定值，另外，由于感测阶段t4中第一晶体管T1完全导通，第一节点N1与第四节点N4的电位相等，驱动芯片即可通过数据线Data读取等于(VthD+ΔVμ_D+Vth2)的第四节点N4稳定电压值，作为补偿数据，用于后续帧画面显示时，对该像素电路进行阈值电压漂移和迁移率漂移的外部补偿。
对于已获取补偿数据的像素电路，在下一帧画面显示时段的写入阶段，例如栅极驱动电路(GOA)的控制电路通过第一扫描线Gate1(n)向开关晶体管STFT的控制极输出高电平的第一扫描信号，驱动芯片通过数据线Data向开关晶体管STFT的第二极输出根据补偿数据进行补偿的补偿后显示数据信号，以将补偿后显示数据信号写入第一节点N1，从而导通驱动晶体管DTFT并为第一电容器C1充电。然后，在下一帧画面显示时段的发光阶段，第一电容器C1保持驱动晶体管DTFT导通，驱动晶体管DTFT生成与补偿后显示数据信号对应的驱动电流以驱动发光器件OLED发光，实现对该像素电路的阈值电压漂移和迁移率漂移的补偿。
本公开的另一个实施例还提供了一种像素驱动方法，该像素驱动方法基于上述实施例提供的像素电路。
在当前帧画面显示时段的写入阶段，控制电路通过第一扫描线Gate1(n)向数据写入电路102的控制端输出第一扫描信号，驱动芯片通过数据线Data向数据写入电路102输出显示数据信号，以将显示数据信号写入第一节点N1；
在当前帧画面显示时段的发光阶段，第一储能电路103保持驱动晶体管DTFT导通，驱动晶体管DTFT生成与显示数据信号对应的驱动电流以驱动发光器件OLED发光；
在当前帧画面与下一帧画面之间的消隐时段的准备阶段，对于至少一个像素电路：控制电路通过第一扫描线Gate1(n)向数据写入电路102的控制端输出第一扫描信号，驱动芯片通过数据线Data向数据写入电路102输出感测数据信号，以将感测数据信号写入第一节点N1，感测数据信号的电压与第一电源端Vdd的电压相等；
在当前帧画面与下一帧画面之间的消隐时段的感测阶段，控制电路通过第二扫描线Gate2(n)向感测电路101的控制端输出第二扫描信号，驱动芯片通过数据线Data感测感测电路101的第二端电压值，并在感测电路101的第二端电压值稳定后读取包含驱动晶体管DTFT的阈值电压、驱动晶体管DTFT的迁移率漂移电压和感测电路101的影响电压的感测电路101的第二端稳定电压值，将感测电路101的第二端稳定电压值作为补偿数据；
在下一帧画面显示时段的写入阶段，控制电路通过第一扫描线Gate1(n)向数据写入电路102的控制端输出第一扫描信号，驱动芯片通过数据线Data向数据写入电路102输出根据补偿数据进行补偿的补偿后显示数据信号，以将补偿后显示数据信号写入第一节点N1；
在下一帧画面显示时段的发光阶段，第一储能电路103保持驱动晶体管DTFT导通，驱动晶体管DTFT生成与补偿后显示数据信号对应的驱动电流以驱动发光器件OLED发光。
在一种可能的实现方式中，在准备阶段，控制电路通过第一扫描线Gate1(n)向数据写入电路102的控制端输出第一扫描信号且通过第二扫描线Gate2(n)向感测电路101输出第二扫描信号，驱动芯片通过数据线Data向数据写入电路102输出感测数据信号，以将感测数据信号写入第一节点N1。
在一种可能的实现方式中，感测电路101包括第一晶体管T1和第二晶体管T2，感测电路101的第二端稳定电压值为第四节点N4稳定电压值，第四节点N4稳定电压值包含驱动晶体管DTFT的阈值电压、驱动晶体管DTFT的迁移率漂移电压和第二晶体管T2的阈值电压。
需要说明的是，在像素电路采用图2所示的具体化可选方案的情况下，本公开实施例提供的像素驱动方法可参见上述实施例对于图2所示的像素电路的驱动过程的说明，在此不再赘述。
此外，本实施例提供的像素驱动方法中，可利用消隐时段，采用逐行补偿的方式对显示基板中的像素电路进行补偿，例如一个消隐时段获取一行像素的像素电路的补偿数据并在后续显示中对已获取补偿数据的像素电路进行补偿，具体例如驱动芯片在第1个消隐时段获取第1行像素的像素电路的补偿数据并在显示第2帧画面时对第1行像素的像素电路进行补偿，在第2个消隐时段获取第2行像素的像素电路的补偿数据并在显示第3帧画面时对第1行和第2行像素的像素电路进行补偿，以此类推。此外，也可采用随机补偿或关机补偿的方式对像素电路进行补偿。
本公开的另一个实施例提供了一种显示基板，包括上述实施例提供的像素电路。
在一种可能的实现方式中，显示基板还包括例如栅极驱动电路(GOA)的控制电路，如图6所示，控制电路包括用于输出第一扫描信号的第一单元601和用于输出第二扫描信号的第二单元602，第二单元602包括选择电路，选择电路的第一受控端与第一单元601的第一扫描信号输出端和第一扫描线Gate1(n)耦接于第五节点N5，选择电路的第二受控端与控制信号端SW耦接，选择电路的第一输入端与低电平电源端VGL耦接，选择电路的第二输入端与高电平电源端VGH耦接，选择电路的输出端与第二扫描线Gate2(n)耦接，选择电路用于响应于第一受控端接收的第一扫描信号和第二受控端接收的控制信号，通过输出端输出低电平或高电平的第二扫描信号。
示例性的，用于输出第一扫描信号的第一单元601为常规栅极驱动电路(GOA)中的移位寄存器单元。
图7示出了基于图6所示控制电路的一种具体化可选方案。
在一种可能的实现方式中，适用于实现逐行补偿，且实现图3所示的像素电路工作时序的选择电路包括第一P型晶体管T3、第二P型晶体管T6、第一N型晶体管T7、第二N型晶体管T4、第三N型晶体管T5和第二电容器C2；
第一P型晶体管T3的控制极、第一N型晶体管T7的控制极和控制信号端SW耦接于第六节点N6，例如，控制信号端SW通过控制信号线耦接驱动芯片，即，控制信号由驱动芯片输出，控制信号例如为驱动芯片输出的全屏控制信号；
第一P型晶体管T3的第一极、第二P型晶体管T6的第一极和低电平电源端VGL耦接于第七节点N7；
第一P型晶体管T3的第二极、第二P型晶体管T6的控制极、第二N型晶体管T4的第一极、第三N型晶体管T5的控制极和第二电容器C1的第一极耦接于第八节点N8；
第一N型晶体管T7的第一极与第二N型晶体管T4的控制极耦接，第一N型晶体管T7的第二极和第二N型晶体管T4的第二极耦接于第五节点N5；
第二电容器C2的第二极、第三N型晶体管T5的第二极和高电平电源端VGH耦接于第九节点N9；
第二P型晶体管T6的第二极、第三N型晶体管T5的第一极和第二扫描线Gate2(n)耦接于第十节点N10，第二P型晶体管T6和第三N型晶体管T5组成缓冲(Buffer)器件结构，用于增强第二扫描信号的输出驱动能力。
适用于实现逐行补偿，且实现图3所示的像素电路工作时序的图7所示的例如栅极驱动电路(GOA)的控制电路对应的工作时序可以如图8所示，图8所示中，消隐时段用于获取第n行像素电路的补偿数据，Gate1(n-1)表示第n-1行的第一扫描线输出的第一扫描信号的波形，Gate1(n)表示第n行的第一扫描线输出的第一扫描信号的波形，Gate2(n-1)表示第n-1行第二扫描线输出的第二扫描信号的波形，Gate2(n)表示第n行第二扫描线输出的第二扫描信号的波形，SW表示控制信号端输出的控制信号的波形。需要说明的是，图8所示的工作时序图中电位的高低仅是示意性的，不代表真实电位值或相对比例。
如图8所示，图7所示控制电路的控制过程中：
(1)在显示时段中，驱动芯片输出低电平的控制信号SW，由此，第一P型晶体管T3导通且第一N型晶体管T7截止，第二P型晶体管T6导通且第三N型晶体管T5截止，第十节点N10向第二扫描线输出低电平第二扫描信号。
(2)在用于获取第n行像素电路的补偿数据的消隐时段中：
(2.1)对于第n行像素电路对应的控制电路，对应于准备阶段t3，驱动芯片输出高电平的控制信号SW，由此，第一P型晶体管T3截止且第一N型晶体管T7导通，由于第一扫描信号Gate1(n)为高电平，第二N型晶体管T4导通(T4的Vgs＞Vth)，将第一扫描信号Gate1(n)写入第六节点N6，从而导通第三N型晶体管T5并为第二电容器C2充电，并截止第二P型晶体管T6，第十节点N10向第二扫描线输出高电平第二扫描信号。对应于感测阶段t4，驱动芯片输出高电平的控制信号SW，第一扫描信号Gate1(n)由准备阶段t3的高电平变为低电平，第二N型晶体管T4截止(T4的Vgs＜0)，第二电容器C2保持第三N型晶体管T5导通，第十节点N10向第二扫描线输出高电平第二扫描信号。
(2.2)对于第n-1行像素电路对应的控制电路，驱动芯片输出低电平的控制信号SW，其第十节点向第二扫描线输出低电平第二扫描信号。
本公开的另一个实施例提供了一种控制方法，该控制驱动方法基于上述实施例提供的显示基板，该控制方法包括：
在当前帧画面与下一帧画面之间的消隐时段的准备阶段，第一单元601输出高电平的第一扫描信号且控制信号端SW输出高电平的控制信号，第二单元602输出高电平的第二扫描信号；
在当前帧画面与下一帧画面之间的消隐时段的感测阶段，第一单元601输出低电平的第一扫描信号且控制信号端SW输出高电平的控制信号，第二电容器C2保持第三N型晶体管T5导通，第二单元602输出高电平的第二扫描信号。
本公开实施例提供的控制方法可参见上述实施例对于图7所示的控制电路的控制过程的说明，在此不再赘述。
本公开的另一个实施例提供了一种显示装置，包括上述显示基板。其中，显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本实施例对此不做限定。
显然，本公开的上述实施例仅仅是为清楚地说明本公开所作的举例，而并非是对本公开的实施方式的限定，对于本领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本公开的技术方案所引伸出的显而易见的变化或变动仍处于本公开的保护范围之列。

Claims (11)

1.一种像素电路，其特征在于，包括感测电路、数据写入电路、第一储能电路、驱动晶体管和发光器件；
所述感测电路的第一端、所述驱动晶体管的控制极、所述第一储能电路的第一端和所述数据写入电路的第一端耦接于第一节点；
所述驱动晶体管的第一极、所述第一储能电路的第二端和第一电源端耦接于第二节点；
所述数据写入电路的控制端与第一扫描线耦接，所述数据写入电路的第二端和所述感测电路的第二端分别与数据线耦接；
所述感测电路的控制端与第二扫描线耦接；
所述感测电路的第三端、所述驱动晶体管的第二极和所述发光器件的第一极耦接于第三节点；
所述感测电路的第四端与第二电源端耦接，所述发光器件的第二极与第三电源端耦接。
2.根据权利要求1所述的像素电路，其特征在于，所述感测电路包括第一晶体管和第二晶体管；
所述第一晶体管的第一极耦接于所述第一节点；
所述第一晶体管的控制极与所述第二扫描线耦接；
所述第一晶体管的第二极与所述第二晶体管的第一极耦接于第四节点，所述第四节点与所述数据线耦接；
所述第二晶体管的控制极耦接于所述第三节点；
所述第二晶体管的第二极与所述第二电源端耦接。
3.根据权利要求2所述的像素电路，其特征在于，所述驱动晶体管、所述第一晶体管和所述第二晶体管分别为N型晶体管。
4.根据权利要求1所述的像素电路，其特征在于，所述数据写入电路包括开关晶体管，所述开关晶体管的第一极耦接于所述第一节点，所述开关晶体管的控制极与所述第一扫描线耦接，所述开关晶体管的第二极与所述数据线耦接。
5.根据权利要求4所述的像素电路，其特征在于，所述开关晶体管为N型晶体管。
6.根据权利要求1所述的像素电路，其特征在于，所述第一储能电路包括第一电容器，所述第一电容器的第一极耦接于所述第一节点，所述第一电容器的第二极耦接于所述第二节点。
7.一种像素驱动方法，其特征在于，所述像素驱动方法基于权利要求1-6中任一项所述的像素电路，所述像素驱动方法包括：
在当前帧画面显示时段的写入阶段，控制电路通过所述第一扫描线向所述数据写入电路的控制端输出第一扫描信号，驱动芯片通过所述数据线向所述数据写入电路输出显示数据信号，以将所述显示数据信号写入所述第一节点；
在当前帧画面显示时段的发光阶段，所述第一储能电路保持所述驱动晶体管导通，所述驱动晶体管生成与所述显示数据信号对应的驱动电流以驱动所述发光器件发光；
在当前帧画面与下一帧画面之间的消隐时段的准备阶段，对于至少一个像素电路：所述控制电路通过所述第一扫描线向所述数据写入电路的控制端输出第一扫描信号，所述驱动芯片通过所述数据线向所述数据写入电路输出感测数据信号，以将所述感测数据信号写入所述第一节点，所述感测数据信号的电压与所述第一电源端的电压相等；
在当前帧画面与下一帧画面之间的消隐时段的感测阶段，所述控制电路通过所述第二扫描线向所述感测电路的控制端输出第二扫描信号，所述驱动芯片通过所述数据线感测所述感测电路的第二端电压值，并在所述感测电路的第二端电压值稳定后读取包含驱动晶体管的阈值电压、驱动晶体管的迁移率漂移电压和感测电路的影响电压的感测电路的第二端稳定电压值，将所述感测电路的第二端稳定电压值作为补偿数据；
在下一帧画面显示时段的写入阶段，控制电路通过所述第一扫描线向所述数据写入电路的控制端输出第一扫描信号，驱动芯片通过所述数据线向所述数据写入电路输出根据所述补偿数据进行补偿的补偿后显示数据信号，以将所述补偿后显示数据信号写入所述第一节点；
在下一帧画面显示时段的发光阶段，所述第一储能电路保持所述驱动晶体管导通，所述驱动晶体管生成与所述补偿后显示数据信号对应的驱动电流以驱动所述发光器件发光。
8.根据权利要求7所述的方法，其特征在于，所述感测电路包括第一晶体管和第二晶体管；所述第一晶体管的第一极耦接于所述第一节点；所述第一晶体管的控制极与所述第二扫描线耦接；所述第一晶体管的第二极与所述第二晶体管的第一极耦接于第四节点，所述第四节点与所述数据线耦接；所述第二晶体管的控制极耦接于所述第三节点；所述第二晶体管的第二极与所述第二电源端耦接；所述感测电路的第二端稳定电压值为所述第四节点稳定电压值，所述第四节点稳定电压值包含驱动晶体管的阈值电压、驱动晶体管的迁移率漂移电压和第二晶体管的阈值电压。
9.一种显示基板，其特征在于，包括如权利要求1-6中任一项所述的像素电路。
10.根据权利要求9所述的显示基板，其特征在于，所述显示基板还包括控制电路，所述控制电路包括用于输出所述第一扫描信号的第一单元和用于输出所述第二扫描信号的第二单元，所述第二单元包括选择电路，所述选择电路的第一受控端与第一单元的第一扫描信号输出端和所述第一扫描线耦接于第五节点，所述选择电路的第二受控端与控制信号端耦接，所述选择电路的第一输入端与低电平电源端耦接，所述选择电路的第二输入端与高电平电源端耦接，所述选择电路的输出端与所述第二扫描线耦接，所述选择电路用于响应于第一受控端接收的第一扫描信号和第二受控端接收的控制信号，通过所述输出端输出低电平或高电平的第二扫描信号。
11.根据权利要求10所述的显示基板，其特征在于，所述选择电路包括第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管和第二电容器；
所述第一P型晶体管的控制极、所述第一N型晶体管的控制极和所述控制信号端耦接于第六节点；
所述第一P型晶体管的第一极、所述第二P型晶体管的第一极和所述低电平电源端耦接于第七节点；
所述第一P型晶体管的第二极、所述第二P型晶体管的控制极、所述第二N型晶体管的第一极、所述第三N型晶体管的控制极和所述第二电容器的第一极耦接于第八节点；
所述第一N型晶体管的第一极与所述第二N型晶体管的控制极耦接，所述第一N型晶体管的第二极和所述第二N型晶体管的第二极耦接于所述第五节点；
所述第二电容器的第二极、所述第三N型晶体管的第二极和所述高电平电源端耦接于第九节点；
所述第二P型晶体管的第二极、所述第三N型晶体管的第一极和所述第二扫描线耦接于第十节点。
CN202310334228.3A 2023-03-30 2023-03-30 像素电路、显示基板及像素驱动方法 Pending CN116312378A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310334228.3A CN116312378A (zh) 2023-03-30 2023-03-30 像素电路、显示基板及像素驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310334228.3A CN116312378A (zh) 2023-03-30 2023-03-30 像素电路、显示基板及像素驱动方法

Publications (1)

Publication Number Publication Date
CN116312378A true CN116312378A (zh) 2023-06-23

Family

ID=86820108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310334228.3A Pending CN116312378A (zh) 2023-03-30 2023-03-30 像素电路、显示基板及像素驱动方法

Country Status (1)

Country Link
CN (1) CN116312378A (zh)

Similar Documents

Publication Publication Date Title
US11631369B2 (en) Pixel circuit and driving method thereof, display panel
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
CN107358917B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN110520922B (zh) 显示驱动电路、方法、以及显示设备
CN109712565B (zh) 一种像素电路、其驱动方法及电致发光显示面板
US11127359B2 (en) Display panel, method for driving the same and display device
US11657759B2 (en) Pixel circuit and method of driving the same, display panel
CN109493794B (zh) 像素电路、像素驱动方法和显示装置
US20180286313A1 (en) Pixel circuit, driving method thereof, array substrate, display device
CN112992070B (zh) 像素电路及其驱动方法、显示面板及显示装置
US9626913B2 (en) Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
CN109949739B (zh) 一种像素电路、驱动方法及显示器
CN113990259B (zh) 像素驱动电路及显示面板
CN112289269A (zh) 一种像素电路及其控制方法和显示面板
JP2018105917A (ja) 表示パネルおよび表示装置
CN114333700A (zh) 像素电路以及显示面板
CN111383598A (zh) 像素补偿电路及其控制方法、显示驱动装置、显示设备
CN113870780A (zh) 像素电路及显示面板
CN113724640B (zh) 一种像素驱动电路、其驱动方法、显示面板及显示装置
JP6561381B2 (ja) レジスタ回路、駆動回路および表示装置
CN116312378A (zh) 像素电路、显示基板及像素驱动方法
TWI780635B (zh) 顯示面板以及畫素電路
CN110992881B (zh) 一种像素驱动电路及其驱动方法、阵列基板、显示装置
CN117542398A (zh) 移位寄存器、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination