CN113690175B - 一种共形孔形成方法及半导体器件、电子设备 - Google Patents
一种共形孔形成方法及半导体器件、电子设备 Download PDFInfo
- Publication number
- CN113690175B CN113690175B CN202010428038.4A CN202010428038A CN113690175B CN 113690175 B CN113690175 B CN 113690175B CN 202010428038 A CN202010428038 A CN 202010428038A CN 113690175 B CN113690175 B CN 113690175B
- Authority
- CN
- China
- Prior art keywords
- etching
- hole
- period
- conformal
- reaming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 123
- 239000011148 porous material Substances 0.000 claims abstract description 44
- 239000007788 liquid Substances 0.000 claims description 35
- 238000001039 wet etching Methods 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 29
- 239000000243 solution Substances 0.000 description 17
- 238000001704 evaporation Methods 0.000 description 10
- 230000008020 evaporation Effects 0.000 description 10
- 238000003860 storage Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000265 homogenisation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000003113 dilution method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000011550 stock solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种共形孔形成方法及半导体器件，涉及半导体制造技术领域，以解决孔尺寸不一致引起的接触电阻均匀性变差及断路问题，从而提高产品性能。所述共形孔形成方法应用于孔结构，所述孔结构包含至少一个小尺寸孔和至少一个大尺寸孔；所述共形孔形成方法包括至少一个扩孔周期；每个所述扩孔周期包括：刻蚀时段；以及位于所述刻蚀时段后的成膜时段。所述共形孔形成方法用于制作半导体器件。本发明提供的半导体器件应用于电子设备中。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种共形孔形成方法及半导体器件、电子设备。
背景技术
半导体制造工艺中，接触孔(Contact，简称CT)作为基底与外围电路或者层与层之间的连接通道，在器件结构组成中具有重要作用，而且接触孔孔径的均匀性与最终接触电阻(Rc)均匀性密切相关。
现有技术中，随着半导体特征尺寸的不断缩小，接触孔尺寸的大小也不一致，因而其控制的尺寸标准也越来越紧。这种尺寸的不一致性不仅体现在同一片晶圆的中心和边缘之间，也体现在同一个芯片的不同工艺步骤之间。现有技术中即使对光刻、刻蚀及沉积等工艺都进行过改善，但依然不能使尺寸达到一致。而接触孔尺寸的不一致性会导致许多问题的出现，譬如：接触电阻均匀性变差，甚至引起接触孔断路(CT open)的问题。
发明内容
本发明的目的在于提供一种共形孔形成方法及半导体器件、电子设备，以解决孔尺寸不一致引起的接触电阻均匀性变差及接触孔断路问题，从而提高产品性能。
为了实现上述目的，本发明提供一种共形孔形成方法。该孔经均一化方法应用于孔结构，所述孔结构包含至少一个小尺寸孔和至少一个大尺寸孔；所述共形孔形成方法包括至少一个扩孔周期；每个所述扩孔周期包括：
刻蚀时段；
以及位于所述刻蚀时段后的成膜时段。
可选的，每个所述扩孔周期内的刻蚀时段数量为至少一个；每个所述扩孔周期内的成膜时段数量为至少一个。
可选的，所述孔结构为过孔，或底部封闭的孔结构。
可选的，所述刻蚀时段包括：利用湿法刻蚀液对所述孔结构的侧壁进行刻蚀。
优选的，所述湿法刻蚀液为电子级氢氟酸溶液；所述电子级氢氟酸溶液的刻蚀速率为50～1000A/min；和/或，
所述湿法刻蚀液为缓冲氧化物刻蚀液；所述缓冲氧化物刻蚀液的刻蚀速率为50～1000A/min。
优选的，所述利用湿法刻蚀液对所述孔结构的侧壁进行刻蚀，包括：
利用湿法刻蚀液以旋转晶圆刻蚀的方式对所述孔结构进行刻蚀。
优选的，所述旋转刻蚀的旋转速率为10r/min～300r/min。
优选的，所述刻蚀时段的工作温度为20℃～30℃。
可选的，所述成膜时段包括：在所述孔结构的侧壁形成材料层。
优选的，所述形成材料层的工艺为原子层沉积工艺。
优选的，每个所述成膜时段形成的材料层厚度为1nm～20nm。
与现有技术相比，本发明提供的共形孔形成方法应用于孔结构，该孔结构包含至少一个小尺寸孔和至少一个大尺寸孔。上述孔径均一化方法包含至少一个扩孔周期，每个扩孔周期包含刻蚀时段及位于刻蚀时段后的成膜时段。在刻蚀时段，根据毛细管蒸发现象，小尺寸孔内的刻蚀液蒸发速率慢，刻蚀液在小尺寸孔内存留时间长，而大尺寸孔内的刻蚀液蒸发速率快，刻蚀液在大尺寸孔内存留时间短，因此通过刻蚀使得小尺寸孔的孔径增幅大，而大尺寸孔的孔径增幅小。刻蚀时段后再对小尺寸孔和大尺寸孔进行成膜时段，此时小尺寸孔和大尺寸孔的成膜厚度一致。由于每次刻蚀时段后小尺寸孔的孔径都比大尺寸孔的孔径扩大的多，而每次成膜时段只会增长一样的厚度的，所以周期性地进行刻蚀时段和成膜时段，最终可以使得小尺寸孔和大尺寸孔的尺寸接近，进而解决了由于孔尺寸不一致引起的接触电阻均匀性变差以及断路的问题。
本发明还提供一种半导体器件，该半导体器件至少包括利用上述孔经均一化方法形成的孔结构；
与现有技术相比，本发明提供的半导体器件的有益效果与上述技术方案提供的孔经均一化方法的有益效果相同，在此不做赘述。
本发明还提供一种电子设备。该电子设备包括上述技术方案提供的半导体器件。
优选的，所述电子设备包括终端设备或通信设备。
与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案提供的半导体器件的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例中出示的小尺寸孔和大尺寸孔结构示意图；
图2为本发明实施例中出示的小尺寸孔和大尺寸孔所处扩孔周期不同时段的俯视图，其中，实线表示孔顶部内径，虚线表示孔底部内径；
图3为对本发明实施例中出示的小尺寸孔和大尺寸孔进行湿法刻蚀的示意图。
附图标记：
101-小尺寸孔， 102-大尺寸孔， 103-材料层；
S1-第一扩孔周期， S2-第二扩孔周期， S3-第三扩孔周期；
A1-第一刻蚀时段， B1-第二刻蚀时段， C1-第三刻蚀时段；
A2-第一成膜时段， B2-第二成膜时段， C2-第三成膜时段。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层 /元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
随着半导体产品的高度集成化，关键尺寸也逐渐缩减，其控制的孔结构尺寸标准也逐渐减小。由于工艺需求不一样，各孔结构的尺寸也不一致，而孔尺寸的不一致容易引起最终孔接触电阻均匀性变差，甚至断路问题。
针对上述问题，本发明实施例提供一种共形孔形成方法及半导体器件，以确保在不减少孔个数的前提下，解决由于孔尺寸不一致引起的接触电阻均匀性变差及断路问题，从而提高产品性能。上述共形孔形成方法指在衬底上具有多个孔结构，该多个孔结构的孔径不一致，通过共形孔形成方法，使得上述多个孔结构的孔径接近，从而形成共形孔。
本发明实施例提供的共形孔形成方法适用于具有孔结构的衬底。该衬底可以是未形成任何膜层的衬底，也可以是形成一些膜层的衬底。未形成任何膜层的衬底可以为硅衬底、锗衬底、锗化硅衬底，或者包含其他元素半导体或化合物半导体的衬底。形成了一些膜层的衬底可以为含有介质层的衬底，也可以为含有作为阻挡作用的阻挡层的衬底，当然也可以为包含各种设计结构的衬底等，此处不再一一举例。
上述孔结构在半导体器件中主要起到连通作用。该孔结构可以为过孔，也可以为底部封闭的孔结构。当上述衬底为未形成任何膜层的衬底，此时的孔结构可以为连接衬底与外围电路之间的接触孔，也可以是衬底底部封闭的孔式、槽式结构等，但不仅限于此。当上述衬底为形成了一些膜层的衬底，此时的孔结构可以为层与层之间的接触孔，或者为金属连线之间的过孔。
实际应用中，在半导体器件中孔的数量比较多且各孔的孔径之间有差异，如图1所示，上述孔结构应当包含至少一个孔径较小的小尺寸孔101和至少一个孔径较大的大尺寸孔102。通过将小尺寸孔101的孔径扩大到与大尺寸孔 102的孔径接近，最终使得各孔结构的径向尺寸达到一致，可以解决孔尺寸不一致带来的电阻均匀性变差和断路的问题。
利用共形孔形成方法可以实现对这些孔的扩充，以降低或解决小尺寸孔的孔径与大尺寸孔的孔径差异过大的问题。该共形孔形成方法包括：至少一个扩孔周期S1。
示例的，如图2所示，由于各孔尺寸之间差异不同，因此，有可能在一个扩孔周期S1将图1所示的小尺寸孔101的孔径扩大与目标孔径匹配，也有可能在多个扩孔周期(图2示例出三个扩孔周期，分别为第一扩孔周期S1，第二扩孔周期S2，第三扩孔周期S3)将小尺寸孔101的孔径扩大与目标孔径相匹配，具体以实际应用场景为准。应理解，此处孔结构的孔径与目标孔径的差异在10％以内时，即可认为改扩孔已经达到要求。
每个扩孔周期包括刻蚀时段。该刻蚀时段包括：如图3所示，可以利用湿法刻蚀液对衬底具有的孔结构的侧壁进行刻蚀，使得孔的尺寸扩大。
为了对上述孔结构的孔径进行精确控制，上述扩孔周期还包括：位于刻蚀时段后的成膜时段。该成膜时段包括在上述孔结构的侧壁形成材料层。
本发明实施例提供的共形孔形成方法包含至少一个扩孔周期，每个扩孔周期包含刻蚀时段及位于刻蚀时段后的成膜时段。在刻蚀时段，根据毛细管蒸发现象，小尺寸孔内的刻蚀液蒸发速率慢，刻蚀液在小尺寸孔内存留时间长，而大尺寸孔内的刻蚀液蒸发速率快，刻蚀液在大尺寸孔内存留时间短，因此通过刻蚀使得小尺寸孔的孔径增幅大，而大尺寸孔的孔径增幅小。刻蚀时段后再对小尺寸孔和大尺寸孔进行成膜时段，此时小尺寸孔和大尺寸孔的成膜厚度一致。由于每次刻蚀时段后小尺寸孔的孔径都比大尺寸孔的孔径扩大的多，而每次成膜时段只会增长一样的厚度的，所以周期性地进行刻蚀时段和成膜时段，最终可以使得小尺寸孔和大尺寸孔的尺寸接近，进而解决了由于孔尺寸不一致引起的接触电阻均匀性变差以及断路的问题。
作为一种可能实现的方式，每个扩孔周期内的刻蚀时段数量可以为至少一个。例如，当在一个扩孔周期内，进行一次刻蚀后且未成膜前，如果刻蚀的程度不够或者认为还有刻蚀的必要，可以再次进行刻蚀，然后再进行下一阶段的成膜时段。同样的，每个扩孔周期内的成膜时段数量也可以为至少一个。例如，当在一个扩孔周期内，进行一次成膜时段后，如果形成的材料层 103厚度不够或者需要重新进行成膜，也可以进行二次成膜时段。具体的视工艺需求及实际情况而定，此处不做硬性规定。
上述利用湿法刻蚀液对孔结构的侧壁进行刻蚀，包括：如图3所示，利用湿法刻蚀液对小尺寸孔101的刻蚀和大尺寸孔102的刻蚀。由于孔径的不同，在同一刻蚀时间内，根据毛细管蒸发现象，小尺寸孔101内湿法刻蚀液的蒸发速率慢，在孔内存留时间长，因而刻蚀掉的侧壁材料比较厚。相比较而言，大尺寸孔102内湿法刻蚀液的蒸发速率快，在孔内存留时间短，因而刻蚀掉的侧壁材料比较薄。根据这样的原理，通过重复性地刻蚀可以使得小尺寸孔101的内径和大尺寸孔102的内径最终达到一致。
示例性的，如图2所示，第一扩孔周期S1包括第一刻蚀阶段A1，第二扩孔周期S2包括第二刻蚀阶段A2，第三扩孔周期S3包括第三刻蚀阶段A3。利用第一刻蚀阶段A1、第二刻蚀阶段A2和第三刻蚀阶段A3对小尺寸孔101 和大尺寸孔102同时进行刻蚀，可使得小尺寸孔101的内径和大尺寸孔102 的内径最终达到一致。
作为一种可能实现的方式，上述利用湿法刻蚀液对孔结构的侧壁进行刻蚀，包括：利用湿法刻蚀液以旋转晶圆刻蚀的方式对衬底具有的孔结构进行刻蚀。旋转晶圆刻蚀方式主要的好处是在刻蚀过程中，通过旋转晶圆产生的离心力使得湿法刻蚀液对孔结构的侧壁接触面积和冲击比较大，这样能更好地对孔的侧壁进行刻蚀。
在实际应用中，可以利用一种旋转晶圆湿法刻蚀设备实现旋转刻蚀过程。应理解，除了利用上述旋转晶圆湿法刻蚀设备实现旋转刻蚀的过程，只要是能够使衬底或者刻蚀液实现转动状态，都可以达到旋转刻蚀的目的。
对于上述旋转晶圆湿法刻蚀设备来说，包括刻蚀腔以及设在刻蚀腔内的旋转装置。利用旋转晶圆湿法刻蚀设备实现旋转刻蚀过程是，刻蚀腔内容纳有刻蚀液，晶圆固定在旋转装置的卡盘内。旋转装置带动晶圆转动，使得由喷头喷出的刻蚀液可以均匀分布在晶圆表面的孔结构中，确保晶圆表面各处刻蚀液的浓度或温度一致，从而提高了产品良率。
由于旋转速率会影响湿法刻蚀液的蒸发速率，进而会影响侧壁材料刻蚀速率。为更精确控制刻蚀工艺，晶圆旋转速率控制在10r/min～300r/min。当旋转速率过大(超过300r/min)时，一方面使得孔结构内湿法刻蚀液易被甩出孔，另一方面造成刻蚀过程较难控制，从而影响工艺过程。为了实现在刻蚀过程中，刻蚀液在小尺寸孔内的存留时间较长，而大尺寸孔内的存留时间较短，即实现毛细管现象，旋转刻蚀的旋转速率不宜过快，最好控制在 10r/min～300r/min。
另外，上述湿法刻蚀液可以为电子级氢氟酸溶液，也可以为缓冲氧化物刻蚀液。这两种湿法刻蚀液都是针对当衬底为硅衬底，孔结构为氧化硅材料的介质孔进行刻蚀的刻蚀液。当上述电子级氢氟酸溶液(DHF)和缓冲氧化物刻蚀液(Buffer oxide etcher，简称BOE)的刻蚀速率控制在50～1000A/min，该湿法刻蚀液可以更精确的控制刻蚀量，使孔结构在湿法刻蚀液的浸泡中缓慢地使孔径扩大，从而使得孔径均一化。其中，电子级氢氟酸溶液和缓冲氧化物刻蚀液中HF原液的浓度为49％，稀释过程中的稀释剂为水。
在一些情况下，在每一次对衬底上具有的孔结构刻蚀完成后，孔内不可避免的会残留一些材料和刻蚀液，而影响后续工艺和产品性能。基于此，每个扩孔周期内，当刻蚀时段完成需要对孔结构进行清洗和干燥。
在实际应用中，可以利用去离子水在20℃～30℃(例如室温)下对孔结构进行反复冲洗，从而带走孔内残留的材料和刻蚀液。应理解，清洗过程中衬底具有的孔结构仍然可以处于旋转状态中，转速为10r/min～300r/min。通过旋转一方面使清洗效果更佳，另一方面能够使孔内液体排出，从而使得孔结构表面尽快干燥。
清洗和干燥之后，上述扩孔周期还包括：位于刻蚀时段后的成膜时段。示例性的，如图2所示，第一扩孔周期S1不仅包括第一刻蚀时段A1，还包括第一成膜时段A2，第二扩孔周期S2不仅包括第二刻蚀时段B1，还包括第二成膜时段B2，第三扩孔周期S3不仅包括第三刻蚀时段C1，还包括第三成膜时段C2。
实际应用中，可以采用原子层沉积工艺(Atomic Layer Deposition，简称 ALD)在孔结构的侧壁形成材料层103。原子层沉积工艺可以将物质以单原子膜形式一层一层的镀在衬底具有的至少一个孔结构内，而且新一层原子膜的化学反应直接与之前一层相关联，因此每次反应可以只沉积一层原子，故而此工艺可以精确控制材料层在孔结构内侧壁的形成厚度和均一性。
根据工艺需求及工艺能力，在每个成膜时段，形成上述材料层103的厚度为1nm～20nm。例如：如图2所示，本发明实施例中利用原子层沉积方法同时在小尺寸孔可大尺寸孔的侧壁进行成膜，此时小尺寸孔101和大尺寸孔102 形成的材料层103膜厚一样。经过重复性地刻蚀和成膜，使得最终小尺寸孔 101和大尺寸孔102的孔径差异在10％以内，即可停止上述重复性动作。
作为一种可能的实现方式，在每个扩孔周期还包括：测量时段。该测量时段用于对上述孔结构的径向尺寸进行测量。通过对各孔结构的尺寸进行测量，判断是否达到预设要求，从而决定是否需要下一步的处理。通常，对孔结构的径向尺寸进行测量，主要是指对孔结构的直径或者半径进行测量。实际应用中，对孔结构的直径测量可能更容易实现。
每个扩孔周期中，上述测量时段可以位于刻蚀时段前，也可以位于刻蚀时段与成膜时段之间，还可以位于所述成膜时段后。例如：在进一步刻蚀前，当小尺寸孔101和大尺寸孔102的孔径符合预设要求，则不需要进一步对孔结构进行刻蚀或成膜来达到扩孔的目的。当进行第一次刻蚀后且未成膜前，需要对刻蚀后的孔结构进行测量以判断是否需要进行下一步的成膜时段或者是否需要重复刻蚀来扩大孔的尺寸。第三种情况是在孔结构成膜后，对孔结构进行测量判断孔结构的尺寸是否达到标准和比较各孔尺寸是否一致。
例如，在一些情况下，每个扩孔周期还包括：在刻蚀时段前，确定至少一个孔结构的径向尺寸小于预设径向尺寸，则对该孔结构进行湿法刻蚀。
例如，在一些情况下，每个扩孔周期还包括：在刻蚀时段后，在成膜时段前，若至少一个孔结构的径向尺寸小于预设径向尺寸，重复刻蚀时段。当然，也可以直接执行成膜时段。通过反复重复扩孔周期实现对预设径向尺寸的调整。此时，每个扩孔周期还包括：在刻蚀阶时段后，在成膜时段前，确定至少一个孔结构的径向尺寸小于预设径向尺寸。
例如，在一些情况下，每个扩孔周期还包括：在刻时阶段后，在成膜时段前，确定至少一个孔结构的径向尺寸大于预设径向尺寸。
例如，在一些情况下，每个扩孔周期还包括：在成膜时段后，若至少一个孔结构的径向尺寸大于预设径向尺寸，重复成膜时段。
本发明实施例还提供一种半导体器件，该半导体器件包括至少一个利用上述共形孔形成方法形成的孔结构。
与现有技术相比，本发明实施例提供的半导体器件，其有益效果与上述技术方案提供的共形孔形成方法的有益效果相同，在此不做赘述。
本发明实施例还提供一种电子设备。该电子设备包括上述技术方案提供的半导体器件。应理解，该电子设备包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等，但不仅限于此。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (14)
1.一种共形孔形成方法，其特征在于，应用于孔结构，所述孔结构包含至少一个小尺寸孔和至少一个大尺寸孔；所述共形孔形成方法包括至少一个扩孔周期；每个所述扩孔周期包括：刻蚀时段以及位于所述刻蚀时段后的成膜时段；
所述刻蚀时段包括：利用湿法刻蚀液同时对所述小尺寸孔和所述大尺寸孔刻蚀，使所述小尺寸孔的孔径增幅高于所述大尺寸孔的孔径增幅。
2.根据权利要求1所述的共形孔形成方法，其特征在于，每个所述扩孔周期内的刻蚀时段数量为至少一个；每个所述扩孔周期内的成膜时段数量为至少一个。
3.根据权利要求1所述的共形孔形成方法，其特征在于，所述孔结构为过孔，或底部封闭的孔结构。
4.根据权利要求1所述的共形孔形成方法，其特征在于，所述刻蚀时段包括：利用湿法刻蚀液对所述孔结构的侧壁进行刻蚀。
5.根据权利要求4所述的共形孔形成方法，其特征在于，所述湿法刻蚀液为电子级氢氟酸溶液；所述电子级氢氟酸溶液的刻蚀速率为50~1000A/min；和/或，
所述湿法刻蚀液为缓冲氧化物刻蚀液；所述缓冲氧化物刻蚀液的刻蚀速率为50~1000A/min。
6.根据权利要求4所述的共形孔形成方法，其特征在于，所述利用湿法刻蚀液对所述孔结构的侧壁进行刻蚀，包括：
利用湿法刻蚀液以旋转晶圆刻蚀的方式对所述孔结构进行刻蚀。
7.根据权利要求6所述的共形孔形成方法，其特征在于，所述旋转刻蚀的旋转速率为10r/min~300r/min。
8.根据权利要求1~7任一项所述的共形孔形成方法，其特征在于，所述刻蚀时段的工作温度为20℃~30℃。
9.根据权利要求1~7任一项所述的共形孔形成方法，其特征在于，所述成膜时段包括：在所述孔结构的侧壁形成材料层。
10.根据权利要求9所述的共形孔形成方法，其特征在于，所述形成材料层的工艺为原子层沉积工艺。
11.根据权利要求9所述的共形孔形成方法，其特征在于，每个所述成膜时段形成的材料层厚度为1nm~20nm。
12.一种半导体器件，其特征在于，包括：利用权利要求1~11中任一项所述的共形孔形成方法形成的孔结构。
13.一种电子设备，其特征在于，包括权利要求12所述的半导体器件。
14.根据权利要求13所述的电子设备，其特征在于，所述电子设备包括终端设备或通信设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010428038.4A CN113690175B (zh) | 2020-05-19 | 2020-05-19 | 一种共形孔形成方法及半导体器件、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010428038.4A CN113690175B (zh) | 2020-05-19 | 2020-05-19 | 一种共形孔形成方法及半导体器件、电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113690175A CN113690175A (zh) | 2021-11-23 |
| CN113690175B true CN113690175B (zh) | 2023-11-03 |
Family
ID=78575991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010428038.4A Active CN113690175B (zh) | 2020-05-19 | 2020-05-19 | 一种共形孔形成方法及半导体器件、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113690175B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077524A (ja) * | 1998-09-03 | 2000-03-14 | Matsushita Electronics Industry Corp | パターン形成方法 |
| CN101599434A (zh) * | 2008-06-03 | 2009-12-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN105097454A (zh) * | 2014-05-23 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 改善关键尺寸均匀性的方法 |
| CN208738230U (zh) * | 2018-09-26 | 2019-04-12 | 长鑫存储技术有限公司 | 一种半导体结构 |
| CN110957262A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 一种半导体结构及通孔的形成方法 |
-
2020
- 2020-05-19 CN CN202010428038.4A patent/CN113690175B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077524A (ja) * | 1998-09-03 | 2000-03-14 | Matsushita Electronics Industry Corp | パターン形成方法 |
| CN101599434A (zh) * | 2008-06-03 | 2009-12-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN105097454A (zh) * | 2014-05-23 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 改善关键尺寸均匀性的方法 |
| CN208738230U (zh) * | 2018-09-26 | 2019-04-12 | 长鑫存储技术有限公司 | 一种半导体结构 |
| CN110957262A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 一种半导体结构及通孔的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113690175A (zh) | 2021-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040023297A (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| US8513086B2 (en) | Methods for etching doped oxides in the manufacture of microfeature devices | |
| TW201027626A (en) | Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures | |
| US20220301879A1 (en) | High aspect ratio bosch deep etch | |
| TW202137518A (zh) | 三維記憶體元件及其製造方法 | |
| US20120329236A1 (en) | Method of manufacturing device | |
| CN113690175B (zh) | 一种共形孔形成方法及半导体器件、电子设备 | |
| US20220359526A1 (en) | Memory device, and semiconductor structure and forming method thereof | |
| CN102412127A (zh) | “t”形金属栅电极的制作方法 | |
| TW202316571A (zh) | 具有高深寬比之微金屬線的製備方法 | |
| CN114373755A (zh) | 半导体器件、半导体结构及其形成方法 | |
| US20030077872A1 (en) | Process flow for sacrificial collar with polysilicon void | |
| CN102386089B (zh) | 制备半导体器件结构的方法 | |
| TWI736820B (zh) | 半導體元件的製造方法 | |
| US20220037459A1 (en) | Capacitor structure and method of manufacturing same, and memory | |
| US20220139926A1 (en) | Semiconductor structure and forming method thereof | |
| JPH05267251A (ja) | 半導体装置におけるコンタクトホールの形成方法 | |
| KR100386453B1 (ko) | 반도체 장치의 에지 비드 제거 방법 | |
| KR20050067478A (ko) | 반도체 소자의 제조방법 | |
| CN114256141A (zh) | 一种孔处理方法和半导体器件 | |
| KR100406602B1 (ko) | 캐패시터의 스토러지 노드 전극 형성 방법 | |
| KR19980014482A (ko) | 반도체 장치의 커패시터 제조방법 | |
| CN115332069A (zh) | 多晶硅干法刻蚀的方法及半导体结构的制备方法 | |
| KR100315416B1 (ko) | 트랜치 캐패시터의 칼라 산화막 형성 방법 | |
| KR20070054933A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |