CN113675188B - 降低衬偏效应的多晶电阻匹配方法及电路 - Google Patents

降低衬偏效应的多晶电阻匹配方法及电路 Download PDF

Info

Publication number
CN113675188B
CN113675188B CN202110928653.6A CN202110928653A CN113675188B CN 113675188 B CN113675188 B CN 113675188B CN 202110928653 A CN202110928653 A CN 202110928653A CN 113675188 B CN113675188 B CN 113675188B
Authority
CN
China
Prior art keywords
resistor
resistance
unit
segment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110928653.6A
Other languages
English (en)
Other versions
CN113675188A (zh
Inventor
张明
焦炜杰
杨金权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Runic Technology Co ltd
Original Assignee
Jiangsu Runic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Runic Technology Co ltd filed Critical Jiangsu Runic Technology Co ltd
Priority to CN202110928653.6A priority Critical patent/CN113675188B/zh
Publication of CN113675188A publication Critical patent/CN113675188A/zh
Application granted granted Critical
Publication of CN113675188B publication Critical patent/CN113675188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only

Abstract

本发明涉及一种多晶电阻匹配方法及电路，尤其是一种降低衬偏效应的多晶电阻匹配方法及电路。对于待匹配的第一电阻单元与第二电阻单元，将第一电阻单元划分A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位，将第二电阻单元采用与第一电阻单元相同的设置方式，从而能有效降低衬偏效应，提高多晶电阻匹配的精度，适应范围广，安全可靠。

Description

降低衬偏效应的多晶电阻匹配方法及电路
技术领域
本发明涉及一种多晶电阻匹配方法及电路，尤其是一种降低衬偏效应的多晶电阻匹配方法及电路。
背景技术
集成电路制造工艺中，电阻包括电阻体、设置于电阻体上的电阻体连接端、衬底以及设置于衬底上的衬底连接端，其中，电阻体连接端是使用接触孔连接。电阻体一般可以是多晶电阻、注入电阻(P注入和N注入)或阱电阻(P阱，N阱)。对于衬底，可以是整个晶圆(wafer)的衬底(substrate)，也可以是N阱或者P阱。
电阻体采用多晶电阻时，多晶电阻中有载流子，所以在受到电场影响时，会改变电阻体中载流子的分布，电阻值会有微小变化，电场越强阻值变化越明显。
在通常应用中，衬底会始终接同一个电位，在工作时，电阻体流过电流，会在电阻体上产生电压差，并且电压从电阻体连接正端到电阻体连接负端呈近似线性下降，这就导致电阻体的不同位置与衬底之间的电压差是不同的。因此，会导致电阻体不同位置的阻值变的不同，电阻的电阻体连接正端与电阻体连接负端间电阻相差最大，特别是在衬底与电阻体间压差较大时，阻值差距更大。
对于上述几种类型的电阻体中，电阻体采用多晶电阻时，衬底电压影响最小，但是对于一些要求严格匹配的电路设计，这种影响也是不可接受的。如图3所示，为双端输入双端输出固定增益的运算放大器，电阻R3与电阻 R1之间的电阻比必须和电阻R4与电阻R2相对应的电阻比严格相等，否则会引起增益的误差。为了保证两组电阻成比例，通常的做法是：
当运算放大器工作时，输出端OUT1与输出端OUT2间的电压差在5V范围变化时，上述电阻比的匹配精度可以控制在千分之1以内，但输出端OUT1 与输出端OUT2间的电压差达到±40V时，当上述电阻比的误差会达到千分之 5以上时，会使得运算放大器的设计指标严重恶化。
综上，在高精度运算放大器等领域，如何实现电阻间的匹配是目前需要解决的难题。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种降低衬偏效应的多晶电阻匹配方法及电路，其能有效降低衬偏效应，提高多晶电阻匹配的精度，适应范围广，安全可靠。
按照本发明提供的技术方案，所述降低衬偏效应的多晶电阻匹配方法，包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元，第一电阻单元内包括n个依次串接的电阻体，第二电阻单元均包括m个依次串接的电阻体，其中，n≥1，m≥1，第一电阻单元内的电阻体、第二电阻单元内的电阻体均为多晶电阻；
在匹配时，第一电阻单元所承受的最大电压为V1，第二电阻单元所承受的最大电压为V2，且第一电阻单元以及第二电阻单元所能接受的衬偏电压为 V3，其中，V1：V2＝n：m；
对于第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压 V3，第一电阻单元包括A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；沿n个电阻体串接的串接方向上，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位；
对于第二电阻单元，根据所承受的最大电压V2以及所能接受的衬偏电压 V3，第二电阻单元包括B个依次连接的第二电阻分段单元，m个依次串接的电阻体均匀分布于所述B个第二电阻分段单元内，每个第二电阻分段单元内所有的电阻体均位于所在第二电阻分段单元内的同一第二电阻分段衬底上；沿m个电阻体串接的串接方向上，将B个第二电阻分段单元内第二电阻分段衬底的电位设置方式，与将A个第一电阻分段单元内第一电阻分段衬底的电位设置方式相一致。
对于第一电阻单元，当所承受的最大电压V1以及所能接受的衬偏电压 V3时，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位时，则有
Figure BDA0003210181180000021
当将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的最大电位时，则有
Figure BDA0003210181180000022
其中，N为正整数，
Figure BDA0003210181180000023
为取整运算。
对于第二电阻单元，当所承受的最大电压V2以及所能接受的衬偏电压 V3时，将B个第二电阻分段单元内第二电阻分段衬底的电位设置为所在第二电阻分段单元相对应的中间电位时，则有
Figure BDA0003210181180000031
当将B个第二电阻分段单元内第二电阻分段衬底的电位设置为所在第二电阻分段单元相对应的最大电位时，则有
Figure BDA0003210181180000032
其中，N为正整数，
Figure BDA0003210181180000033
为取整运算。
在任一第一电阻分段单元内，n/A个电阻体依次均匀排布于第一电阻分段衬底上，电阻体通过第一电阻分段衬底内的电阻体隔离区与所述第一电阻分段衬底隔离；
在任一电阻体的一端设置电阻体第一连接电极，在所述电阻体的另一端设置电阻体第二连接电极；电阻体间依次串接时，一电阻体的电阻体第一连接电极与另一电阻体的电阻体第二连接电极电连接。
还包括与第一电阻单元适配的第一电阻单元电压传输电路；对第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压V3，通过第一电阻单元电压传输电路将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位。
所述的第一电阻单元电压传输电路包括电压跟随器。
所述电阻体隔离区包括场氧隔离区或STI隔离区。
一种降低衬偏效应的多晶电阻匹配电路，包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元，第一电阻单元内包括n个依次串接的电阻体，第二电阻单元均包括m个依次串接的电阻体，其中，n≥1，m≥1，第一电阻单元内的电阻体、第二电阻单元内的电阻体均为多晶电阻；
在匹配时，第一电阻单元所承受的最大电压为V1，第二电阻单元所承受的最大电压为V2，且第一电阻单元以及第二电阻单元所能接受的衬偏电压为 V3，其中，V1：V2＝n：m；
对于第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压 V3，第一电阻单元包括A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；沿n个电阻体串接的串接方向上，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位；
对于第二电阻单元，根据所承受的最大电压V2以及所能接受的衬偏电压 V3，第二电阻单元包括B个依次连接的第二电阻分段单元，m个依次串接的电阻体均匀分布于所述B个第二电阻分段单元内，每个第二电阻分段单元内所有的电阻体均位于所在第二电阻分段单元内的同一第二电阻分段衬底上；沿m个电阻体串接的串接方向上，将B个第二电阻分段单元内第二电阻分段衬底的电位设置方式，与将A个第一电阻分段单元内第一电阻分段衬底的电位设置方式相一致。
在任一第一电阻分段单元内，n/A个电阻体依次均匀排布于第一电阻分段衬底上，电阻体通过第一电阻分段衬底内的电阻体隔离区与所述第一电阻分段衬底隔离；
在任一电阻体的一端设置电阻体第一连接电极，在所述电阻体的另一端设置电阻体第二连接电极；电阻体间依次串接时，一电阻体的电阻体第一连接电极与另一电阻体的电阻体第二连接电极电连接。
还包括与第一电阻单元适配的第一电阻单元电压传输电路；对第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压V3，通过第一电阻单元电压传输电路将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位。
本发明的优点：对于待匹配的第一电阻单元与第二电阻单元，将第一电阻单元划分A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位，将第二电阻单元采用与第一电阻单元相同的设置方式，从而能有效降低衬偏效应，提高多晶电阻匹配的精度，适应范围广，安全可靠。
附图说明
图1为现有基准电阻的示意图。
图2为现有基准电阻的剖视图。
图3为现有双端输入双端输出固定增益的运算放大器的原理图。
图4为本发明第一电阻单元的示意图。
附图标记说明：1-衬底、2-电阻体、3-电阻体第一连接电极、4-电阻体电极接触孔、5-电阻体第二连接电极、6-衬底第一连接电极、7-衬底第二连接电极、8-衬底电极接触孔、9-电阻体隔离区、10-第一电阻单元第一衬底连接电极、11-第一电阻单元第一电阻连接电极、12-第一电阻分段单元体、13-第一电阻分段衬底体、14-第一电阻单元电阻体。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能有效降低衬偏效应，提高多晶电阻匹配的精度，本发明包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元，第一电阻单元内包括n个依次串接的电阻体，第二电阻单元均包括m个依次串接的电阻体，其中，n≥1，m≥1，第一电阻单元内的电阻体、第二电阻单元内的电阻体均为多晶电阻；
在匹配时，第一电阻单元所承受的最大电压为V1，第二电阻单元所承受的最大电压为V2，且第一电阻单元以及第二电阻单元所能接受的衬偏电压为 V3，其中，V1：V2＝n：m；
对于第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压 V3，第一电阻单元包括A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；沿n个电阻体串接的串接方向上，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位；
对于第二电阻单元，根据所承受的最大电压V2以及所能接受的衬偏电压 V3，第二电阻单元包括B个依次连接的第二电阻分段单元，m个依次串接的电阻体均匀分布于所述B个第二电阻分段单元内，每个第二电阻分段单元内所有的电阻体均位于所在第二电阻分段单元内的同一第二电阻分段衬底上；沿m个电阻体串接的串接方向上，将B个第二电阻分段单元内第二电阻分段衬底的电位设置方式，与将A个第一电阻分段单元内第一电阻分段衬底的电位设置方式相一致。
具体地，进行电阻匹配时，一般至少包括一第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元；电阻的匹配，具体是指第一电阻单元、第二电阻单元一般具有相同的阻值，或要求第一电阻单元与第二电阻单元的电阻比精确满足设定的比值，具体电阻匹配的要求为本技术领域人员所熟知，此处不再赘述。
本发明实施例中，第一电阻单元内包括n个依次串接的电阻体，第二电阻单元包括m个依次串接的电阻体，n≥1，m≥1；当电第一电阻单元内的电阻体以及第二电阻单元内的电阻体均采用多晶电阻时，利用n个依次串接的电阻体能得到第一电阻单元相应的电阻值，同理，利用m个依次串接的电阻体能得到第二电阻单元相应的电阻值。一般地，第一电阻单元、第二电阻单元内采用相同的电阻体，通过一电阻体能得到相应的电阻值，第一电阻单元内电阻体的个数n、第二电阻单元内电阻体的个数m具体与每个电阻体所对应的电阻值以及第一电阻单元、第二电阻单元相对应的阻值相关，即n、m的大小可以根据实际匹配需要确定，具体为本技术领域人员所熟知，此处不再赘述。当采用n个电阻体配合形成第一电阻单元且采用m个电阻体配合形成第二电阻单元时，能够增大电阻的面积，提高匹配的精度。
本发明实施例中，对第一电阻单元与第二电阻单元匹配时，一般根据使用场合等情况，需要先确定第一电阻单元所承受的最大电压为V1、第二电阻单元所承受的最大电压为V2以及第一电阻单元以及第二电阻单元所能接受的衬偏电压为V3，具体确定第一电阻单元所承受的最大电压为V1、第二电阻单元所承受的最大电压为V2以及第一电阻单元以及第二电阻单元所能接受的衬偏电压为V3的过程均为本技术领域人员所熟知，此处不再赘述。具体实施时，V1：V2＝n：m，即第一电阻单元所承受的最大电压V1、第二电阻单元所承受的最大电压V1与第一电阻单元相应的阻值、第二电阻单元相应的阻值正相关。
对于第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压 V3，可确定第一电阻单元内包括A个依次连接的第一电阻分段单元，通过A 个依次连接的第一电阻分段单元能形成第一电阻单元。具体地，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，即每个第一电阻分段单元内包含n/A个依次串接的电阻体，且每个第一电阻分段单元内仅包含一个第一电阻单元分段衬底，从而每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上。
由电阻的分压特性可知，当利用A个第一电阻分段单元形成第一电阻单元时，第一电阻单元所承受的最大电压V1分别由A个第一电阻分段单元承担，每个第一电阻分段单元所承担的电压差相同，即每个第一电阻分段单元所分担的电压差值为V1/A，但每个第一电阻分段单元内串接电阻体的电位值不同，如沿n个电阻体串接的串接方向上，第一个第一电阻分段单元内串接后电阻体的电位值为0～V1/A，第二个第一电阻分段单元内串接后电阻体的电位值为V1/A～2*V1/A，其余的依次类推，具体为本技术领域人员所熟知，此处不再赘述。
本技术领域人员周知，对于多晶电阻，当电阻体与所述电阻体所在衬底的压差越大，则衬偏影响越大。本发明实施例中，沿n个电阻体串接的串接方向上，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位。当将A个第一电阻分段单元内第一电阻分段衬底的电位设置为第一电阻分段单元相对应的中间电位时，即平均电压差为0，整个第一电阻单元的平均衬偏效应即可忽略。当将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的最大电位时，此时，平均电压差不为0，但第一电阻分段单元之间的平均电压差相等，且均小于所能接收的衬偏电压 V3，即此时整个第一电阻单元的衬偏影响处于可接受的范围内，所述平均电压差的具体计算确定过程与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。
同理，参考第一电阻单元的情况，对于第二电阻单元，根据所承受的最大电压V2以及所能接受的衬偏电压V3，第二电阻单元包括B个依次连接的第二电阻分段单元，m个依次串接的电阻体均匀分布于所述B个第二电阻分段单元内，每个第二电阻分段单元内所有的电阻体均位于所在第二电阻分段单元内的同一第二电阻分段衬底上。具体实施时，沿m个电阻体串接的串接方向上，将B个第二电阻分段单元内第二电阻分段衬底的电位设置方式，与将A个第一电阻分段单元内第一电阻分段衬底的电位设置方式相一致，即当 A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位时，则B个第二电阻分段单元内第二电阻分段衬底的电位也设置为所在第二电阻分段单元相对应的中间电位；而A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的最大电位时，则B个第二电阻分段单元内第二电阻分段衬底的电位也设置为所在第二电阻分段单元相对应的最大电位。
本发明实施例中，将第一电阻单元、第二电阻单元采用相同方式降低衬偏效应时，则能保证第一电阻单元与第二电阻单元匹配的精度，适应范围广，安全可靠。
进一步地，对于第一电阻单元，当所承受的最大电压V1以及所能接受的衬偏电压V3时，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位时，则有
Figure BDA0003210181180000071
当将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的最大电位时，则有
Figure BDA0003210181180000081
其中，N为正整数，
Figure BDA0003210181180000082
为取整运算。
本发明实施例中，根据第一电阻分段单元内第一电阻分段衬底的电位设置不同，第一电阻单元内第一电阻分段单元的具体数量确定方式不同。下面通过具体实施，对确定第一电阻内第一电阻分段单元数量A的具体过程过程进行举例说明。
对第一电阻单元，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位时：当所承受的最大电压V1 为15V，所能接受的衬偏电压V3为2.5v(即当衬偏电压不大于2.5V时，具体的衬偏效应影响几乎不计)。具体地，当将第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位时，则有A＝15/(2.5*2)＝3，即将第一电阻单元分为三个第一电阻分段单元，三个第一电阻分段单元所分担的电压范围分为0-5V，5～10V以及10～15V，三个第一电阻分段单元的中间电位分别为2.5V、7.5V以及12.5V，每个第一电阻分段单元内电阻体与第一电阻分段衬底间的最大差值为2.5V(即不大于所能接受的衬偏电压V3)，即能消除衬偏效应，能提高第一电阻单元与第二电阻单元的匹配精度。
当第一电阻单元所承受的最大电压V1为16V，所能接受的衬偏电压V3 仍是2.5v时，则
Figure BDA0003210181180000083
即A＝4，从而，四个第一电阻分段单元承受的电压范围分别为0-4V、4-8V、8-12V以及12-16V，则四个第一电阻分段单元的中间电位分别为2V、6V、10V、14V，每个第一电阻分段单元内电阻体与第一电阻分段衬底间的最大差值为2V，2V<2.5V，即满足所能接收衬偏电压的范围，能消除衬偏效应的影响。
当将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的最大电位时：当所承受的最大电压V1为15V，所能接受的衬偏电压V3为5V时，则A＝15/5＝3，则三个第一电阻分段单元所承受的电压范围分别为0-5V、5-10V以及10-15V，三个第一电阻分段单元衬底的电位分别为5V、10V以及15V。因此，每个第一电阻分段单元内，电阻体与第一电阻分段单元衬底的平均衬偏电压差为2.5V，但由于每个第一电阻分段单元之间的平均衬偏电压相等，且小于所能接受的衬偏电压V3，因此，能降低衬偏效应影响，能确保第一电阻单元与第二电阻单元之间的匹配精度。
进一步地，对于第二电阻单元，当所承受的最大电压V2以及所能接受的衬偏电压V3时，将B个第二电阻分段单元内第二电阻分段衬底的电位设置为所在第二电阻分段单元相对应的中间电位时，则有
Figure BDA0003210181180000091
当将B个第二电阻分段单元内第二电阻分段衬底的电位设置为所在第二电阻分段单元相对应的最大电位时，则有
Figure BDA0003210181180000092
其中，N为正整数，
Figure BDA0003210181180000093
为取整运算。
本发明实施例中，第二电阻单元的具体情况可以参考上述第一电阻单元的说明，具体为本技术领域人员所熟知，此处不再赘述。
进一步地，在任一第一电阻分段单元内，n/A个电阻体依次均匀排布于第一电阻分段衬底上，电阻体通过第一电阻分段衬底内的电阻体隔离区与所述第一电阻分段衬底隔离；
在任一电阻体的一端设置电阻体第一连接电极，在所述电阻体的另一端设置电阻体第二连接电极；电阻体间依次串接时，一电阻体的电阻体第一连接电极与另一电阻体的电阻体第二连接电极电连接。
如图1和图2所示，为现有电阻体采用多晶电阻形成基准电阻的一种具体实施示意图，其中，对所述基准电阻，所述基准电阻体2支撑于所述基准衬底1内的电阻体隔离区9上，基准电阻体2通过电阻体隔离区9与基准衬底1隔离；在所述基准电阻体2的一端设置电阻体第一连接电极3，在所述基准电阻体2的另一端设置电阻体第二连接电极5；
在基准衬底1上设置衬底第一连接电极6以及衬底第二连接电极7，衬底第一连接电极6邻近电阻体第一连接电极3且位于所述电阻体第一连接电极3 的外侧，衬底第二连接电极7邻近电阻体第二连接电极5且位于所述电阻体第二连接电极5的外侧。
本发明实施例中，基准衬底1可以为晶圆、N阱或P阱，具体可以根据需要选择，此处不再赘述。在基准衬底1上制备电阻体隔离区9，基准电阻体 2为多晶电阻，且基准电阻体2支撑于电阻体隔离区9上，基准电阻体2的长度、宽度小于电阻体隔离区9，从而通过电阻体隔离区9能实现基准电阻体2 与基准衬底1的隔离。电阻体隔离区9可以为场氧化隔离区或STI(shallow trench isolation)隔离区，场氧化隔离区一般可以通过制备在基准衬底1上的场氧化层制备得到，STI隔离区可以额可以采用现有常用的技术手段制备得到，具体为本技术领域人员所熟知，此处不再赘述。在基准电阻体2的一端设置电阻体第一连接电极3、在基准电阻体2的另一端设置电阻体第二连接电极5，其中，电阻体第一连接电极3、电阻体第二连接电极5均通过电阻体电极接触孔4等工艺方式与基准电阻体2欧姆接触，具体与现有相一致，此处不再赘述。
在基准衬底1上设置衬底第一连接电极6以及衬底第二连接电极7，衬底第一连接电极6、衬底第二连接电极7均通过衬底电极接触孔8等工艺与基准衬底1适配欧姆接触，衬底第一连接电极6、衬底第二连接电极7均位于电阻体隔离区9的外侧，即衬底第一连接电极6邻近电阻体第一连接电极3且位于所述电阻体第一连接电极3的外侧，衬底第二连接电极7邻近电阻体第二连接电极5且位于所述电阻体第二连接电极5的外侧。
具体实施时，基准电阻还可以采用其他的结构形式，具体可以根据需要选择，此处不再赘述。本发明实施例中，基准电阻具体是指在在基准电阻体2 与基准衬底1呈一一对应。
由上述说明，在得到A个第一电阻分段单元后，每个第一电阻分段单元内包含的电阻体个数为n/A。与上述基准电阻不同的时，n/A个电阻体同时制备在同一第一电阻分段衬底上，n/A个电阻体在第一电阻分段衬底上的情况，具体可以参考上述基准电阻体2与基准衬底1的配合情况，具体为本技术领域人员所熟知，此处不再赘述。
具体实施时，将第一电阻单元分为A个第一电阻分段单元时，n个电阻体依次串接的形式保持不变，即在第一电阻分段衬底上的n/A个电阻体依然保持串接状态。
如图4所示，为第一电阻单元分为A个第一电阻分段单元的的具体情况示意图，图4中，t＝n/A，一般地，n/A为正整数，图4中，12为第一电阻分段单元体，即上述的第一电阻分段单元；13为第一电阻分段衬底体，即上述的第一电阻分段衬底，W1为第一个第一电阻分段衬底体13的电位值，其余类同。在第一电阻分段衬底体13上设置t个第一电阻单元电阻体14，即所述第一电阻单元电阻体14为第一电阻单元内的电阻体。在第一电阻单元电阻体 14的一端设置第一电阻单元第一电阻连接电极10，在第一电阻单元电阻体14 的另一端设置第一电阻单元第二电阻连接电极11。多个第一电阻单元电阻体 14，通过第一电阻单元第一电阻连接电极10、第一电阻单元第二电阻连接电极11相互串接，具体串接的连接配合形式与现有电阻串接相一致，具体为本技术领域人员所熟知，此处不再赘述。
当然，在具体实施时，可以采用本技术领域常用的技术手段在第一电阻分段衬底体13上同时制备t个第一电阻单元电阻体14，具体制备工艺，以及制备通过第一电阻单元第一电阻连接电极10、第一电阻单元第二电阻连接电极11串接的方式均为本技术领域人员所熟知，此处不再赘述。
对于第二电阻单元的具体情况可以参考上述图4的说明，具体为本技术领域人员所熟知，此处不再赘述。
进一步地，还包括与第一电阻单元适配的第一电阻单元电压传输电路；对第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压V3，通过第一电阻单元电压传输电路将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位。
本发明实施例中，第一电阻单元电压传输电路包括电压跟随器，第一电阻单元电压传输电压还可以采用其他形式，具体以能根据所承受的最大电压 V1以及所能接受的衬偏电压V3，将得到的A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位均可，具体为本技术领域人员所熟知，此处不再赘述。
根据上述说明可知，对于图3中的电路，能实现电阻R3与电阻R1的精准匹配，以及电阻RT4与电阻R2之间的精准匹配，确保整个高精度运算放大器的使用需求。
综上，能得到降低衬偏效应的多晶电阻匹配电路，包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元，第一电阻单元内包括n个依次串接的电阻体，第二电阻单元均包括m个依次串接的电阻体，其中，n≥1， m≥1，第一电阻单元内的电阻体、第二电阻单元内的电阻体均为多晶电阻；
在匹配时，第一电阻单元所承受的最大电压为V1，第二电阻单元所承受的最大电压为V2，且第一电阻单元以及第二电阻单元所能接受的衬偏电压为 V3，其中，V1：V2＝n：m；
对于第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压 V3，第一电阻单元包括A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；沿n个电阻体串接的串接方向上，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位；
对于第二电阻单元，根据所承受的最大电压V2以及所能接受的衬偏电压 V3，第二电阻单元包括B个依次连接的第二电阻分段单元，m个依次串接的电阻体均匀分布于所述B个第二电阻分段单元内，每个第二电阻分段单元内所有的电阻体均位于所在第二电阻分段单元内的同一第二电阻分段衬底上；沿m个电阻体串接的串接方向上，将B个第二电阻分段单元内第二电阻分段衬底的电位设置方式，与将A个第一电阻分段单元内第一电阻分段衬底的电位设置方式相一致。
本发明实施例中，第一电阻单元、第二电阻单元具体能够实现电阻匹配的具体实现过程均可以参考上述说明，此处不再赘述。

Claims (10)

1.一种降低衬偏效应的多晶电阻匹配方法，其特征是：包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元，第一电阻单元内包括n个依次串接的电阻体，第二电阻单元均包括m个依次串接的电阻体，其中，n≥1，m≥1，第一电阻单元内的电阻体、第二电阻单元内的电阻体均为多晶电阻；
在匹配时，第一电阻单元所承受的最大电压为V1，第二电阻单元所承受的最大电压为V2，且第一电阻单元以及第二电阻单元所能接受的衬偏电压为V3，其中，V1：V2＝n：m；
对于第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压V3，第一电阻单元包括A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；沿n个电阻体串接的串接方向上，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位；
对于第二电阻单元，根据所承受的最大电压V2以及所能接受的衬偏电压V3，第二电阻单元包括B个依次连接的第二电阻分段单元，m个依次串接的电阻体均匀分布于所述B个第二电阻分段单元内，每个第二电阻分段单元内所有的电阻体均位于所在第二电阻分段单元内的同一第二电阻分段衬底上；沿m个电阻体串接的串接方向上，将B个第二电阻分段单元内第二电阻分段衬底的电位设置方式，与将A个第一电阻分段单元内第一电阻分段衬底的电位设置方式相一致。
2.根据权利要求1所述的降低衬偏效应的多晶电阻匹配方法，其特征是：对于第一电阻单元，当所承受的最大电压V1以及所能接受的衬偏电压V3时，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位时，则有
Figure FDA0003210181170000011
当将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的最大电位时，则有
Figure FDA0003210181170000021
其中，N为正整数，
Figure FDA0003210181170000022
为取整运算。
3.根据权利要求1或2所述的降低衬偏效应的多晶电阻匹配方法，其特征是：对于第二电阻单元，当所承受的最大电压V2以及所能接受的衬偏电压V3时，将B个第二电阻分段单元内第二电阻分段衬底的电位设置为所在第二电阻分段单元相对应的中间电位时，则有
Figure FDA0003210181170000023
当将B个第二电阻分段单元内第二电阻分段衬底的电位设置为所在第二电阻分段单元相对应的最大电位时，则有
Figure FDA0003210181170000024
其中，N为正整数，
Figure FDA0003210181170000025
为取整运算。
4.根据权利要求1或2所述的降低衬偏效应的多晶电阻匹配方法，其特征是：在任一第一电阻分段单元内，n/A个电阻体依次均匀排布于第一电阻分段衬底上，电阻体通过第一电阻分段衬底内的电阻体隔离区与所述第一电阻分段衬底隔离；
在任一电阻体的一端设置电阻体第一连接电极，在所述电阻体的另一端设置电阻体第二连接电极；电阻体间依次串接时，一电阻体的电阻体第一连接电极与另一电阻体的电阻体第二连接电极电连接。
5.根据权利要求1或2所述的降低衬偏效应的多晶电阻匹配方法，其特征是：还包括与第一电阻单元适配的第一电阻单元电压传输电路；对第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压V3，通过第一电阻单元电压传输电路将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位。
6.根据权利要求5所述的降低衬偏效应的多晶电阻匹配方法，其特征是：所述的第一电阻单元电压传输电路包括电压跟随器。
7.根据权利要求4所述的降低衬偏效应的多晶电阻匹配方法，其特征是：所述电阻体隔离区包括场氧隔离区或STI隔离区。
8.一种降低衬偏效应的多晶电阻匹配电路，其特征是：包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元，第一电阻单元内包括n个依次串接的电阻体，第二电阻单元均包括m个依次串接的电阻体，其中，n≥1，m≥1，第一电阻单元内的电阻体、第二电阻单元内的电阻体均为多晶电阻；
在匹配时，第一电阻单元所承受的最大电压为V1，第二电阻单元所承受的最大电压为V2，且第一电阻单元以及第二电阻单元所能接受的衬偏电压为V3，其中，V1：V2＝n：m；
对于第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压V3，第一电阻单元包括A个依次连接的第一电阻分段单元，n个依次串接的电阻体均匀分布于所述A个第一电阻分段单元内，每个第一电阻分段单元内所有的电阻体均位于所在第一电阻分段单元内的同一第一电阻分段衬底上；沿n个电阻体串接的串接方向上，将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位；
对于第二电阻单元，根据所承受的最大电压V2以及所能接受的衬偏电压V3，第二电阻单元包括B个依次连接的第二电阻分段单元，m个依次串接的电阻体均匀分布于所述B个第二电阻分段单元内，每个第二电阻分段单元内所有的电阻体均位于所在第二电阻分段单元内的同一第二电阻分段衬底上；沿m个电阻体串接的串接方向上，将B个第二电阻分段单元内第二电阻分段衬底的电位设置方式，与将A个第一电阻分段单元内第一电阻分段衬底的电位设置方式相一致。
9.根据权利要求8所述的降低衬偏效应的多晶电阻匹配电路，其特征是：在任一第一电阻分段单元内，n/A个电阻体依次均匀排布于第一电阻分段衬底上，电阻体通过第一电阻分段衬底内的电阻体隔离区与所述第一电阻分段衬底隔离；
在任一电阻体的一端设置电阻体第一连接电极，在所述电阻体的另一端设置电阻体第二连接电极；电阻体间依次串接时，一电阻体的电阻体第一连接电极与另一电阻体的电阻体第二连接电极电连接。
10.根据权利要求8所述的降低衬偏效应的多晶电阻匹配电路，其特征是：还包括与第一电阻单元适配的第一电阻单元电压传输电路；对第一电阻单元，根据所承受的最大电压V1以及所能接受的衬偏电压V3，通过第一电阻单元电压传输电路将A个第一电阻分段单元内第一电阻分段衬底的电位设置为所在第一电阻分段单元相对应的中间电位或所在第一电阻分段单元相对应的最大电位。
CN202110928653.6A 2021-08-13 2021-08-13 降低衬偏效应的多晶电阻匹配方法及电路 Active CN113675188B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110928653.6A CN113675188B (zh) 2021-08-13 2021-08-13 降低衬偏效应的多晶电阻匹配方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110928653.6A CN113675188B (zh) 2021-08-13 2021-08-13 降低衬偏效应的多晶电阻匹配方法及电路

Publications (2)

Publication Number Publication Date
CN113675188A CN113675188A (zh) 2021-11-19
CN113675188B true CN113675188B (zh) 2022-12-23

Family

ID=78542647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110928653.6A Active CN113675188B (zh) 2021-08-13 2021-08-13 降低衬偏效应的多晶电阻匹配方法及电路

Country Status (1)

Country Link
CN (1) CN113675188B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074035A (ja) * 2008-09-22 2010-04-02 Renesas Technology Corp 半導体装置
JP2014099639A (ja) * 2014-01-15 2014-05-29 Renesas Electronics Corp 半導体装置
CN110336564A (zh) * 2019-07-12 2019-10-15 中国电子科技集团公司第二十四研究所 一种高线性度串联电阻网络

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031100B2 (en) * 2009-04-24 2011-10-04 Intersil Americas Inc. Fine resistance adjustment for polysilicon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074035A (ja) * 2008-09-22 2010-04-02 Renesas Technology Corp 半導体装置
JP2014099639A (ja) * 2014-01-15 2014-05-29 Renesas Electronics Corp 半導体装置
CN110336564A (zh) * 2019-07-12 2019-10-15 中国电子科技集团公司第二十四研究所 一种高线性度串联电阻网络

Also Published As

Publication number Publication date
CN113675188A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
USRE46486E1 (en) Semiconductor pressure sensor
CN107947757B (zh) 阻抗电路
US8106806B2 (en) AD converter
US20070267673A1 (en) Adjustable on-chip sub-capacitor design
US7061308B2 (en) Voltage divider for integrated circuits
CN113675188B (zh) 降低衬偏效应的多晶电阻匹配方法及电路
EP1573915B1 (de) Schaltungsanordnung zur berbr ckung hoher spannungen m it einem schaltsignal
CN110400791B (zh) 一种多晶硅电阻
CN215601280U (zh) 能消除衬底电压影响的多晶电阻匹配电路
DE102005051742A1 (de) Analogschalter mit minimiertem externen Leckstromfluss und den Analogschalter aufweisendes SC-Filter
US20080042241A1 (en) Voltage-controlled semiconductor structure, resistor, and manufacturing processes thereof
CN113672018B (zh) 能消除衬底电压影响的多晶电阻匹配方法及电路
US4173734A (en) Voltage dividing integrated circuit device
JPS6356707B2 (zh)
US10608014B2 (en) Battery management chip circuit on the base of silicon on insulator (SOI) process
CN115574989A (zh) 一种硅压阻式压力传感器的温度补偿电路
DE10062637B4 (de) Differenzdrucksensor
US11121206B2 (en) Integrated circuit resistor with passive breakdown protection circuit
EP4216441A1 (en) Multi-purpose compensation circuits for high-speed receivers
CN216904829U (zh) Tω级100v仪表放大器
US20170154949A1 (en) Diffused resistor
JP2010027842A (ja) 半導体装置および光電変換システム
DE10224615A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
JPS58121831A (ja) 集積回路装置
DE102016109971B3 (de) Spinning-current-verfahren für magfet-sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant