CN110336564A - 一种高线性度串联电阻网络 - Google Patents
一种高线性度串联电阻网络 Download PDFInfo
- Publication number
- CN110336564A CN110336564A CN201910638081.0A CN201910638081A CN110336564A CN 110336564 A CN110336564 A CN 110336564A CN 201910638081 A CN201910638081 A CN 201910638081A CN 110336564 A CN110336564 A CN 110336564A
- Authority
- CN
- China
- Prior art keywords
- resistance
- series
- network
- resistor
- series resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000009966 trimming Methods 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 25
- 238000012545 processing Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0609—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种高线性度串联电阻网络，由至少两个单元串联电阻网络串联而成，单元串联电阻网络包括主串联电阻网络、低阻串联电阻网络和高阻串联电阻网络，低阻串联电阻网络和高阻串联电阻网络均与主串联电阻网络并联，主串联电阻网络由2n个主串联电阻串联而成，低阻串联电阻网络由2n‑2个低阻电阻串联而成，所述高阻串联电阻网络由2n‑4个高阻电阻模块串联而成，其中，n为大于等于4的自然数。本发明通过将整个串联电阻网络进行分段，利用电阻分段微调进行斜率精确补偿，以抵消主串联电阻在加工中的偏差以及由于衬底压差导致的电阻变化，提高了串联电阻网络结构DAC在全输出范围的线性度并最大降低温漂，满足目前高精度电压输出型DAC对于线性度的要求。
Description
技术领域
本发明属于数模转换器单片集成电路设计技术领域，特别是一种高线性度串联电阻网络。
背景技术
在数模转换器单片集成电路设计中，电流舵、R-2R(单位电阻-2倍单位电阻)电阻网络、高线性度串联电阻网络是目前常用的电压型DAC(数字模拟转换器)中的关键结构。其中，电流舵技术存在功耗和温漂大，不利于精密控制的缺点。R-2R电阻网络技术存在线性度随温度变化大，无法保证单调性的缺点。串联电阻网络虽然具有结构简单、容易加工、低功耗等优势。然而，由于半导体工艺的特点，无论是扩散电阻还是多晶电阻，均存在着一定的电压系数，同时伴随着工艺加工的偏差，常规的电阻网络设计无法达到较高转换精度要求，在12位以上DAC中均要求工艺提供低电压系数的线性电阻和激光修调加工手段，限制了串联电阻网络在高精度DAC中的应用。
发明内容
基于半导体工艺加工的电阻性能与高精度DAC要求之间的矛盾，本发明实施例提供一种高线性度串联电阻网络，以至少解决现有DAC设计中串联电阻网络线性度差、需要特种电阻加工工艺的技术问题。
本发明实施例提供一种高线性度串联电阻网络，由至少两个单元串联电阻网络串联而成，所述单元串联电阻网络包括主串联电阻网络、低阻串联电阻网络和高阻串联电阻网络，所述低阻串联电阻网络和高阻串联电阻网络均与主串联电阻网络并联，所述主串联电阻网络由2n个主串联电阻串联而成，所述低阻串联电阻网络由2n-2个低阻电阻串联而成，所述高阻串联电阻网络由2n-4个高阻电阻模块串联而成，其中，n为大于等于4的自然数。
进一步，所述高阻电阻模块由固定电阻RCC、电压系数补偿电阻RCVn和若干个修调电阻RCΔ串联而成；其中，
所述固定电阻RCC用于减小高阻串联电阻网络的并联效果；
所述电压系数补偿电阻RCVn用于补偿主串联电阻的电压系数，并根据每个高阻电阻模块的工作电压与衬底电压之差确定其阻值，以保证低阻串联电阻网络中低阻电阻的阻值之和恒定；
所述修调电阻RCΔ通过可修调铝线或低阻开关短路，并通过实测进行阻值调整。
进一步，所述低阻电阻的阻值RB＝Rin/128，所述高阻电阻模块的阻值RC＝(50～200)×Rin/128，其中Rin表示输入阻抗。
进一步，所述n等于4。
本发明实施例提供的一种高线性度串联电阻网络，为数模转换提供高线性度加权电压，其通过将整个串联电阻网络进行分段，具体分成了至少两个单元串联电阻网络，利用电阻分段微调进行斜率精确补偿，以抵消主串联电阻在加工中的偏差以及由于衬底压差导致的电阻变化。该高线性度串联电阻网络有利于提高串联电阻网络结构DAC在全输出范围的线性度并最大降低温漂，满足目前高精度电压输出型DAC对于线性度的要求，降低高线性度串联电阻网络对半导体工艺的要求。
与现有技术相比，本发明实施例提供的高线性度串联电阻网络能实际解决现有DAC设计中串联电阻网络线性度差、需要特种电阻加工工艺的技术问题，避免了电流舵DAC技术功耗和温漂大的缺点，还避免了R-2R电阻网络无法保证单调性的缺点。本发明实施例提供的高线性度串联电阻网络容易在常用的CMOS(互补金属氧化物半导体)工艺中实现，降低数模转换器的制造成本，提高数模转换器2-3位线性度。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明实施例一种高线性度串联电阻网络的原理结构示意图；
图2是本发明实施例一种高线性度串联电阻网络中高阻电阻的原理结构示意图。
图中：1、主串联电阻网络；2、低阻串联电阻网络；3、高阻串联电阻网络；4、主串联电阻；5、低阻电阻；6、高阻电阻模块；7、单元串联电阻网络。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
如图1所示，本发明实施例提供一种高线性度串联电阻网络，由至少两个单元串联电阻网络7串联而成，所述单元串联电阻网络7包括主串联电阻网络1、低阻串联电阻网络2和高阻串联电阻网络3，所述低阻串联电阻网络2和高阻串联电阻网络3均与主串联电阻网络1并联，所述主串联电阻网络1由2n个主串联电阻4串联而成，所述低阻串联电阻网络2由2n-2个低阻电阻5串联而成，所述高阻串联电阻网络3由2n-4个高阻电阻模块6串联而成，其中，n为大于等于4的自然数。
图1中仅示出了一个完整的单元串联电阻网络7，对于与该单元串联电阻网络7串联的单元串联电阻网络7，采用了省略画法。
本发明实施例中，主串联电阻网络1按照半导体工艺和版图面积要求设计最优匹配宽长比例，设计2n个主串联电阻4。对于某一个单元串联电阻网络7，将2n个主串联电阻4用2n-2个低阻电阻5和2n-4个高阻电阻模块6进行分层并联，通过低阻串联电阻网络2补偿主串联电阻4的随机工艺偏差，通过高阻串联电阻网络3修调后，补偿主串联电阻4的电压系数和工艺加工梯度误差。
本发明实施例提供的一种高线性度串联电阻网络，数模转换提供高线性度加权电压，其通过将整个串联电阻网络进行分段，具体分成了至少两个单元串联电阻网络7，利用电阻分段微调进行斜率精确补偿，以抵消串联电阻4在加工中的偏差以及由于衬底压差导致的电阻4变化。该高线性度串联电阻网络有利于提高串联电阻网络结构DAC在全输出范围的线性度并最大降低温漂，满足目前高精度电压输出型DAC对于线性度的要求，降低高线性度串联电阻网络对半导体工艺的要求。
与现有技术相比，本发明实施例提供的高线性度串联电阻网络能实际解决现有DAC设计中串联电阻网络线性度差、需要特种电阻工艺的技术问题，避免了电流舵DAC技术功耗和温漂大的缺点，还避免了R-2R电阻网络无法保证单调性的缺点。本发明实施例提供的高线性度串联电阻网络容易在常用的CMOS工艺中实现，降低数模转换器的制造成本，提高数模转换器2-3位线性度。
在具体实施过程中，其中一个单元串联电阻网络7中低阻串联电阻网络2包括的低阻电阻5的个数2n-2可以与另一个单元串联电阻网络7中低阻串联电阻网络2包括的低阻电阻5的个数2n-2不相同，也就是n的取值可以不相同；其中一个单元串联电阻网络7中高阻串联电阻网络3包括的高阻电阻模块6的个数2n-4可以与另一个单元串联电阻网络7中高阻串联电阻网络3包括的高阻电阻模块6的个数2n-4不相同，也就是n的取值可以不相同。当低阻电阻5的个数2n-2和高阻电阻模块6的个数2n-4中n的取值都为4时，对于某一个单元串联电阻网络7，16个主串联电阻与4个低阻电阻5并联，4个低阻电阻5与1个高阻电阻模块6并联。
在具体的实施过程中，根据工艺提供的匹配系数因子和版图面积要求，主串联电阻网络1中的电阻4可以采用300～2kΩ/□的多晶电阻；根据基准输出能力的要求，低阻电阻5可以采用10～100Ω/□的多晶电阻；高阻电阻模块6可以采用300～2kΩ/□的多晶电阻，其中，□可以用sqr表示。前述主串联电阻4、低阻电阻5和高阻电阻模块6的个数可以分别是512个、128个和32个。
如图2所示，所述高阻电阻模块6由固定电阻RCC、电压系数补偿电阻RCVn和若干个修调电阻RCΔ串联而成；其中，
所述固定电阻RCC用于减小高阻串联电阻网络3的并联效果；
所述电压系数补偿电阻RCVn用于通过其固定偏移补偿主串联电阻4的电压系数，并根据每个高阻电阻模块6的工作电压与衬底电压之差确定其阻值，以保证低阻串联电阻网络2中低阻电阻5的阻值之和恒定；
所述修调电阻RCΔ通过可修调铝线或低阻开关短路，并通过实测进行阻值调整，达到修调工艺加工梯度误差的目的。
本发明实施例中，高阻电阻模块6的电阻RC＝RCC+RCVn+n1×RCΔ，电压系数补偿电阻RCVn＝n2×VΔ×αRV，其中VΔ表示不同电阻工作电压变化量，αRV表示电阻的电压系数。修调电阻的数量根据实际需要而定，以16位精度计算，工艺误差补偿电阻由n2个修调电阻RCΔ串联组成，RCΔ≈n2/4×1000×RB-RCC。
作为具体实施例，所述低阻电阻5的阻值RB＝Rin/128，所述高阻电阻模块6的阻值RC＝(50～200)×Rin/128，其中Rin表示输入阻抗。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (4)
1.一种高线性度串联电阻网络，其特征在于，由至少两个单元串联电阻网络串联而成，所述单元串联电阻网络包括主串联电阻网络、低阻串联电阻网络和高阻串联电阻网络，所述低阻串联电阻网络和高阻串联电阻网络均与主串联电阻网络并联，所述主串联电阻网络由2n个主串联电阻串联而成，所述低阻串联电阻网络由2n-2个低阻电阻串联而成，所述高阻串联电阻网络由2n-4个高阻电阻模块串联而成，其中，n为大于等于4的自然数。
2.如权利要求1所述的高线性度串联电阻网络，其特征在于，所述高阻电阻模块由固定电阻RCC、电压系数补偿电阻RCVn和若干个修调电阻RCΔ串联而成；其中，
所述固定电阻RCC用于减小高阻串联电阻网络的并联效果；
所述电压系数补偿电阻RCVn用于补偿主串联电阻的电压系数，并根据每个高阻电阻模块的工作电压与衬底电压之差确定其阻值，以保证低阻串联电阻网络中低阻电阻的阻值之和恒定；
所述修调电阻RCΔ通过可修调铝线或低阻开关短路，并通过实测进行阻值调整。
3.如权利要求1所述的高线性度串联电阻网络，其特征在于，所述低阻电阻的阻值RB＝Rin/128，所述高阻电阻模块的阻值RC＝(50～200)×Rin/128，其中Rin表示输入阻抗。
4.如权利要求1所述的高线性度串联电阻网络，其特征在于，所述n等于4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910638081.0A CN110336564B (zh) | 2019-07-12 | 2019-07-12 | 一种高线性度串联电阻网络 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910638081.0A CN110336564B (zh) | 2019-07-12 | 2019-07-12 | 一种高线性度串联电阻网络 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110336564A true CN110336564A (zh) | 2019-10-15 |
| CN110336564B CN110336564B (zh) | 2023-03-28 |
Family
ID=68145226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910638081.0A Active CN110336564B (zh) | 2019-07-12 | 2019-07-12 | 一种高线性度串联电阻网络 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110336564B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675188A (zh) * | 2021-08-13 | 2021-11-19 | 江苏润石科技有限公司 | 降低衬偏效应的多晶电阻匹配方法及电路 |
| CN116632002A (zh) * | 2023-07-24 | 2023-08-22 | 江苏兴宙微电子有限公司 | 一种电阻修调电路、设计方法及其设计装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384763B1 (en) * | 2000-05-31 | 2002-05-07 | Cygnal Integrated Products, Inc. | Segemented D/A converter with enhanced dynamic range |
| KR100789700B1 (ko) * | 2006-08-16 | 2008-01-02 | 주식회사 실리콘웍스 | 가분할 저항 셀을 구비하는 ｄａｃ |
| CN101877590A (zh) * | 2009-03-31 | 2010-11-03 | 英特赛尔美国股份有限公司 | 具有开关电流减少的未经缓冲的分段式r-dac |
| CN101924560A (zh) * | 2009-04-24 | 2010-12-22 | 英特赛尔美国股份有限公司 | 对多晶硅的精细电阻调节 |
| CN102064829A (zh) * | 2009-11-12 | 2011-05-18 | 英特赛尔美国股份有限公司 | 用于数模转换器(dac)的积分非线性(inl)和微分非线性(dnl)校正技术 |
| US20110175876A1 (en) * | 2010-01-18 | 2011-07-21 | Jonathan Chang | Digitally controlled voltage generator |
| US20120050085A1 (en) * | 2010-08-30 | 2012-03-01 | Renesas Electronics Corporation | Da converter |
-
2019
- 2019-07-12 CN CN201910638081.0A patent/CN110336564B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384763B1 (en) * | 2000-05-31 | 2002-05-07 | Cygnal Integrated Products, Inc. | Segemented D/A converter with enhanced dynamic range |
| KR100789700B1 (ko) * | 2006-08-16 | 2008-01-02 | 주식회사 실리콘웍스 | 가분할 저항 셀을 구비하는 ｄａｃ |
| CN101877590A (zh) * | 2009-03-31 | 2010-11-03 | 英特赛尔美国股份有限公司 | 具有开关电流减少的未经缓冲的分段式r-dac |
| CN101924560A (zh) * | 2009-04-24 | 2010-12-22 | 英特赛尔美国股份有限公司 | 对多晶硅的精细电阻调节 |
| CN102064829A (zh) * | 2009-11-12 | 2011-05-18 | 英特赛尔美国股份有限公司 | 用于数模转换器(dac)的积分非线性(inl)和微分非线性(dnl)校正技术 |
| CN103986471A (zh) * | 2009-11-12 | 2014-08-13 | 英特赛尔美国股份有限公司 | 用于数模转换器(dac)的积分非线性(inl)和微分非线性(dnl)校正技术 |
| US20110175876A1 (en) * | 2010-01-18 | 2011-07-21 | Jonathan Chang | Digitally controlled voltage generator |
| US20120050085A1 (en) * | 2010-08-30 | 2012-03-01 | Renesas Electronics Corporation | Da converter |
Non-Patent Citations (1)
| Title |
|---|
| 王鹏: "高精度D/A转换器设计技术研究", 《微处理机》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675188A (zh) * | 2021-08-13 | 2021-11-19 | 江苏润石科技有限公司 | 降低衬偏效应的多晶电阻匹配方法及电路 |
| CN113675188B (zh) * | 2021-08-13 | 2022-12-23 | 江苏润石科技有限公司 | 降低衬偏效应的多晶电阻匹配方法及电路 |
| CN116632002A (zh) * | 2023-07-24 | 2023-08-22 | 江苏兴宙微电子有限公司 | 一种电阻修调电路、设计方法及其设计装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110336564B (zh) | 2023-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101330291B (zh) | 高精度数模转换器电阻网络的修调方法 | |
| CN110336564B (zh) | 一种高线性度串联电阻网络 | |
| CN101222230B (zh) | 可校准电容失配和有限增益误差的流水线型模数转换器 | |
| JP5427663B2 (ja) | Ａ／ｄ変換器 | |
| CN107565969B (zh) | 电容阵列、逐次逼近型模数转换器以及电容阵列板 | |
| CN108718196B (zh) | 一种应用于音圈马达驱动芯片的运放失调自校准电路 | |
| CN103095303B (zh) | 一种电流型与电压型组合数模转换器 | |
| Tesch et al. | A low glitch 14-b 100-MHz D/A converter | |
| WO1999026345A1 (en) | R/2r ladder circuit and method for digital-to-analog converter | |
| US6118398A (en) | Digital-to-analog converter including current sources operable in a predetermined sequence and associated methods | |
| US8456342B2 (en) | Switch sequencing for code-range-specific linearity improvement in digital-to-analog converters | |
| CN102130687A (zh) | 一种数模转换器的电流源开关阵列的序列排布方法 | |
| CN112583410A (zh) | 分段式数模转换器 | |
| US8421659B2 (en) | Minimum differential non-linearity trim DAC | |
| CN101771415A (zh) | Dac变量跟踪校准 | |
| CN108880546A (zh) | 一种应用于逐次逼近模数转换器的电容校正方法 | |
| US6288661B1 (en) | A/D converter with voltage/charge scaling | |
| US5293148A (en) | High resolution resistor ladder network with reduced number of resistor elements | |
| Yenuchenko et al. | A 10-bit segmented M-string DAC | |
| CN116248122A (zh) | 一种基于虚拟仪器的数模转换器自动修调系统及修调方法 | |
| JP5623618B2 (ja) | Ａ／ｄ変換器 | |
| CN216873190U (zh) | 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器 | |
| CN106953638B (zh) | 一种比较器输入寄生电容的校正电路 | |
| Liu et al. | A monolithic 12-bit digitally calibrated D/A converter | |
| Lee | Development of Self-Calibrating A\/D Converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |