CN215601280U - 能消除衬底电压影响的多晶电阻匹配电路 - Google Patents
能消除衬底电压影响的多晶电阻匹配电路 Download PDFInfo
- Publication number
- CN215601280U CN215601280U CN202121892583.5U CN202121892583U CN215601280U CN 215601280 U CN215601280 U CN 215601280U CN 202121892583 U CN202121892583 U CN 202121892583U CN 215601280 U CN215601280 U CN 215601280U
- Authority
- CN
- China
- Prior art keywords
- resistor
- connecting electrode
- substrate
- unit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 263
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 20
- 230000003044 adaptive effect Effects 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种能消除衬底电压影响的多晶电阻匹配电路。将第一电阻单元第一电阻连接电极与第一电阻单元第一衬底连接电极设置为等电位,将第一电阻单元第二电阻连接电极与第一电阻单元第二衬底连接电极设置为等电位,以能使得第一电阻单元内串接后的电阻体与串接后的衬底间具有相同的电位变化趋势;将第二电阻单元第一电阻连接电极与第二电阻单元第一衬底连接电极设置为等电位,将第二电阻单元第二电阻连接电极与第二电阻单元第二衬底连接电极设置为等电位,以能使得第二电阻单元中串接后的电阻体与串接后的衬底间具有相同的电位变化趋势,即能有效消除衬底电压对多晶电阻匹配的影响,提高匹配的精度,适应范围广,安全可靠。
Description
技术领域
本实用新型涉及一种电阻匹配电路,尤其是一种能消除衬底电压影响的多晶电阻匹配电路。
背景技术
集成电路制造工艺中,电阻包括电阻体、设置于电阻体上的电阻体连接端、衬底以及设置于衬底上的衬底连接端,其中,电阻体连接端是使用接触孔连接。电阻体一般可以是多晶电阻、注入电阻(P注入和N注入)或阱电阻(P阱,N阱)。对于衬底,可以是整个晶圆(wafer)的衬底(substrate),也可以是N阱或者P阱。
电阻体采用多晶电阻时,多晶电阻中有载流子,所以在受到电场影响时,会改变电阻体中载流子的分布,电阻值会有微小变化,电场越强阻值变化越明显。
在通常应用中,衬底会始终接同一个电位,在工作时,电阻体流过电流,会在电阻体上产生电压差,并且电压从电阻体连接正端到电阻体连接负端呈近似线性下降,这就导致电阻体的不同位置与衬底之间的电压差是不同的。因此,会导致电阻体不同位置的阻值变的不同,电阻的电阻体连接正端与电阻体连接负端间电阻相差最大,特别是在衬底与电阻体间压差较大时,阻值差距更大。
对于上述几种类型的电阻体中,电阻体采用多晶电阻时,衬底电压影响最小,但是对于一些要求严格匹配的电路设计,这种影响也是不可接受的。如图3所示,为双端输入双端输出固定增益的运算放大器,电阻R3与电阻R1之间的电阻比必须和电阻R4与电阻R2相对应的电阻比严格相等,否则会引起增益的误差。为了保证两组电阻成比例,通常的做法是:
当运算放大器工作时,输出端OUT1与输出端OUT2间的电压差在5V范围变化时,上述电阻比的匹配精度可以控制在千分之1以内,但输出端OUT1与输出端OUT2间的电压差达到±40V时,当上述电阻比的误差会达到千分之5以上时,会使得运算放大器的设计指标严重恶化。
综上,在高精度运算放大器等领域,如何实现电阻间的匹配是目前需要解决的难题。
发明内容
本实用新型的目的是克服现有技术中存在的不足,提供一种能消除衬底电压影响的多晶电阻匹配电路,其能有效消除衬底电压对多晶电阻匹配的影响,提高匹配的精度,适应范围广,安全可靠。
按照本实用新型提供的技术方案,所述能消除衬底电压影响的多晶电阻匹配电路,包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元,第一电阻单元内包括n个基准电阻,第二电阻单元均包括m个基准电阻,n≥1,m≥1,基准电阻内的电阻体均采用多晶电阻;
第一电阻单元中,n个基准电阻依次排布,其中,n个基准电阻内的电阻体间依次串接且n个基准电阻内的衬底间依次串接;n个基准电阻内的电阻体串接后,通过第一电阻单元第一电阻连接电极以及第一电阻单元第二电阻连接电极与串接后的电阻体适配电连接;n个基准电阻内的衬底串接后,通过第一电阻单元第一衬底连接电极以及第一电阻单元第二衬底连接电极与串接后的衬底适配电连接,第一电阻单元第一衬底连接电极、第一电阻单元第一电阻连接电极分别与同一基准电阻的衬底、电阻体电连接,第一电阻单元第二衬底连接电极、第一电阻单元第二电阻连接电极分别与另一基准电阻的衬底、电阻体电连接;
第二电阻单元中,m个基准电阻依次排布,其中,m个基准电阻内的电阻体间依次串接且m个基准电阻内的衬底间依次串接;m个基准电阻内的电阻体串接后,通过第二电阻单元第一电阻连接电极以及第二电阻单元第二电阻连接电极与串接后的电阻体适配电连接;m个基准电阻内的衬底串接后,通过第二电阻单元第一衬底连接电极以及第二电阻单元第二衬底连接电极与串接后的衬底适配电连接,第二电阻单元第一衬底连接电极、第二电阻单元第一电阻连接电极分别与同一基准电阻的衬底、电阻体电连接,第二电阻单元第二衬底连接电极、第二电阻单元第二电阻连接电极分别与另一基准电阻的衬底、电阻体电连接;
将第一电阻单元第一电阻连接电极与第一电阻单元第一衬底连接电极设置为等电位,将第一电阻单元第二电阻连接电极与第一电阻单元第二衬底连接电极设置为等电位,以能使得第一电阻单元内串接后的电阻体与串接后的衬底间具有相同的电位变化趋势;
将第二电阻单元第一电阻连接电极与第二电阻单元第一衬底连接电极设置为等电位,将第二电阻单元第二电阻连接电极与第二电阻单元第二衬底连接电极设置为等电位,以能使得第二电阻单元中串接后的电阻体与串接后的衬底间具有相同的电位变化趋势,以达到第二电阻单元与第一电阻单元间的有效匹配。
对所述基准电阻,所述电阻体支撑于所述衬底内的电阻体隔离区上,电阻体通过电阻体隔离区与衬底隔离;在所述电阻体的一端设置电阻体第一连接电极,在所述电阻体的另一端设置电阻体第二连接电极;
在衬底上设置衬底第一连接电极以及衬底第二连接电极,衬底第一连接电极邻近电阻体第一连接电极且位于所述电阻体第一连接电极的外侧,衬底第二连接电极邻近电阻体第二连接电极且位于所述电阻体第二连接电极的外侧。
第一电阻单元中,n个基准电阻内的电阻体串接时,对相邻的两个基准电阻,一基准电阻内电阻体的电阻体第二连接电极通过电阻体间金属连接电极与另一基准电阻内电阻体的电阻体第二连接电极或电阻体第一连接电极电连接;
所有基准电阻内的电阻体依次串接后,第一电阻单元第一电阻连接电极与串接后电阻体内首部的基准电阻的电阻体第一连接电极或电阻体第二连接电极电连接,第一电阻单元第二电阻连接电极与串接后电阻体内尾部的部基准电阻的电阻体第一连接电极或电阻体第二连接电极电连接;
n个基准电阻内的衬底串接时,对相邻的两个基准电阻,一基准电阻内衬底的衬底第一连接电极通过衬底间金属连接电极与另一基准电阻内衬底的衬底第一连接电极或衬底第二连接电极电连接;
所有基准电阻内的衬底依次串接后,第一电阻单元第一衬底连接电极与串接后衬底内首部的基准电阻的衬底第一连接电极或衬底第二连接电极电连接,第一电阻单元第二衬底连接电极与串接后衬底内尾部的基准电阻的衬底第一连接电极或衬底第二连接电极电连接。
还包括第一电压传输电路以及第二电压传输电路,其中,
所述第一电压传输电路与第一电阻单元第一电阻连接电极以及第一电阻单元第一衬底连接电极适配连接,通过第一电压传输电路能将第一电阻单元第一电阻连接电极与第一电阻单元第一衬底连接电极设置为等电位;
第二电压传输电路与第一电阻单元第二电阻连接电极以及第一电阻单元第二衬底连接电极适配连接,通过第二电压传输电路能将第一电阻单元第二电阻连接电极与第一电阻单元第二衬底连接电极设置为等电位。
所述第一电压传输电路、第二电压传输电路包括电压跟随器。
所述电阻体隔离区包括场氧隔离区或STI隔离区。
本实用新型的优点:将第一电阻单元第一电阻连接电极与第一电阻单元第一衬底连接电极设置为等电位,将第一电阻单元第二电阻连接电极与第一电阻单元第二衬底连接电极设置为等电位,以能使得第一电阻单元内串接后的电阻体与串接后的衬底间具有相同的电位变化趋势;将第二电阻单元第一电阻连接电极与第二电阻单元第一衬底连接电极设置为等电位,将第二电阻单元第二电阻连接电极与第二电阻单元第二衬底连接电极设置为等电位,以能使得第二电阻单元中串接后的电阻体与串接后的衬底间具有相同的电位变化趋势,以达到第二电阻单元与第一电阻单元间的有效匹配,即能有效消除衬底电压对多晶电阻匹配的影响,提高匹配的精度,适应范围广,安全可靠。
附图说明
图1为现有基准电阻的示意图。
图2为现有基准电阻的剖视图。
图3为现有双端输入双端输出固定增益的运算放大器的原理图。
图4为本实用新型第一电阻单元的示意图。
附图标记说明:1-衬底、2-电阻体、3-电阻体第一连接电极、4-电阻体电极接触孔、5-电阻体第二连接电极、6-衬底第一连接电极、7-衬底第二连接电极、8-衬底电极接触孔、9-电阻体隔离区、10-第一电阻单元第一衬底连接电极、11-第一电阻单元第一电阻连接电极、12-电阻体间第一金属连接电极、13-衬底间第一金属连接电极、14-电阻体间第二金属连接电极、15-衬底间第二金属连接电极、16-第一电阻单元第二衬底连接电极以及17-第一电阻单元第二电阻连接电极。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
为了能有效消除衬底电压对多晶电阻匹配的影响,提高匹配的精度,提高适应范围,本实用新型包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元,第一电阻单元内包括n个基准电阻,第二电阻单元均包括m个基准电阻,n≥1,m≥1,基准电阻内的电阻体均采用多晶电阻;
第一电阻单元中,n个基准电阻依次排布,其中,n个基准电阻内的电阻体间依次串接且n个基准电阻内的衬底间依次串接;n个基准电阻内的电阻体串接后,通过第一电阻单元第一电阻连接电极11以及第一电阻单元第二电阻连接电极17与串接后的电阻体适配电连接;n个基准电阻内的衬底串接后,通过第一电阻单元第一衬底连接电极10以及第一电阻单元第二衬底连接电极16与串接后的衬底适配电连接,第一电阻单元第一衬底连接电极10、第一电阻单元第一电阻连接电极11分别与同一基准电阻的衬底1、电阻体2电连接,第一电阻单元第二衬底连接电极16、第一电阻单元第二电阻连接电极17分别与另一基准电阻的衬底1、电阻体2电连接;
第二电阻单元中,m个基准电阻依次排布,其中,m个基准电阻内的电阻体间依次串接且m个基准电阻内的衬底间依次串接;m个基准电阻内的电阻体串接后,通过第二电阻单元第一电阻连接电极以及第二电阻单元第二电阻连接电极与串接后的电阻体适配电连接;m个基准电阻内的衬底串接后,通过第二电阻单元第一衬底连接电极以及第二电阻单元第二衬底连接电极与串接后的衬底适配电连接,第二电阻单元第一衬底连接电极、第二电阻单元第一电阻连接电极分别与同一基准电阻的衬底、电阻体电连接,第二电阻单元第二衬底连接电极、第二电阻单元第二电阻连接电极分别与另一基准电阻的衬底、电阻体电连接;
将第一电阻单元第一电阻连接电极11与第一电阻单元第一衬底连接电极10设置为等电位,将第一电阻单元第二电阻连接电极17与第一电阻单元第二衬底连接电极16设置为等电位,以能使得第一电阻单元内串接后的电阻体2与串接后的衬底1间具有相同的电位变化趋势;
将第二电阻单元第一电阻连接电极与第二电阻单元第一衬底连接电极设置为等电位,将第二电阻单元第二电阻连接电极与第二电阻单元第二衬底连接电极设置为等电位,以能使得第二电阻单元中串接后的电阻体与串接后的衬底间具有相同的电位变化趋势,以达到第二电阻单元与第一电阻单元间的有效匹配。
具体地,进行电阻匹配时,一般至少包括第一电阻单元以及待与第一电阻单元匹配的第二电阻单元;电阻的匹配,具体是指第一电阻单元、第二电阻单元一般具有相同的阻值,或要求第一电阻单元与第二电阻单元的电阻比满足设定的比值,具体电阻匹配的需求为本技术领域人员所熟知,此处不再赘述。本实用新型实施例中,第一电阻单元内包括n个基准电阻,第二电阻单元包括m个基准电阻,n≥1,m≥1,当采用n个基准电阻配合形成第一电阻单元且采用m个基准电阻配合形成第二电阻单元时,能够增大电阻的面积,提高匹配的精度。基准电阻的数量一般与基准电阻的大小以及第一电阻单元、第二电阻单元相对应的阻值相关,具体与第一电阻单元与第二匹配单元的匹配需求相关,即n、m的大小可以根据实际匹配需要确定,此处不再赘述。具体实施时,基准电阻内的电阻体2需要采用多晶电阻。
如图1和图2所示,为现有基准电阻的一种具体实施示意图,其中,对所述基准电阻,所述电阻体2支撑于所述衬底1内的电阻体隔离区9上,电阻体2通过电阻体隔离区9与衬底1隔离;在所述电阻体2的一端设置电阻体第一连接电极3,在所述电阻体2的另一端设置电阻体第二连接电极5;
在衬底1上设置衬底第一连接电极6以及衬底第二连接电极7,衬底第一连接电极6邻近电阻体第一连接电极3且位于所述电阻体第一连接电极3的外侧,衬底第二连接电极7邻近电阻体第二连接电极5且位于所述电阻体第二连接电极5的外侧。
本实用新型实施例中,衬底1可以为晶圆、N阱或P阱,具体可以根据需要选择,此处不再赘述。在衬底1上制备电阻体隔离区9,电阻体2为多晶电阻,且电阻体2支撑于电阻体隔离区9上,电阻体2的长度、宽度小于电阻体隔离区9,从而通过电阻体隔离区9能实现电阻体2与衬底1的隔离。电阻体隔离区9可以为场氧化隔离区或STI(shallow trench isolation)隔离区,场氧化隔离区一般可以通过制备在衬底1上的场氧化层制备得到,STI隔离区可以额可以采用现有常用的技术手段制备得到,具体为本技术领域人员所熟知,此处不再赘述。在电阻体2的一端设置电阻体第一连接电极3、在电阻体2的另一端设置电阻体第二连接电极5,其中,电阻体第一连接电极3、电阻体第二连接电极5均通过电阻体电极接触孔4等工艺方式与电阻体2欧姆接触,具体与现有相一致,此处不再赘述。
在衬底1上设置衬底第一连接电极6以及衬底第二连接电极7,衬底第一连接电极6、衬底第二连接电极7均通过衬底电极接触孔8等工艺与衬底1适配欧姆接触,衬底第一连接电极6、衬底第二连接电极7均位于电阻体隔离区9的外侧,即衬底第一连接电极6邻近电阻体第一连接电极3且位于所述电阻体第一连接电极3的外侧,衬底第二连接电极7邻近电阻体第二连接电极5且位于所述电阻体第二连接电极5的外侧。
具体实施时,基准电阻还可以采用其他的结构形式,具体可以根据需要选择,此处不再赘述。
本实用新型实施例中,第一电阻单元中,n个基准电阻依次排布,一般地,n个基准电阻采用相同的排布方式,具体排布方式可以根据需要选择,此处不再赘述。利用n个基准电阻配合形成第一电阻单元时,n个基准电阻内的电阻体2间依次串接且n个基准电阻内的衬底1间依次串接;n个基准电阻内的电阻体2串接后,通过第一电阻单元第一电阻连接电极11以及第一电阻单元第二电阻连接电极17与串接后的电阻体适配电连接,串接后电阻体能形成一个阻值较大的电阻体单元,具体与现有电阻串联配合的形式相一致,从而通过第一电阻单元第一电阻连接电极11、第一电阻单元第二电阻连接电极17能将所形成的电阻体单元引出,即通过第一电阻单元第一电阻连接电极11、第一电阻单元第二电阻连接电极17能形成第一电阻单元与外部电路连接的电极端,能实现与现有电阻相同的连接形式,具体与现有相一致,此处不再赘述。
同理,n个基准电阻的衬底1依次串接后,通过第一电阻单元第一衬底连接电极10以及第一电阻单元第二衬底连接电极16与串接后的衬底1适配电连接,即通过第一电阻单元第一衬底连接电极10、第一电阻单元第二衬底连接电极16能将串接后衬底1引出,通过第一电阻单元第一衬底连接电极10、第一电阻单元第二衬底连接电极16能作为第一电阻单元内衬底结构与外部电路连接的连接端,实现单个衬底1与外部电路相同的连接形式,具体为本技术领域人员所熟知,此处不再赘述。
具体实施时,第一电阻单元第一衬底连接电极10、第一电阻单元第一电阻连接电极11分别与同一基准电阻的衬底1、电阻体2电连接,第一电阻单元第二衬底连接电极16、第一电阻单元第二电阻连接电极17分别与另一基准电阻的电阻体2、衬底1电连接,即通过第一电阻单元第一衬底连接电极10、第一电阻单元第二衬底连接电极16能将第一电阻单元的衬底部分引出,通过第一电阻单元第一电阻连接电极11、第一电阻单元第二电阻连接电极17能实现将第一电阻单元内的电阻体部分引出。
由上述说明可知,基准电阻内,电阻体2具有电阻体第一连接电极3以及电阻体第二连接电极5,衬底1具有衬底第一连接电极6以及衬底第二连接电极7。
因此,第一电阻单元中,n个基准电阻内的电阻体2串接时,对相邻的两个基准电阻,一基准电阻内电阻体2的电阻体第二连接电极通5过电阻体间金属连接电极与另一基准电阻内电阻体2的电阻体第二连接电极5或电阻体第一连接电极3电连接;
所有基准电阻内的电阻体2依次串接后,第一电阻单元第一电阻连接电极11与串接后电阻体内首部的基准电阻的电阻体第一连接电极3或电阻体第二连接电极5电连接,第一电阻单元第二电阻连接电极17与串接后电阻体内尾部的部基准电阻的电阻体第一连接电极3或电阻体第二连接电极5电连接;
n个基准电阻内的衬底1串接时,对相邻的两个基准电阻,一基准电阻内衬底1的衬底第一连接电极6通过衬底间金属连接电极与另一基准电阻内衬底1的衬底第一连接电极6或衬底第二连接电极7电连接;
所有基准电阻内的衬底1依次串接后,第一电阻单元第一衬底连接电极10与串接后衬底内首部的基准电阻的衬底第一连接电极3或衬底第二连接电极5电连接,第一电阻单元第二衬底连接电极16与串接后衬底内尾部的基准电阻的衬底第一连接电极3或衬底第二连接电极5电连接。
本技术领域人员周知,多个电阻体2依次串联时,一电阻体2的电阻体第一连接电极3可以与另一电阻体2的电阻体第一连接电极3或电阻体第二连接电极5适配电连接,具体选择与另一电阻体2的电阻体第一连接电极3或电阻体第二连接电极5的连接可以根据实际需要选择,所选择与电阻体第一连接电极3与电阻体第二连接电极5电连接后,不会影响多个电阻体2间的串接。
多个电阻体2间依次串联时,与现有多个电阻依次串联的形式相一致,具体为本技术领域人员所熟知,此处不再赘述。本技术领域人员可知,当多个电阻体2依次串联后,处于首部、尾部的电阻体2与中间部分的电阻体2相对应的连接状态有所不同,即处于首部电阻体2的电阻体第一连接电极3或电阻体第二连接电极5处于悬空状态,处于尾部电阻体的电阻体第一连接电极3或电阻体第二连接电极5也处于悬空状态,所述悬空状态即不与其他的电阻体2间进行相对应的电连接,具体为本技术领域人员所熟知,此处不再赘述。
本实用新型实施例中,首部电阻体2的电阻体第一连接电极3或电阻体第二连接电极5处于悬空状态后,第一电阻单元第一电阻连接电极11与所述悬空状态的电阻体第一连接电极3或电阻体第二连接电极5电连接;同理,尾部电阻体2的电阻体第一连接电极3或电阻体第二连接电极5处于悬空状态后,第一电阻单元第二电阻连接电极17与所述悬空状态的电阻体第一连接电极3或电阻体第二连接电极5电连接,通过第一电阻单元第一电阻连接电极11、第一电阻单元第二电阻连接电极17能实现将所有串接电阻体2得到的电阻单元体连接成一体,达到现有多个电阻串联配合的形式。
对于多个衬底1依次串接,以及串接后的连接情况,均与电阻体2的串接相一致,具体可以参考上述说明,此处不再赘述。
本实用新型实施例中,电阻体间金属连接电极可包括电阻体间第一金属连接电极12以及电阻体间第二金属连接电极14,通过电阻体间第一金属连接电极12能实现一电阻体2的电阻体第一连接电极3或电阻体第二连接电极5的电连接,通过电阻体间第二金属连接电极14能实现所述电阻体2与相邻电阻体2的电阻体第一连接电极3或电阻体第二连接电极5的电连接,具体连接可以根据需要选择。同理,衬底间金属连接电极可以包括衬底间第一金属连接电极13以及衬底间第二金属连接电极15,通过衬底间第一金属连接电极13以及衬底间第二金属连接电极15能实现相邻衬底1间相对应的连接,此处不再赘述。
对于第二电阻单元,m个基准电阻内的电阻体2间依次串接且m个基准电阻内的衬底1间依次串接,具体串接后的连接情况均可以参考上述第一电阻单元的说明,即第二电阻单元与第一电阻单元间具有相同的连接配合形式,此处不再赘述。
本实用新型实施例中,将第一电阻单元第一电阻连接电极11与第一电阻单元第一衬底连接电极10设置为等电位,将第一电阻单元第二电阻连接电极17与第一电阻单元第二衬底连接电极16设置为等电位,以能使得第一电阻单元内串接后的电阻体2与串接后的衬底1间具有相同的电位变化趋势;电阻体2与衬底1具有相同的电位变换趋势,具体是指在垂直方向上,电阻体2相应的位置与衬底1间相对应位置的电压差接近为0,所述垂直方向具体是指电阻体2指向衬底1的方向上,也为垂直于电阻体2长度的方向。
具体地,第一电阻单元内串接后的电阻体2与串接后的衬底1间具有相同的电位变化趋势,此时,可以消除衬底1的电压对电阻体2阻值的影响。本实用新型实施例中,还包括第一电压传输电路以及第二电压传输电路,其中,
所述第一电压传输电路与第一电阻单元第一电阻连接电极11以及第一电阻单元第一衬底连接电极10适配连接,通过第一电压传输电路能将第一电阻单元第一电阻连接电极11与第一电阻单元第一衬底连接电极10设置为等电位;
第二电压传输电路与第一电阻单元第二电阻连接电极17以及第一电阻单元第二衬底连接电极16适配连接,通过第二电压传输电路能将第一电阻单元第二电阻连接电极17与第一电阻单元第二衬底连接电极16设置为等电位。
具体实施时,所述第一电压传输电路、第二电压传输电路均可以采用电压跟随器,当然,电压传输电路还可以采用其他的电路形式,具体可以根据实际需要选择,只要能满足上述等电位设置的需要均可,此处不再赘述。
进一步地,将第二电阻单元第一电阻连接电极与第二电阻单元第一衬底连接电极设置为等电位,将第二电阻单元第二电阻连接电极与第二电阻单元第二衬底连接电极设置为等电位,以能使得第二电阻单元中串接后的电阻体与串接后的衬底间具有相同的电位变化趋势,以达到第二电阻单元与第一电阻单元间的有效匹配。
本实用新型实施例中,可以采用第一电阻单元相同的实施方式,即通过两个电压传输电路等连接配合的方式,能将第二电阻单元第一电阻连接电极与第二电阻单元第一衬底连接电极设置为等电位,并将第二电阻单元第二电阻连接电极与第二电阻单元第二衬底连接电极设置为等电位,具体可以参考上述第一电阻单元的说明,此处不再赘述。
如图4所示,为针对图3中双端输入双端输出固定增益的运算放大器的电阻匹配情况的实施示意图,由高输入阻抗运算放大器的工作特性可知,图3中,工作时,根据电流的流动路径,电阻R1、电阻R3与运算放大器U1的同相输入端间的连接配合,等同于电阻R1与电阻R3的串联;同时,电阻R2、电阻R4与运算放大器U1反相输入端间的连接配合,等同于电阻R2与电阻R4的串联,具体为本技术领域人员所熟知,此处不再赘述。
本实用新型实施例中,电阻R1与电阻R3串联后可形成第一电阻单元或第二电阻单元,电阻R2与电阻R4串联后可形成第二电阻单元或第一电阻单元。下述以电阻R1与电阻R3串联后形成第一电阻单元为例进行说明。
由图4可知,电阻R1与电阻R3间相对应阻值的关系为1:2,即电阻R1可以采用两个基准电阻构成,而电阻R3则采用四个基准电阻构成,图4中,电阻R1-1与电阻R1-2串联后能形成电阻R1,电阻R3-1、电阻R3-2、电阻R3-3以及电阻R3-4串联后能形成电阻R3。图4中,W1即为第一电阻单元第一衬底连接电极10,IN1即为第一电阻单元第一电阻连接电极11;W3即为第一电阻单元第二衬底连接电极16,OUT1即为第一电阻单元第二电阻连接电极17。
电阻R2与电阻R4间对应配合的情况可以参考图4中电阻R1与电阻R3配合说明,两者采用同的配合形式。图4中,第一电阻单元第一衬底连接电极10与第一电阻单元第一电阻连接电极11设置为等电位,第一电阻单元第二衬底连接电极16与第一电阻单元第二电阻连接电极17设置为等电位,从而能消除衬底的电压对所述第一电阻单元内电阻体的阻值影响,此时,电阻R3与电阻R1的阻值比保持稳定。
同理,采用与电阻R3、电阻R1相同的处理后,电阻R4与电阻R2的阻值比能保持稳定,即能使得电阻R3与电阻R1的电阻比与电阻R4与电阻R2的电阻比能满足严格相等,从而能满足双端输入双端输出固定增益的运算放大器的电阻匹配需求,确保双端输入双端输出固定增益的运算放大器工作的稳定性与可靠性。
此外,当电阻R1、电阻R3、电阻R2、电阻R4连接配合的对象不是运算放大器或不具有运算放大器的工作特性时,当需要满足电阻R3与电阻R1的电阻比严格与电阻R4与电阻R2的电阻比相等时,则对于电阻R1、电阻R3而言,电阻R1需要等同上述第一电阻单元或第二电阻单元,而电阻R3等同上述第二电阻单元或第一电阻单元,且电阻R2、电阻R4采用与电阻R1、电阻R3相似的处理,具体为本技术领域人员所熟知,此处不再赘述。
Claims (6)
1.一种能消除衬底电压影响的多晶电阻匹配电路,其特征是:包括第一电阻单元以及待与所述第一电阻单元匹配的第二电阻单元,第一电阻单元内包括n个基准电阻,第二电阻单元均包括m个基准电阻,n≥1,m≥1,基准电阻内的电阻体均采用多晶电阻;
第一电阻单元中,n个基准电阻依次排布,其中,n个基准电阻内的电阻体间依次串接且n个基准电阻内的衬底间依次串接;n个基准电阻内的电阻体串接后,通过第一电阻单元第一电阻连接电极以及第一电阻单元第二电阻连接电极与串接后的电阻体适配电连接;n个基准电阻内的衬底串接后,通过第一电阻单元第一衬底连接电极以及第一电阻单元第二衬底连接电极与串接后的衬底适配电连接,第一电阻单元第一衬底连接电极、第一电阻单元第一电阻连接电极分别与同一基准电阻的衬底、电阻体电连接,第一电阻单元第二衬底连接电极、第一电阻单元第二电阻连接电极分别与另一基准电阻的衬底、电阻体电连接;
第二电阻单元中,m个基准电阻依次排布,其中,m个基准电阻内的电阻体间依次串接且m个基准电阻内的衬底间依次串接;m个基准电阻内的电阻体串接后,通过第二电阻单元第一电阻连接电极以及第二电阻单元第二电阻连接电极与串接后的电阻体适配电连接;m个基准电阻内的衬底串接后,通过第二电阻单元第一衬底连接电极以及第二电阻单元第二衬底连接电极与串接后的衬底适配电连接,第二电阻单元第一衬底连接电极、第二电阻单元第一电阻连接电极分别与同一基准电阻的衬底、电阻体电连接,第二电阻单元第二衬底连接电极、第二电阻单元第二电阻连接电极分别与另一基准电阻的衬底、电阻体电连接;
将第一电阻单元第一电阻连接电极与第一电阻单元第一衬底连接电极设置为等电位,将第一电阻单元第二电阻连接电极与第一电阻单元第二衬底连接电极设置为等电位,以能使得第一电阻单元内串接后的电阻体与串接后的衬底间具有相同的电位变化趋势;
将第二电阻单元第一电阻连接电极与第二电阻单元第一衬底连接电极设置为等电位,将第二电阻单元第二电阻连接电极与第二电阻单元第二衬底连接电极设置为等电位,以能使得第二电阻单元中串接后的电阻体与串接后的衬底间具有相同的电位变化趋势,以达到第二电阻单元与第一电阻单元间的有效匹配。
2.根据权利要求1所述的能消除衬底电压影响的多晶电阻匹配电路,其特征是:对所述基准电阻,所述电阻体支撑于所述衬底内的电阻体隔离区上,电阻体通过电阻体隔离区与衬底隔离;在所述电阻体的一端设置电阻体第一连接电极,在所述电阻体的另一端设置电阻体第二连接电极;
在衬底上设置衬底第一连接电极以及衬底第二连接电极,衬底第一连接电极邻近电阻体第一连接电极且位于所述电阻体第一连接电极的外侧,衬底第二连接电极邻近电阻体第二连接电极且位于所述电阻体第二连接电极的外侧。
3.根据权利要求2所述的能消除衬底电压影响的多晶电阻匹配电路,其特征是:第一电阻单元中,n个基准电阻内的电阻体串接时,对相邻的两个基准电阻,一基准电阻内电阻体的电阻体第二连接电极通过电阻体间金属连接电极与另一基准电阻内电阻体的电阻体第二连接电极或电阻体第一连接电极电连接;
所有基准电阻内的电阻体依次串接后,第一电阻单元第一电阻连接电极与串接后电阻体内首部的基准电阻的电阻体第一连接电极或电阻体第二连接电极电连接,第一电阻单元第二电阻连接电极与串接后电阻体内尾部的部基准电阻的电阻体第一连接电极或电阻体第二连接电极电连接;
n个基准电阻内的衬底串接时,对相邻的两个基准电阻,一基准电阻内衬底的衬底第一连接电极通过衬底间金属连接电极与另一基准电阻内衬底的衬底第一连接电极或衬底第二连接电极电连接;
所有基准电阻内的衬底依次串接后,第一电阻单元第一衬底连接电极与串接后衬底内首部的基准电阻的衬底第一连接电极或衬底第二连接电极电连接,第一电阻单元第二衬底连接电极与串接后衬底内尾部的基准电阻的衬底第一连接电极或衬底第二连接电极电连接。
4.根据权利要求1至3任一项所述的能消除衬底电压影响的多晶电阻匹配电路,其特征是:还包括第一电压传输电路以及第二电压传输电路,其中,
所述第一电压传输电路与第一电阻单元第一电阻连接电极以及第一电阻单元第一衬底连接电极适配连接,通过第一电压传输电路能将第一电阻单元第一电阻连接电极与第一电阻单元第一衬底连接电极设置为等电位;
第二电压传输电路与第一电阻单元第二电阻连接电极以及第一电阻单元第二衬底连接电极适配连接,通过第二电压传输电路能将第一电阻单元第二电阻连接电极与第一电阻单元第二衬底连接电极设置为等电位。
5.根据权利要求4所述的能消除衬底电压影响的多晶电阻匹配电路,其特征是:所述第一电压传输电路、第二电压传输电路包括电压跟随器。
6.根据权利要求2所述的能消除衬底电压影响的多晶电阻匹配电路,其特征是:所述电阻体隔离区包括场氧隔离区或STI隔离区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121892583.5U CN215601280U (zh) | 2021-08-13 | 2021-08-13 | 能消除衬底电压影响的多晶电阻匹配电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121892583.5U CN215601280U (zh) | 2021-08-13 | 2021-08-13 | 能消除衬底电压影响的多晶电阻匹配电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215601280U true CN215601280U (zh) | 2022-01-21 |
Family
ID=79881606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121892583.5U Withdrawn - After Issue CN215601280U (zh) | 2021-08-13 | 2021-08-13 | 能消除衬底电压影响的多晶电阻匹配电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215601280U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113672018A (zh) * | 2021-08-13 | 2021-11-19 | 北京同芯科技有限公司 | 能消除衬底电压影响的多晶电阻匹配方法及电路 |
-
2021
- 2021-08-13 CN CN202121892583.5U patent/CN215601280U/zh not_active Withdrawn - After Issue
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113672018A (zh) * | 2021-08-13 | 2021-11-19 | 北京同芯科技有限公司 | 能消除衬底电压影响的多晶电阻匹配方法及电路 |
CN113672018B (zh) * | 2021-08-13 | 2024-04-16 | 北京同芯科技有限公司 | 能消除衬底电压影响的多晶电阻匹配方法及电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE46486E1 (en) | Semiconductor pressure sensor | |
US8912812B2 (en) | Compliant printed circuit wafer probe diagnostic tool | |
US7579644B2 (en) | Adjustable on-chip sub-capacitor design | |
CN215601280U (zh) | 能消除衬底电压影响的多晶电阻匹配电路 | |
US20180088152A1 (en) | Current sense amplifier architecture and level shifter | |
CN113672018B (zh) | 能消除衬底电压影响的多晶电阻匹配方法及电路 | |
JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
US6621710B1 (en) | Modular probe card assembly | |
CN113675188B (zh) | 降低衬偏效应的多晶电阻匹配方法及电路 | |
US10153593B2 (en) | Capacitive compensation | |
JP3177971B2 (ja) | 抵抗素子を有する半導体装置 | |
JP2008042109A (ja) | 半導体装置及びその製造方法 | |
US5220305A (en) | Semiconductor pressure sensor | |
CN216213430U (zh) | 一种集成电路、耗材芯片及mcu芯片 | |
CN217307646U (zh) | 增益放大器及芯片 | |
EP4050353A1 (en) | An apparatus and a method for measuring a device current of a device under test | |
CN220139809U (zh) | 一种降低共模干扰的分流铜排 | |
CN216904829U (zh) | Tω级100v仪表放大器 | |
CN114698224B (zh) | 一种集成采样电阻的充电芯片 | |
CN113745191A (zh) | 一种集成电路、耗材芯片及mcu芯片 | |
US11121206B2 (en) | Integrated circuit resistor with passive breakdown protection circuit | |
CN110168715B (zh) | 电子装置 | |
TW202322339A (zh) | 用以偵測漏電流的二極體測試模組及其測試方法 | |
JPS58121831A (ja) | 集積回路装置 | |
CN115346978A (zh) | 一种提高集成电路精度的方法及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20220121 Effective date of abandoning: 20240416 |
|
AV01 | Patent right actively abandoned |
Granted publication date: 20220121 Effective date of abandoning: 20240416 |
|
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |