CN113674693A - 显示基板和显示装置 - Google Patents

Abstract

公开了一种显示基板和显示装置，显示基板包括：第一显示区域和第二显示区域，显示基板包括：衬底；设置在衬底上且位于第一显示区域的多个子像素，子像素包括：第一像素电路和第一发光器件，第一像素电路至少包括：补偿晶体管、开关晶体管和第一复位晶体管和第二复位晶体管，补偿晶体管、开关晶体管和第二复位晶体管中的每个的有源层在衬底上的正投影均与扫描线在衬底上的正投影存在交叠；第一复位晶体管的其中一个栅极为复位控制线的一部分，另一个栅极位于复位控制线沿其宽度方向的一侧；第一复位晶体管的第一极连接第一初始化信号线，第二复位晶体管的第一极连接第二初始化信号线，第一初始化信号线与第二初始化信号线绝缘间隔。

Description

显示基板和显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种显示基板和显示装置。

背景技术

随着用户对显示装置的多样化使用需求的增加，以及显示装置的高屏占比的设计要求的出现，目前出现了“屏下摄像头”的方案。在“屏下摄像头”的方案中，将摄像头等成像模块嵌入在显示区域中，以缩小显示装置的边框区域的尺寸，从而提高屏占比。

发明内容

本实施例提出了一种显示基板和显示装置。

本公开实施例提供一种显示基板，包括：第一显示区域和第二显示区域，所述第一显示区域的透光率大于所述第二显示区域的透光率，所述显示基板包括：

衬底；

设置在所述衬底上且位于所述第一显示区域的多个子像素，所述子像素包括：第一像素电路和第一发光器件，所述第一像素电路与所述第一发光器件电连接，用于驱动所述第一发光器件发光；

其中，所述第一像素电路至少包括：补偿晶体管、开关晶体管和第一复位晶体管和第二复位晶体管，所述补偿晶体管、所述开关晶体管和所述第二复位晶体管中的每个的栅极均与扫描线连接，所述补偿晶体管、所述开关晶体管和所述第二复位晶体管中的每个的有源层在所述衬底上的正投影均与所述扫描线在所述衬底上的正投影存在交叠；

所述第一复位晶体管为双栅晶体管，且其中一个栅极为复位控制线的一部分，另一个栅极位于所述复位控制线沿其宽度方向的一侧，并与所述复位控制线连接；所述第一复位晶体管的第一极连接第一初始化信号线，所述第二复位晶体管的第一极连接第二初始化信号线，所述第一初始化信号线与所述第二初始化信号线绝缘间隔。

在一些实施例中，所述复位控制线在所述衬底上的正投影位于所述第一复位晶体管的第一极在所述衬底上的正投影与所述第二复位晶体管的第一极在所述衬底上的正投影之间。

在一些实施例中，所述复位控制线所在层位于所述第一复位晶体管的第一极所在层远离所述衬底的一侧，所述复位控制线所在层与所述第一复位晶体管的第一极所在层之间设置有第一栅绝缘层；所述第一初始化信号线位于所述复位控制线所在层远离所述衬底的一侧，所述第一初始化信号线所在层与所述复位控制线所在层之间设置有第二栅绝缘层；

所述显示基板还包括第一连接部，所述第一连接部所在层位于所述第一初始化信号线所在层远离所述衬底的一侧，所述第一连接部所在层与所述初始化信号线所在层之间设置有层间介质层；所述第一连接部的一端通过第一过孔与所述第一初始化信号线连接，另一端通过第二过孔与所述第一复位晶体管的第一极连接，所述第一过孔贯穿所述层间介质层，所述第二过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层。

在一些实施例中，所述第二初始化信号线、所述复位控制线和所述扫描线同层设置，且均沿第一方向延伸；所述显示基板还包括：

第二连接部，与所述第一连接部同层设置；

第三连接部，所述第三连接部所在层位于所述第二连接部所在层远离所述衬底的一侧，所述第三连接部所在层与所述第二连接部所在层之间设置有层叠的钝化层和第一平坦化层；所述第三连接部在所述衬底上的正投影与所述第一初始化信号线在所述衬底上的正投影交叉；

其中，所述第三连接部的一端与所述第二初始化信号线连接，另一端与所述第二连接部的一端连接，所述第二连接部的另一端与所述第二初始化晶体管的第一极连接。

在一些实施例中，所述显示基板还包括：透明导电层，所述透明导电层采用透明导电材料制成，并位于所述第一连接部所在层与所述第三连接部所在层之间，所述透明导电层与所述第一连接部所在层设置有所述钝化层，所述透明导电层与所述第三连接部所在层之间设置有所述第一平坦化层；

所述显示基板还包括：

透明的初始化引线，设置在所述透明导电层中，并位于所述第一显示区域，所述第二初始化信号线的两端均与所述初始化引线连接，以使同一列的各子像素的第二初始化信号线通过所述初始化引线电连接在一起；

第四连接部，与所述第一导电部同层设置；

其中，所述第三连接部的一端通过所述第一平坦化层上的第三过孔连接所述初始化引线连接，所述初始化引线通过所述钝化层上的第四过孔连接所述第四连接部，所述第四连接部通过第五过孔连接所述第二初始化信号线，所述第五过孔贯穿所述层间介质层和所述第二栅绝缘层；

所述第三连接部的另一端通过第六过孔与所述第二连接部的一端连接，所述第二连接部的另一端通过第七过孔与所述第二初始化晶体管的第一极连接，所述第六过孔贯穿所述钝化层和第一平坦化层；所述第七过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层。

在一些实施例中，所述开关晶体管的第一极与数据线连接，所述数据线沿第二方向延伸，并位于所述透明导电层中。

在一些实施例中，所述显示基板还包括用于传输发光控制信号的发光控制信号线，所述发光控制线、所述复位控制线与所述扫描线同层设置，且均沿第一方向延伸；所述第二初始化信号线位于透明导电层中，所述透明导电层包括透明导电材料，并位于所述第一初始化信号线所在层远离所述衬底的一侧，所述透明导电层与所述第一初始化信号线所在层之间设置有钝化层，所述第二初始化信号线在所述衬底的正投影位于所述扫描线在所述衬底上的正投影与所述发光控制线在所述衬底上的正投影之间。

在一些实施例中，所述显示基板还包括：

第五连接部，与所述第一连接部同层设置；

第六连接部，位于所述透明导电层远离所述衬底的一侧，所述第六连接部所在层与所述透明导电层之间设置有第一平坦化层；

其中，所述第六连接部的一端通过所述第一平坦化层上的第八过孔与所述第二初始化信号线连接，另一端通过第九过孔与所述第五连接部的一端连接，所述第五连接部的另一端通过第十过孔与所述第二复位晶体管的第一极连接，所述第九过孔贯穿所述钝化层和所述第一平坦化层，所述第十过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层。

在一些实施例中，所述开关晶体管的第一极与数据线连接，所述数据线沿第二方向延伸，所述数据线与所述第六连接部同层设置，所述数据线在所述衬底上的正投影与所述第二初始化信号线在所述衬底上的正投影交叉。

在一些实施例中，所述显示基板还包括数据引线，所述数据引线设置在所述透明导电层中，并位于位于所述第一显示区域中，所述数据线的两端均与所述数据引线连接，以使同一列的各子像素的数据线通过所述数据引线电连接在一起。

在一些实施例中，所述第一像素电路还包括：驱动晶体管、第一发光控制晶体管、第二发光控制晶体管和存储电容，

所述第一发光控制晶体管的栅极、所述第二发光控制晶体管的栅极均与发光控制线连接，所述第一发光控制晶体管的第一极与第一电源线连接，所述第一发光控制晶体管的第二极、所述开关晶体管的第二极、所述驱动晶体管的第一极形成为一体结构，所述驱动晶体管的第二极、所述补偿晶体管的第一极、所述第二发光控制晶体管的第一极形成为一体结构，所述第二发光控制晶体管的第二极、所述第二复位晶体管的第二极形成为一体结构；所述第一复位晶体管的第二极与所述补偿晶体管的第二极形成为一体结构，并与所述驱动晶体管的栅极连接；

所述存储电容包括相对设置的第一极板和第二极板，所述第一极板与所述驱动晶体管的栅极为一体结构，所述第二极板位于所述第一极板远离所述衬底的一侧，并与所述第一电源线连接。

在一些实施例中，所述显示基板还包括：

第七连接部，与所述第一连接部同层设置，所述第七连接部的一端通过第十一过孔与所述补偿晶体管的第二极连接，另一端通过第十二过孔与所述驱动晶体管的栅极连接，所述第十一过孔贯穿所述第一栅绝缘层、第二栅绝缘层和所述层间介质层，所述第十二过孔贯穿所述第二栅绝缘层和所述层间介质层，所述第七连接部在所述衬底上的正投影与所述扫描线在所述衬底上的正投影交叉；

第八连接部，与所述第一连接部同层设置，所述第八连接部的一端通过第十三过孔与所述第二发光控制晶体管的第二极连接，另一端通过第十四过孔与所述第二复位晶体管的第二极连接，所述第十三过孔和所述第十四过孔均同时贯穿所述第一栅绝缘层、第二栅绝缘层和所述层间介质层，所述第八连接部在所述衬底上的正投影与所述发光控制线在所述衬底上的正投影交叉。

在一些实施例中，所述显示基板还包括：第九连接部，所述第九连接部与所述第一连接部同层设置，所述第九连接部的一端通过第十五过孔与所述电容的第二极板连接，另一端通过第十六过孔与所述第一发光控制晶体管的第一极连接，其中，所述十五过孔贯穿所述层间介质层，所述第十六过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层；

所述第一电源线包括：电源线主体部和电源引线，所述电源线主体部在所述衬底上的正投影与所述扫描线在所述衬底上的正投影交叉，所述电源引线位于所述第一显示区域中，所述电源线主体部的两端均与所述电源引线连接，以使同一列中的各个子像素的电源线主体部电连接在一起；

所述电源引线采用透明材料制成，且与所述第九连接部所在层之间设置有钝化层，所述电源引线通过贯穿所述钝化层的第十七过孔与所述第九连接部连接。

在一些实施例中，所述第一发光器件包括：与所述第一像素电路连接的第一电极，

在所述第一显示区域的至少一个子像素中，所述驱动晶体管、所述开关晶体管、所述第一复位晶体管、所述第二复位晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管、所述驱动晶体管中的每个在所述衬底上的正投影与所述第一发光器件的第一电极在所述衬底上的正投影存在交叠；

所述第一初始化信号线和所述第二初始化信号线中的每个在在所述衬底上的正投影与所述第一发光器件的第一电极在所述衬底上的正投影存在交叠。

本公开实施例还提供一种显示装置，包括上述的显示基板。

在一些实施例中，所述显示装置还包括图像传感器，所述图像传感器位于所述显示基板的一侧，所述图像传感器在所述显示基板的正投影落入所述第一显示区域内。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为本公开的一些实施例中提供的显示装置的平面示意图。

图2为本公开的一些实施例中提供的显示装置沿图1中A-A’线的剖视图。

图3为本公开的一些实施例中提供的第一像素电路的等效电路图。

图4为本公开的一些实施例中提供的显示基板的有源半导体层的平面图。

图5为本公开的一些实施例中提供的显示基板的有源半导体层和第一栅金属层的叠加平面图。

图6为本公开的一些实施例中提供的显示基板的有源半导体层、第一栅金属层和第二栅金属层的叠加平面图。

图7为本公开的一些实施例中提供的第一源漏金属层的平面图。

图8为本公开的一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层的叠加平面图。

图9为本公开的一些实施例中提供的透明导电层的平面图。

图10为本公开的一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、透明导电层的叠加平面图。

图11为沿图10中A-A'线的剖视图。

图12为本公开的一些实施例中提供的第二源漏金属层的平面图。

图13为本公开的一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、透明导电层和第二源漏金属层的叠加示意图。

图14为沿图13中B-B'线的剖视图。

图15为本公开的一些实施例中提供的第一像素电路和第一发光器件的第一电极的叠加平面图。

图16为沿图15中C-C'线的剖视图。

图17为本公开的另一些实施例中提供的显示基板的有源半导体层的平面图。

图18为本公开的另一些实施例中提供的显示基板的有源半导体层和第一栅金属层的叠加平面图。

图19为本公开的另一些实施例中提供的显示基板的有源半导体层、第一栅金属层和第二栅金属层的叠加平面图。

图20为本公开的另一些实施例中提供的第一源漏金属层的平面图。

图21为本公开的另一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层的叠加平面图。

图22为本公开的另一些实施例中提供的透明导电层的平面图。

图23为本公开的另一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、透明导电层的叠加平面图。

图24为沿图23中D-D'线的剖视图。

图25为本公开的另一些实施例中提供的第二源漏金属层的平面图。

图26为本公开的另一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、透明导电层和第二源漏金属层的叠加示意图。

图27为沿图26中E-E'线的剖视图。

图28为本公开的另一些实施例中提供的第一像素电路和第一发光器件的第一电极的叠加平面图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开的保护范围。

需要说明的是，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。在说明书和附图中，相同或相似的附图标号指示相同或相似的部件。

当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。此外，术语“连接”可指的是物理连接、电连接。

需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。

需要说明的是，在本文中，表示“同一层”、“同层设置”指的先形成一膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。形成的层结构中的特定图形可以是连续的也可以是不连续的。即，位于“同一层”的多个元件、部件、结构和/或部分由相同的材料构成，并且通过同一次构图工艺形成，通常，位于“同一层”的多个元件、部件、结构和/或部分具有大致相同的厚度，而“同一层”的多个元件、部件、结构和/或部分到衬底的距离并非一定相同。

本领域技术人员应该理解，在本文中，除非另有说明，表述“连续延伸”、“一体结构”、“整体结构”或类似表述表示：多个元件、部件、结构和/或部分是位于同一层的，并且在制造过程中通常通过同一次构图工艺形成的，这些元件、部件、结构和/或部分之间没有间隔或断裂处，而是连续延伸的结构。

图1为本公开的一些实施例中提供的显示装置的平面示意图，其中示意性示出了显示装置包括的显示基板的的平面结构，图2为本公开的一些实施例中提供的显示装置沿图1中A-A’线的剖视图。其中，显示基板可以为电致发光显示基板，例如OLED显示基板。如图1所示，显示基板100包括显示区域，所述显示区域可以包括第一显示区域AA1和第二显示区域AA2。例如，第一显示区域AA1和第二显示区域AA2。例如，第二显示区域AA2至少部分围绕(例如，完全围绕)第一显示区域AA1。

如图2所示，显示基板100可以包括衬底1。图像传感器2可以设置到衬底1的位于第一显示区域AA1的背面(在图2中示出为下侧，例如显示时出光方向相反的一侧)，第一显示区域AA1可以满足图像传感器2对于光透过率的成像要求。

例如，第一显示区域AA1的透光率大于第二显示区域AA2的透光率。图像传感器2配置为接收来自显示基板100的显示侧(图2中的上侧，例如，显示出光方向上，或，显示时人眼所在的方向)的光线，从而可以进行图像拍摄、距离感知、光强感知等操作，这些光线例如透过第一显示区域AA1后照射到图像传感器上，从而被图像传感器感测。

需要说明的是，在图示的示例性实施例中，第二显示区域AA2完全围绕第一显示区域AA1，但是，本公开的实施例不局限于此。例如，在其它实施例中，第一显示区域AA1可以位于显示基板的上侧边缘的位置，例如，第一显示区域AA1的三侧被第二显示区域AA2包围，其上侧与显示基板的上侧平齐。再例如，第一显示区域AA1可以位于显示基板的上侧边缘的位置，并且沿显示基板的整个宽度布置。

例如，第一显示区域AA1的形状可以为圆形、椭圆形、多边形或矩形，第二显示区域AA2的形状可以为圆形、圆环形、椭圆形或矩形，但本公开的实施例不限于此。又例如，第一显示区域AA1和第二显示区域AA2的形状可以均为矩形、圆角矩形或者其它合适的形状。

在图1至图2所示的显示基板中，可以采用OLED显示技术。由于OLED显示基板具有广视角、高对比度、快响应、低功耗、可折叠、柔性等优势，在显示产品中得到越来越广泛地应用。随着OLED显示技术的发展和深入应用，对高屏占比显示屏的需求越来越强烈。在图1至图2所示的显示基板中，采用了屏下摄像头的方案。这样，可以避免在显示屏中挖孔，并且能够提高屏占比，具有较佳的视觉体验。

例如，显示基板可以包括衬底1以及设置在衬底1上的各个膜层。例如，显示基板还可以包括设置在衬底1上的驱动电路层、发光器件层和封装层。例如，图2中示意性地示出了驱动电路层3和发光器件层4。驱动电路层3包括驱动电路结构，发光器件层4包括例如OLED的发光器件。所述驱动电路结构控制各个子像素的发光器件发光，以实现显示功能。该驱动电路结构包括薄膜晶体管、存储电容器以及各种信号线。所述各种信号线包括栅线、数据线、ELVDD电源线和ELVSS电源线等，以便为每个子像素中的像素驱动电路提供控制信号、数据信号、电源电压等各种信号。

例如，所述第一显示区域AA1可以对应屏下摄像头，即第一显示区域AA1可以为屏下摄像区。例如，显示基板100包括2个第一显示区域AA1，每一个第一显示区域AA1可以呈圆形、大致圆形、椭圆形、多边形等形状。2个第一显示区域AA1间隔设置，在2个第一显示区域AA1之间存在间隔区域SR。

例如，结合参照图1和图2，在图示的实施例中，可以设置2个图像传感器2分别对应两个子显示区域，以形成具有双摄像头结构的显示装置。但是，本公开的实施例不局限于此，在其他实施例中，可以设置更少(例如一个)或更多个子显示区域和图像传感器2。此外，还可以根据需要安装的所述硬件结构的形状确定所述子显示区域的形状，例如，各个子显示区域在衬底上的正投影可以具有下列形状的一种或多种：圆形、椭圆形、矩形、圆角矩形、正方形、菱形、梯形、多边形等形状以及这些形状的各种组合。

在本公开的实施例中，在显示基板中设置具有比正常显示区的透光率更高的透光率的显示区域，将例如摄像头等的硬件结构安装于所述显示区域中。这样，可以实现屏下摄像等功能，从而可以提高屏占比，实现全面屏的效果。

在相关技术中，为了使得设置有图像传感器2的显示区域(即上述第一显示区域AA1)中的透光率高于正常显示区域(即上述第二显示区域AA2)中的透光率，通常采用降低第一显示区域中的像素密度的方式，即，第一显示区域中的PPI小于第二显示区域中的PPI，例如，通常将第一显示区域中的PPI设置为第二显示区域中的PPI的二分之一以下。但是，这种降低PPI的方式会降低第一显示区域中的显示质量，与正常显示区域相比，第一显示区域中显示的画面在视觉上会出现明显的颗粒感。

本公开实施例提供了一种显示基板，如图1和图2所示，该显示基板100包括：第一显示区域AA1和第二显示区域AA2，第一显示区域AA1的透光率大于第二显示区域AA2的透光率。显示基板100包括：衬底1、设置在衬底1上且位于第一显示区域AA1的多个子像素、设置在衬底1上且位于第二显示区域AA2的多个子像素，第一显示区域AA1中的子像素包括：第一像素电路和第一发光器件。第二显示区域AA2中的子像素包括：第二像素电路和第二发光器件。

图3为本公开的一些实施例中提供的第一像素电路的等效电路图，需要说明的是，在本公开的实施例中，第二像素电路的等效原理图可以与第一像素电路基本相同。但是，本公开的实施例不限于此，在本公开的实施例中，第二像素电路的等效原理图可以存在不同之处。本公开实施例中的第一像素电路和第二像素电路均是以7T1C像素电路为例进行说明的，但是，本公开的实施例并不局限于7T1C像素驱动电路，在不冲突的情况下，其它已知的像素驱动电路结构都可以应用于本公开的实施例中。

如图3所示，第一像素电路包括：驱动晶体管T3、开关晶体管T4、补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1、第二复位晶体管T7和电容Cst。电容Cst包括：相对设置的第一极板Cst1和第二极板Cst2。其中，驱动晶体管T3的栅极G3与电容Cst的第一极板C1、补偿晶体管T2的第二极D2、第一复位晶体管T1的第二极D1连接，形成第一节点N1；驱动晶体管T3的第一极S3与第一发光控制晶体管T5的第二极D5连接，驱动晶体管T3的第二极D3与第二发光控制晶体管T6的第一极S6连接。第一发光控制晶体管T5的栅极G5和第二发光控制晶体管T6的栅极G6均与发光控制线EM连接，第一发光控制晶体管T5的第一极D5与第一电源线VDD连接，第二发光控制晶体管T6的第二极D6与第一发光器件20的第一极连接。开关晶体管T4的栅极G4与扫描线Scan连接，开关晶体管T4的第一极S4与数据线Data连接；开关晶体管T4的第二极D4与驱动晶体管T3的第一极S3连接，形成第二节点N2。阈值补偿晶体管T2的栅极与扫描线Scan连接，阈值补偿晶体管T2的第一极S2、驱动晶体管T3的第二极D3、第二发光控制晶体管T6的第一极S6连接在一起，形成第三节点N3。电容Cst的第二极板Cst2与第一电源线VDD连接。第一复位晶体管T1的栅极G1与复位控制线RESET连接，第一复位晶体管T1的第一极S1与第一初始化信号线Vinit1连接，第二复位晶体管T7的栅极G7与扫描线Scan连接，第二复位晶体管T7的第一极S7与第二初始化信号线Vinit2连接，第二发光控制晶体管T6的第二极D6、第一发光器件20的第一极连接在一起，形成第四节点N4。第一发光器件20的第二极连接第二电源线VSS。

其中，按照晶体管的特性，晶体管可以分为N型晶体管和P型晶体管，为了清楚起见，本公开的实施例以晶体管为P型晶体管(例如，P型MOS晶体管)为例详细阐述了本公开的技术方案，也就是说，在本公开的描述中，驱动晶体管T3、开关晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1和第二复位晶体管T7等均可以为P型晶体管。然而本公开的实施例的晶体管不限于P型晶体管，本领域技术人员还可以根据实际需要利用N型晶体管(例如，N型MOS晶体管)实现本公开的实施例中的一个或多个晶体管的功能。

需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。

在本公开的一些实施例中，衬底上可以设置有：有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、透明导电层、第二源漏金属层。第一像素电路中的各晶体管的有源层同层设置，均位于有源半导体层中。各晶体管的栅极同层设置，均位于第一栅金属层中。第一栅金属层位于有源半导体层远离衬底的一侧，且第一栅金属层与有源半导体层之间设置有第一栅绝缘层。电容Cst的第二极板位于第二栅金属层，第二栅金属层位于第一栅金属层远离衬底的一侧，且第二栅金属层与第一栅金属层之间设置有第二栅绝缘层。第一源漏金属层设置在第二栅金属层远离衬底的一侧，第一源漏金属层与第二栅金属层之间设置有层间介质层。透明导电层采用透明导电材料(例如ITO等)制成，并设置在第一源漏金属层远离衬底的一侧，透明导电层与第一源漏金属层之间设置有钝化层，透明导电层可以包括多条透明引线。第二源漏金属层设置在透明导电层远离衬底的一侧，第二源漏金属层与透明导电层之间可以设置第一平坦化层，第一电源线VDD位于第二源漏金属层。

有源半导体层可采用半导体材料图案化形成，有源半导体层包括第一像素电路中各晶体管的有源层和掺杂区图案，同一个第一像素电路中各晶体管的有源层和掺杂区图案一体设置。对于同一个晶体管，该晶体管的有源层两侧均设有掺杂区图案，有源层两侧的掺杂区图案可分别作为晶体管的第一极和第二极。

需要说明的是，有源半导体层可以包括一体形成的低温多晶硅层，掺杂区图案可以通过掺杂等进行导体化以实现各结构的电连接，不同晶体管的有源层之间由掺杂结构隔开。

例如，有源半导体层可采用非晶硅、多晶硅、氧化物半导体材料等制作。上述的掺杂区图案(即，第一极和第二极)可以为对半导体材料掺杂n型杂质或p型杂质后形成的图案。

图4为本公开的一些实施例中提供的显示基板的有源半导体层的平面图，图5为本公开的一些实施例中提供的显示基板的有源半导体层和第一栅金属层的叠加平面图，图6为本公开的一些实施例中提供的显示基板的有源半导体层、第一栅金属层和第二栅金属层的叠加平面图，图7为本公开的一些实施例中提供的第一源漏金属层的平面图，图8为本公开的一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层的叠加平面图，图9为本公开的一些实施例中提供的透明导电层的平面图，图10为本公开的一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、透明导电层的叠加平面图，图11为沿图10中A-A'线的剖视图，图12为本公开的一些实施例中提供的第二源漏金属层的平面图，图13为本公开的一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、透明导电层和第二源漏金属层的叠加示意图，图14为沿图13中B-B'线的剖视图，图15为本公开的一些实施例中提供的第一像素电路和第一发光器件的第一电极的叠加平面图，图16为沿图15中C-C'线的剖视图。

图4中标识出了晶体管T1～T7的有源层T1_p～T7_p，其中，第一复位晶体管T1为双栅晶体管，第一复位晶体管T1的有源层T1_p包括：第一沟道部T1_p1、第二沟道部T1_p2和位于第一沟道部T1_p1与第二沟道部T1_p2之间的连接部T1_p3。其中，第一沟道部T1_p和第二沟道部T1_p2为有源半导体层poly与第一复位晶体管T1的两个栅极正对的部分。其中，第一复位晶体管T1的其中一个栅极G1为复位控制线Reset的一部分，另一个栅极G1与复位控制线Reset连接(例如，二者形成为一体)，并位于复位控制线Reset沿其宽度方向的一侧。补偿晶体管T2也可以为双栅晶体管，其有源层T2_p包括：第一沟道部T2_p1、第二沟道部T2_p2和位于第一沟道部T2_p1与第二沟道部T2_p2之间的连接部T2_p3。

补偿晶体管T2的栅极G2、开关晶体管T4的栅极G4、第二复位晶体管T7的栅极G7均与扫描线Scan连接，补偿晶体管T2的有源层T2_p、开关晶体管T4的有源层T4_p的和第二复位晶体管T7的有源层T7_p在衬底1上的正投影均与扫描线Scan在衬底1上的正投影存在交叠，也即，补偿晶体管T2的栅极G2、开关晶体管T4的栅极G4、第二复位晶体管T7沿扫描线Scan的延伸方向(图5中的X方向)排列。例如，补偿晶体管T2的其中一个栅极G2、开关晶体管T4的栅极G4、第二复位晶体管T7的栅极G7均为扫描线Scan的一部分。其中，扫描线Scan上还可以设置有突出部，该突出部可以作为补偿晶体管T2的另一个栅极G2。

在本公开实施例中，补偿晶体管T2的栅极G2、开关晶体管T4的栅极G4、第二复位晶体管T7沿扫描线Scan的延伸方向排列，这种设置方式有利于减小第一像素电路的长度(图5中的在Y方向上的尺寸)，从而有利于将第一像素电路隐藏在第一发光器件20所在的区域。而对于相邻第一发光器件20之间的区域，可以通过透明引线将信号线连接，从而可以兼顾第一显示区域AA1的显示和透光功能。另外，利用第一初始化信号线Vinit1和第二初始化信号线Vinit2分别为第一复位晶体管T1和第二复位晶体管T7来提供初始化信号，这种情况下，通过分别调节第一初始化信号线Vinit1和第二初始化信号线Vinit2的电压，可以使得第一显示区AA1和第二显示区AA2的显示效果一致。

在一些实施例中，如图4所示，第一发光控制晶体管T5的第二极D5、开关晶体管T4的第二极D4、驱动晶体管T3的第一极S3形成为一体结构，驱动晶体管T3的第二极D3、补偿晶体管T2的第一极S2、第二发光控制晶体管T6的第一极S6形成为一体结构，第二发光控制晶体管T6的第二极D6、第二复位晶体管T7的第二极D7形成为一体结构。第一复位晶体管T1的第二极D1与补偿晶体管T2的第二极D2形成为一体结构。第一复位晶体管T1的第一极S1与第二复位晶体管T2的第一极S2间隔设置。

如图5所示，第二初始化信号线Init2、复位控制线Reset、扫描线Scan和发光控制线EM位于第一栅金属层Gate1中，且第二初始化信号线Init2、复位控制线Reset、扫描线Scan和发光控制线EM均沿第一方向延伸，第一方向即为图5中的X方向。第一复位晶体管T1的栅极与复位控制线Reset形成为一体结构，第二复位晶体管T7的栅极与扫描线Scan形成为一体结构，第一发光控制晶体管T5的栅极G5、第二发光控制晶体管T6的栅极G6均为发光控制线EM中的一部分。

其中，复位控制线Reset在衬底1上的正投影位于第一复位晶体管T1的第一极S1在衬底1上的正投影与第二复位晶体管T7的第一极S7在衬底1上的正投影之间。这种情况下，第一复位晶体管T1的第一极S1连接第一初始化信号线Init1的过孔、第二复位晶体管T2的第一极S2连接第一初始化信号线Init2的过孔分别位于复位控制线Reset的两侧，有利于提高第一像素电路布局的紧凑性，从而有利于减小第一像素电路所遮蔽的面积。

如图6所示，电容Cst的第一极板Cst1与驱动晶体管T3的栅极G3为一体结构。电容Cst位于扫描线与发光控制线EM之间。

如图7所示，第一初始化信号线Init1和电容Cst的第二极板Cst2位于第二栅金属层Gate2中。电容Cst的第二极板Cst2具有缺口，该缺口暴露出第一极板Cst1(即驱动晶体管T3的栅极G3)的一部分。第一初始化信号线Init1沿第一方向延伸，且第一初始化信号线Init1在衬底1上的正投影位于第二初始化信号线Init2在衬底1上的正投影与复位控制线Reset在衬底1上的正投影之间。

如图7和图8所示，第一源漏金属层SD1中设置有：第一连接部L1、第二连接部L2、第四连接部L4、第七连接部L7、第八连接部L8、第九连接部L9、第一初始化连接部Linit1和第二初始化连接部Linit2。第一连接部L1的两端分别对应于第一初始化信号线Vinit1、第一复位晶体管T1的第一极S1。第二连接部L2在衬底1上的正投影与复位控制线Reset在衬底1上的正投影存在交叠，且与第二复位晶体管T7的第一极S7在衬底1上的正投影存在交叠。第四连接部L4对应于第二初始化信号线Vinit2的其中一端，第二初始化连接部Linit2对应于第二初始化信号线Vinit2的另一端。第一初始化连接部Linit1和第一连接部L1分别对应于第一初始化信号线Vinit1的两端。第七连接部L7的两端分别对应于驱动晶体管T3的栅极G3和补偿晶体管T2的第二极D2。第八连接部L8的两端分别对应于第二发光控制晶体管T6的第二极D6和第二复位晶体管T7的第二极D7。第九连接部L9的两端分别对应于电容Cst的第二极板Cst2和第一发光控制晶体管T5的第一极S5。第一源漏金属层SD1中还设置有：对应于复位控制线Reset两端的复位连接部Lre、对应于扫描线Scan两端的扫描连接部Lsc、对应于发光控制线EM两端的发光控制连接部Lem、对应于开关晶体管T4的第一极S4的数据连接部Ld。

如图9和图10所示，透明导电层TRL中设置有多条透明的引线。例如，多条透明引线包括：第一初始化引线TLinit1、第二初始化引线TLinit2、扫描引线TLsc、发光控制引线TLem、复位控制引线TLres、电源引线TLvd。其中，多条透明引线位于第一显示区域，第一初始化信号线Vinit1的两端均与第一初始化引线TLinit1连接，从而使同一行的各子像素的第一初始化信号线Vinit1电连接在一起。第二初始化信号线Vinit2的两端均与第二初始化引线TLinit2连接，从而使同一行的各子像素的第二初始化信号线Vinit2电连接在一起。扫描线Scan的两端均与扫描引线TLsc连接，从而使同一行的各子像素的扫描线Scan电连接在一起。发光控制线EM的两端均与发光控制引线TLem连接，从而使同一行的各子像素的发光控制线EM电连接在一起。复位控制线Reset的两端均与复位控制引线TLres连接，从而使同一行的各子像素的复位控制线Reset电连接在一起。第一电源线VDD的两端均与电源引线TLvd连接，从而使同一列的各子像素的第一电源线VDD电连接在一起。另外，如图9和图10所示，数据线Data设置在透明导电层TRL中，即数据线Data采用透明导电材料制成，数据线Data沿第二方向延伸。

其中，在第一初始化信号线Vinit1的其中一端，第一初始化引线TLinit1通过钝化层PVX上的过孔连接至第一连接部L1，该第一连接部L1通过层间介质层ILD上的过孔连接第一初始化信号线Vinit1；在第一初始化信号线Vinit1的另一端，第一初始化引线TLinit1通过钝化层PVX上的过孔连接至第一初始化连接部Linit1，该第一初始化连接部Linit1通过层间介质层ILD上的过孔连接至第一初始化信号线Vinit1。在第二初始化信号线Vinit2的每一端，第二初始化引线TLinit2通过钝化层PVX上的过孔连接至第二初始化连接部Linit2，第二初始化连接部Linit2通过贯穿第二栅绝缘层GI2和层间介质层ILD的过孔来连接第二初始化信号线Vinit2。在复位控制线Reset的每一端，复位引线通过钝化层PVX上的过孔与复位连接部Lre连接，复位连接部Lre通过贯穿第二栅绝缘层GI2和层间介质层ILD的过孔来与复位控制线Reset连接。在扫描线Scan的每一端，扫描引线TLsc通过钝化层PVX上的过孔与扫描连接部Lsc连接，扫描连接部Lsc通过贯穿第二栅绝缘层GI2和层间介质层ILD的过孔来与扫描线Scan连接。在发光控制线EM的每一端，发光控制引线TLem通过钝化层PVX上的过孔与发光控制连接部Lem连接，发光控制连接部Lem通过贯穿第二栅绝缘层GI2和层间介质层ILD的过孔来与发光控制线EM连接。位于透明导电层TRL中的数据线Data通过钝化层PVX上的过孔与数据连接部Ld连接，数据连接部Ld通过贯穿第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD的过孔与开关晶体管T4的第一极连接。

在一些实施例中，第一复位晶体管T1的第一极S1通过第一连接部L1与第一初始化信号线Vinit1连接。如图8和图11所示，第一连接部L1的一端通过第一过孔V1与第一初始化信号线Vinit1连接，第一连接部L1的另一端通过第二过孔V2与第一复位晶体管T1的第一极连接，第一过孔V1贯穿层间介质层ILD，第二过孔V2贯穿第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD。

在一些实施例中，第二复位晶体管T7的第一极S7通过第二连接部L2和第三连接部L3与第二初始化信号线Vinit2连接，结合图9至图14所示，第二连接部L2位于第一源漏金属层SD1中，第三连接部L3位于第二源漏金属层SD2中，且第三连接部L3在衬底1上的正投影与第一初始化信号线Vinit1在衬底1上的正投影交叉。第三连接部L3的一端与第二初始化信号线Vinit2连接，另一端与第二连接部L2的一端连接，第二连接部L2的另一端与第二复位晶体管T7的第一极S7连接。

具体地，第三连接部L3的一端通过第一平坦化层PLN1上的第三过孔V3连接至第二初始化引线TLinit2，第二初始化引线TLinit2通过钝化层PVX上的第四过孔V4连接至第四连接部L4，第四连接部L4通过第五过孔V5连接至第二初始化信号线Vinit2，第五过孔V5贯穿层间介质层ILD和第二栅绝缘层GI2。第三连接部L3的另一端通过第六过孔V6与第二连接部L2的一端连接，第二连接部L2的另一端通过第七过孔V7与第二复位晶体管T7的第一极S7连接，第六过孔V6贯穿钝化层PVX和第一平坦化层PLN1；第七过孔V7贯穿第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD。

在一些实施例中，如图8所示，补偿晶体管T2的第二极D2通过第七连接部L7连接至驱动晶体管T3的栅极。具体地，第七连接部L7的一端通过第十一过孔V11与补偿晶体管T2的第二极连接，另一端通过第十二过孔V12与驱动晶体管T3的栅极连接，第十一过孔V11贯穿第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD，第十二过孔V12贯穿第二栅绝缘层GI2和层间介质层ILD，第七连接部L7在衬底1上的正投影与扫描线Scan在衬底1上的正投影交叉。

第二复位晶体管T7的第二极D7通过第八连接部L8连接至第二发光控制晶体管T6的第二极D6。具体地，第八连接部L8的一端通过第十三过孔V13与第二发光控制晶体管T6的第二极连接，另一端通过第十四过孔V14与第二复位晶体管T7的第二极连接，第十三过孔V13和第十四过孔V14均同时贯穿第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD，第八连接部L8在衬底1上的正投影与发光控制线EM在衬底1上的正投影交叉。

电容Cst的第二极板Cst2通过第九连接部L9与第一发光控制晶体管T5的第一极连接。具体地，第九连接部L9的一端通过第十五过孔V15与电容的第二极板连接，另一端通过第十六过孔V16与第一发光控制晶体管T5的第一极连接，其中，第十五过孔V15贯穿层间介质层ILD，第十六过孔V16贯穿第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD。

结合图9至图12所示，第一电源线VDD包括：电源线主体部Vdd1和电源引线TLvd，电源线主体部Vdd1沿第二方向延伸，且电源线主体部Vdd1在衬底1上的正投影与扫描线Scan在衬底1上的正投影交叉。电源引线TLvd位于第一显示区域中，电源线主体部Vdd1的两端均与电源引线TLvd连接，以使同一列中的各个子像素的电源线主体部Vdd1电连接在一起。

其中，电源引线TLvd位于透明导电层TRL中，并可以通过贯穿第一平坦化层PLN1的过孔连接至电源线主体Vdd1部。另外，如图10所示，电源引线TLvd还通过第十七过孔V17连接至第九连接部L9，从而使第一发光控制晶体管T5的第一极S5、电容Cst的第二极板Cst2均连接至第一电源线VDD。

如图15和图16所示，第一发光器件的第一电极21位于第二源漏金属层SD2远离衬底1的一侧，且第一发光器件的第一电极21与第二源漏金属层SD2之间设置有第二平坦化层PLN2。第一发光器件的第一电极21通过第二平坦化层PLN2上的过孔与第二源漏金属层SD2中的转接电极TR1连接，转接电极TR1通过贯穿第一平坦化层PLN1和钝化层PVX的过孔连接至第八连接部L8，从而实现第一发光器件的第一电极21与第二发光控制晶体管T6的第二极、第二复位晶体管T7的第二极之间的电连接。

其中，第一发光器件的第一电极21可以为第一发光器件的阳极，且该第一电极21包括电极主体部211和电极连接部212，电极连接部用于连接电极主体部211和转接电极TR1。第一电极可以采用金属材料制成。

其中，电极主体部211呈圆形，这样可以减少第一显示区AA1的光线衍射现象，从而改善摄像头的成像质量。

在一些实施例中，如图14所示，在第一显示区的至少一个子像素中，驱动晶体管T3、开关晶体管T4、第一复位晶体管T1、第二复位晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6、所述驱动晶体管T3中的每个在所述衬底1上的正投影与第一发光器件的第一电极21在衬底1上的正投影存在交叠。例如，驱动晶体管T3、开关晶体管T4、补偿晶体管T2、第一复位晶体管T1、第二复位晶体管T7在衬底1上的正投影均被第一电极在衬底1上的正投影完全覆盖，第一发光控制晶体管T5、第二发光控制晶体管T6在衬底1上的正投影被第一电极在衬底1上的正投影覆盖大部分。需要说明的是，某一晶体管在衬底1上的正投影是指，该晶体管的栅极、有源层、第一极和第二极在衬底1上的整体正投影。

另外，如图14所示，第一导电部、第一初始化信号线Vinit1和第二初始化信号线Vinit2中的每个在衬底1上的正投影与第一发光器件的第一电极21在衬底1上的正投影存在交叠。例如，第一导电部在衬底1上的正投影被第一电极21在衬底1上的正投影完全覆盖，第一初始化信号线Vinit1在衬底1上的正投影被第一电极21在衬底1上的正投影完全覆盖，第二初始化信号线Vinit2在衬底1上的正投影被第一电极21在衬底1上的正投影覆盖大部分。

图17至图28示出了本公开的另一些实施例中的第一像素电路和发光器件的排布方式，图17为本公开的另一些实施例中提供的显示基板的有源半导体层的平面图，图18为本公开的另一些实施例中提供的显示基板的有源半导体层和第一栅金属层的叠加平面图，图19为本公开的另一些实施例中提供的显示基板的有源半导体层、第一栅金属层和第二栅金属层的叠加平面图，图20为本公开的另一些实施例中提供的第一源漏金属层的平面图，图21为本公开的另一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层的叠加平面图，图22为本公开的另一些实施例中提供的透明导电层的平面图，图23为本公开的另一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、透明导电层的叠加平面图，图24为沿图23中D-D'线的剖视图，图25为本公开的另一些实施例中提供的第二源漏金属层的平面图，图26为本公开的另一些实施例中提供的显示基板的有源半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、透明导电层和第二源漏金属层的叠加示意图，图27为沿图26中E-E'线的剖视图，图28为本公开的另一些实施例中提供的第一像素电路和第一发光器件的第一电极的叠加平面图。

如图17所示，晶体管T1～T7的有源层T1_p～T7_p位于有源半导体层Poly中，有源半导体层Poly的形状与图4中相同，具体参见上文对图4的描述，这里不再赘述。

如图18所示，第一栅金属层Gate1的结构与图5中的第一栅金属层Gate1的结构类似，区别仅在于，图18中的第一栅金属层Gate1中未设置第二初始化信号线Vinit2。

如图19所示，第二栅金属层Gate2的结构与图6中的第二栅金属层Gate2的结构相同，均包括第一初始化信号线Vinit1和电容Cst的第二极板Cst2。

与图7中的第一源漏金属层SD1相类似地，在图20和图21中的第一源漏金属层SD1中，同样包括：第一连接部L1、第七连接部L7、第八连接部L8、第九连接部L9、复位连接部Lre、扫描连接部Lsc、数据连接部Ld和发光控制连接部Lem，各连接部的位置参见上文中的描述，这里不再赘述。与图7中的第一源漏金属层SD1所不同的是，图20和图21中的第一源漏金属层SD1中不再设置第四连接部L4和第二初始化连接部Linit2；另外，在图20和图21中的第一源漏金属层SD1还包括第五连接部L5，该第五连接部L5与图7中的第二连接部L2的位置相同。

与图9中的透明导电层TRL类似地，图22和图23中的透明导电层TRL中同样设置有多条透明引线，例如，多条透明引线包括：第一初始化引线TLinit1、扫描引线TLsc、发光控制引线TLem、复位控制引线TLres、电源引线TLvd。其中，多条透明引线位于第一显示区域，第一初始化信号线Vinit1的两端均与第一初始化引线TLinit1连接，从而使同一行的各子像素的第一初始化信号线Vinit1电连接在一起。扫描线Scan的两端均与扫描引线TLsc连接，从而使同一行的各子像素的扫描线Scan电连接在一起。发光控制线EM的两端均与发光控制引线TLem连接，从而使同一行的各子像素的发光控制线EM电连接在一起。复位控制线Reset的两端均与复位控制引线TLres连接，从而使同一行的各子像素的复位控制线Reset电连接在一起。第一电源线VDD的两端均与电源引线TLvd连接，从而使同一列的各子像素的第一电源线VDD电连接在一起。

其中，在第一初始化信号线Vinit1的其中一端，第一初始化引线TLinit1通过钝化层PVX上的过孔连接第一连接部L1，该第一连接部L1通过层间介质层ILD上的过孔连接第一初始化信号线Vinit1；在第一初始化信号线Vinit1的另一端，第一初始化引线TLinit1通过钝化层PVX上的过孔连接第一初始化连接部Linit1，该第一初始化连接部Linit1通过层间介质层ILD上的过孔连接第一初始化信号线Vinit1。在复位控制线Reset的每一端，复位引线通过钝化层PVX上的过孔与复位连接部Lre连接，复位连接部Lre通过贯穿第二栅绝缘层GI2和层间介质层ILD的过孔来与复位控制线Reset连接。在扫描线Scan的每一端，扫描引线TLsc通过钝化层PVX上的过孔与扫描连接部Lsc连接，扫描连接部Lsc通过贯穿第二栅绝缘层GI2和层间介质层ILD的过孔来与扫描线Scan连接。在发光控制线EM的每一端，发光控制引线TLem通过钝化层PVX上的过孔与发光控制连接部Lem连接，发光控制连接部Lem通过贯穿第二栅绝缘层GI2和层间介质层ILD的过孔来与发光控制线EM连接。

与图9中的透明导电层TRL不同的是，图22和图23中的透明导电层TRL中还设置有第二初始化信号线Vinit2和数据引线TLda。同一行子像素连接同一条第二初始化信号线Vinit2。第二初始化信号线Vinit2在衬底1的正投影位于扫描线Scan在衬底1上的正投影与发光控制线EM在衬底1上的正投影之间。

与图4至图11中相同地，在图17至图21中，第一复位晶体管T1的第一极S1通过第一连接部L1连接至第一初始化信号线Vinit1；补偿晶体管T2的第二极通过第七连接部L7连接至驱动晶体管T3的栅极；第二复位晶体管T7的第二极通过第八连接部L8连接至第二发光控制晶体管T6的第二极；电容Cst的第二极板Cst2通过第九连接部L9与第一发光控制晶体管T5的第一极连接。具体连接方式参见上文描述。

结合图22至图26所示，第二源漏金属层SD2中设置有数据线Data，电源线主体部Vdd1、第六连接部L6和转接电极TR1。数据线Data在衬底1上的正投影与第二初始化信号线Vinit2在衬底1上的正投影交叉。数据线Data的两端均通过贯穿第一平坦化层PLN1的过孔与数据引线TLda连接，数据引线TLda设置在透明导电层TRL中，并位于所述第一显示区域中，用于将同一列的各子像素的数据线Data电连接在一起。其中，数据线Data一端的数据引线TLda通过钝化层PVX上的过孔与数据连接部Ld连接，数据连接部Ld通过贯传第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD的过孔连接至开关晶体管T4的第一极。

与图13中相同地，在图17至图26所示的实施例中，第一电源线VDD包括：电源线主体部Vdd1和电源引线TLvd，电源线主体部Vdd1沿第二方向延伸，且电源线主体部Vdd1在衬底1上的正投影与扫描线Scan在衬底1上的正投影交叉。电源引线TLvd位于第一显示区域中，电源线主体部Vdd1的两端均与电源引线TLvd连接，以使同一列中的各个子像素的电源线主体部Vdd1电连接在一起。电源引线TLvd位于透明导电层TRL中，并可以通过贯穿第一平坦化层PLN1的过孔与电源线主体Vdd1部连接。另外，电源引线TLvd还通过第十七过孔V17与第九连接部L9连接，从而使第一发光控制晶体管T5的第一极S5、电容Cst的第二极板Cst2均连接至第一电源线VDD。

结合图26和图27所示，第二复位晶体管T7的第一极通过第五连接部L5和第六连接部L6连接至第二初始化信号线Vinit2。具体地，第六连接部L6位于第二源漏金属层SD2中，第六连接部L6的一端通过第一平坦化层PLN1上的第八过孔V8与第二初始化信号线Vinit2连接，第六连接部L6的另一端通过第九过孔V9与第五连接部L5的一端连接，第五连接部L5的另一端通过第十过孔V10与第二复位晶体管T7的第一极S7连接，第九过孔V9贯穿钝化层PVX和第一平坦化层PLN1，第十过孔V10贯穿第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD。

与图15相同的，结合图26和图28所示，第一发光器件的第一电极21位于第二源漏金属层SD2远离衬底1的一侧，且第一发光器件的第一电极21与第二源漏金属层SD2之间设置有第二平坦化层PLN2。第一发光器件的第一电极21通过第二平坦化层PLN2上的过孔与第二源漏金属层SD2中的转接电极TR1连接，转接电极TR1通过贯穿第一平坦化层PLN1和钝化层PVX的过孔连接至第八连接部L8，从而实现第一发光器件的第一电极TR1与第二发光控制晶体管T6的第二极D6、第二复位晶体管T7的第二极D7之间的电连接。其中，电极主体部211呈圆形，这样可以减少第一显示区AA1的光线衍射现象，从而改善摄像头的成像质量。

当第一像素电路采用图17至图28中的排布方式时，在第一显示区的至少一个子像素中，驱动晶体管T3、开关晶体管T4、第一复位晶体管T1、第二复位晶体管T7、第一发光控制晶体管T5、所述第二发光控制晶体管T6、所述驱动晶体管T3中的每个在所述衬底1上的正投影与第一发光器件的第一电极21在衬底1上的正投影存在交叠。例如，驱动晶体管T3、开关晶体管T4、补偿晶体管T2、第一复位晶体管T1、第二复位晶体管T7在衬底1上的正投影均被第一电极在衬底1上的正投影完全覆盖，第一发光控制晶体管T5、第二发光控制晶体管T6在衬底1上的正投影被第一电极在衬底1上的正投影覆盖大部分。

另外，如图28所示，第一导电部L1、第一初始化信号线Vinit1和第二初始化信号线Vinit2中的每个在衬底1上的正投影与第一发光器件的第一电极21在衬底1上的正投影存在交叠。例如，第一导电部L1在衬底1上的正投影被第一电极21在衬底1上的正投影完全覆盖，第一初始化信号线Vinit1、第二初始化信号线Vinit2在衬底1上的正投影被第一电极在衬底1上的正投影完全覆盖。

在本公开实施例中，第一显示区域中的第一像素电路的第一复位晶体管T1和第二复位晶体管T7分别与不同的初始化信号线连接，从而可以分别为第一复位晶体管T1和第二复位晶体管T7通过初始化电压，进而有利于提高第一显示区域和第二显示区域的显示一致性。并且，第一像素电路的长宽比(即第一像素电路在Y方向的尺寸与在X方向上的尺寸之比)与1相近，这样有利于将第一像素电路尽可能地隐藏在第一发光器件的第一电极下方，从而防止子像素的遮光面积过大。

本公开还提供一种显示装置。该显示装置可以包括如上所述的显示基板。所述显示装置可以包括任何具有显示功能的设备或产品。例如，所述显示装置可以是智能电话、移动电话、电子书阅读器、台式电脑(PC)、膝上型PC、上网本PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字音频播放器、移动医疗设备、相机、可穿戴设备(例如头戴式设备、电子服饰、电子手环、电子项链、电子配饰、电子纹身、或智能手表)、电视机等。

如图1和图2所示，所述显示装置还包括图像传感器2，图像传感器2位于显示基板100的一侧，图像传感器在显示基板100的正投影落入所述第一显示区域AA1内。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (16)

1.一种显示基板，包括：第一显示区域和第二显示区域，所述第一显示区域的透光率大于所述第二显示区域的透光率，其特征在于，所述显示基板包括：

衬底；

设置在所述衬底上且位于所述第一显示区域的多个子像素，所述子像素包括：第一像素电路和第一发光器件，所述第一像素电路与所述第一发光器件电连接，用于驱动所述第一发光器件发光；

其中，所述第一像素电路至少包括：补偿晶体管、开关晶体管和第一复位晶体管和第二复位晶体管，所述补偿晶体管、所述开关晶体管和所述第二复位晶体管中的每个的栅极均与扫描线连接，所述补偿晶体管、所述开关晶体管和所述第二复位晶体管中的每个的有源层在所述衬底上的正投影均与所述扫描线在所述衬底上的正投影存在交叠；

所述第一复位晶体管为双栅晶体管，且其中一个栅极为复位控制线的一部分，另一个栅极位于所述复位控制线沿其宽度方向的一侧，并与所述复位控制线连接；所述第一复位晶体管的第一极连接第一初始化信号线，所述第二复位晶体管的第一极连接第二初始化信号线，所述第一初始化信号线与所述第二初始化信号线绝缘间隔。

2.根据权利要求1所述的显示基板，其特征在于，所述复位控制线在所述衬底上的正投影位于所述第一复位晶体管的第一极在所述衬底上的正投影与所述第二复位晶体管的第一极在所述衬底上的正投影之间。

3.根据权利要求1所述的显示基板，其特征在于，所述复位控制线所在层位于所述第一复位晶体管的第一极所在层远离所述衬底的一侧，所述复位控制线所在层与所述第一复位晶体管的第一极所在层之间设置有第一栅绝缘层；所述第一初始化信号线位于所述复位控制线所在层远离所述衬底的一侧，所述第一初始化信号线所在层与所述复位控制线所在层之间设置有第二栅绝缘层；

所述显示基板还包括第一连接部，所述第一连接部所在层位于所述第一初始化信号线所在层远离所述衬底的一侧，所述第一连接部所在层与所述初始化信号线所在层之间设置有层间介质层；所述第一连接部的一端通过第一过孔与所述第一初始化信号线连接，另一端通过第二过孔与所述第一复位晶体管的第一极连接，所述第一过孔贯穿所述层间介质层，所述第二过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层。

4.根据权利要求3所述的显示基板，其特征在于，所述第二初始化信号线、所述复位控制线和所述扫描线同层设置，且均沿第一方向延伸；所述显示基板还包括：

第二连接部，与所述第一连接部同层设置；

第三连接部，所述第三连接部所在层位于所述第二连接部所在层远离所述衬底的一侧，所述第三连接部所在层与所述第二连接部所在层之间设置有层叠的钝化层和第一平坦化层；所述第三连接部在所述衬底上的正投影与所述第一初始化信号线在所述衬底上的正投影交叉；

其中，所述第三连接部的一端与所述第二初始化信号线连接，另一端与所述第二连接部的一端连接，所述第二连接部的另一端与所述第二初始化晶体管的第一极连接。

5.根据权利要求4所述的显示基板，其特征在于，所述显示基板还包括：透明导电层，所述透明导电层采用透明导电材料制成，并位于所述第一连接部所在层与所述第三连接部所在层之间，所述透明导电层与所述第一连接部所在层设置有所述钝化层，所述透明导电层与所述第三连接部所在层之间设置有所述第一平坦化层；

所述显示基板还包括：

透明的初始化引线，设置在所述透明导电层中，并位于所述第一显示区域，所述第二初始化信号线的两端均与所述初始化引线连接，以使同一列的各子像素的第二初始化信号线通过所述初始化引线电连接在一起；

第四连接部，与所述第一导电部同层设置；

其中，所述第三连接部的一端通过所述第一平坦化层上的第三过孔连接所述初始化引线连接，所述初始化引线通过所述钝化层上的第四过孔连接所述第四连接部，所述第四连接部通过第五过孔连接所述第二初始化信号线，所述第五过孔贯穿所述层间介质层和所述第二栅绝缘层；

所述第三连接部的另一端通过第六过孔与所述第二连接部的一端连接，所述第二连接部的另一端通过第七过孔与所述第二初始化晶体管的第一极连接，所述第六过孔贯穿所述钝化层和第一平坦化层；所述第七过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层。

6.根据权利要求5所述的显示基板，其特征在于，所述开关晶体管的第一极与数据线连接，所述数据线沿第二方向延伸，并位于所述透明导电层中。

7.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括用于传输发光控制信号的发光控制信号线，所述发光控制线、所述复位控制线与所述扫描线同层设置，且均沿第一方向延伸；所述第二初始化信号线位于透明导电层中，所述透明导电层包括透明导电材料，并位于所述第一初始化信号线所在层远离所述衬底的一侧，所述透明导电层与所述第一初始化信号线所在层之间设置有钝化层，所述第二初始化信号线在所述衬底的正投影位于所述扫描线在所述衬底上的正投影与所述发光控制线在所述衬底上的正投影之间。

8.根据权利要求7所述的显示基板，其特征在于，所述显示基板还包括：

第五连接部，与所述第一连接部同层设置；

第六连接部，位于所述透明导电层远离所述衬底的一侧，所述第六连接部所在层与所述透明导电层之间设置有第一平坦化层；

其中，所述第六连接部的一端通过所述第一平坦化层上的第八过孔与所述第二初始化信号线连接，另一端通过第九过孔与所述第五连接部的一端连接，所述第五连接部的另一端通过第十过孔与所述第二复位晶体管的第一极连接，所述第九过孔贯穿所述钝化层和所述第一平坦化层，所述第十过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层。

9.根据权利要求8所述的显示基板，其特征在于，所述开关晶体管的第一极与数据线连接，所述数据线沿第二方向延伸，所述数据线与所述第六连接部同层设置，所述数据线在所述衬底上的正投影与所述第二初始化信号线在所述衬底上的正投影交叉。

10.根据权利要求9所述的显示基板，其特征在于，所述显示基板还包括数据引线，所述数据引线设置在所述透明导电层中，并位于位于所述第一显示区域中，所述数据线的两端均与所述数据引线连接，以使同一列的各子像素的数据线通过所述数据引线电连接在一起。

11.根据权利要求3至10中任意一项所述的显示基板，其特征在于，所述第一像素电路还包括：驱动晶体管、第一发光控制晶体管、第二发光控制晶体管和存储电容，

所述第一发光控制晶体管的栅极、所述第二发光控制晶体管的栅极均与发光控制线连接，所述第一发光控制晶体管的第一极与第一电源线连接，所述第一发光控制晶体管的第二极、所述开关晶体管的第二极、所述驱动晶体管的第一极形成为一体结构，所述驱动晶体管的第二极、所述补偿晶体管的第一极、所述第二发光控制晶体管的第一极形成为一体结构，所述第二发光控制晶体管的第二极、所述第二复位晶体管的第二极形成为一体结构；所述第一复位晶体管的第二极与所述补偿晶体管的第二极形成为一体结构，并与所述驱动晶体管的栅极连接；

所述存储电容包括相对设置的第一极板和第二极板，所述第一极板与所述驱动晶体管的栅极为一体结构，所述第二极板位于所述第一极板远离所述衬底的一侧，并与所述第一电源线连接。

12.根据权利要求11所述的显示基板，其特征在于，所述显示基板还包括：

第七连接部，与所述第一连接部同层设置，所述第七连接部的一端通过第十一过孔与所述补偿晶体管的第二极连接，另一端通过第十二过孔与所述驱动晶体管的栅极连接，所述第十一过孔贯穿所述第一栅绝缘层、第二栅绝缘层和所述层间介质层，所述第十二过孔贯穿所述第二栅绝缘层和所述层间介质层，所述第七连接部在所述衬底上的正投影与所述扫描线在所述衬底上的正投影交叉；

第八连接部，与所述第一连接部同层设置，所述第八连接部的一端通过第十三过孔与所述第二发光控制晶体管的第二极连接，另一端通过第十四过孔与所述第二复位晶体管的第二极连接，所述第十三过孔和所述第十四过孔均同时贯穿所述第一栅绝缘层、第二栅绝缘层和所述层间介质层，所述第八连接部在所述衬底上的正投影与所述发光控制线在所述衬底上的正投影交叉。

13.根据权利要求11所述的显示基板，其特征在于，所述显示基板还包括：第九连接部，所述第九连接部与所述第一连接部同层设置，所述第九连接部的一端通过第十五过孔与所述电容的第二极板连接，另一端通过第十六过孔与所述第一发光控制晶体管的第一极连接，其中，所述十五过孔贯穿所述层间介质层，所述第十六过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层；

所述第一电源线包括：电源线主体部和电源引线，所述电源线主体部在所述衬底上的正投影与所述扫描线在所述衬底上的正投影交叉，所述电源引线位于所述第一显示区域中，所述电源线主体部的两端均与所述电源引线连接，以使同一列中的各个子像素的电源线主体部电连接在一起；

所述电源引线采用透明材料制成，且与所述第九连接部所在层之间设置有钝化层，所述电源引线通过贯穿所述钝化层的第十七过孔与所述第九连接部连接。

14.根据权利要求11所述的显示基板，其特征在于，所述第一发光器件包括：与所述第一像素电路连接的第一电极，

在所述第一显示区域的至少一个子像素中，所述驱动晶体管、所述开关晶体管、所述第一复位晶体管、所述第二复位晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管、所述驱动晶体管中的每个在所述衬底上的正投影与所述第一发光器件的第一电极在所述衬底上的正投影存在交叠；

所述第一初始化信号线和所述第二初始化信号线中的每个在在所述衬底上的正投影与所述第一发光器件的第一电极在所述衬底上的正投影存在交叠。

15.一种显示装置，其特征在于，包括权利要求1至14中任意一项所述的显示基板。

16.根据权利要求15所述的显示装置，其特征在于，所述显示装置还包括图像传感器，所述图像传感器位于所述显示基板的一侧，所述图像传感器在所述显示基板的正投影落入所述第一显示区域内。

Images