CN113672016A

CN113672016A - 一种电源抑制电路、芯片及通信终端

Info

Publication number: CN113672016A
Application number: CN202110901987.4A
Authority: CN
Inventors: 高晨阳; 林升
Original assignee: Vanchip Tianjin Electronic Technology Co Ltd
Current assignee: Vanchip Tianjin Electronic Technology Co Ltd
Priority date: 2021-08-06
Filing date: 2021-08-06
Publication date: 2021-11-19
Anticipated expiration: 2041-08-06
Also published as: CN113672016B; KR20240026986A; US20240143005A1; WO2023011223A1

Abstract

本发明公开了一种电源抑制电路、芯片及通信终端。该电路包括采样单元、补偿单元和放大单元，采样单元连接补偿单元，补偿单元连接放大单元。该电路通过从低压差线性稳压器的预设采样节点位置获取AC信号，并基于该AC信号产生与电源上AC信号同相的增强信号，使得低压差线性稳压器的功率输出级的输入端电压紧跟电源电压的变化，实现对电源噪声的抑制。本发明不会引入额外的DC功耗，仅是从AC上实现对电源抑制能力的增强，不会产生额外的电路功耗。

Description

一种电源抑制电路、芯片及通信终端

技术领域

本发明涉及一种电源抑制电路，同时也涉及包括该电源抑制电路的集成电路芯片及相应的通信终端，属于集成电路技术领域。

背景技术

随着集成电路技术的发展，不仅要求电路具有较高的系统精度，同时还要求电路对电源噪声具有较强的抑制作用，尤其是在视频监控和通信系统等领域，对于抑制电源电压上的噪声的能力要求更加苛刻。LDO（Low Dropout Regulator，低压差线性稳压器）作为常用的电压转换模块，其对电源噪声的抑制能力一直备受关注。

在授权公告号为CN110837268B的中国发明专利中，公开了一种低噪声高电源抑制比两级低压差线性稳压器。该低压线性稳压器通过提取电源纹波，并对其进行放大后注入功率管的衬底端，进而实现电源抑制能力的提高。该低压线性稳压器虽然取得了一定的效果，但是控制衬底并不是一种良好的方法，可能会导致阈值电压的变化。另一方面，该电路的实现也需要较大的芯片面积和功耗。

在申请公布号为CN108733118A的中国专利申请中，公开了一种高电源抑制比快速响应LDO。该电路虽然通过构造负反馈环路实现了对电源抑制能力的调节，取得了一定的效果。但是，该电路中多重晶体管层叠，限制了在低压领域的应用，并且电路结构相对复杂，使得其在具体应用中具有一定的局限性。

发明内容

本发明所要解决的首要技术问题在于提供一种电源抑制电路。

本发明所要解决的另一技术问题在于提供一种包括电源抑制电路的芯片及通信终端。

为了实现上述目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种电源抑制电路，包括采样单元、补偿单元和放大单元，所述采样单元连接所述补偿单元，所述补偿单元连接所述放大单元；

利用所述采样单元从低压差线性稳压器的预设采样节点位置，获取目标频段内的第一AC信号输出到所述补偿单元，所述补偿单元将所述第一AC信号与从所述低压差线性稳压器的误差放大级获取的第二AC信号做差后，得到一个与电源电压同相或反相的第三AC信号输出到所述放大单元，产生与电源上AC信号同相的增强信号输出到所述低压差线性稳压器的误差放大级的输出端，使得所述低压差线性稳压器的功率输出级的输入端电压紧跟电源电压的变化，以抑制所述低压差线性稳压器输出的电压在目标频段内随电源电压的变化而变化。

其中较优地，所述预设采样节点位置为所述低压差线性稳压器的输出端口、与低压差线性稳压器相连的电源电压或地线、以及所述低压差线性稳压器上直接或间接控制其功率输出级的输入端的AC信号的节点位置中的任意一个。

其中较优地，所述采样单元包括第二电阻、第三电容、第三电阻、第四电阻和第五电阻，所述第三电阻的一端连接所述低压差线性稳压器的输出端口，所述第三电阻的另一端连接所述第三电容、第四电阻的一端，所述第三电容的另一端连接所述第二电阻的一端，所述第四电阻的另一端通过所述第五电阻接地，所述第二电阻的另一端连接所述补偿单元的输入端。

其中较优地，所述采样单元包括第六电阻和第四电容，所述第四电容的一端连接与所述低压差线性稳压器相连的地线端，所述第四电容的另一端连接所述第六电阻的一端，所述第六电阻的另一端连接所述补偿单元输入端。

其中较优地，所述补偿单元采用第五PMOS管实现，所述第五PMOS管的栅端连接所述采样单元的输出端，所述第五PMOS管的源端连接电源电压，所述第五PMOS管的漏端连接所述放大单元的输入端。

其中较优地，所述放大单元包括第四NMOS管和所述第五PMOS管，所述第四NMOS管的漏端连接所述第五PMOS管的漏端、第六PMOS管的栅端，所述第四NMOS管的栅端连接所述低压差线性稳压器的第二NMOS管的栅端、漏端，所述第四NMOS管的源端接地。

其中较优地，所述采样单元包括第七电阻和第五电容，所述第五电容的一端连接与所述低压差线性稳压器相连的电源电压，所述第五电容的另一端连接所述第七电阻的一端，所述第七电阻的另一端连接所述补偿单元输入端。

其中较优地，所述补偿单元采用第三NMOS管实现，所述第三NMOS管的栅端连接所述采样单元的输出端，所述第三NMOS管的漏端连接所述放大单元的输入端，所述第三NMOS管的源端接地。

其中较优地，所述放大单元包括第四PMOS管、第五PMOS管、第四NMOS管和所述第三NMOS管，所述第四PMOS管的漏端连接其栅端和所述第三NMOS管的漏端，所述第四PMOS管的栅端连接所述第五PMOS管的栅端，所述第四PMOS管与所述第五PMOS管的源端连接电源电压, 所述第五PMOS管的漏端连接所述第四NMOS管的漏端、第六PMOS管的栅端，所述第四NMOS管的栅端连接所述低压差线性稳压器的第二NMOS管的栅端、漏端，所述第四NMOS管的源端接地。

根据本发明实施例的第二方面，提供一种集成电路芯片，所述集成电路芯片包括上述的电源抑制电路。

根据本发明实施例的第三方面，提供一种通信终端，所述通信终端中包括上述的电源抑制电路。

本发明所提供的电源抑制电路通过从低压差线性稳压器的预设采样节点位置获取AC信号，并基于该AC信号产生与电源上AC信号同相的增强信号，使得低压差线性稳压器的功率输出级的输入端电压紧跟电源电压的变化，实现对电源噪声的抑制。本发明不会引入额外的DC功耗，仅是从AC上实现对电源抑制能力的增强，不会产生额外的电路功耗。

附图说明

图1为本发明实施例提供的电源抑制电路应用到低压差线性稳压器上的电路简图；

图2a为本发明实施例1提供的电源抑制电路应用到低压差线性稳压器上的电路详图；

图2b为图2a电路的小信号等效模型图；

图3为本发明实施例2提供的电源抑制电路应用到低压差线性稳压器上的电路详图；

图4为本发明实施例3提供的电源抑制电路应用到低压差线性稳压器上的电路详图；

图5为本发明实施例提供的电源抑制电路的未接入采样单元的低压差线性稳压器的电路图；

图6为本发明实施例1提供的电源抑制电路的仿真结果示意图。

具体实施方式

下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。

由于当电源上有一特定频率的AC（交流）噪声时，必然在低压差线性稳压器的输出端口产生一定幅度的AC噪声分量。该AC噪声从电源到低压差线性稳压器的输出端口的增益在低频时主要由低压差线性稳压器的低频增益所决定，在高频时主要由低压差线性稳压器的输出电容与寄生电容所决定，而在中频时低压差线性稳压器的电源抑制往往会随着频率的增高而不断恶化。为了使低压差线性稳压器输出的电压在目标频段内不随电源电压变化而变化，实现对目标频段内电源噪声的有效抑制，如图1所示，本发明实施例提供了一种电源抑制电路10，包括采样单元105、补偿单元106和放大单元107，采样单元105连接补偿单元106，补偿单元106连接放大单元107。

利用采样单元105从待进行电源抑制的低压差线性稳压器的预设采样节点位置，获取目标频段内的第一AC信号输出到补偿单元106（即图1中的端口B），补偿单元106将该第一AC信号与从低压差线性稳压器的误差放大级（图1中的101）获取的第二AC信号做差（即图1中的端口B的第一AC信号和端口C的第二AC信号做差）后，产生一个与电源电压同相或反相的第三AC信号输出到放大单元107（即图1中的端口D），产生与电源上AC信号同相的增强信号输出到低压差线性稳压器的误差放大级的输出端，使得低压差线性稳压器的功率输出级（图1中的102）的输入端（即图1中的功率管M1的栅端）电压紧跟电源电压的变化，以抑制低压差线性稳压器输出端口（图1中的输出端口Vout）输出的电压在目标频段内随电源电压的变化而变化，即提高了低压差线性稳压器的电源抑制能力。

其中，采样单元105接入低压差线性稳压器的预设采样节点位置可以是低压差线性稳压器的输出端口、与低压差线性稳压器相连的电源电压或地线、以及低压差线性稳压器上可以直接或间接控制其功率输出级的输入端的AC信号的节点位置中的任意一个。

下面本发明将以采样单元105分别接入低压差线性稳压器的输出端口、与低压差线性稳压器相连的电源电压和地线为例，详细说明电源抑制电路10如何使得低压差线性稳压器输出的电压在目标频段内不随电源电压变化而变化。在本发明中，为了减少电路的面积和成本，电源抑制电路10各单元所采用的某些器件可以共用低压差线性稳压器的某些器件，并结合低压差线性稳压器设计电源抑制电路的连接关系。

实施例1

如图2a所示，本实施例将采样单元105接入到低压差线性稳压器的输出端口Vout。其中，第一PMOS管PM20、第二PMOS管PM21、第三PMOS管PM22、第四PMOS管PM23、第五PMOS管PM24、第一NMOS管NM21、第二NMOS管NM22、第三NMOS管NM23和第四NMOS管NM24共同构成低压差线性稳压器的误差放大级；第六PMOS管PM25、第一电容C20、第二电容C21和第一电阻R21共同构成低压差线性稳压器的功率输出级；第三电阻R23、第四电阻R24和第五电阻R25共同构成低压差线性稳压器的反馈级。低压差线性稳压器各个器件之间的连接关系为现有成熟技术，不再赘述。

如图2a所示，采样单元105包括第二电阻R22、第三电容C22、第三电阻R23、第四电阻R24和第五电阻R25；第三电阻R23的一端作为采样单元105的输入端（如图1中的输入端Vin），用于连接低压差线性稳压器的输出端口Vout，第三电阻R23的另一端连接第三电容C22、第四电阻R24的一端，第三电容C22的另一端连接第二电阻R22的一端，第四电阻R24的另一端通过第五电阻R25接地，第二电阻R22的另一端作为采样单元105的输出端口，用于连接补偿单元106的输入端。

如图2a所示，补偿单元106采用第五PMOS管PM24实现；第五PMOS管PM24的栅端作为补偿单元106的输入端，用于连接采样单元105的输出端，第五PMOS管PM24的源端连接电源电压vdd，第五PMOS管PM24的漏端作为补偿单元106的输出端，用于连接放大单元107的输入端。

如图2a所示，放大单元107包括第四NMOS管NM24和补偿单元106的第五PMOS管PM24；第四NMOS管NM24的漏端连接第五PMOS管PM24的漏端（作为低压差线性稳压器的误差放大级的输出端口）、第六PMOS管PM25的栅端（作为低压差线性稳压器的功率输出级的输入端），第四NMOS管NM24的栅端连接低压差线性稳压器的第二NMOS管NM22的栅端、漏端，第四NMOS管NM24的源端接地。

通过调整由采样单元105的第二电阻R22与第三电容C22构成的选频回路带宽，从低压差线性稳压器的输出端口Vout采样目标频段内的第一AC信号，并将其加载至第五PMOS管PM24的栅端，用于与该第五PMOS管PM24源端的电源电压vdd上的第二AC信号做差之后，经过第五PMOS管PM24与第四NMOS管NM24并联组成的增益回路进行适当的幅值放大，同时使其与电源上的AC信号同相，即得到与电源上AC信号同相的增强信号，使得低压差线性稳压器的功率输出级的第六PMOS管PM25的栅端电压在目标频段内紧跟电源电压的变化，从而实现低压差线性稳压器对电源噪声的抑制。

该电源抑制电路10对电源噪声的抑制作用详细说明如下：

当电源上存在某一频率的扰动电压增大时，低压差线性稳压器的输出端Vout必然会出现一个增大的扰动电压，若想减小其输出端Vout扰动电压幅值，使其不随电源电压的变化而变化，就需要使第六PMOS管PM25的栅端电压跟随其源端电压（即电源电压），若第六PMOS管PM25的栅端电压能够理想地跟随电源电压的变化，那么低压差线性稳压器的输出端Vout将不随电源电压的变化而变化。

由于电源上产生某一频率范围内的扰动电压时，第五PMOS管PM24的栅端电压vg24会随电源电压的变化而变化，由于PMOS管的反向作用，第五PMOS管PM24的漏端电压vd24的变化与其栅端电压vg24变化相反，而第六PMOS管PM25的栅端电压变化又与第五PMOS管PM24的漏源电压vds24变化相同。本实施例中，为了使第六PMOS管PM25的栅端电压跟随电源电压的变化，直接迫使PMOS管PM24的栅端电压不跟随电源电压的变化，或弱化其跟随电源电压的变化，使得第五PMOS管PM24的漏端电压vd24跟随电源电压的变化，进而实现第六PMOS管PM25的栅端电压跟随电源电压的变化，达到低压差线性稳压器的输出端Vout不随电源电压的变化而变化的目的。例如，随着电源扰动电压增大，第五PMOS管PM24的栅端电压vg24将由于采样单元105的作用被减小，从而增大第五PMOS管PM24的栅源电压vgs24，导致第五PMOS管PM24产生的补偿电流增大，从而使第六PMOS管PM25的栅端电压增大，因此，第六PMOS管PM25的栅源电压随电源上扰动电压变化的影响减小，在该频率范围内提高了电路的电源抑制特性。

下面通过电路的小信号模型，从数学的角度阐述该技术原理：

如图2b所示，为图2a电路的小信号等效模型，为方便分析，假定参考端Vb2和Vref是无噪声的，即交流接地，因此PMOS管PM20，PM21和NMOS管NM21可以不考虑。电容CL和电阻RL分别为低压差线性稳压器的输出端Vout的负载电容和负载电阻。并且，将从输出端Vout到第四NMOS管NM24栅端的AC信号增益写为A，因此A可写为：

（1）

上式中，

为第三PMOS管PM22的小信号增益（与工艺参数和电路设计参数有关），

为第三PMOS管PM22的小信号阻抗，

为第二NMOS管NM22的小信号增益，

为电路中的并联符号。

当不考虑第二电阻R22与第三电容C22所构成的选频回路时，结点v1处的小信号电压为：

（2）

上式中，

为第三NMOS管NM23的小信号阻抗，

为第四PMOS管PM23的小信号增益，其中，

远大于

。

因此，如图2b所示，由第五PMOS管PM24本身固有的增益量

所产生的AC电流

几乎为0，即：

（3）

因此，当不考虑选频回路时，结点v2的AC电压幅值可近似表达为公式（4），为简化计算，这里忽略了从结点v2到输出端Vout的AC电流值和由电源vdd变化所引起的同时流过第五PMOS管PM24的阻抗rop24和第四NMOS管NM24和阻抗

的AC电流：

（4）

上式中，

为第四NMOS管NM24的小信号增益量。

可得，由第六PMOS管PM25本身固有的增益量

所引起的AC电流为：

（5）

因此，可得低压差线性稳压器的输出端Vout由于第六PMOS管PM25的栅源电压变化所引起的AC电压分量为：

（6）

当考虑引入由第二电阻R22与第三电容C22所构成的选频回路时，结点v1的电压变化分量将会减小，这是由于流过第三NMOS管NM23的阻抗

的电流被选频回路分流所导致的，当考虑选频回路时，结点v3的AC电压分量约为：

（7）

所以，从结点v1至结点v3，流过选频回路的电流为：

（8）

其中，

为考虑选频回路时，结点v1的小信号电压，由公式（2）可知，当没有选频回路时，结点v1的电压是接近电源电压vdd的，而结点v3的电压是一个较小的电压值，因此，当加入选频回路时，电流流向为从结点v1至结点v3，因此

是大于零的。

因此，结点v1的小信号电压，可被重写为：

（9）

所以，由公式（3）可知：

（10）

即通过添加选频回路，增大了第五PMOS管PM24的AC电流分量，即结点v2的电压分量会变大，因此：

（11）

所以，结点v2的AC电压分量由于添加了选频回路的作用，将会更加接近vdd，当在某个频点时，结点v2将跟随电源vdd的变化，即：

（12）

因此，由第六PMOS管PM25的小信号增益所引起的AC电流分量i3’将会减小甚至降为0，从而使得输出端口vout’的AC分量降为0，即，当电源电压变化的时候，低压差线性稳压器的输出不变，从而实现对电源噪声的抑制作用。

如图6示出的实施例1的仿真结果。图中虚线为没有添加本电源抑制电路时的电源抑制仿真结果，实线为添加了本电源抑制电路后的电源抑制仿真结果。从仿真结果可以看出，本电源抑制电路能够在很大的频率范围内实现对电源噪声的有效抑制。其中，抑制最强之处能够通过调节电路参数来进行选择频点，在本图中抑制最强之处，较之于原有电路，电源抑制有40dB左右的提高。

实施例2

如图3所示，本实施例将采样单元105接入到与低压差线性稳压器相连的地线端。该实施例与实施例1的不同之处在于：采样单元105包括第六电阻R32和第四电容C32，第四电容C32的一端作为采样单元105的输入端，用于连接与低压差线性稳压器相连的地线端，第四电容C32的另一端连接第六电阻R32的一端，第六电阻R32的另一端作为采样单元105的输出端口，用于连接补偿单元106的输入端。

由实施例1的叙述可知，若要实现对目标频段电源噪声的抑制，则需要在该频段使低压差线性稳压器的功率输出级的PMOS管的栅端（如图3中的PMOS管PM35）电压紧跟电源电压的变化，因此需要增大PMOS管PM34的AC电流，而由于PMOS管PM33和NMOS管NM33的分压作用，PMOS管PM34的栅端电压变化是紧跟电源电压的变化的，因此采用实施例1所述的实现思路，对流过NMOS管NM33的AC电流进行分流，从而减小PMOS管PM34栅端的AC电压分量，进而实现对电源噪声的抑制作用。本实施例所采取的实现方法为从PMOS管PM34的栅端和地之间引入由第六电阻R32和第四电容C32构成的RC选频回路，在目标频段内增大流过PMOS管PM34的补偿电流，使PMOS管PM35的栅端电压在所选定的频段内跟随电源电压的变化，从而实现对电源噪声的抑制作用。本实施例的具体工作原理与实施例1相似，这里不再赘述。

实施例3

如图4所示，本实施例将采样单元105接入到与低压差线性稳压器相连的电源电压上。该实施例与实施例1和实施例2的不同之处在于：实施例1和实施例2都是通过直接的方式对PMOS管PM44（图2a中为PMOS管PM24、图3中为PMOS管PM34）的栅端进行控制，本实施例将通过间接的方式使PMOS管PM45的栅端电压在目标频段内跟随电源电压的变化，从而实现对目标频段内电源噪声的抑制。其中，采样单元105包括第七电阻R42和第五电容C42，第五电容C42的一端作为采样单元105的输入端，用于连接与低压差线性稳压器相连的电源电压，第五电容C42的另一端连接第七电阻R42的一端，第七电阻R42的另一端作为采样单元105的输出端口，用于连接补偿单元106的输入端。

如图2a所示，补偿单元106采用第三NMOS管NM23（如图4中的NMOS管NM43）实现；第三NMOS管NM23的栅端作为补偿单元106的输入端，用于连接采样单元105的输出端，第三NMOS管NM23的漏端作为补偿单元106的输出端，用于连接放大单元107的输入端，第三NMOS管NM23的源端接地。

如图2a所示，放大单元107包括第四PMOS管PM23、第五PMOS管PM24、第四NMOS管NM24（图4中的PMOS管PM43、PM44和NMOS管NM44）和补偿单元106的第三NMOS管NM23，第四PMOS管PM23的漏端连接其栅端和第三NMOS管NM23的漏端，第四PMOS管PM23的栅端连接第五PMOS管PM24的栅端，第四PMOS管PM23与第五PMOS管PM24的源端连接电源电压vdd,第五PMOS管PM24的漏端连接第四NMOS管NM24的漏端、第六PMOS管PM25（图4中的PMOS管PM45）的栅端，第四NMOS管NM24的栅端连接低压差线性稳压器的第二NMOS管NM22（图4中的PMOS管PM42）的栅端、漏端，第四NMOS管NM24的源端接地。

为实现PMOS管PM44的栅端电压不跟随电源电压的变化而变化或者不那么紧密的跟随电源电压的变化而变化，本实施例提出一种在低压差线性稳压器的误差放大级的NMOS管NM43管的栅端和电源之间构造由第七电阻R42和第五电容C42组成的RC选频回路的方式来实现。因此，当电源上出现AC信号时，该RC选频电路通过选频作用会将目标频段内的AC信号传递到NMOS管NM43的栅端上，使其跟随电源电压的变化，该变化会在NMOS管NM43的漏端，即PMOS管PM44的栅端引起反相的电压变化，从而达到抑制PM44管栅端电压跟随电源电压变化的现象，根据实施例1和实施例2的内容，即可实现在目标频段对电源噪声的抑制作用。

此外，如图5所示，除了如实施例1和实施例2采用直接的方式迫使PMOS管PM54的栅端电压不跟随电源电压的变化，或弱化其跟随电源电压的变化，还可以采用间接的方式实现，即将采样单元接入低压差线性稳压器上间接控制其功率输出级输入端的AC信号跟随电源电压变化的节点位置，具体可以包括在图5中结点A2和A4之间设置采样单元，或在参考电压Vref和地之间设置采样单元。在采用间接的方式迫使PMOS管PM55的栅端电压跟随电源电压变化时，还可以将采样单元接入低压差线性稳压器上直接或间接控制NMOS管NM54的栅端，使其与电源电压的变化反相，从而迫使PMOS管PM55的栅端电压跟随电源电压变化，具体可以是图5中结点A5和电源或结点A2之间设置采样单元；同样，还可以采用直接的方式迫使NMOS管NM54的栅端电压与电源电压变化反相，具体可以在图5中结点A3和地之间设置采样单元。以上所述实现方式均属本发明技术的保护范围之内，其原理是一致的。

需要强调的是，本发明实施例提供的电源抑制电路还可以应用到运算放大器等对电源抑制需求较高的模拟、射频电路中，实现较好的电源抑制作用，并且，为了减少电路面积和降低成本，同样可以结合运算放大器的电路结构，采用与运算放大器共用一些器件的方式达到电源抑制电路的电源抑制效果，在此不再详述。

另外，本发明实施例提供的电源抑制电路可以被用在集成电路芯片中。对于该集成电路芯片中电源抑制电路的具体结构，在此不再一一详述。

上述电源抑制电路还可以被用在通信终端中，作为射频集成电路的重要组成部分。这里所说的通信终端是指可以在移动环境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE、FDD_LTE等多种通信制式的计算机设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。此外，本发明所提供的技术方案也适用于其他射频集成电路应用的场合，例如通信基站等。

以上对本发明所提供的电源抑制电路、芯片及通信终端进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。

Claims

1.一种电源抑制电路，其特征在于包括采样单元、补偿单元和放大单元，所述采样单元连接所述补偿单元，所述补偿单元连接所述放大单元；

利用所述采样单元从低压差线性稳压器的预设采样节点位置，获取目标频段内的第一AC信号输出到所述补偿单元，所述补偿单元将所述第一AC信号与从所述低压差线性稳压器的误差放大级获取的第二AC信号做差后，得到一个与电源电压同相或反相的第三AC信号输出到所述放大单元，产生与电源上AC信号同相的增强信号输出到所述低压差线性稳压器的误差放大级的输出端。

2.如权利要求1所述的电源抑制电路，其特征在于：

所述预设采样节点位置为所述低压差线性稳压器的输出端口、与低压差线性稳压器相连的电源电压或地线、以及所述低压差线性稳压器上直接或间接控制其功率输出级的输入端的AC信号的节点位置中的任意一个。

3.如权利要求1所述的电源抑制电路，其特征在于：

所述采样单元包括第二电阻、第三电容、第三电阻、第四电阻和第五电阻，所述第三电阻的一端连接所述低压差线性稳压器的输出端口，所述第三电阻的另一端连接所述第三电容、第四电阻的一端，所述第三电容的另一端连接所述第二电阻的一端，所述第四电阻的另一端通过所述第五电阻接地，所述第二电阻的另一端连接所述补偿单元的输入端。

4.如权利要求1所述的电源抑制电路，其特征在于：

所述采样单元包括第六电阻和第四电容，所述第四电容的一端连接与所述低压差线性稳压器相连的地线端，所述第四电容的另一端连接所述第六电阻的一端，所述第六电阻的另一端连接所述补偿单元输入端。

5.如权利要求3或4所述的电源抑制电路，其特征在于：

所述补偿单元采用第五PMOS管实现，所述第五PMOS管的栅端连接所述采样单元的输出端，所述第五PMOS管的源端连接电源电压，所述第五PMOS管的漏端连接所述放大单元的输入端。

6.如权利要求5所述的电源抑制电路，其特征在于：

所述放大单元包括第四NMOS管和所述第五PMOS管，所述第四NMOS管的漏端连接所述第五PMOS管的漏端、第六PMOS管的栅端，所述第四NMOS管的栅端连接所述低压差线性稳压器的第二NMOS管的栅端、漏端，所述第四NMOS管的源端接地。

7.如权利要求1所述的电源抑制电路，其特征在于：

所述采样单元包括第七电阻和第五电容，所述第五电容的一端连接与所述低压差线性稳压器相连的电源电压，所述第五电容的另一端连接所述第七电阻的一端，所述第七电阻的另一端连接所述补偿单元输入端。

8.如权利要求7所述的电源抑制电路，其特征在于：

所述补偿单元采用第三NMOS管实现，所述第三NMOS管的栅端连接所述采样单元的输出端，所述第三NMOS管的漏端连接所述放大单元的输入端，所述第三NMOS管的源端接地。

9.如权利要求8所述的电源抑制电路，其特征在于：

所述放大单元包括第四PMOS管、第五PMOS管、第四NMOS管和所述第三NMOS管，所述第四PMOS管的漏端连接其栅端和所述第三NMOS管的漏端，所述第四PMOS管的栅端连接所述第五PMOS管的栅端，所述第四PMOS管与所述第五PMOS管的源端连接电源电压,所述第五PMOS管的漏端连接所述第四NMOS管的漏端、第六PMOS管的栅端，所述第四NMOS管的栅端连接所述低压差线性稳压器的第二NMOS管的栅端、漏端，所述第四NMOS管的源端接地。

10.一种集成电路芯片，其特征在于包括权利要求1～9中任意一项所述的电源抑制电路。

11.一种通信终端，其特征在于包括权利要求1～9中任意一项所述的电源抑制电路。