CN115047931B - 一种高电源噪声抑制的数字ldo电路 - Google Patents
一种高电源噪声抑制的数字ldo电路 Download PDFInfo
- Publication number
- CN115047931B CN115047931B CN202210580503.5A CN202210580503A CN115047931B CN 115047931 B CN115047931 B CN 115047931B CN 202210580503 A CN202210580503 A CN 202210580503A CN 115047931 B CN115047931 B CN 115047931B
- Authority
- CN
- China
- Prior art keywords
- voltage
- drain
- module
- noise
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 15
- 230000003321 amplification Effects 0.000 claims abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims abstract description 4
- 238000003491 array Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种高电源噪声抑制的数字LDO电路,包括分压模块、噪声放大模块、电流补偿模块和功率管模块;分压模块由M3、M4、M5和M6组成,噪声放大模块由电阻R1、R2、RM和误差放大器EA组成,电流补偿模块由PMOS晶体管M1、NMOS晶体管M2和N个并联的电流补偿单元组成,功率管模块由负载电流源ILOAD、负载电容CL和N个并联的数字功率晶体管MP[i]组成。本发明提出的高电源噪声抑制的数字LDO电路,在输入电压VIN发生波动时,利用放大一定比例的噪声电压,来转化成补偿电流给到电路的输出端,达到稳定输出电压VOUT的效果。同时,补偿电流的大小随数字功率晶体管导通数目而改变,轻载和重载条件下都具有良好的补偿效果。
Description
技术领域
本发明涉及集成电路电源管理技术领域,具体是一种高电源噪声抑制的数字LDO电路。
背景技术
随着半导体工艺的不断发展,片上系统(System-on-a-Chip,SoC)逐渐成为集成电路设计的主流,其内部集成了越来越多的功能模块,通常这些高集成的功能模块都需要不同的供电电压,所以电源管理模块在集成电路领域的作用越来越重要。低压差线性稳压器(Low Drop-out Regulator,LDO)具有易集成,瞬态响应速度快,输出精度高等优点,在电源管理模块中起着重要的作用。
近年来提出的数字LDO,通过量化误差的方式对数字功率晶体管的数目进行调控,来达到稳定输出电压的效果。数字LDO具有快速调节的特性,能够极大缩短输出电压由于负载波动需要的恢复时间。但是,数字LDO相比于传统的模拟LDO,由于数字功率晶体管栅极为固定电平,所有来自电源的噪声都会直接耦合到输出端,导致其电源抑制比(Power SupplyRejection,PSR)的特性极差。在最新的数模混合LDO中,提出了优化混合电路的电源抑制比的概念,这种方式仍旧将改善PSR这一任务全部交给模拟LDO部分来完成,但是由于大部分电流仍由数字LDO部分提供,优化效果并不明显。为此,本发明提出一种高电源噪声抑制的数字LDO电路。
发明内容
本发明的主要目的在于优化数字LDO的电源抑制特性。本发明提出的高电源噪声抑制的数字LDO电路,在输入电压VIN发生波动时,利用放大一定比例的噪声电压,来转化成补偿电流给到电路的输出端,达到稳定输出电压VOUT的效果。同时,补偿电流的大小随数字功率晶体管导通数目而改变,轻载和重载条件下都具有良好的补偿效果。
本发明所要解决的技术问题是,针对现有技术的不足,提供一种高电源噪声抑制的数字LDO电路,
本发明解决上述技术问题所采用的技术方案为:一种高电源噪声抑制的数字LDO电路,包括分压模块、噪声放大模块、电流补偿模块和功率管模块;
所述的分压模块由M3、M4、M5和M6组成,M3、M4、M5和M6均为PMOS晶体管,M3的源端与输入电压VIN连接,M3的栅端与漏端连接;M4的源端与M3的漏端连接,M4的栅端与漏端连接;M5的源端与M4的漏端连接,M5的栅端与漏端连接;M6的源端与M5的漏端连接,M6的栅端与漏端连接并接地;
所述的噪声放大模块由电阻R1、R2、RM和误差放大器EA组成,R2的一端与M4的漏端连接,R2的另一端与EA的反相输入端连接;R1的一端与EA的反相输入端连接,R1的另一端与EA的输出端连接;RM的一端与基准电压VREF连接,RM的另一端与EA的同相输入端连接;
所述的电流补偿模块由PMOS晶体管M1、NMOS晶体管M2和N个并联的电流补偿单元组成,每个所述的电流补偿单元由一个噪声功率晶体管MC[i]和一个反相器INV[i]组成,其中N为正整数,i=0,1,...N-1;INV[i]的输入端与控制信号D[N:0]中的一个信号D[i]连接,INV[i]的输出端与MC[i]的源端连接;MC[i]的栅端与M1的漏端连接,MC[i]的漏端与输出电压VOUT连接;M1的源端与输入电压VIN连接,M1的栅端与漏端连接;M2的漏端与M1的漏端连接,M2的栅端与EA的输出端连接,M2的源端接地;
所述的功率管模块由负载电流源ILOAD、负载电容CL和N个并联的数字功率晶体管MP[i]组成,每个所述的电流补偿单元的MC[i]、INV[i]对应补偿一个MP[i],MC[i]、INV[i]和MP[i]构成一组阵列N[i];MP[i]的源端与输入电压VIN连接,MP[i]的栅端与控制信号D[N:0]中的一个信号D[i]连接,MP[i]的漏端与输出电压VOUT连接;ILOAD的一端与输出电压VOUT连接,ILOAD的另一端接地;CL的一端与输出电压VOUT连接,CL的另一端接地。
与现有技术相比,本发明具有如下优点:
(1)在输入电压VIN发生波动时,本发明高电源噪声抑制的数字LDO电路中的分压模块将输入电压VIN一半的噪声电压经过噪声放大模块放大,然后经过电流补偿模块转化为电压给到电路的输出端,从而提供补偿电流来抑制输出电压VOUT波动,以抵消输入噪声对功率管引起的噪声波动,起到高电源抑制比的效果。本发明中噪声放大模块以一定比例放大的方式,能够精确抵消由输入噪声引起的电流,防止输出电压VOUT大幅度波动,实现了数字LDO较好PSR的特性。
(2)当控制信号D[N:0]中的D[i]为0时,数字功率晶体管MP[i]为导通状态,此时噪声功率晶体管MC[i]处于开启状态,为数字功率晶体管MP[i]提供噪声补偿电流。噪声功率晶体管MC[i]和数字功率晶体管MP[i]是一一对应补偿的方式,这种补偿方式能够跟随负载波动,保证轻载和重载条件下都具有良好的补偿效果。
附图说明
图1为实施例中高电源噪声抑制的数字LDO电路的电路结构示意图;
图2为实施例中高电源噪声抑制的数字LDO电路中噪声放大模块的增益示意图;
图3为实施例中高电源噪声抑制的数字LDO电路加补偿电路与不加补偿电路的PSR对比图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例1的高电源噪声抑制的数字LDO电路,如图1所示,包括分压模块、噪声放大模块、电流补偿模块和功率管模块;分压模块由M3、M4、M5和M6组成,M3、M4、M5和M6均为PMOS晶体管,M3的源端与输入电压VIN连接,M3的栅端与漏端连接;M4的源端与M3的漏端连接,M4的栅端与漏端连接;M5的源端与M4的漏端连接,M5的栅端与漏端连接;M6的源端与M5的漏端连接,M6的栅端与漏端连接并接地;噪声放大模块由电阻R1、R2、RM和误差放大器EA组成,R2的一端与M4的漏端连接,R2的另一端与EA的反相输入端连接;R1的一端与EA的反相输入端连接,R1的另一端与EA的输出端连接;RM的一端与基准电压VREF连接,RM的另一端与EA的同相输入端连接;电流补偿模块由PMOS晶体管M1、NMOS晶体管M2和N个并联的电流补偿单元组成,每个电流补偿单元由一个噪声功率晶体管MC[i]和一个反相器INV[i]组成,其中N为正整数,i=0,1,...N-1;INV[i]的输入端与控制信号D[N:0]中的一个信号D[i]连接,INV[i]的输出端与MC[i]的源端连接;MC[i]的栅端与M1的漏端连接,MC[i]的漏端与输出电压VOUT连接;M1的源端与输入电压VIN连接,M1的栅端与漏端连接;M2的漏端与M1的漏端连接,M2的栅端与EA的输出端连接,M2的源端接地;功率管模块由负载电流源ILOAD、负载电容CL和N个并联的数字功率晶体管MP[i]组成,每个电流补偿单元的MC[i]、INV[i]对应补偿一个MP[i],MC[i]、INV[i]和MP[i]构成一组阵列N[i],共有N组阵列,即N0,N1,N2....NN-1;MP[i]的源端与输入电压VIN连接,MP[i]的栅端与控制信号D[N:0]中的一个信号D[i]连接,MP[i]的漏端与输出电压VOUT连接;ILOAD的一端与输出电压VOUT连接,ILOAD的另一端接地;CL的一端与输出电压VOUT连接,CL的另一端接地。
分压模块负责将输入电压VIN的噪声波动给到噪声放大模块的输入端,相比于传统的电阻分压的模式需要大电阻来进行分压,这里采用PMOS晶体管连接的方式进行分压,在MOS管宽长比设置上令L比W大,这种方法相较于传统的电阻分压可以减少大部分的芯片面积。本实施例中采取对输入电压VIN的一半进行采样,这时候输出到噪声放大模块的电压为VIN/2。
节点①的电压为:V1=VIN/2 (1)
噪声放大模块中EA的同相输入端与反相输入端的输入在直流条件下是相等的值,这是因为在忽略噪声条件下,VIN/2与VREF是相等的值。交流小信号的条件下,输入电压VIN的一半噪声通过噪声放大模块以M的比例进行放大,如图2所示。
M=-R1/R2 (2)
由公式(1)、(2)可以得到,节点③处电压为:
V3=VREF+(-R1△VIN/(2R2)) (3)
其中,VREF是直流电压,△VIN为输入电压VIN的噪声电压,(-R1△VIN/(2R2))为输入噪声经过放大后的电压。
电流补偿模块主要是通过对节点③的噪声电压转化为电流的形式补偿到输出端。节点③的噪声电压经过M2,所得到的交流电流为K。
K=(-gm2R1△VIN/(2R2)) (4)
其中gm2为NMOS晶体管M2的跨导。
由于M1与M2以二极管的方式串联,M1和M2的电流大小变化相等。同时,MC[i]与M1以电流镜的方式连接(忽略与反相器串联带来的极小偏差),假定MC[i]和M1的宽长比大小比值为P,这就导致了MC[i]的电流变化与P倍的M1和M2的变化的电流一致。
此时的单个噪声功率晶体管提供补偿电流大小为:
ICsinge=-(Pgm2R1△VIN)/(2R2) (5)
由于输入电压VIN的噪声波动会对数字功率晶体管的电流大小造成影响,对单个数字功率晶体管造成的电流大小为:
IPsinge=gmp△VIN (6)
其中gmp为数字功率晶体管MP的跨导。
当控制信号D[N:0]中的D[i]为0时,数字功率晶体管MP[i]为导通状态,此时噪声功率晶体管MC[i]处于开启状态,为数字功率晶体管MP[i]提供噪声补偿电流。当控制信号D[N:0]中的D[i]为1时,数字功率晶体管MP[i]为截止状态,此时噪声功率晶体管MC[i]处于关闭状态。
噪声功率晶体管MC[i]和数字功率晶体管MP[i]是一一对应补偿的方式,当有Q个数字功率管开启时,就会有Q个噪声功率管导通。
此时两者受输入电压VIN噪声波动的电流分别为:
IP=Qgmp△VIN (7)
IC=(-QPgm2R1△VIN)/(2R2) (8)
其中IP为所有数字功率晶体管受输入电压影响的总噪声电流,IC为所有噪声功率晶体管受输入电压影响的总噪声电流。
功率管模块的电流要维持不变,保证输出电压VOUT稳定,需要将来自IP和IC的噪声电流抵消掉,即:
IP+IC=0 (9)
由公式(7)、(8)、(9)可得,Qgmp△VIN=(QPgm2R1△VIN)/(2R2) (10)
即R2/R1=Pgm2/(2gmp) (11)
由公式11可得,令R2/R1=Pgm2/(2gmp)就可以完全抵消掉来自输入电压VIN的噪声对输出电压VOUT的影响。
本发明提出的高电源噪声抑制的数字LDO电路,在输入电压VIN发生波动时,对输入电压产生的噪声电压进行一定比例的放大,放大后的电压经过电流补偿模块转化成补偿电流直接给到电路的输出端,抵消掉由于输入电压VIN波动引起的输出端电流变化,从而达到稳定输出电压VOUT的效果。同时,补偿电流的大小随数字功率晶体管导通数目而改变,轻载和重载条件下都具有良好的补偿效果。
本发明实施例提供的数字LDO电路加补偿电路与不加补偿的PSR对比图,如图3所示。可以发现无补偿的数字LDO电路在PSR特性上极差,输入电压的噪声几乎全部耦合到了输出端。在添加了噪声补偿电路以后能够在1MHz的频率内保证PSR特性效果良好,轻载和重载条件下都有大于-15dB的PSR。
Claims (1)
1.一种高电源噪声抑制的数字LDO电路,其特征在于,包括分压模块、噪声放大模块、电流补偿模块和功率管模块;
所述的分压模块由M3、M4、M5和M6组成,M3、M4、M5和M6均为PMOS晶体管,M3的源端与输入电压VIN连接,M3的栅端与漏端连接;M4的源端与M3的漏端连接,M4的栅端与漏端连接;M5的源端与M4的漏端连接,M5的栅端与漏端连接;M6的源端与M5的漏端连接,M6的栅端与漏端连接并接地;
所述的噪声放大模块由电阻R1、R2、RM和误差放大器EA组成,R2的一端与M4的漏端连接,R2的另一端与EA的反相输入端连接;R1的一端与EA的反相输入端连接,R1的另一端与EA的输出端连接;RM的一端与基准电压VREF连接,RM的另一端与EA的同相输入端连接;
所述的电流补偿模块由PMOS晶体管M1、NMOS晶体管M2和N个并联的电流补偿单元组成,每个所述的电流补偿单元由一个噪声功率晶体管MC[i]和一个反相器INV[i]组成,其中N为正整数,i=0,1,...N-1;INV[i]的输入端与控制信号D[N:0]中的一个信号D[i]连接,INV[i]的输出端与MC[i]的源端连接;MC[i]的栅端与M1的漏端连接,MC[i]的漏端与输出电压VOUT连接;M1的源端与输入电压VIN连接,M1的栅端与漏端连接;M2的漏端与M1的漏端连接,M2的栅端与EA的输出端连接,M2的源端接地;
所述的功率管模块由负载电流源ILOAD、负载电容CL和N个并联的数字功率晶体管MP[i]组成,每个所述的电流补偿单元的MC[i]、INV[i]对应补偿一个MP[i],MC[i]、INV[i]和MP[i]构成一组阵列N[i];MP[i]的源端与输入电压VIN连接,MP[i]的栅端与控制信号D[N:0]中的一个信号D[i]连接,MP[i]的漏端与输出电压VOUT连接;ILOAD的一端与输出电压VOUT连接,ILOAD的另一端接地;CL的一端与输出电压VOUT连接,CL的另一端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210580503.5A CN115047931B (zh) | 2022-05-26 | 2022-05-26 | 一种高电源噪声抑制的数字ldo电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210580503.5A CN115047931B (zh) | 2022-05-26 | 2022-05-26 | 一种高电源噪声抑制的数字ldo电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115047931A CN115047931A (zh) | 2022-09-13 |
CN115047931B true CN115047931B (zh) | 2024-04-02 |
Family
ID=83159294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210580503.5A Active CN115047931B (zh) | 2022-05-26 | 2022-05-26 | 一种高电源噪声抑制的数字ldo电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115047931B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017049840A1 (zh) * | 2015-09-21 | 2017-03-30 | 东南大学 | 一种具有高电源抑制比的带隙基准电压源 |
CN111190456A (zh) * | 2020-01-14 | 2020-05-22 | 西安电子科技大学 | 一种高输入电压双环路稳定的线性稳压器 |
CN113672016A (zh) * | 2021-08-06 | 2021-11-19 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电源抑制电路、芯片及通信终端 |
-
2022
- 2022-05-26 CN CN202210580503.5A patent/CN115047931B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017049840A1 (zh) * | 2015-09-21 | 2017-03-30 | 东南大学 | 一种具有高电源抑制比的带隙基准电压源 |
CN111190456A (zh) * | 2020-01-14 | 2020-05-22 | 西安电子科技大学 | 一种高输入电压双环路稳定的线性稳压器 |
CN113672016A (zh) * | 2021-08-06 | 2021-11-19 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电源抑制电路、芯片及通信终端 |
Non-Patent Citations (1)
Title |
---|
一种高电源抑制比无片外电容LDO设计;张伟;袁圣越;田彤;;电子设计工程;20180205(第03期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN115047931A (zh) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111273724B (zh) | 一种稳定性补偿的线性稳压器及其设计方法 | |
KR20040066050A (ko) | 전압 조정기들용 조정 캐스케이드 구조 | |
US6198266B1 (en) | Low dropout voltage reference | |
CN113467559B (zh) | 一种应用于ldo的自适应动态零点补偿电路 | |
CN104090619A (zh) | 高工作稳定性的数模混合电路基准源 | |
CN104076861A (zh) | 改良型数模混合电路的带隙基准源 | |
WO2019033304A1 (zh) | 一种调压电路 | |
Cao et al. | An impedance adapting compensation scheme for high current NMOS LDO design | |
CN114756083A (zh) | 低压差线性稳压电路及电子设备 | |
CN117389371B (zh) | 一种适用于ldo的双环路频率补偿电路及其补偿方法 | |
CN104076857A (zh) | 改良型数模混合电路 | |
CN113110665B (zh) | 低压差稳压器 | |
CN115047931B (zh) | 一种高电源噪声抑制的数字ldo电路 | |
CN104079300A (zh) | 数模混合电路基准源的电源切换模块 | |
CN104076858A (zh) | 改良型数模混合芯片 | |
CN104090620A (zh) | 高带宽的数模混合电路基准源 | |
CN104090617A (zh) | 改良型数模混合电路的低压差线性稳压源 | |
CN203982247U (zh) | 高性能基准源 | |
CN203950230U (zh) | 基准源的电源切换模块 | |
CN203950239U (zh) | 数模混合电路的带隙基准源 | |
CN116027838A (zh) | 低压差线性稳压器、稳压系统及其极点的动态补偿方法 | |
CN104090618A (zh) | 数模混合电路的低压差线性稳压源 | |
CN114421897A (zh) | 降低集成电路放大器噪声的电路及其降噪方法 | |
CN203982254U (zh) | 自启动带隙基准源 | |
CN203950237U (zh) | 改良型数模混合芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |